JP2004186537A - スイッチ回路装置および化合物半導体装置の製造方法 - Google Patents
スイッチ回路装置および化合物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004186537A JP2004186537A JP2002353442A JP2002353442A JP2004186537A JP 2004186537 A JP2004186537 A JP 2004186537A JP 2002353442 A JP2002353442 A JP 2002353442A JP 2002353442 A JP2002353442 A JP 2002353442A JP 2004186537 A JP2004186537 A JP 2004186537A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- metal layer
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】スイッチ回路装置またはスイッチ回路装置に用いるＦＥＴの製造方法においては、ゲート抵抗を低減するためゲート金属層は厚く設けられており、特に最上層のＡｕは、蒸着後、ＧａＡｓ基板まで達する場合があった。このためゲート電極を埋めこむ熱処理でＡｕ層が基板に拡散して動作層の電流経路を狭め、ＯＮ抵抗値が高くなる問題があった。
【解決手段】ゲート金属層をＰｔ／Ｍｏの２層の蒸着金属層とする。これにより、下層のゲート金属層の側面にＡｕ層の一部が付着せず、ＧａＡｓ基板に達することがなくなるので、熱処理による特性の劣化を防げる。また、万一Ｍｏ層がＧａＡｓ表面に付着しても反応しにくいため、ＧａＡｓへの拡散を防げる。
【選択図】図２
【解決手段】ゲート金属層をＰｔ／Ｍｏの２層の蒸着金属層とする。これにより、下層のゲート金属層の側面にＡｕ層の一部が付着せず、ＧａＡｓ基板に達することがなくなるので、熱処理による特性の劣化を防げる。また、万一Ｍｏ層がＧａＡｓ表面に付着しても反応しにくいため、ＧａＡｓへの拡散を防げる。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチ回路装置および化合物半導体装置の製造方法に係り、特にピンチオフ電圧の低減を抑制し、歩留まりを向上できるスイッチ回路装置および化合物半導体装置の製造方法に関する。
【０００２】
【従来の技術】
携帯電話等の移動体用通信機器では、ＧＨｚ帯のマイクロ波を使用している場合が多く、アンテナの切換回路や送受信の切換回路などに、これらの高周波信号を切り替えるためのスイッチ素子が用いられることが多い。その素子としては、高周波を扱うことからガリウム・砒素（ＧａＡｓ）を用いた電界効果トランジスタ（以下ＦＥＴという）を使用する事が多く、これに伴って前記スイッチ回路自体を集積化したモノリシックマイクロ波集積回路（ＭＭＩＣ）の開発が進められている。
【０００３】
以下に、従来のＧａＡｓＦＥＴを用いたスイッチ回路装置の一例を説明する（例えば、非特許文献１参照。）。
【０００４】
図８（Ａ）は、ＧａＡｓ ＦＥＴの概略を示す断面図である。ノンドープのＧａＡｓ基板１の表面部分にＮ型不純物をドープしてＮ型のチャネル領域２を形成し、チャネル領域２表面にショットキー接触するゲート電極３を配置し、ゲート電極３の両脇にはＧａＡｓ表面にオーミック接触するソース・ドレイン電極４、５を配置したものである。このトランジスタは、ゲート電極３の電位によって直下のチャネル領域２内に空乏層を形成し、もってソース電極４とドレイン電極５との間のチャネル電流を制御するものである。
【０００５】
図８（Ｂ）は、ＧａＡｓ ＦＥＴを用いたＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）と呼ばれる化合物半導体装置の原理的な回路図の一例を示す。
【０００６】
第１と第２のＦＥＴ１、ＦＥＴ２のソース（又はドレイン）が共通入力端子ＩＮに接続され、各ＦＥＴ１、ＦＥＴ２のゲートが抵抗Ｒ１、Ｒ２を介して第１と第２の制御端子Ｃｔｌ−１、Ｃｔｌ−２に接続され、そして各ＦＥＴのドレイン（又はソース）が第１と第２の出力端子ＯＵＴ１、ＯＵＴ２に接続されたものである。第１と第２の制御端子Ｃｔｌ−１、Ｃｔｌ−２に印加される信号は相補信号であり、Ｈレベルの信号が印加されたＦＥＴがＯＮして、入力端子ＩＮに印加された信号をどちらか一方の出力端子に伝達するようになっている。抵抗Ｒ１、Ｒ２は、交流接地となる制御端子Ｃｔｌ−１、Ｃｔｌ−２の直流電位に対してゲート電極を介して高周波信号が漏出することを防止する目的で配置されている。
【０００７】
図９〜図１２を参照して、かかる化合物半導体スイッチ回路装置のＦＥＴ、各端子となるパッドおよび配線の製造方法の一例を示す。尚、ここでは１つの電極パッドについて説明するが、上記の共通入力端子、第１および第２制御端子、第１および第２出力端子に接続する電極パッドはすべて同様の構造である。
【０００８】
図９に示す如く、ノンドープのＧａＡｓ基板４０上にバッファ層４１と一導電型エピタキシャル層４２を積層して、その後全面を約１００Åから２００Åの厚みのスルーイオン注入用シリコン窒化膜５３で被覆する。一導電型エピタキシャル層４２による動作層５２に隣接したｎ＋型のソースおよびドレイン領域５６、５７を設けてＦＥＴのチャネル領域４４を形成し、同時に予定のパッド領域下および予定の配線層下にアイソレーション確保のための高濃度領域６０、６１を形成する。図９では１組のソース、ドレイン領域５６、５７および動作層５２を示しているが実際にはソース領域５６またはドレイン領域５７を共通として複数隣接してＦＥＴのチャネル領域４４を形成している。
【０００９】
更に、基板表面はｎ型エピタキシャル層であるので、チャネル領域４４を他の領域と分離する必要があり、チャネル領域４４以外の基板表面は後の工程で不純物がイオン注入された絶縁化層４５が設けられる。その後、アニール用のシリコン窒化膜を堆積し、ソース領域５６、ドレイン領域５７、絶縁化層４５を活性化させるためのアニールを行う。
【００１０】
次に、図１０に示す如く、レジスト６３のマスクによりソース領域５６およびドレイン領域５７上の窒化膜５３を除去し、前記ソース領域５６およびドレイン領域５７に第１層目の電極としてのオーミック金属層６４を付着し第１ソース電極６５および第１ドレイン電極６６を形成する。
【００１１】
図１１には、ゲート電極９１、第１電極パッド９３および配線層９２を形成する工程を示す。まず図１１（Ａ）では、予定のゲート電極９１、電極パッド９３および配線層９２部分を選択的に窓開けするフォトリソグラフィプロセスを行う。予定のゲート電極９１、電極パッド９３および配線層９２部分から露出したシリコン窒化膜５３をドライエッチングして、予定のゲート電極９１部分の動作層５２を露出し、予定の配線層９２および予定の電極パッド９３部分のＧａＡｓを露出する。その後、動作層５２および露出したＧａＡｓに第２層目の電極としてのゲート金属層９０となるＰｔ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕの５層を順次真空蒸着して積層する。
【００１２】
その後リフトオフにより、ゲート電極９１、第１電極パッド９３および配線層９２を形成後、Ｐｔを埋め込む熱処理を施す。これにより、図１１（Ｂ）に示す如く、ゲート電極９１はＧａＡｓとのショットキー接合を保ったまま動作層５２に一部が埋設される。ここで、この場合動作層５２の深さは第１の工程のｎ型エピタキシャル層４２の積層時に、このゲート電極９１の埋め込み分を考慮して、所望のＦＥＴ特性を得られるように深く形成しておく。
【００１３】
更に、図１２（Ａ）（Ｂ）の如く、前記第１ソース電極６５および第１ドレイン電極６６と前記第１電極パッド９３上に第３層目の電極としてのパッド金属層７４を付着し第２ソースおよび第２ドレイン電極７５、７６と第２電極パッド７７を形成する。
【００１４】
なお、一部の配線部分はこのパッド金属層７４を用いて形成されるので、当然その配線部分のパッド金属層７４は残される。
【００１５】
【非特許文献１】
特願２００１−１８２６８７号明細書
【００１６】
【発明が解決しようとする課題】
図１３に、上記スイッチ回路装置のＦＥＴ断面図を示す。図１３（Ａ）は、図９〜図１２に示すソース電極６５、７５、ドレイン電極６６、７６、ゲート電極９１からなる１組のＦＥＴの断面図であり、図１３（Ｂ）、図１３（Ｃ）はゲート電極９１部分の拡大図である。また、図１３（Ｄ）は、金属の特性を示す表である。
【００１７】
従来、ゲート電極９１は、図１３（Ｂ）、（Ｃ）のごとく、例えばＰｔ２００Å／Ｍｏ２００Å／Ｔｉ４００／Ｐｔ８００Å／Ａｕ５０００Åであった。最上層のＡｕ層９０ｅは、ゲート電極９１の抵抗を小さくするために設けられた層であり、最も大きな膜厚を有している。Ｔｉ層９０ｃの上のＰｔ層９０ｄは、Ｔｉ層９０ｃとＡｕ層９０ｅとの反応を防ぎ、拡散バリアの働きをしている。Ｔｉ層９０ｃはその上のＰｔ層９０ｄ、Ａｕ層９０ｅとＭｏ層９０ｂを接着させる働きと、最下層のＰｔ層９０ａを動作層に埋め込ませる熱処理において上層のＰｔ層９０ｄが最下層のＰｔ層９０ａまで達しないようにする拡散バリアとしての働きをしている。しかしＴｉとＰｔは反応しやすく、上層のＰｔ層９０ｄが最下層のＰｔ層９０ａまで達しないようにする拡散バリアとしてＴｉ層９０ｃだけでは不充分である。そのためさらにＭｏ層９０ｂを設けて、最下層のＰｔ層９０ａを動作層に埋め込ませる熱処理において、確実に上層のＰｔ層９０ｄが最下層のＰｔ層９０ａまで達しないようにしている。さらにＭｏ層９０ｂは上記熱処理時に最下層のＰｔ層９０ａがＴｉ層９０ｃと反応しないようにする拡散バリアの働きもしている。
【００１８】
また、拡散バリア層としてＴｉ層９０ｃを用いずに、Ｍｏ層９０ｂのみを用いると、Ｍｏ層９０ｂの膜応力が大きいため、一定の膜厚を超えると膜剥がれがおきる。
【００１９】
ここで、図１３（Ｄ）に、金属の特性を示す。この表において、各金属の沸点、線膨張係数及びヤング率の積が膜応力の目安となる。すなわち、Ｍｏは他の金属に比べ膜応力が大きい。つまり、Ｐｔ層９０ｄが最下層のＰｔ層９０ａまで達しないような、確実な拡散バリアとなる膜厚まで厚くすると、膜応力が大きくなり過ぎて膜剥がれが発生する。そのため拡散バリアとしてＴｉ層９０ｃも同時に必要となる。さらに図１３（Ｄ）の如くＭｏは沸点が高いため厚く蒸着すると蒸着時にレジストの熱収縮による変形が起きやすい。逆にＭｏ層が薄過ぎる場合にはＰｔ層９０ｄが最下層のＰｔ層９０ａまで達しないようにする拡散バリアとして不充分である。
【００２０】
一方、拡散バリア層としてＭｏ層９０ｂを用いずに、Ｔｉ層のみを用いると、Ｔｉ層がＰｔ層と反応しやすく、一部のＰｔ層とＴｉ層が合金反応を起こし、Ｐｔ層９０ｄが最下層のＰｔ層９０ａまで達してしまったり、逆に動作層に埋め込まれる最下層のＰｔ量が減少したりする。その結果ピンチオフ電圧を設計通りに制御することが困難となり、ピンチオフ電圧のバラツキが大きくなるという問題があった。
【００２１】
このため、一般的には上記に示す如く、Ｐｔ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕの多層蒸着金属の構造が採用されている。多層金属層を蒸着で形成する場合、金属蒸着が厚いと、その金属が下層の金属層側面に付着する距離が長くなる。すなわち蒸着膜厚に応じた距離分だけその下層の金属層側面に付着する。そのため、蒸着金属がある一定以上の厚みになると側面に付着した金属がＧａＡｓまで達してしまう。またこの側面に付着する距離は、レジストの厚み、形状、蒸着時に付着した金属の熱によるレジストの変形などの生産バラツキの影響を受けて変動する。
【００２２】
特に、従来ではゲート抵抗を低減するためにＡｕ層９０ｅの膜厚が厚く、Ａｕ層９０ｅ蒸着時に生産バラツキによって下層の金属層側面を覆ってＡｕ層９０ｅの一部が付着し、蒸着後にゲート電極金属９０側面のＡｕ層９０ｅの一部が動作層５２にまで達する場合があった（図１３（Ｂ））。
【００２３】
後に詳述するが、ゲート電極９１の蒸着金属層の最下層をＰｔ９０ａとし、このＰｔ層９０ａを基板表面に埋め込むゲート電極９１構造は優れたＲＦ特性を有するため、広くＧａＡｓ ＭＭＩＣで採用される構造である。図１３（Ｂ）の状態で、ゲート電極９１を埋め込む熱処理を行うと、もともと最下層にＰｔ層９０ａのあった部分は主にＰｔＧａ（９０ａ２）となり、ＧａＡｓにＰｔが拡散した部分は主にＰｔＡｓ２（９０ａ１）となる。しかしゲート電極金属９０側面のＡｕ層９０ｅの一部が動作層５２にまで達していると、Ｐｔの埋め込みと同時に図１３（Ｃ）の如く、動作層５２表面に達したＡｕ層９０ｅの一部が動作層５２に深く拡散してしまう。
【００２４】
このＡｕ拡散領域１００の深さは、蒸着最下層のＰｔＡｓ２（９０ａ１）の拡散深さよりはるかに深くなるため、動作層５２の電流経路を狭め、飽和電流値が低くなり、ＯＮ抵抗値が高くなるという問題があった。また、Ｐｔ層９０ａの場合はある一定時間以上の熱処理を行っても、ＧａＡｓ動作層５２への拡散はある一定以上進まず、製品となった後の経時変化は無いが、Ａｕが動作層５２に接触していると、熱が加わるとどこまでも動作層５２に拡散していくため、飽和電流値やＯＮ抵抗値が経時変化を起こすという信頼性上の問題もあった。
【００２５】
またＡｕ層９０ｅはＰｔ層９０ａに比べＧａＡｓに対するバリアハイトが低いため、なおいっそう飽和電流値やＯＮ抵抗値に悪影響を及ぼしていた。
【００２６】
【課題を解決するための手段】
本発明は上述した諸々の事情に鑑み成されたものであり、第１に、化合物半導体基板表面に設けた動作層、ソース領域およびドレイン領域からなるチャネル領域と、該チャネル領域に設けたソース電極、ゲート電極およびドレイン電極とを有する少なくとも１つのＦＥＴと、前記ＦＥＴのソース電極またはドレイン電極に接続する少なくとも１つの入力端子用電極パッドと、前記ＦＥＴのドレイン電極またはソース電極に接続する少なくとも１つの出力端子用電極パッドと、前記ＦＥＴにＤＣ電位を印加する端子用電極パッドとからなるスイッチ回路装置において、前記ゲート電極を形成するゲート金属層はＰｔ層の上に他の金属層を設けた２層からなることにより解決するものである。
【００２７】
また、前記他の金属層は、前記Ｐｔ層が前記基板に拡散される程度の熱処理で前記化合物半導体基板と反応しにくく、相互拡散が進まない金属からなることを特徴とするものである。
【００２８】
また、前記他の金属層の膜厚を前記Ｐｔ層の膜厚の２倍以下とすることを特徴とするものである。
【００２９】
また、前記他の金属層はＭｏ層であることを特徴とするものである。
【００３０】
また、前記ゲート電極の一部は、前記動作層表面に埋め込まれることを特徴とするものである。
【００３１】
また、前記ゲート金属層は、蒸着金属層であることを特徴とするものである。
【００３２】
第２に、化合物半導体基板上に一導電型の動作層を形成し、該動作層に隣接した一導電型のソースおよびドレイン領域を設けてＦＥＴのチャネル領域を形成する工程と、前記ソースおよびドレイン領域にオーミック金属層を形成し、第１ソースおよび第１ドレイン電極を形成する工程と、前記動作層上にコンタクトするＰｔ層を蒸着し、該Ｐｔ層上に他の金属層を蒸着してゲート金属層を形成し、ゲート電極を形成する工程と、前記第１ソースおよび第１ドレイン電極上にパッド金属層を付着し第２ソースおよび第２ドレイン電極を形成する工程とを具備することを特徴とするものである。
【００３３】
また、前記他の金属層は、前記Ｐｔ層が前記基板に拡散される程度の熱処理で前記化合物半導体基板表面と反応しにくく、相互拡散が進まない金属を蒸着することを特徴とするものである。
【００３４】
また、前記他の金属層は、Ｍｏであることを特徴とするものである。
【００３５】
また、前記ゲート金属層を付着後、熱処理により前記ゲート金属層の一部を前記動作層に埋め込むことを特徴とするものである。
【００３６】
また、前記ゲート電極はリフトオフにより形成することを特徴とするものである。
【００３７】
【発明の実施の形態】
以下に本発明の実施の形態について図１から図７を参照して説明する。
【００３８】
図１は、本発明のスイッチ回路装置を説明する平面図である。尚、図１の回路図は、図８（Ｂ）に示す回路図と同様であるので、説明は省略する。
【００３９】
図１に示す如く、ＧａＡｓ基板にスイッチを行うＦＥＴ１およびＦＥＴ２を中央部に配置し、各ＦＥＴのゲート電極に抵抗Ｒ１、Ｒ２が接続されている。また共通入力端子ＩＮ、出力端子ＯＵＴ１、ＯＵＴ２、制御端子Ｃｔｌ−１、Ｃｔｌ−２に対応するパッドが基板の周辺に設けられている。なお、点線で示した第２層目の配線は各ＦＥＴのゲート電極形成時に同時に形成されるゲート金属層（Ｐｔ／Ｍｏ）６８であり、実線で示した第３層目の配線は各素子の接続およびパッドの形成を行うパッド金属層（Ｔｉ／Ｐｔ／Ａｕ）７７である。第１層目の基板にオーミックに接触するオーミック金属層（ＡｕＧｅ／Ｎｉ／Ａｕ）は各ＦＥＴのソース電極、ドレイン電極および各抵抗両端の取り出し電極を形成するものであり、図１では、パッド金属層と重なるために図示されていない。
【００４０】
各パッド電極および配線層が隣接する部分では、パッド電極及び配線層の下全面または周辺部に不純物領域６０、６１が設けられる。不純物領域６０、６１は、パッド電極または配線層の基板当接部よりはみ出して設けられ、所定のアイソレーションを確保している。
【００４１】
図１で、一点鎖線で囲まれる長方形状の領域が、ＦＥＴの基板４０に形成されるチャネル領域４４である。下側から伸びる櫛歯状の３本の第３層目のパッド金属層７７が出力端子ＯＵＴ１に接続されるソース電極７５（あるいはドレイン電極）であり、この下に第１層目オーミック金属層で形成されるソース電極６５（あるいはドレイン電極）がある。また上側から伸びる櫛歯状の３本の第３層目のパッド金属層７７が共通入力端子ＩＮに接続されるドレイン電極７６（あるいはソース電極）であり、この下に第１層目のオーミック金属層で形成されるドレイン電極６６（あるいはソース電極）がある。この両電極は櫛歯をかみ合わせた形状に配置され、その間に第２層目のゲート金属層６８で形成されるゲート電極６９がチャネル領域４４上に櫛歯形状に配置されている。
【００４２】
図２には、図１のスイッチ回路装置のＦＥＴの一部の断面図を示す。図２（Ａ）はソース電極６５、７５、ドレイン電極６６、７６、ゲート電極６９を有する１組のＦＥＴの断面図であり、図２（Ｂ）はゲート電極６９部分の拡大断面図である。
【００４３】
図２（Ａ）の如く、基板４０にはｎ型エピタキシャル層による動作層５２とその両側にソース領域５６およびドレイン領域５７を形成するｎ＋型の高濃度領域が設けられ、動作層５２にはゲート電極６９が設けられ、高濃度領域には第１層目のオーミック金属層で形成されるドレイン電極６６およびソース電極６５が設けられる。更にこの上に前述したように３層目のパッド金属層７７で形成されるドレイン電極７６およびソース電極７５が設けられ、各素子の配線等を行っている。
【００４４】
ここで、ゲート長Ｌｇは図に示すように、ソース領域５６とドレイン領域５７間のチャネル領域４４（動作層５２）にあるゲート電極６９の長さをいい、通常短チャネル効果が発生しない０．５μｍに設計される。ゲート幅Ｗｇは図１に示すように、ソース領域およびドレイン領域に沿ってチャネル領域４４にあるゲート電極６９の幅（櫛歯の総和）をいい、この場合６００μｍである。
【００４５】
また、図２（Ｂ）の如く、ゲート電極６９は、最下層から、Ｐｔ／Ｍｏの２層からなる蒸着金属層であり、Ｐｔ層６８ａの一部を動作層に埋め込んだ電極構造である。埋め込みのための熱処理後、もともと最下層にＰｔ層６８ａのあった部分は主にＰｔＧａ（６８ａ２）となり、ＧａＡｓにＰｔが拡散した部分は主にＰｔＡｓ２（６８ａ１）となる。ＰｔはＴｉに比べＧａＡｓに対するバリアハイトが高いため、Ｔｉでショットキ接合を形成するＦＥＴに比べＰｔ埋め込みゲートＦＥＴは高い飽和電流値と低いＯＮ抵抗値が得られる。さらに埋め込まれた部分のエッジが大きな曲率半径を持つことによりゲートードレイン間の電界強度が和らぐため、Ｔｉゲートに比べ動作層を高い不純物濃度にしても所定の耐圧を保つことができる。動作層の不純物濃度を上げることにより具体的には飽和電流値、ＯＮ抵抗値や高周波歪み特性がＴｉゲートＦＥＴに比べ大幅に改善される。そのためＰｔ埋め込みゲートＦＥＴを用いたスイッチ回路装置は、低いインサーションロス、高いアイソレーション、高い出力電力、低歪み、という優れたＲＦ特性を有する。
【００４６】
本発明の特徴は、従来構造（図１３）において、抵抗を低減するために設けられていたＡｕ層９０ｅを省くことにより、Ｐｔ／Ｍｏの２層構造のゲート電極６９としたことにある。
【００４７】
スイッチ回路装置に使用するＦＥＴはゲート電極６９とコントロール端子パッドとの間に抵抗１０ＫΩが接続されるため、ゲート電極６９の抵抗は大きくて良く、膜厚の厚いＡｕ層により抵抗を低減する必要がない。Ａｕ層を省くことにより、拡散バリア層であるＡｕ層９０ｅ直下のＰｔ層９０ｄおよびＴｉ層９０ｃも省き（図１３（Ｂ）、（Ｃ）参照）、Ｐｔ／Ｍｏ層のみにすることができる。
【００４８】
ここで、従来ではＴｉ層の下のＭｏ層は拡散バリアの働きをしていた。すなわち、ゲート工程における熱処理で上層のＰｔがＴｉを通過して最下層のＰｔに到達すると、最下層の埋め込み用のＰｔ厚みに対し、上層のＰｔが供給される結果となる。これにより、熱処理後のＰｔ埋め込み深さが、最下層の埋め込み用のＰｔ厚みで設計した深さからさらに深い方向にずれ、その結果動作層が狭まってしまう。そこでこれを防ぐたに、Ｍｏ層を設けていた。つまり、Ｔｉ層より上層を省くことで拡散バリア層としてのＭｏ層は必要なくなるわけであるが、本実施形態ではＰｔ層６８ａ上に他の金属層として例えばＭｏ層６８ｂを設けることとする。
【００４９】
ここで、Ｐｔ層６８ａ上に他の金属層を設ける理由を説明する。前述の如くＰｔ層６８ａはＧａＡｓと反応しやすく、これを利用してゲート電極６９を埋め込んでＦＥＴの性能を向上している。しかし、Ｐｔ埋め込みのための熱処理によりＰｔとＧａＡｓが相互拡散したＰｔＧａもＰｔＡｓ２も非常に高抵抗である。つまり、Ｐｔが埋め込まれたことによってゲート抵抗が高くなり過ぎるのを防止するために、他の金属層６８ｂが必要となる。
【００５０】
蒸着金属においては、金属の種類を問わずその膜厚に応じてゲート電極６９側壁に付着する。つまり、蒸着金属層の膜厚が厚い場合は、その分側壁に付着する距離が長くなり、また、下層の蒸着金属が薄い場合には、側壁に付着した金属の距離が短くても一番下のＧａＡｓチャネルに接触する恐れがある。動作層に接触した場合、Ｐｔ埋め込み熱処理により、従来の如くＡｕ等の金属によっては接触した部分からＧａＡｓに拡散が進行し、チャネル幅を狭めて特性を劣化させることも考えられる。
【００５１】
そこで、本実施形態では、万一動作層に達しても、Ｐｔ層が基板に拡散される程度の熱処理条件において、ＧａＡｓと反応しにくく、相互拡散が進まない金属層を他の金属層６８ｂとして設ける。Ｐｔ層が基板に拡散される程度の熱処理条件とは具体的には３００℃から４００℃である。
【００５２】
また、酸化しにくく、蒸着が可能であり、微細パターンに適するものが望ましく、本実施形態ではＭｏ層６８ｂを採用する。しかし、上述の条件に該当する金属であればこれに限らない。
【００５３】
また、Ｍｏ層６８ｂの厚みは１００Å程度とする。これは、つまりＭｏ層６８ｂの膜厚をＰｔ層６８ａの膜厚の２倍以下にしないと応力が発生し、特性バラツキや膜剥がれの原因となりやすいためである。すなわち図１３（Ｄ）に示す金属特性の、各パラメータの積の項目が膜応力の目安となっており、Ｍｏは他の金属に比べ、膜応力が大きい。この膜厚のＭｏ層であれば、スイッチ回路装置として使用する場合の抵抗値としては十分低い値を得る。また、薄い方が材料コストや、リフトオフに有利となる。
【００５４】
しかし、Ｍｏ層６８ｂを１００Å以下に薄くしすぎると抵抗値が大きくなりすぎたり、膜厚コントロールがしにくくなるため、この程度が適切である。
【００５５】
一方、Ｐｔ層６８ａの膜厚は、２００Å程度である。しかし、Ｐｔ層６８ｂの膜厚は熱処理後ＧａＡｓチャネルに埋め込まれるＰｔＡｓ２（６８ａ１）の深さと直接関係するため、そのときのチャネル設計に直接依存し、適宜選択されるものである。
【００５６】
このように、膜厚の厚いＡｕ層を省くことにより、生産バラツキがあっても、蒸着後のゲート電極金属６８側面に付着するＡｕ層の一部が動作層５２に達することによるＧａＡｓへの拡散がなくなる。また、例えＭｏ層の一部が達していても、ＧａＡｓへの拡散を防ぐことができる。これにより、熱処理によるＰｔ埋め込みの工程を行っても、ＡｕがＧａＡｓ動作層５２に拡散することがなく、安定して所定の飽和電流値や、ＯＮ抵抗値が得られるようになる。従って飽和電流値やＯＮ抵抗値のバラツキがなくなり、生産歩留が向上するばかりでなく、製品となった後、特性が経時変化を起こすことも無くなり信頼性が向上する。
【００５７】
更に、ゲート金属層６８は、Ｐｔ層６８ａ、Ｍｏ層６８ｂの２層のみでよいので、Ａｕ、Ｔｉ層などの材料費を削減できる利点を有する。
【００５８】
図３から図７に、本発明の化合物半導体装置の製造方法を説明する。
【００５９】
本発明は、化合物半導体基板上に一導電型の動作層を形成し、該動作層に隣接した一導電型のソースおよびドレイン領域を設けてＦＥＴのチャネル領域を形成する工程と、前記ソースおよびドレイン領域にオーミック金属層を形成し、第１ソースおよび第１ドレイン電極を形成する工程と、前記動作層上にコンタクトするＰｔ層を蒸着し、該Ｐｔ層上に他の金属層を蒸着してゲート金属層を形成し、ゲート電極を形成する工程と、前記第１ソースおよび第１ドレイン電極上にパッド金属層を付着し第２ソースおよび第２ドレイン電極を形成する工程とから構成される。
【００６０】
尚、以下の図ではＦＥＴと同時に配線層および電極パッドについても示している。例えば、以下の製造方法により、図１に示すスイッチ回路装置を製造する場合、共通入力端子用の電極パッド、第１および第２制御端子用の電極パッド、第１および第２出力端子用の電極パッドはすべて同様に形成される。
【００６１】
本発明の第１の工程は、図３に示す如く、化合物半導体基板上に一導電型の動作層を形成し、該動作層に隣接した一導電型のソースおよびドレイン領域を設けてＦＥＴのチャネル領域を形成することにある。
【００６２】
まず、図３（Ａ）の如く、ＧａＡｓ等で形成されるノンドープの化合物半導体基板４０上に、リークを抑えるためのバッファ層４１を６０００Å程度設ける。このバッファ層４１はノンドープまたは不純物の導入されたエピタキシャル層である。その上にｎ型エピタキシャル層４２（７×１０１７ｃｍ−３、１２００Å）を成長させる。その後全面を約１００Åから２００Åの厚みのスルーイオン注入用シリコン窒化膜５３で被覆する。
【００６３】
全面にレジスト層５４を設け、予定のソース領域５６、ドレイン領域５７、予定の配線層６２およびパッド領域７０上のレジスト層５４を選択的に窓開けするフォトリソグラフィプロセスを行う。続いて、このレジスト層５４をマスクとして予定のソース領域５６およびドレイン領域５７、予定の配線層６２および電極パッド７０の下のｎ型エピタキシャル層４２表面にｎ型を与える不純物（２９Ｓｉ＋）のイオン注入を行う。これにより、ｎ＋型のソース領域５６およびドレイン領域５７を形成し、同時に予定のパッド領域７０および配線層６２の下のｎ型エピタキシャル層４２表面に、アイソレーション確保のための高濃度領域６０、６１を形成する。
【００６４】
ソース領域５６およびドレイン領域５７は、ｎ型エピタキシャル層４２による動作層５２に隣接して設けられる。ソース領域５６およびドレイン領域５７、動作層５２をチャネル領域４４と称する。図３では１組のソース、ドレイン領域５６、５７および動作層５２を示しているが実際にはソース領域５６またはドレイン領域５７を共通として複数隣接してＦＥＴのチャネル領域４４を形成している。
【００６５】
また、図３（Ｂ）に示す如く、ＦＥＴ部の動作層５２となるｎ型エピタキシャル層表面にノンドープエピタキシャル層４３を５００Å程度積層し、その厚み分ｎ型エピタキシャル層４２の厚みを減らして７００Åとしてもよい。後に詳述するが、ゲート電極６９形成工程でゲート電極６９を埋め込む場合に、ノンドープエピタキシャル層４３の下端付近までゲート電極６９を埋め込むことにより、寄生容量を抑えたゲート電極６９を形成することができる。ここで、ノンドープエピタキシャル層４３はＧａＡｓでもよいし、ＩｎＧａＰでもよい。
【００６６】
次に、図３（Ｃ）の如く、前記チャネル領域４４および前記高濃度領域６０、６１を除く全面に絶縁化層４５を形成する。基板表面はｎ型エピタキシャル層であるので、チャネル領域４４を他の領域と分離する必要がある。つまり、全面に新たなレジスト層５８を設け、ＦＥＴのチャネル領域４４および配線層下、電極パッド下の高濃度領域６０、６１を除く部分のレジスト層５８を選択的に窓開けするフォトリソグラフィプロセスを行う。続いて、このレジスト層５８をマスクとしてＧａＡｓ表面に、ドーズ量１×１０１３ｃｍ−２、加速電圧１００ＫｅＶ程度で不純物（Ｂ＋またはＨ＋）のイオン注入を行う。その後、レジスト層５８を除去してアニ―ル用シリコン窒化膜をデポし、活性化アニールを行う。これにより、ソースおよびドレイン領域５６、５７と高濃度領域６０、６１は活性化され、チャネル領域４４および高濃度領域６０、６１を分離する絶縁化層４５が形成される。
【００６７】
この絶縁化層４５は、電気的に完全な絶縁層ではなく耐圧は有限である。つまり、この上に電極パッドまたは配線層を直接設けると、高周波信号に応じた空乏層距離の変化により、空乏層が隣接する電極または配線層まで到達するとそこで高周波信号の漏れを発生することが考えられる。しかし、電極パッド７０および配線層６２の下のＧａＡｓ表面に、ｎ＋型の高濃度領域６０、６１を設けることにより、配線層６２および電極パッド７０と絶縁化層４５は分離され、絶縁化層４５への空乏層が伸びないので、隣接する電極パッド７０、配線層６２はお互いの離間距離を大幅に近接して設けることが可能となる。
【００６８】
本発明の第２の工程は、図４に示す如く、前記ソース領域５６およびドレイン領域５７に第１層目の電極としてのオーミック金属層６４を付着し第１ソース電極６５および第１ドレイン電極６６を形成することにある。
【００６９】
まず、予定の第１ソース電極６５および第１ドレイン電極６６を形成する部分を選択的に窓開けするフォトリソグラフィプロセスを行う。予定の第１ソース電極６５および第１ドレイン電極６６上にあるシリコン窒化膜５３をＣＦ４プラズマにより除去し、引き続いてオーミック金属層６４となるＡｎＧｅ／Ｎｉ／Ａｕの３層を順次真空蒸着して積層する。その後、レジスト層６３を除去して、リフトオフによりソース領域５６およびドレイン領域５７上にコンタクトした第１ソース電極６５および第１ドレイン電極６６を残す。引き続いて合金化熱処理により第１ソース電極６５とソース領域５６、および第１ドレイン電極６６とドレイン領域５７のオーミック接合を形成する。
【００７０】
本発明の第３の工程は、図５から図６に示す如く、動作層５２上にコンタクトするＰｔ層６８ａを蒸着し、該Ｐｔ層６８ａ上に他の金属層６８ｂを蒸着してゲート金属層６８を形成し、ゲート電極６９を形成することにある。
【００７１】
本工程は、本発明の特徴となる工程であり、まず、第１の実施形態を示す。
【００７２】
図５（Ａ）では、予定のゲート電極６９、電極パッド７０および配線層６２部分を選択的に窓開けするフォトリソグラフィプロセスを行う。予定のゲート電極６９、電極パッド７０および配線層６２部分から露出したシリコン窒化膜５３をドライエッチングして、予定のゲート電極６９部分の動作層５２を露出し、予定の配線層６２および予定の電極パッド７０部分のＧａＡｓを露出する。
【００７３】
予定のゲート電極６９部分の開口部は０．５μｍとし微細化されたゲート電極６９を形成できるようにする。
【００７４】
図５（Ｂ）では、動作層５２および露出したＧａＡｓに第２層目の電極としてのゲート金属層６８を付着しゲート電極６９、配線層６２および第１電極パッド７０を形成する。
【００７５】
図５（Ｃ）（Ｄ）には、ゲート電極６９部分の拡大図を示す。すなわち、図５（Ｃ）の如く、ＧａＡｓに第２層目の電極としてのゲート金属層６８として、Ｐｔ層６８ａを蒸着し、続いてＰｔ層６８ａ上に、ＧａＡｓ表面と反応しにくい他の金属層である、Ｍｏ層６８ｂを順次真空蒸着して２層の蒸着金属層を積層する。このとき、最上層となるＭｏ層６８ｂの膜厚をＰｔ層６８ａの膜厚の２倍以下とする。Ｐｔ６８ａの厚みは、チャネル設計により埋め込み分を考慮して適宜選択する。例えばＰｔ層６８ａが２００Å程度で、Ｍｏ層６８ｂは１００Å程度とする。このように、従来ゲート金属層６８に採用されていたＡｕ層を省くことで、動作層５２表面にＡｕが付着することによるＧａＡｓへの拡散を防ぐものである。また、Ａｕ層直下のＰｔ層および拡散バリア層であるＴｉ層を省くことができコスト削減および工程の簡素化に寄与できるものである。
【００７６】
その後リフトオフにより、図５（Ｄ）に示す如ゲート電極６９、第１電極パッド７０および配線層６２を形成後、Ｐｔを埋め込む熱処理を施す。ゲート電極６９はＧａＡｓとのショットキー接合を保ったまま動作層５２に一部が埋設される。ここで、この場合動作層５２の深さは第１の工程のｎ型エピタキシャル層４２の積層時に、このゲート電極６９の埋め込み分を考慮して、所望のＦＥＴ特性を得られるように深く形成しておく。埋め込みのための熱処理後、もともと最下層にＰｔのあった部分は主にＰｔＧａ（６８ａ２）となり、ＧａＡｓにＰｔが拡散した部分は主にＰｔＡｓ２（６８ａ１）となる。ここで、第１電極パッド７０および配線層６２も、ゲート電極６９と同様に一部がＧａＡｓ表面に埋め込まれる。
【００７７】
動作層５２表面（例えば表面から５００Å程度）は、自然空乏層が発生したり、結晶が不均一な領域であるなどで電流が流れず、チャネルとしては有効でない。ＰｔはＴｉに比べＧａＡｓに対するバリアハイトが高いため、その理由だけでＴｉでショットキ接合を形成するＦＥＴに比べＰｔ埋め込みゲートＦＥＴは高い飽和電流値と低いＯＮ抵抗値が得られるが、それ以外にＰｔ埋め込みゲートＦＥＴの特長としてゲート電極６９の一部を動作層５２に埋め込むことにより、ゲート電極６９直下の電流の流れる部分がチャネル領域４４表面から下がる。すなわち動作層５２は予め所望のＦＥＴ特性が得られるようにゲート電極６９の埋設分を考慮して深く形成されているため、表面自然空乏層領域から離れ、結晶が良好な低抵抗領域を電流が流れるようなチャネル領域４４の設計となっている。さらに埋め込まれた部分のエッジが図５（Ｄ）のごとく大きな曲率半径を持つことによりゲートードレイン間の電界強度が和らぐため、Ｔｉゲートに比べ高い濃度にしても所定の耐圧を保つことができる。具体的には飽和電流値、ＯＮ抵抗値や高周波歪み特性がＴｉゲートＦＥＴに比べ大幅に改善される。
【００７８】
従来では、ゲート抵抗を低減する目的から、最上層のＡｕ層９０ｅは厚く設けられていた。このため、Ａｕ層蒸着時に生産ばらつきにより、下層の金属層側面に付着したＡｕ層の一部がＧａＡｓ基板まで達する場合があり、埋め込みのための熱処理において、側面のＡｕがＧａＡｓ動作層に深く拡散する問題があった。
【００７９】
しかし、本実施形態の如くＡｕ層を省くことにより、側面を覆うＡｕ層の一部が動作層表面に達することがなくなり、ＧａＡｓ動作層への拡散を防ぐことができる。また、ＧａＡｓ表面と反応しにくい金属層としてＭｏ層６８ｂを、Ｐｔ層６８ａ上に蒸着することにより、チャネルにＰｔ以外の金属が埋め込まれることを防ぎ、設計どおりのチャネルを再現性良く形成することができる。
【００８０】
更には、前述の如く、金属の種類を問わず蒸着金属においては、その膜厚に応じてゲート電極６９側壁に付着するので、下層の蒸着金属（Ｐｔ層６８ａ）が薄い場合には、側壁に付着した金属は一番下のＧａＡｓ動作層５２に接触する恐れがある。動作層に接触した場合、Ｐｔ埋め込み熱処理により、金属によっては接触した部分からＧａＡｓに拡散が進行し、チャネル幅を狭めて特性を劣化させることも考えられるが、本実施形態の如く、万一動作層に達してもＰｔ層がＧａＡｓに拡散される程度の熱処理（３００℃〜４００℃程度）条件下で、ＧａＡｓと反応しにくく、相互拡散が進まない金属であるＭｏを採用することにより、拡散を防ぐことができ、また製品となった後の経時変化も防ぐことができる。
【００８１】
ゲート金属層６８の埋め込みにより、図６（Ａ）の如く、ゲート電極６９、配線層６２、第１電極パッド７０もその一部が基板表面に埋め込まれる。
【００８２】
また、本発明の第１の工程でも述べた通り、図６（Ｂ）の如く、ｎ型エピタキシャル層４２の上にＧａＡｓまたはＩｎＧａＰのノンドープエピタキシャル層４３を積層しても良い。実際にＦＥＴとして動作する部分はゲート電極６９と動作層５２が接触した部分であるので、ゲート電極６９を埋め込んだ場合にその側壁は寄生容量の増加部分となってしまう。そのためノンドープエピタキシャル層４３を設けてその下端付近までゲート電極６９を埋め込むことにより、ゲート電極６９側壁での寄生容量を抑え、ゲート電極６９を埋め込む効果をより発揮することができるものである。
【００８３】
この場合ゲート電極の埋め込み深さはＧａＡｓまたはＩｎＧａＰのノンドープエピタキシャル層の厚みと一致させる。Ｐｔ埋め込み深さは最下層のＰｔの厚みの２．５倍になる熱処理条件が最も安定していて好ましく、ＧａＡｓまたはＩｎＧａＰのノンドープエピタキシャル層の厚みが５００Åとすると、最下層のＰｔ厚みは２００Åが望ましい。
【００８４】
本発明の第４の工程は、図７に示す如く、前記第１ソース電極６５および第１ドレイン電極６６と前記第１電極パッド７０上に第３層目の電極としてのパッド金属層７４を付着し第２ソースおよび第２ドレイン電極７５、７６と第２電極パッド７７を形成することにある。
【００８５】
図７（Ａ）では、第１ソース電極６５および第１ドレイン電極６６と第１電極パッド７０上のパッシベーション膜７２にコンタクト孔を形成する。
【００８６】
ゲート電極６９、配線層６２および第１電極パッド７０を形成した後、ゲート電極６９周辺の動作層５２を保護するために、基板５１表面はシリコン窒化膜よりなるパッシベーション膜７２で被覆される。このパッシベーション膜７２上にフォトリソグラフィプロセスを行い、第１ソース電極６５、第１ドレイン電極６６、ゲート電極６９および第１電極パッド７０とのコンタクト部に対して選択的にレジストの窓開けを行い、その部分のパッシベーション膜７２をドライエッチングする。その後、レジスト層７１は除去される。
【００８７】
図７（Ｂ）では、第１ソース電極６５および第１ドレイン電極６６と第１電極パッド７０上に第３層目の電極としてのパッド金属層７４を付着し第２ソース電極７５および第２ドレイン電極７６と第２電極パッド７７を形成する。
【００８８】
基板５１全面に新たなレジスト層７３を塗布してフォトリソグラフィプロセスを行い、予定の第２ソース電極７５および第２ドレイン電極７６と第２電極パッド７７上のレジストを選択的に窓開けするフォトリソグラフィプロセスを行う。続いて、第３層目の電極としてのパッド金属層７４となるＴｉ／Ｐｔ／Ａｕの３層を順次真空蒸着して積層し、第１ソース電極６５、第１ドレイン電極６６および第１電極パッド７０にコンタクトする第２ソース電極７５および第２ドレイン電極７６と第２電極パッド７７が形成される。パッド金属層７４の他の部分はレジスト層７３上に付着されるので、レジスト層７３を除去してリフトオフにより第２ソース電極７５および第２ドレイン電極７６と第２電極パッド７７のみを残し、他は除去される。なお、一部の配線部分はこのパッド金属層７４を用いて形成されるので、当然その配線部分のパッド金属層７４は残され、図７（Ｃ）に示す最終構造を得る。
【００８９】
【発明の効果】
以上に詳述した如く、本発明に依れば以下の効果が得られる。
【００９０】
第１に、Ａｕ層を省く構造のため、ゲート金属層の蒸着において生産バラツキがあっても、Ａｕ層が蒸着後のゲート電極金属側面を覆って動作層５２に達することがなくなる。これにより、熱処理によるＰｔ埋め込みの工程を行っても、ＡｕがＧａＡｓ動作層に拡散することがなく、安定して所定の飽和電流値や、ＯＮ抵抗値が得られるようになる。従って飽和電流値やＯＮ抵抗値のバラツキがなくなり、生産歩留が向上する。
【００９１】
第２に、下層のＰｔ層の膜厚が薄いため、万一側壁にＭｏ層が付着し、ＧａＡｓ表面に達することがあっても、Ｍｏ層はＧａＡｓ表面と反応しにくいため、ＧａＡｓ基板への拡散を防げる。
【００９２】
第３に、ＭｏがＧａＡｓ表面に達することがあっても、Ｍｏ層はＧａＡｓと反応しにくいため、製品となった後、特性が経時変化を起こすことも無くなり信頼性が向上する。
【００９３】
第４に、ゲート金属層の膜厚を薄くすることにより、Ａｕなどの材料費を削減できる利点を有する。
【００９４】
スイッチ回路装置に使用するＦＥＴはゲート電極とコントロール端子パッドとの間に抵抗１０ＫΩが接続されるため、ゲート電極の抵抗は大きくて良く、Ａｕ層を無くしても問題は無い。すなわち、スイッチ回路装置の特性を劣化させずに、信頼性、歩留まりの向上が実現できる。
【図面の簡単な説明】
【図１】本発明を説明するための平面図である。
【図２】本発明を説明するための断面図である。
【図３】本発明を説明するための断面図である。
【図４】本発明を説明するための断面図である。
【図５】本発明を説明するための断面図である。
【図６】本発明を説明するための断面図である。
【図７】本発明を説明するための断面図である。
【図８】従来例を説明するための（Ａ）断面図、（Ｂ）回路図である。
【図９】従来例を説明するための断面図である。
【図１０】従来例を説明するための断面図である。
【図１１】従来例を説明するための断面図である。
【図１２】従来例を説明するための断面図である。
【図１３】従来例を説明するための（Ａ）断面図、（Ｂ）断面図、（Ｃ）断面図、（Ｄ）特性図である。
【符号の説明】
４０ ＧａＡｓ基板
４１ バッファ層
４２ Ｎ型エピタキシャル層
４３ ＩｎＧａＰ層
４４ チャネル領域
４５ 絶縁化層
５２ 動作層
５３ 窒化膜
５４ レジスト
５６ ソース領域
５７ ドレイン領域
５８ レジスト
６０ 高濃度領域
６１ 高濃度領域
６２ 配線層
６３ レジスト
６４ オーミック金属層
６５ 第１ソース電極
６６ 第１ドレイン電極
６７ レジスト
６８ ゲート金属層
６８ａ Ｐｔ層
６８ｂ Ｍｏ層
６９ ゲート電極
７０ 第１パッド電極
７１ レジスト
７２ 窒化膜
７４ パッド金属層
７５ 第２ソース電極
７６ 第２ドレイン電極
７７ 第２電極パッド
９０ ゲート金属層
９０ａ Ｐｔ層
９０ｂ Ｍｏ層
９０ｃ Ｔｉ層
９０ｄ Ｐｔ層
９０ｅ Ａｕ層
９１ ゲート電極
【発明の属する技術分野】
本発明は、スイッチ回路装置および化合物半導体装置の製造方法に係り、特にピンチオフ電圧の低減を抑制し、歩留まりを向上できるスイッチ回路装置および化合物半導体装置の製造方法に関する。
【０００２】
【従来の技術】
携帯電話等の移動体用通信機器では、ＧＨｚ帯のマイクロ波を使用している場合が多く、アンテナの切換回路や送受信の切換回路などに、これらの高周波信号を切り替えるためのスイッチ素子が用いられることが多い。その素子としては、高周波を扱うことからガリウム・砒素（ＧａＡｓ）を用いた電界効果トランジスタ（以下ＦＥＴという）を使用する事が多く、これに伴って前記スイッチ回路自体を集積化したモノリシックマイクロ波集積回路（ＭＭＩＣ）の開発が進められている。
【０００３】
以下に、従来のＧａＡｓＦＥＴを用いたスイッチ回路装置の一例を説明する（例えば、非特許文献１参照。）。
【０００４】
図８（Ａ）は、ＧａＡｓ ＦＥＴの概略を示す断面図である。ノンドープのＧａＡｓ基板１の表面部分にＮ型不純物をドープしてＮ型のチャネル領域２を形成し、チャネル領域２表面にショットキー接触するゲート電極３を配置し、ゲート電極３の両脇にはＧａＡｓ表面にオーミック接触するソース・ドレイン電極４、５を配置したものである。このトランジスタは、ゲート電極３の電位によって直下のチャネル領域２内に空乏層を形成し、もってソース電極４とドレイン電極５との間のチャネル電流を制御するものである。
【０００５】
図８（Ｂ）は、ＧａＡｓ ＦＥＴを用いたＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）と呼ばれる化合物半導体装置の原理的な回路図の一例を示す。
【０００６】
第１と第２のＦＥＴ１、ＦＥＴ２のソース（又はドレイン）が共通入力端子ＩＮに接続され、各ＦＥＴ１、ＦＥＴ２のゲートが抵抗Ｒ１、Ｒ２を介して第１と第２の制御端子Ｃｔｌ−１、Ｃｔｌ−２に接続され、そして各ＦＥＴのドレイン（又はソース）が第１と第２の出力端子ＯＵＴ１、ＯＵＴ２に接続されたものである。第１と第２の制御端子Ｃｔｌ−１、Ｃｔｌ−２に印加される信号は相補信号であり、Ｈレベルの信号が印加されたＦＥＴがＯＮして、入力端子ＩＮに印加された信号をどちらか一方の出力端子に伝達するようになっている。抵抗Ｒ１、Ｒ２は、交流接地となる制御端子Ｃｔｌ−１、Ｃｔｌ−２の直流電位に対してゲート電極を介して高周波信号が漏出することを防止する目的で配置されている。
【０００７】
図９〜図１２を参照して、かかる化合物半導体スイッチ回路装置のＦＥＴ、各端子となるパッドおよび配線の製造方法の一例を示す。尚、ここでは１つの電極パッドについて説明するが、上記の共通入力端子、第１および第２制御端子、第１および第２出力端子に接続する電極パッドはすべて同様の構造である。
【０００８】
図９に示す如く、ノンドープのＧａＡｓ基板４０上にバッファ層４１と一導電型エピタキシャル層４２を積層して、その後全面を約１００Åから２００Åの厚みのスルーイオン注入用シリコン窒化膜５３で被覆する。一導電型エピタキシャル層４２による動作層５２に隣接したｎ＋型のソースおよびドレイン領域５６、５７を設けてＦＥＴのチャネル領域４４を形成し、同時に予定のパッド領域下および予定の配線層下にアイソレーション確保のための高濃度領域６０、６１を形成する。図９では１組のソース、ドレイン領域５６、５７および動作層５２を示しているが実際にはソース領域５６またはドレイン領域５７を共通として複数隣接してＦＥＴのチャネル領域４４を形成している。
【０００９】
更に、基板表面はｎ型エピタキシャル層であるので、チャネル領域４４を他の領域と分離する必要があり、チャネル領域４４以外の基板表面は後の工程で不純物がイオン注入された絶縁化層４５が設けられる。その後、アニール用のシリコン窒化膜を堆積し、ソース領域５６、ドレイン領域５７、絶縁化層４５を活性化させるためのアニールを行う。
【００１０】
次に、図１０に示す如く、レジスト６３のマスクによりソース領域５６およびドレイン領域５７上の窒化膜５３を除去し、前記ソース領域５６およびドレイン領域５７に第１層目の電極としてのオーミック金属層６４を付着し第１ソース電極６５および第１ドレイン電極６６を形成する。
【００１１】
図１１には、ゲート電極９１、第１電極パッド９３および配線層９２を形成する工程を示す。まず図１１（Ａ）では、予定のゲート電極９１、電極パッド９３および配線層９２部分を選択的に窓開けするフォトリソグラフィプロセスを行う。予定のゲート電極９１、電極パッド９３および配線層９２部分から露出したシリコン窒化膜５３をドライエッチングして、予定のゲート電極９１部分の動作層５２を露出し、予定の配線層９２および予定の電極パッド９３部分のＧａＡｓを露出する。その後、動作層５２および露出したＧａＡｓに第２層目の電極としてのゲート金属層９０となるＰｔ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕの５層を順次真空蒸着して積層する。
【００１２】
その後リフトオフにより、ゲート電極９１、第１電極パッド９３および配線層９２を形成後、Ｐｔを埋め込む熱処理を施す。これにより、図１１（Ｂ）に示す如く、ゲート電極９１はＧａＡｓとのショットキー接合を保ったまま動作層５２に一部が埋設される。ここで、この場合動作層５２の深さは第１の工程のｎ型エピタキシャル層４２の積層時に、このゲート電極９１の埋め込み分を考慮して、所望のＦＥＴ特性を得られるように深く形成しておく。
【００１３】
更に、図１２（Ａ）（Ｂ）の如く、前記第１ソース電極６５および第１ドレイン電極６６と前記第１電極パッド９３上に第３層目の電極としてのパッド金属層７４を付着し第２ソースおよび第２ドレイン電極７５、７６と第２電極パッド７７を形成する。
【００１４】
なお、一部の配線部分はこのパッド金属層７４を用いて形成されるので、当然その配線部分のパッド金属層７４は残される。
【００１５】
【非特許文献１】
特願２００１−１８２６８７号明細書
【００１６】
【発明が解決しようとする課題】
図１３に、上記スイッチ回路装置のＦＥＴ断面図を示す。図１３（Ａ）は、図９〜図１２に示すソース電極６５、７５、ドレイン電極６６、７６、ゲート電極９１からなる１組のＦＥＴの断面図であり、図１３（Ｂ）、図１３（Ｃ）はゲート電極９１部分の拡大図である。また、図１３（Ｄ）は、金属の特性を示す表である。
【００１７】
従来、ゲート電極９１は、図１３（Ｂ）、（Ｃ）のごとく、例えばＰｔ２００Å／Ｍｏ２００Å／Ｔｉ４００／Ｐｔ８００Å／Ａｕ５０００Åであった。最上層のＡｕ層９０ｅは、ゲート電極９１の抵抗を小さくするために設けられた層であり、最も大きな膜厚を有している。Ｔｉ層９０ｃの上のＰｔ層９０ｄは、Ｔｉ層９０ｃとＡｕ層９０ｅとの反応を防ぎ、拡散バリアの働きをしている。Ｔｉ層９０ｃはその上のＰｔ層９０ｄ、Ａｕ層９０ｅとＭｏ層９０ｂを接着させる働きと、最下層のＰｔ層９０ａを動作層に埋め込ませる熱処理において上層のＰｔ層９０ｄが最下層のＰｔ層９０ａまで達しないようにする拡散バリアとしての働きをしている。しかしＴｉとＰｔは反応しやすく、上層のＰｔ層９０ｄが最下層のＰｔ層９０ａまで達しないようにする拡散バリアとしてＴｉ層９０ｃだけでは不充分である。そのためさらにＭｏ層９０ｂを設けて、最下層のＰｔ層９０ａを動作層に埋め込ませる熱処理において、確実に上層のＰｔ層９０ｄが最下層のＰｔ層９０ａまで達しないようにしている。さらにＭｏ層９０ｂは上記熱処理時に最下層のＰｔ層９０ａがＴｉ層９０ｃと反応しないようにする拡散バリアの働きもしている。
【００１８】
また、拡散バリア層としてＴｉ層９０ｃを用いずに、Ｍｏ層９０ｂのみを用いると、Ｍｏ層９０ｂの膜応力が大きいため、一定の膜厚を超えると膜剥がれがおきる。
【００１９】
ここで、図１３（Ｄ）に、金属の特性を示す。この表において、各金属の沸点、線膨張係数及びヤング率の積が膜応力の目安となる。すなわち、Ｍｏは他の金属に比べ膜応力が大きい。つまり、Ｐｔ層９０ｄが最下層のＰｔ層９０ａまで達しないような、確実な拡散バリアとなる膜厚まで厚くすると、膜応力が大きくなり過ぎて膜剥がれが発生する。そのため拡散バリアとしてＴｉ層９０ｃも同時に必要となる。さらに図１３（Ｄ）の如くＭｏは沸点が高いため厚く蒸着すると蒸着時にレジストの熱収縮による変形が起きやすい。逆にＭｏ層が薄過ぎる場合にはＰｔ層９０ｄが最下層のＰｔ層９０ａまで達しないようにする拡散バリアとして不充分である。
【００２０】
一方、拡散バリア層としてＭｏ層９０ｂを用いずに、Ｔｉ層のみを用いると、Ｔｉ層がＰｔ層と反応しやすく、一部のＰｔ層とＴｉ層が合金反応を起こし、Ｐｔ層９０ｄが最下層のＰｔ層９０ａまで達してしまったり、逆に動作層に埋め込まれる最下層のＰｔ量が減少したりする。その結果ピンチオフ電圧を設計通りに制御することが困難となり、ピンチオフ電圧のバラツキが大きくなるという問題があった。
【００２１】
このため、一般的には上記に示す如く、Ｐｔ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕの多層蒸着金属の構造が採用されている。多層金属層を蒸着で形成する場合、金属蒸着が厚いと、その金属が下層の金属層側面に付着する距離が長くなる。すなわち蒸着膜厚に応じた距離分だけその下層の金属層側面に付着する。そのため、蒸着金属がある一定以上の厚みになると側面に付着した金属がＧａＡｓまで達してしまう。またこの側面に付着する距離は、レジストの厚み、形状、蒸着時に付着した金属の熱によるレジストの変形などの生産バラツキの影響を受けて変動する。
【００２２】
特に、従来ではゲート抵抗を低減するためにＡｕ層９０ｅの膜厚が厚く、Ａｕ層９０ｅ蒸着時に生産バラツキによって下層の金属層側面を覆ってＡｕ層９０ｅの一部が付着し、蒸着後にゲート電極金属９０側面のＡｕ層９０ｅの一部が動作層５２にまで達する場合があった（図１３（Ｂ））。
【００２３】
後に詳述するが、ゲート電極９１の蒸着金属層の最下層をＰｔ９０ａとし、このＰｔ層９０ａを基板表面に埋め込むゲート電極９１構造は優れたＲＦ特性を有するため、広くＧａＡｓ ＭＭＩＣで採用される構造である。図１３（Ｂ）の状態で、ゲート電極９１を埋め込む熱処理を行うと、もともと最下層にＰｔ層９０ａのあった部分は主にＰｔＧａ（９０ａ２）となり、ＧａＡｓにＰｔが拡散した部分は主にＰｔＡｓ２（９０ａ１）となる。しかしゲート電極金属９０側面のＡｕ層９０ｅの一部が動作層５２にまで達していると、Ｐｔの埋め込みと同時に図１３（Ｃ）の如く、動作層５２表面に達したＡｕ層９０ｅの一部が動作層５２に深く拡散してしまう。
【００２４】
このＡｕ拡散領域１００の深さは、蒸着最下層のＰｔＡｓ２（９０ａ１）の拡散深さよりはるかに深くなるため、動作層５２の電流経路を狭め、飽和電流値が低くなり、ＯＮ抵抗値が高くなるという問題があった。また、Ｐｔ層９０ａの場合はある一定時間以上の熱処理を行っても、ＧａＡｓ動作層５２への拡散はある一定以上進まず、製品となった後の経時変化は無いが、Ａｕが動作層５２に接触していると、熱が加わるとどこまでも動作層５２に拡散していくため、飽和電流値やＯＮ抵抗値が経時変化を起こすという信頼性上の問題もあった。
【００２５】
またＡｕ層９０ｅはＰｔ層９０ａに比べＧａＡｓに対するバリアハイトが低いため、なおいっそう飽和電流値やＯＮ抵抗値に悪影響を及ぼしていた。
【００２６】
【課題を解決するための手段】
本発明は上述した諸々の事情に鑑み成されたものであり、第１に、化合物半導体基板表面に設けた動作層、ソース領域およびドレイン領域からなるチャネル領域と、該チャネル領域に設けたソース電極、ゲート電極およびドレイン電極とを有する少なくとも１つのＦＥＴと、前記ＦＥＴのソース電極またはドレイン電極に接続する少なくとも１つの入力端子用電極パッドと、前記ＦＥＴのドレイン電極またはソース電極に接続する少なくとも１つの出力端子用電極パッドと、前記ＦＥＴにＤＣ電位を印加する端子用電極パッドとからなるスイッチ回路装置において、前記ゲート電極を形成するゲート金属層はＰｔ層の上に他の金属層を設けた２層からなることにより解決するものである。
【００２７】
また、前記他の金属層は、前記Ｐｔ層が前記基板に拡散される程度の熱処理で前記化合物半導体基板と反応しにくく、相互拡散が進まない金属からなることを特徴とするものである。
【００２８】
また、前記他の金属層の膜厚を前記Ｐｔ層の膜厚の２倍以下とすることを特徴とするものである。
【００２９】
また、前記他の金属層はＭｏ層であることを特徴とするものである。
【００３０】
また、前記ゲート電極の一部は、前記動作層表面に埋め込まれることを特徴とするものである。
【００３１】
また、前記ゲート金属層は、蒸着金属層であることを特徴とするものである。
【００３２】
第２に、化合物半導体基板上に一導電型の動作層を形成し、該動作層に隣接した一導電型のソースおよびドレイン領域を設けてＦＥＴのチャネル領域を形成する工程と、前記ソースおよびドレイン領域にオーミック金属層を形成し、第１ソースおよび第１ドレイン電極を形成する工程と、前記動作層上にコンタクトするＰｔ層を蒸着し、該Ｐｔ層上に他の金属層を蒸着してゲート金属層を形成し、ゲート電極を形成する工程と、前記第１ソースおよび第１ドレイン電極上にパッド金属層を付着し第２ソースおよび第２ドレイン電極を形成する工程とを具備することを特徴とするものである。
【００３３】
また、前記他の金属層は、前記Ｐｔ層が前記基板に拡散される程度の熱処理で前記化合物半導体基板表面と反応しにくく、相互拡散が進まない金属を蒸着することを特徴とするものである。
【００３４】
また、前記他の金属層は、Ｍｏであることを特徴とするものである。
【００３５】
また、前記ゲート金属層を付着後、熱処理により前記ゲート金属層の一部を前記動作層に埋め込むことを特徴とするものである。
【００３６】
また、前記ゲート電極はリフトオフにより形成することを特徴とするものである。
【００３７】
【発明の実施の形態】
以下に本発明の実施の形態について図１から図７を参照して説明する。
【００３８】
図１は、本発明のスイッチ回路装置を説明する平面図である。尚、図１の回路図は、図８（Ｂ）に示す回路図と同様であるので、説明は省略する。
【００３９】
図１に示す如く、ＧａＡｓ基板にスイッチを行うＦＥＴ１およびＦＥＴ２を中央部に配置し、各ＦＥＴのゲート電極に抵抗Ｒ１、Ｒ２が接続されている。また共通入力端子ＩＮ、出力端子ＯＵＴ１、ＯＵＴ２、制御端子Ｃｔｌ−１、Ｃｔｌ−２に対応するパッドが基板の周辺に設けられている。なお、点線で示した第２層目の配線は各ＦＥＴのゲート電極形成時に同時に形成されるゲート金属層（Ｐｔ／Ｍｏ）６８であり、実線で示した第３層目の配線は各素子の接続およびパッドの形成を行うパッド金属層（Ｔｉ／Ｐｔ／Ａｕ）７７である。第１層目の基板にオーミックに接触するオーミック金属層（ＡｕＧｅ／Ｎｉ／Ａｕ）は各ＦＥＴのソース電極、ドレイン電極および各抵抗両端の取り出し電極を形成するものであり、図１では、パッド金属層と重なるために図示されていない。
【００４０】
各パッド電極および配線層が隣接する部分では、パッド電極及び配線層の下全面または周辺部に不純物領域６０、６１が設けられる。不純物領域６０、６１は、パッド電極または配線層の基板当接部よりはみ出して設けられ、所定のアイソレーションを確保している。
【００４１】
図１で、一点鎖線で囲まれる長方形状の領域が、ＦＥＴの基板４０に形成されるチャネル領域４４である。下側から伸びる櫛歯状の３本の第３層目のパッド金属層７７が出力端子ＯＵＴ１に接続されるソース電極７５（あるいはドレイン電極）であり、この下に第１層目オーミック金属層で形成されるソース電極６５（あるいはドレイン電極）がある。また上側から伸びる櫛歯状の３本の第３層目のパッド金属層７７が共通入力端子ＩＮに接続されるドレイン電極７６（あるいはソース電極）であり、この下に第１層目のオーミック金属層で形成されるドレイン電極６６（あるいはソース電極）がある。この両電極は櫛歯をかみ合わせた形状に配置され、その間に第２層目のゲート金属層６８で形成されるゲート電極６９がチャネル領域４４上に櫛歯形状に配置されている。
【００４２】
図２には、図１のスイッチ回路装置のＦＥＴの一部の断面図を示す。図２（Ａ）はソース電極６５、７５、ドレイン電極６６、７６、ゲート電極６９を有する１組のＦＥＴの断面図であり、図２（Ｂ）はゲート電極６９部分の拡大断面図である。
【００４３】
図２（Ａ）の如く、基板４０にはｎ型エピタキシャル層による動作層５２とその両側にソース領域５６およびドレイン領域５７を形成するｎ＋型の高濃度領域が設けられ、動作層５２にはゲート電極６９が設けられ、高濃度領域には第１層目のオーミック金属層で形成されるドレイン電極６６およびソース電極６５が設けられる。更にこの上に前述したように３層目のパッド金属層７７で形成されるドレイン電極７６およびソース電極７５が設けられ、各素子の配線等を行っている。
【００４４】
ここで、ゲート長Ｌｇは図に示すように、ソース領域５６とドレイン領域５７間のチャネル領域４４（動作層５２）にあるゲート電極６９の長さをいい、通常短チャネル効果が発生しない０．５μｍに設計される。ゲート幅Ｗｇは図１に示すように、ソース領域およびドレイン領域に沿ってチャネル領域４４にあるゲート電極６９の幅（櫛歯の総和）をいい、この場合６００μｍである。
【００４５】
また、図２（Ｂ）の如く、ゲート電極６９は、最下層から、Ｐｔ／Ｍｏの２層からなる蒸着金属層であり、Ｐｔ層６８ａの一部を動作層に埋め込んだ電極構造である。埋め込みのための熱処理後、もともと最下層にＰｔ層６８ａのあった部分は主にＰｔＧａ（６８ａ２）となり、ＧａＡｓにＰｔが拡散した部分は主にＰｔＡｓ２（６８ａ１）となる。ＰｔはＴｉに比べＧａＡｓに対するバリアハイトが高いため、Ｔｉでショットキ接合を形成するＦＥＴに比べＰｔ埋め込みゲートＦＥＴは高い飽和電流値と低いＯＮ抵抗値が得られる。さらに埋め込まれた部分のエッジが大きな曲率半径を持つことによりゲートードレイン間の電界強度が和らぐため、Ｔｉゲートに比べ動作層を高い不純物濃度にしても所定の耐圧を保つことができる。動作層の不純物濃度を上げることにより具体的には飽和電流値、ＯＮ抵抗値や高周波歪み特性がＴｉゲートＦＥＴに比べ大幅に改善される。そのためＰｔ埋め込みゲートＦＥＴを用いたスイッチ回路装置は、低いインサーションロス、高いアイソレーション、高い出力電力、低歪み、という優れたＲＦ特性を有する。
【００４６】
本発明の特徴は、従来構造（図１３）において、抵抗を低減するために設けられていたＡｕ層９０ｅを省くことにより、Ｐｔ／Ｍｏの２層構造のゲート電極６９としたことにある。
【００４７】
スイッチ回路装置に使用するＦＥＴはゲート電極６９とコントロール端子パッドとの間に抵抗１０ＫΩが接続されるため、ゲート電極６９の抵抗は大きくて良く、膜厚の厚いＡｕ層により抵抗を低減する必要がない。Ａｕ層を省くことにより、拡散バリア層であるＡｕ層９０ｅ直下のＰｔ層９０ｄおよびＴｉ層９０ｃも省き（図１３（Ｂ）、（Ｃ）参照）、Ｐｔ／Ｍｏ層のみにすることができる。
【００４８】
ここで、従来ではＴｉ層の下のＭｏ層は拡散バリアの働きをしていた。すなわち、ゲート工程における熱処理で上層のＰｔがＴｉを通過して最下層のＰｔに到達すると、最下層の埋め込み用のＰｔ厚みに対し、上層のＰｔが供給される結果となる。これにより、熱処理後のＰｔ埋め込み深さが、最下層の埋め込み用のＰｔ厚みで設計した深さからさらに深い方向にずれ、その結果動作層が狭まってしまう。そこでこれを防ぐたに、Ｍｏ層を設けていた。つまり、Ｔｉ層より上層を省くことで拡散バリア層としてのＭｏ層は必要なくなるわけであるが、本実施形態ではＰｔ層６８ａ上に他の金属層として例えばＭｏ層６８ｂを設けることとする。
【００４９】
ここで、Ｐｔ層６８ａ上に他の金属層を設ける理由を説明する。前述の如くＰｔ層６８ａはＧａＡｓと反応しやすく、これを利用してゲート電極６９を埋め込んでＦＥＴの性能を向上している。しかし、Ｐｔ埋め込みのための熱処理によりＰｔとＧａＡｓが相互拡散したＰｔＧａもＰｔＡｓ２も非常に高抵抗である。つまり、Ｐｔが埋め込まれたことによってゲート抵抗が高くなり過ぎるのを防止するために、他の金属層６８ｂが必要となる。
【００５０】
蒸着金属においては、金属の種類を問わずその膜厚に応じてゲート電極６９側壁に付着する。つまり、蒸着金属層の膜厚が厚い場合は、その分側壁に付着する距離が長くなり、また、下層の蒸着金属が薄い場合には、側壁に付着した金属の距離が短くても一番下のＧａＡｓチャネルに接触する恐れがある。動作層に接触した場合、Ｐｔ埋め込み熱処理により、従来の如くＡｕ等の金属によっては接触した部分からＧａＡｓに拡散が進行し、チャネル幅を狭めて特性を劣化させることも考えられる。
【００５１】
そこで、本実施形態では、万一動作層に達しても、Ｐｔ層が基板に拡散される程度の熱処理条件において、ＧａＡｓと反応しにくく、相互拡散が進まない金属層を他の金属層６８ｂとして設ける。Ｐｔ層が基板に拡散される程度の熱処理条件とは具体的には３００℃から４００℃である。
【００５２】
また、酸化しにくく、蒸着が可能であり、微細パターンに適するものが望ましく、本実施形態ではＭｏ層６８ｂを採用する。しかし、上述の条件に該当する金属であればこれに限らない。
【００５３】
また、Ｍｏ層６８ｂの厚みは１００Å程度とする。これは、つまりＭｏ層６８ｂの膜厚をＰｔ層６８ａの膜厚の２倍以下にしないと応力が発生し、特性バラツキや膜剥がれの原因となりやすいためである。すなわち図１３（Ｄ）に示す金属特性の、各パラメータの積の項目が膜応力の目安となっており、Ｍｏは他の金属に比べ、膜応力が大きい。この膜厚のＭｏ層であれば、スイッチ回路装置として使用する場合の抵抗値としては十分低い値を得る。また、薄い方が材料コストや、リフトオフに有利となる。
【００５４】
しかし、Ｍｏ層６８ｂを１００Å以下に薄くしすぎると抵抗値が大きくなりすぎたり、膜厚コントロールがしにくくなるため、この程度が適切である。
【００５５】
一方、Ｐｔ層６８ａの膜厚は、２００Å程度である。しかし、Ｐｔ層６８ｂの膜厚は熱処理後ＧａＡｓチャネルに埋め込まれるＰｔＡｓ２（６８ａ１）の深さと直接関係するため、そのときのチャネル設計に直接依存し、適宜選択されるものである。
【００５６】
このように、膜厚の厚いＡｕ層を省くことにより、生産バラツキがあっても、蒸着後のゲート電極金属６８側面に付着するＡｕ層の一部が動作層５２に達することによるＧａＡｓへの拡散がなくなる。また、例えＭｏ層の一部が達していても、ＧａＡｓへの拡散を防ぐことができる。これにより、熱処理によるＰｔ埋め込みの工程を行っても、ＡｕがＧａＡｓ動作層５２に拡散することがなく、安定して所定の飽和電流値や、ＯＮ抵抗値が得られるようになる。従って飽和電流値やＯＮ抵抗値のバラツキがなくなり、生産歩留が向上するばかりでなく、製品となった後、特性が経時変化を起こすことも無くなり信頼性が向上する。
【００５７】
更に、ゲート金属層６８は、Ｐｔ層６８ａ、Ｍｏ層６８ｂの２層のみでよいので、Ａｕ、Ｔｉ層などの材料費を削減できる利点を有する。
【００５８】
図３から図７に、本発明の化合物半導体装置の製造方法を説明する。
【００５９】
本発明は、化合物半導体基板上に一導電型の動作層を形成し、該動作層に隣接した一導電型のソースおよびドレイン領域を設けてＦＥＴのチャネル領域を形成する工程と、前記ソースおよびドレイン領域にオーミック金属層を形成し、第１ソースおよび第１ドレイン電極を形成する工程と、前記動作層上にコンタクトするＰｔ層を蒸着し、該Ｐｔ層上に他の金属層を蒸着してゲート金属層を形成し、ゲート電極を形成する工程と、前記第１ソースおよび第１ドレイン電極上にパッド金属層を付着し第２ソースおよび第２ドレイン電極を形成する工程とから構成される。
【００６０】
尚、以下の図ではＦＥＴと同時に配線層および電極パッドについても示している。例えば、以下の製造方法により、図１に示すスイッチ回路装置を製造する場合、共通入力端子用の電極パッド、第１および第２制御端子用の電極パッド、第１および第２出力端子用の電極パッドはすべて同様に形成される。
【００６１】
本発明の第１の工程は、図３に示す如く、化合物半導体基板上に一導電型の動作層を形成し、該動作層に隣接した一導電型のソースおよびドレイン領域を設けてＦＥＴのチャネル領域を形成することにある。
【００６２】
まず、図３（Ａ）の如く、ＧａＡｓ等で形成されるノンドープの化合物半導体基板４０上に、リークを抑えるためのバッファ層４１を６０００Å程度設ける。このバッファ層４１はノンドープまたは不純物の導入されたエピタキシャル層である。その上にｎ型エピタキシャル層４２（７×１０１７ｃｍ−３、１２００Å）を成長させる。その後全面を約１００Åから２００Åの厚みのスルーイオン注入用シリコン窒化膜５３で被覆する。
【００６３】
全面にレジスト層５４を設け、予定のソース領域５６、ドレイン領域５７、予定の配線層６２およびパッド領域７０上のレジスト層５４を選択的に窓開けするフォトリソグラフィプロセスを行う。続いて、このレジスト層５４をマスクとして予定のソース領域５６およびドレイン領域５７、予定の配線層６２および電極パッド７０の下のｎ型エピタキシャル層４２表面にｎ型を与える不純物（２９Ｓｉ＋）のイオン注入を行う。これにより、ｎ＋型のソース領域５６およびドレイン領域５７を形成し、同時に予定のパッド領域７０および配線層６２の下のｎ型エピタキシャル層４２表面に、アイソレーション確保のための高濃度領域６０、６１を形成する。
【００６４】
ソース領域５６およびドレイン領域５７は、ｎ型エピタキシャル層４２による動作層５２に隣接して設けられる。ソース領域５６およびドレイン領域５７、動作層５２をチャネル領域４４と称する。図３では１組のソース、ドレイン領域５６、５７および動作層５２を示しているが実際にはソース領域５６またはドレイン領域５７を共通として複数隣接してＦＥＴのチャネル領域４４を形成している。
【００６５】
また、図３（Ｂ）に示す如く、ＦＥＴ部の動作層５２となるｎ型エピタキシャル層表面にノンドープエピタキシャル層４３を５００Å程度積層し、その厚み分ｎ型エピタキシャル層４２の厚みを減らして７００Åとしてもよい。後に詳述するが、ゲート電極６９形成工程でゲート電極６９を埋め込む場合に、ノンドープエピタキシャル層４３の下端付近までゲート電極６９を埋め込むことにより、寄生容量を抑えたゲート電極６９を形成することができる。ここで、ノンドープエピタキシャル層４３はＧａＡｓでもよいし、ＩｎＧａＰでもよい。
【００６６】
次に、図３（Ｃ）の如く、前記チャネル領域４４および前記高濃度領域６０、６１を除く全面に絶縁化層４５を形成する。基板表面はｎ型エピタキシャル層であるので、チャネル領域４４を他の領域と分離する必要がある。つまり、全面に新たなレジスト層５８を設け、ＦＥＴのチャネル領域４４および配線層下、電極パッド下の高濃度領域６０、６１を除く部分のレジスト層５８を選択的に窓開けするフォトリソグラフィプロセスを行う。続いて、このレジスト層５８をマスクとしてＧａＡｓ表面に、ドーズ量１×１０１３ｃｍ−２、加速電圧１００ＫｅＶ程度で不純物（Ｂ＋またはＨ＋）のイオン注入を行う。その後、レジスト層５８を除去してアニ―ル用シリコン窒化膜をデポし、活性化アニールを行う。これにより、ソースおよびドレイン領域５６、５７と高濃度領域６０、６１は活性化され、チャネル領域４４および高濃度領域６０、６１を分離する絶縁化層４５が形成される。
【００６７】
この絶縁化層４５は、電気的に完全な絶縁層ではなく耐圧は有限である。つまり、この上に電極パッドまたは配線層を直接設けると、高周波信号に応じた空乏層距離の変化により、空乏層が隣接する電極または配線層まで到達するとそこで高周波信号の漏れを発生することが考えられる。しかし、電極パッド７０および配線層６２の下のＧａＡｓ表面に、ｎ＋型の高濃度領域６０、６１を設けることにより、配線層６２および電極パッド７０と絶縁化層４５は分離され、絶縁化層４５への空乏層が伸びないので、隣接する電極パッド７０、配線層６２はお互いの離間距離を大幅に近接して設けることが可能となる。
【００６８】
本発明の第２の工程は、図４に示す如く、前記ソース領域５６およびドレイン領域５７に第１層目の電極としてのオーミック金属層６４を付着し第１ソース電極６５および第１ドレイン電極６６を形成することにある。
【００６９】
まず、予定の第１ソース電極６５および第１ドレイン電極６６を形成する部分を選択的に窓開けするフォトリソグラフィプロセスを行う。予定の第１ソース電極６５および第１ドレイン電極６６上にあるシリコン窒化膜５３をＣＦ４プラズマにより除去し、引き続いてオーミック金属層６４となるＡｎＧｅ／Ｎｉ／Ａｕの３層を順次真空蒸着して積層する。その後、レジスト層６３を除去して、リフトオフによりソース領域５６およびドレイン領域５７上にコンタクトした第１ソース電極６５および第１ドレイン電極６６を残す。引き続いて合金化熱処理により第１ソース電極６５とソース領域５６、および第１ドレイン電極６６とドレイン領域５７のオーミック接合を形成する。
【００７０】
本発明の第３の工程は、図５から図６に示す如く、動作層５２上にコンタクトするＰｔ層６８ａを蒸着し、該Ｐｔ層６８ａ上に他の金属層６８ｂを蒸着してゲート金属層６８を形成し、ゲート電極６９を形成することにある。
【００７１】
本工程は、本発明の特徴となる工程であり、まず、第１の実施形態を示す。
【００７２】
図５（Ａ）では、予定のゲート電極６９、電極パッド７０および配線層６２部分を選択的に窓開けするフォトリソグラフィプロセスを行う。予定のゲート電極６９、電極パッド７０および配線層６２部分から露出したシリコン窒化膜５３をドライエッチングして、予定のゲート電極６９部分の動作層５２を露出し、予定の配線層６２および予定の電極パッド７０部分のＧａＡｓを露出する。
【００７３】
予定のゲート電極６９部分の開口部は０．５μｍとし微細化されたゲート電極６９を形成できるようにする。
【００７４】
図５（Ｂ）では、動作層５２および露出したＧａＡｓに第２層目の電極としてのゲート金属層６８を付着しゲート電極６９、配線層６２および第１電極パッド７０を形成する。
【００７５】
図５（Ｃ）（Ｄ）には、ゲート電極６９部分の拡大図を示す。すなわち、図５（Ｃ）の如く、ＧａＡｓに第２層目の電極としてのゲート金属層６８として、Ｐｔ層６８ａを蒸着し、続いてＰｔ層６８ａ上に、ＧａＡｓ表面と反応しにくい他の金属層である、Ｍｏ層６８ｂを順次真空蒸着して２層の蒸着金属層を積層する。このとき、最上層となるＭｏ層６８ｂの膜厚をＰｔ層６８ａの膜厚の２倍以下とする。Ｐｔ６８ａの厚みは、チャネル設計により埋め込み分を考慮して適宜選択する。例えばＰｔ層６８ａが２００Å程度で、Ｍｏ層６８ｂは１００Å程度とする。このように、従来ゲート金属層６８に採用されていたＡｕ層を省くことで、動作層５２表面にＡｕが付着することによるＧａＡｓへの拡散を防ぐものである。また、Ａｕ層直下のＰｔ層および拡散バリア層であるＴｉ層を省くことができコスト削減および工程の簡素化に寄与できるものである。
【００７６】
その後リフトオフにより、図５（Ｄ）に示す如ゲート電極６９、第１電極パッド７０および配線層６２を形成後、Ｐｔを埋め込む熱処理を施す。ゲート電極６９はＧａＡｓとのショットキー接合を保ったまま動作層５２に一部が埋設される。ここで、この場合動作層５２の深さは第１の工程のｎ型エピタキシャル層４２の積層時に、このゲート電極６９の埋め込み分を考慮して、所望のＦＥＴ特性を得られるように深く形成しておく。埋め込みのための熱処理後、もともと最下層にＰｔのあった部分は主にＰｔＧａ（６８ａ２）となり、ＧａＡｓにＰｔが拡散した部分は主にＰｔＡｓ２（６８ａ１）となる。ここで、第１電極パッド７０および配線層６２も、ゲート電極６９と同様に一部がＧａＡｓ表面に埋め込まれる。
【００７７】
動作層５２表面（例えば表面から５００Å程度）は、自然空乏層が発生したり、結晶が不均一な領域であるなどで電流が流れず、チャネルとしては有効でない。ＰｔはＴｉに比べＧａＡｓに対するバリアハイトが高いため、その理由だけでＴｉでショットキ接合を形成するＦＥＴに比べＰｔ埋め込みゲートＦＥＴは高い飽和電流値と低いＯＮ抵抗値が得られるが、それ以外にＰｔ埋め込みゲートＦＥＴの特長としてゲート電極６９の一部を動作層５２に埋め込むことにより、ゲート電極６９直下の電流の流れる部分がチャネル領域４４表面から下がる。すなわち動作層５２は予め所望のＦＥＴ特性が得られるようにゲート電極６９の埋設分を考慮して深く形成されているため、表面自然空乏層領域から離れ、結晶が良好な低抵抗領域を電流が流れるようなチャネル領域４４の設計となっている。さらに埋め込まれた部分のエッジが図５（Ｄ）のごとく大きな曲率半径を持つことによりゲートードレイン間の電界強度が和らぐため、Ｔｉゲートに比べ高い濃度にしても所定の耐圧を保つことができる。具体的には飽和電流値、ＯＮ抵抗値や高周波歪み特性がＴｉゲートＦＥＴに比べ大幅に改善される。
【００７８】
従来では、ゲート抵抗を低減する目的から、最上層のＡｕ層９０ｅは厚く設けられていた。このため、Ａｕ層蒸着時に生産ばらつきにより、下層の金属層側面に付着したＡｕ層の一部がＧａＡｓ基板まで達する場合があり、埋め込みのための熱処理において、側面のＡｕがＧａＡｓ動作層に深く拡散する問題があった。
【００７９】
しかし、本実施形態の如くＡｕ層を省くことにより、側面を覆うＡｕ層の一部が動作層表面に達することがなくなり、ＧａＡｓ動作層への拡散を防ぐことができる。また、ＧａＡｓ表面と反応しにくい金属層としてＭｏ層６８ｂを、Ｐｔ層６８ａ上に蒸着することにより、チャネルにＰｔ以外の金属が埋め込まれることを防ぎ、設計どおりのチャネルを再現性良く形成することができる。
【００８０】
更には、前述の如く、金属の種類を問わず蒸着金属においては、その膜厚に応じてゲート電極６９側壁に付着するので、下層の蒸着金属（Ｐｔ層６８ａ）が薄い場合には、側壁に付着した金属は一番下のＧａＡｓ動作層５２に接触する恐れがある。動作層に接触した場合、Ｐｔ埋め込み熱処理により、金属によっては接触した部分からＧａＡｓに拡散が進行し、チャネル幅を狭めて特性を劣化させることも考えられるが、本実施形態の如く、万一動作層に達してもＰｔ層がＧａＡｓに拡散される程度の熱処理（３００℃〜４００℃程度）条件下で、ＧａＡｓと反応しにくく、相互拡散が進まない金属であるＭｏを採用することにより、拡散を防ぐことができ、また製品となった後の経時変化も防ぐことができる。
【００８１】
ゲート金属層６８の埋め込みにより、図６（Ａ）の如く、ゲート電極６９、配線層６２、第１電極パッド７０もその一部が基板表面に埋め込まれる。
【００８２】
また、本発明の第１の工程でも述べた通り、図６（Ｂ）の如く、ｎ型エピタキシャル層４２の上にＧａＡｓまたはＩｎＧａＰのノンドープエピタキシャル層４３を積層しても良い。実際にＦＥＴとして動作する部分はゲート電極６９と動作層５２が接触した部分であるので、ゲート電極６９を埋め込んだ場合にその側壁は寄生容量の増加部分となってしまう。そのためノンドープエピタキシャル層４３を設けてその下端付近までゲート電極６９を埋め込むことにより、ゲート電極６９側壁での寄生容量を抑え、ゲート電極６９を埋め込む効果をより発揮することができるものである。
【００８３】
この場合ゲート電極の埋め込み深さはＧａＡｓまたはＩｎＧａＰのノンドープエピタキシャル層の厚みと一致させる。Ｐｔ埋め込み深さは最下層のＰｔの厚みの２．５倍になる熱処理条件が最も安定していて好ましく、ＧａＡｓまたはＩｎＧａＰのノンドープエピタキシャル層の厚みが５００Åとすると、最下層のＰｔ厚みは２００Åが望ましい。
【００８４】
本発明の第４の工程は、図７に示す如く、前記第１ソース電極６５および第１ドレイン電極６６と前記第１電極パッド７０上に第３層目の電極としてのパッド金属層７４を付着し第２ソースおよび第２ドレイン電極７５、７６と第２電極パッド７７を形成することにある。
【００８５】
図７（Ａ）では、第１ソース電極６５および第１ドレイン電極６６と第１電極パッド７０上のパッシベーション膜７２にコンタクト孔を形成する。
【００８６】
ゲート電極６９、配線層６２および第１電極パッド７０を形成した後、ゲート電極６９周辺の動作層５２を保護するために、基板５１表面はシリコン窒化膜よりなるパッシベーション膜７２で被覆される。このパッシベーション膜７２上にフォトリソグラフィプロセスを行い、第１ソース電極６５、第１ドレイン電極６６、ゲート電極６９および第１電極パッド７０とのコンタクト部に対して選択的にレジストの窓開けを行い、その部分のパッシベーション膜７２をドライエッチングする。その後、レジスト層７１は除去される。
【００８７】
図７（Ｂ）では、第１ソース電極６５および第１ドレイン電極６６と第１電極パッド７０上に第３層目の電極としてのパッド金属層７４を付着し第２ソース電極７５および第２ドレイン電極７６と第２電極パッド７７を形成する。
【００８８】
基板５１全面に新たなレジスト層７３を塗布してフォトリソグラフィプロセスを行い、予定の第２ソース電極７５および第２ドレイン電極７６と第２電極パッド７７上のレジストを選択的に窓開けするフォトリソグラフィプロセスを行う。続いて、第３層目の電極としてのパッド金属層７４となるＴｉ／Ｐｔ／Ａｕの３層を順次真空蒸着して積層し、第１ソース電極６５、第１ドレイン電極６６および第１電極パッド７０にコンタクトする第２ソース電極７５および第２ドレイン電極７６と第２電極パッド７７が形成される。パッド金属層７４の他の部分はレジスト層７３上に付着されるので、レジスト層７３を除去してリフトオフにより第２ソース電極７５および第２ドレイン電極７６と第２電極パッド７７のみを残し、他は除去される。なお、一部の配線部分はこのパッド金属層７４を用いて形成されるので、当然その配線部分のパッド金属層７４は残され、図７（Ｃ）に示す最終構造を得る。
【００８９】
【発明の効果】
以上に詳述した如く、本発明に依れば以下の効果が得られる。
【００９０】
第１に、Ａｕ層を省く構造のため、ゲート金属層の蒸着において生産バラツキがあっても、Ａｕ層が蒸着後のゲート電極金属側面を覆って動作層５２に達することがなくなる。これにより、熱処理によるＰｔ埋め込みの工程を行っても、ＡｕがＧａＡｓ動作層に拡散することがなく、安定して所定の飽和電流値や、ＯＮ抵抗値が得られるようになる。従って飽和電流値やＯＮ抵抗値のバラツキがなくなり、生産歩留が向上する。
【００９１】
第２に、下層のＰｔ層の膜厚が薄いため、万一側壁にＭｏ層が付着し、ＧａＡｓ表面に達することがあっても、Ｍｏ層はＧａＡｓ表面と反応しにくいため、ＧａＡｓ基板への拡散を防げる。
【００９２】
第３に、ＭｏがＧａＡｓ表面に達することがあっても、Ｍｏ層はＧａＡｓと反応しにくいため、製品となった後、特性が経時変化を起こすことも無くなり信頼性が向上する。
【００９３】
第４に、ゲート金属層の膜厚を薄くすることにより、Ａｕなどの材料費を削減できる利点を有する。
【００９４】
スイッチ回路装置に使用するＦＥＴはゲート電極とコントロール端子パッドとの間に抵抗１０ＫΩが接続されるため、ゲート電極の抵抗は大きくて良く、Ａｕ層を無くしても問題は無い。すなわち、スイッチ回路装置の特性を劣化させずに、信頼性、歩留まりの向上が実現できる。
【図面の簡単な説明】
【図１】本発明を説明するための平面図である。
【図２】本発明を説明するための断面図である。
【図３】本発明を説明するための断面図である。
【図４】本発明を説明するための断面図である。
【図５】本発明を説明するための断面図である。
【図６】本発明を説明するための断面図である。
【図７】本発明を説明するための断面図である。
【図８】従来例を説明するための（Ａ）断面図、（Ｂ）回路図である。
【図９】従来例を説明するための断面図である。
【図１０】従来例を説明するための断面図である。
【図１１】従来例を説明するための断面図である。
【図１２】従来例を説明するための断面図である。
【図１３】従来例を説明するための（Ａ）断面図、（Ｂ）断面図、（Ｃ）断面図、（Ｄ）特性図である。
【符号の説明】
４０ ＧａＡｓ基板
４１ バッファ層
４２ Ｎ型エピタキシャル層
４３ ＩｎＧａＰ層
４４ チャネル領域
４５ 絶縁化層
５２ 動作層
５３ 窒化膜
５４ レジスト
５６ ソース領域
５７ ドレイン領域
５８ レジスト
６０ 高濃度領域
６１ 高濃度領域
６２ 配線層
６３ レジスト
６４ オーミック金属層
６５ 第１ソース電極
６６ 第１ドレイン電極
６７ レジスト
６８ ゲート金属層
６８ａ Ｐｔ層
６８ｂ Ｍｏ層
６９ ゲート電極
７０ 第１パッド電極
７１ レジスト
７２ 窒化膜
７４ パッド金属層
７５ 第２ソース電極
７６ 第２ドレイン電極
７７ 第２電極パッド
９０ ゲート金属層
９０ａ Ｐｔ層
９０ｂ Ｍｏ層
９０ｃ Ｔｉ層
９０ｄ Ｐｔ層
９０ｅ Ａｕ層
９１ ゲート電極
Claims (11)
- 化合物半導体基板表面に設けた動作層、ソース領域およびドレイン領域からなるチャネル領域と、該チャネル領域に設けたソース電極、ゲート電極およびドレイン電極とを有する少なくとも１つのＦＥＴと、前記ＦＥＴのソース電極またはドレイン電極に接続する少なくとも１つの入力端子用電極パッドと、前記ＦＥＴのドレイン電極またはソース電極に接続する少なくとも１つの出力端子用電極パッドと、前記ＦＥＴにＤＣ電位を印加する端子用電極パッドとからなるスイッチ回路装置において、
前記ゲート電極を形成するゲート金属層はＰｔ層の上に他の金属層を設けた２層からなることを特徴とするスイッチ回路装置。 - 前記他の金属層は、前記Ｐｔ層が前記基板に拡散される程度の熱処理で前記化合物半導体基板と反応しにくく、相互拡散が進まない金属からなることを特徴とする請求項１に記載のスイッチ回路装置。
- 前記他の金属層はＭｏ層であることを特徴とする請求項２に記載のスイッチ回路装置。
- 前記他の金属層の膜厚を前記Ｐｔ層の膜厚の２倍以下とすることを特徴とする請求項１に記載のスイッチ回路装置。
- 前記ゲート電極の一部は、前記動作層表面に埋め込まれることを特徴とする請求項１に記載のスイッチ回路装置。
- 前記ゲート金属層は、蒸着金属層であることを特徴とする請求項１に記載のスイッチ回路装置。
- 化合物半導体基板上に一導電型の動作層を形成し、該動作層に隣接した一導電型のソースおよびドレイン領域を設けてＦＥＴのチャネル領域を形成する工程と、
前記ソースおよびドレイン領域にオーミック金属層を形成し、第１ソースおよび第１ドレイン電極を形成する工程と、
前記動作層上にコンタクトするＰｔ層を蒸着し、該Ｐｔ層上に他の金属層を蒸着してゲート金属層を形成し、ゲート電極を形成する工程と、
前記第１ソースおよび第１ドレイン電極上にパッド金属層を付着し第２ソースおよび第２ドレイン電極を形成する工程とを具備することを特徴とする化合物半導体装置の製造方法。 - 前記他の金属層は、前記Ｐｔ層が前記基板に拡散される程度の熱処理で前記化合物半導体基板表面と反応しにくく、相互拡散が進まない金属を蒸着することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
- 前記他の金属層は、Ｍｏであることを特徴とする請求項８に記載の化合物半導体装置の製造方法。
- 前記ゲート金属層を付着後、熱処理により前記ゲート金属層の一部を前記動作層に埋め込むことを特徴とする請求項７に記載の化合物半導体装置の製造方法。
- 前記ゲート電極はリフトオフにより形成することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353442A JP2004186537A (ja) | 2002-12-05 | 2002-12-05 | スイッチ回路装置および化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002353442A JP2004186537A (ja) | 2002-12-05 | 2002-12-05 | スイッチ回路装置および化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004186537A true JP2004186537A (ja) | 2004-07-02 |
Family
ID=32754730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002353442A Pending JP2004186537A (ja) | 2002-12-05 | 2002-12-05 | スイッチ回路装置および化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004186537A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012174943A (ja) * | 2011-02-23 | 2012-09-10 | Sony Corp | 電界効果トランジスタ、半導体スイッチ回路、および通信機器 |
-
2002
- 2002-12-05 JP JP2002353442A patent/JP2004186537A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012174943A (ja) * | 2011-02-23 | 2012-09-10 | Sony Corp | 電界効果トランジスタ、半導体スイッチ回路、および通信機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100710775B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| US7294900B2 (en) | Compound semiconductor device and manufacturing method thereof | |
| US20030025175A1 (en) | Schottky barrier diode | |
| US20050263822A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6853072B2 (en) | Semiconductor switching circuit device and manufacturing method thereof | |
| US20050179106A1 (en) | Schottky barrier diode | |
| JP4236442B2 (ja) | スイッチ回路装置 | |
| JPH09260405A (ja) | 半導体装置とその製造方法 | |
| JP3375928B2 (ja) | 半導体装置 | |
| US20040211990A1 (en) | Semiconductor device | |
| JP2008010467A (ja) | 半導体装置およびその製造方法 | |
| JP2007194411A (ja) | スイッチ集積回路装置およびその製造方法 | |
| JP2004186537A (ja) | スイッチ回路装置および化合物半導体装置の製造方法 | |
| JP2004134434A (ja) | スイッチ回路装置および化合物半導体装置の製造方法 | |
| US20060237753A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100621502B1 (ko) | 화합물 반도체 장치의 제조 방법 | |
| US6682968B2 (en) | Manufacturing method of Schottky barrier diode | |
| JP2004134433A (ja) | スイッチ回路装置および化合物半導体装置の製造方法 | |
| EP1198006B1 (en) | Compound semiconductor device | |
| EP1280210A2 (en) | Schottky barrier diode and manufacturing method of schottky barrier diode | |
| JP2004134588A (ja) | 半導体装置の製造方法 | |
| JP2006165018A (ja) | 半導体装置およびその製造方法 | |
| JP2004158782A (ja) | 化合物半導体装置の製造方法 | |
| JPS62177920A (ja) | 半導体装置の製造方法 | |
| JP2006165021A (ja) | スイッチ集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051101 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080916 |