JP2006179706A - 化合物半導体スイッチ回路装置 - Google Patents

化合物半導体スイッチ回路装置 Download PDF

Info

Publication number
JP2006179706A
JP2006179706A JP2004371831A JP2004371831A JP2006179706A JP 2006179706 A JP2006179706 A JP 2006179706A JP 2004371831 A JP2004371831 A JP 2004371831A JP 2004371831 A JP2004371831 A JP 2004371831A JP 2006179706 A JP2006179706 A JP 2006179706A
Authority
JP
Japan
Prior art keywords
layer
pad
control terminal
switching element
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004371831A
Other languages
English (en)
Other versions
JP4939748B2 (ja
Inventor
Tetsuo Asano
哲郎 浅野
Mikito Sakakibara
幹人 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004371831A priority Critical patent/JP4939748B2/ja
Priority to TW094135824A priority patent/TWI297240B/zh
Priority to CN2005101317062A priority patent/CN1794582B/zh
Priority to KR1020050123964A priority patent/KR100725575B1/ko
Priority to US11/314,804 priority patent/US7339210B2/en
Publication of JP2006179706A publication Critical patent/JP2006179706A/ja
Application granted granted Critical
Publication of JP4939748B2 publication Critical patent/JP4939748B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002Switching arrangements with several input- or output terminals
    • H03K17/007Switching arrangements with several input- or output terminals with several outputs only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】リバースコントロールタイプのロジックのMMICでは抵抗を共通入力端子パッドとFETの間に配置している。つまり、抵抗上に窒化膜を介してパッド配線が配置されており、パッド配線を伝搬する高周波アナログ信号が、制御端子にもれ、インサーションロスが増加する問題があった。
【解決手段】第1および第2制御端子の直近で、第1接続手段および第2接続手段の交差部までの間に、5KΩ以上の高抵抗体を接続する。パッド配線を伝搬した高周波アナログ信号が第1および第2接続手段に漏れても、高抵抗体によって減衰する。従って、実質的に制御端子パッドに高周波アナログ信号が伝わらず、インサーションロスの増大を抑制できる。
【選択図】 図2

Description

本発明は、化合物半導体スイッチ回路装置に係り、特にインサーションロスを低減した化合物半導体スイッチ回路装置に関する。
携帯電話等の移動体用通信機器では、GHz帯のマイクロ波を使用している場合が多く、アンテナの切換回路や送受信の切換回路などに、これらの高周波信号を切り替えるためのスイッチ素子が用いられることが多い。その素子としては、高周波を扱うことからガリウム・砒素(GaAs)を用いた電界効果トランジスタ(以下FETという)を使用する事が多く、これに伴って前記スイッチ回路自体を集積化したモノリシックマイクロ波集積回路(MMIC)の開発が進められている。
図9(A)は、GaAs FETを用いたSPDT(Single Pole Double Throw)と呼ばれる化合物半導体スイッチ回路装置の原理的な回路図を示している。
第1FETであるFET1と第2FETであるFET2のソース(又はドレイン)が共通入力端子INに接続され、各FET1、FET2のゲートが抵抗R1、R2を介して第1制御端子Ctl1、第2制御端子Ctl2に接続され、そして各FETのドレイン(又はソース)が第1出力端子OUT1と第2出力端子OUT2に接続されたものである。
第1と第2の制御端子Ctl1、Ctl2に印加される信号は相補信号であり、Hレベルの信号が印加されたFETがONして、入力端子INに入力された高周波アナログ信号をどちらか一方の出力端子に伝達するようになっている。抵抗R1、R2は、交流接地となる第1制御端子Ctl1、第2制御端子Ctl2の直流電位に対してゲート電極を介して高周波信号が漏出することを防止する目的で配置されている。このスイッチ回路のロジックでは、第1出力端子OUT1に信号を通すときには第1出力端子OUT1に近い第1制御端子Ctl1に例えば3Vを、第2制御端子Ctl2に0Vを印加する。逆に第2出力端子OUT2に信号を通すときには第2出力端子OUT2に近い第2制御端子Ctl2に3V、第1制御端子Ctl1に0Vのバイアス信号を印加している。
しかし、ユーザの要望によっては、その逆のロジックを組む必要もある。つまり図9(B)のごとく、第1出力端子OUT1に信号を通すときには出力端子OUT1から遠い第1制御端子Ctl1に例えば3V、第2制御端子Ctl2に0Vを印加し、逆に第2出力端子OUT2に信号を通すときには第2出力端子OUT2から遠い第2制御端子Ctl2に3V、第1制御端子Ctl1に0Vのバイアス信号を印加するようなロジックである。このようなロジックのスイッチ回路装置を、以下リバースコントロールタイプのスイッチ回路と称する。
図10は、図9(B)のスイッチ回路を集積化した化合物半導体チップの1例を示している。
GaAs基板にスイッチを行うFET1およびFET2を中央部に配置し、各FETのゲート電極に抵抗R1、R2が接続されている。またそれぞれ共通入力端子IN、第1出力端子OUT1、第2出力端子OUT2、第1制御端子Ctl1、第2制御端子Ctl2となるパッドI、O1、O2、C1、C2が基板の周辺でFET1およびFET2の周囲に設けられている。なお、点線で示した配線は各FETのゲート電極217形成時に同時に形成されるゲート金属層(Ti/Pt/Au)220であり、実線で示した配線は各素子の接続およびパッドの形成を行うパッド金属層(Ti/Pt/Au)230である。パッド金属層230によって各FETの2層目のソース電極215およびドレイン電極216などが形成される。またパッド金属層230の下方にはオーミック金属層(AuGe/Ni/Au)によって各FETの1層目の金属層であるソース電極、ドレイン電極等が形成されるが、図10ではパッド金属層と重なるために図示されていない。
FET1のゲート電極はFET1から離れた第1制御端子パッドC1と抵抗R1で接続される。またFET2のゲート電極はFET2から離れた第2制御端子パッドC2と抵抗R2で接続される。抵抗R1および抵抗R2は、共通入力端子パッドIから延在し、パッド金属層230よりなるパッド配線330の下方に窒化膜を介して配置される(例えば特許文献1参照。)。
特開2002−368194号公報
上記の如く、リバースコントロールタイプのスイッチ回路装置では、抵抗R1、R2をチップ内で引き回すことにより、第1制御端子パッドC1と第2制御端子パッドC2をそれぞれ遠い位置にあるFET1およびFET2のゲート電極と接続する必要がある。このとき、抵抗R1およびR2を共通入力端子パッドIとFET1およびFET2の間に配置することで、抵抗R1およびR2を引き回すことによるチップ面積の増大を回避している。
図11は、図10のi−i線断面図である。
図の如く、共通入力端子パッドIとFET1およびFET2間の抵抗R1およびR2は、基板211に例えば高濃度のn型不純物を注入した注入領域である。そして抵抗R1、R2上の基板211表面には窒化膜260が設けられ、その上に共通入力端子パッドIを構成するパッド金属層230を延在し、パッド配線330が設けられる。パッド配線330は、FET1、FET2まで延在され各FETの2層目のソース電極およびドレイン電極を形成している。尚共通入力端子パッドIの下方周辺にはアイソレーション向上のため高濃度の周辺不純物領域350が設けられている。
スイッチ回路装置の共通入力端子INに入力された高周波アナログ信号はパッド配線330を伝搬してFET1およびFET2のソース(又はドレイン)電極に到達する。しかしこのときパッド配線330を伝搬する高周波信号の一部が窒化膜260を介してその下方の抵抗R1およびR2に漏出する問題がある。
抵抗R1および抵抗R2は第1制御端子パッドC1、第2制御端子パッドC2にそれぞれ接続している。すなわち抵抗R1およびR2に高周波信号が漏れると、高周波的にGND電位である制御端子に達してしまい、スイッチ回路装置の共通入力端子IN−第1出力端子OUT1(または第2出力端子OUT2)間のインサーションロスが増大してしまう。
本発明は上述した諸々の事情に鑑み成されたもので、第1に、複数のスイッチング素子と、前記スイッチング素子のソースまたはドレインに共通で接続する共通入力端子と、前記スイッチング素子のドレインまたはソースにそれぞれ接続する複数の出力端子と、前記スイッチング素子のゲートにそれぞれ接続する複数の制御端子とを有する化合物半導体スイッチング回路装置であって、前記スイッチング素子と、前記各制御端子と該制御端子に対応する前記スイッチング素子とをそれぞれ接続する複数の接続手段と、前記各端子となる複数のパッドとを化合物半導体基板に集積化し、1つの前記接続手段は、前記共通入力端子となるパッドと前記スイッチング素子とを接続する配線と交差する交差部を有し、1つの前記制御端子となるパッドと該交差部の間に高抵抗体が直列に接続され、該高抵抗体は前記1つの接続手段の一部を構成することにより解決するものである。
また、他の前記接続手段は、前記共通入力端子となるパッドと前記スイッチング素子とを接続する配線と交差する他の交差部を有し、他の前記制御端子となるパッドと該他の交差部の間に他の高抵抗体が直列に接続され、該他の高抵抗体は前記他の接続手段の一部を構成することを特徴とするものである。
また、前記高抵抗体は、前記1つの制御端子となるパッドから100μm以内に接続されることを特徴とするものである。
また、前記スイッチング素子は、前記基板に不純物をイオン注入して形成したチャネル層を有するFETであり、前記高抵抗体は前記不純物の注入領域で構成され、前記チャネル層と同程度のピーク濃度を有することを特徴とするものである。
また、前記スイッチング素子は、前記基板上にバッファ層、電子供給層、チャネル層、障壁層およびキャップ層となる半導体層を積層したHEMTであり、前記高抵抗体は前記キャップ層を除去して該キャップ層より下の前記半導体層を露出した領域により構成されることを特徴とするものである。
また、前記高抵抗体は前記キャップ層よりシート抵抗が高いことを特徴とするものである。
また、前記高抵抗体を構成する半導体層の最上層は前記障壁層であることを特徴とするものである。
また、前記障壁層上にInGaP層が配置され、前記高抵抗体を構成する半導体層の最上層は該InGaP層であることを特徴とするものである。
また、前記高抵抗体は5KΩ以上の抵抗値を有することを特徴とするものである。
また、前記配線は前記パッドを構成するパッド金属層により構成され、前記交差部における前記接続手段は前記配線下方に絶縁膜を介して配置されることを特徴とするものである。
また、前記パッド金属層下方に配置される前記接続手段は低いシート抵抗値を有する低抵抗体であることを特徴とするものである。
また、前記配線に高周波アナログ信号が伝搬することを特徴とするものである。
第2に、第1スイッチング素子および第2スイッチング素子と、前記両スイッチング素子のソースまたはドレインに共通で接続する共通入力端子と、前記両スイッチング素子のドレインまたはソースにそれぞれ接続する第1出力端子および第2出力端子と、前記第1スイッチング素子および第2スイッチング素子のゲートにそれぞれ接続する第1制御端子および第2制御端子とを有する化合物半導体スイッチ回路装置であって、前記第1および第2スイッチング素子と、前記第1制御端子と前記第1スイッチング素子を接続する第1接続手段と、前記第2制御端子と前記第2スイッチング素子を接続する第2接続手段と、前記第1スイッチング素子および第2スイッチング素子の周囲に配置され前記各端子となる複数のパッドとを、化合物半導体基板に集積化し、前記第1接続手段および前記第2接続手段は、前記共通入力端子となるパッドと前記第1スイッチング素子および第2スイッチング素子とを接続する配線とそれぞれ交差する交差部を有し、前記第1制御端子となるパッドと前記交差部の間、および前記第2制御端子となるパッドと前記交差部との間に該交差部における接続手段のシート抵抗値より高いシート抵抗値を有する高抵抗体がそれぞれ直列に接続され、該高抵抗体はそれぞれ前記第1接続手段および前記第2接続手段の一部を構成することにより解決するものである。
本発明に依れば以下の効果が得られる。
第1に、共通入力端子パッドIを伝搬する高周波信号が窒化膜を介して第1および第2接続手段に漏出した場合であっても、5KΩ以上の高抵抗体によって漏れた信号が減衰する。従って、実際には第1制御端子パッドおよび第2制御端子パッドに達する高周波信号が無くなる。すなわち、高周波アナログ信号が制御端子に漏れることがないため、共通入力端子−出力端子間のインサーションロスの増加を抑制できる。
第2に、高抵抗体を第1制御端子パッド及び第2制御端子パッドの直近に接続する。これにより、高抵抗体に直列に接続される低抵抗体などの接続手段に対して漏れる高周波信号を確実に減衰することができる。上述のように高周波信号の漏れは、配線と接続手段が交差する交差部からの漏れがその大部分を占める。しかし実際には少量ながら基板を介して高周波信号が伝搬している配線、電極、動作領域などからも高周波信号が接続手段に漏れている。例えば数ワットもの大電力の高周波信号が伝搬しているときはその漏れ成分を無視できない。つまり、高抵抗体が第1制御端子パッド又は第2制御端子パッドから遠い位置に接続され、高抵抗体と第1制御端子パッド又は第2制御端子パッドの間に接続手段の構成要素として例えば低抵抗体またはパッド金属層による配線などが接続される場合では、その低抵抗体などに対して高周波信号が伝搬している配線、電極、動作領域などから基板を介して高周波信号が漏れる。そして漏れた高周波信号は減衰されないまま第1制御端子パッド又は第2制御端子パッドに漏れてしまう。
そこで、本実施形態の如く高抵抗体を第1制御端子パッド(第2制御端子パッドも同様)から100μm以下の直近に接続する。これにより高周波信号が漏れる低抵抗体などが存在していたとしてもその距離(高抵抗体から第1制御端子パッドC1までの距離)が短くなり高周波信号が漏れる機会が少ない。
また高抵抗体は短く、第1制御端子パッドまたは第2制御端子パッドと隣接する共通入力端子パッドの間のスペースにそれぞれ配置できるため特別なスペースを必要としない。
第3に、イオン注入によりチャネル層を形成したFETの場合高抵抗体は注入領域であり、パターンの変更のみで所定の領域を高抵抗体にできる。リバースコントロールタイプのスイッチ回路装置では制御端子とFETのゲートを接続する接続手段を引き回す必要があるが、引き回しのためにある程度の距離が必要な領域においては高濃度不純物の注入領域で形成した低抵抗体を利用すればよい。
また、この場合、高抵抗体は動作領域のチャネル層と同一工程で形成し、低抵抗体は動作領域のソース領域またはドレイン領域と同一工程で形成できる。従ってイオン注入パターンの変更のみで実施できる。
第4に、HEMTの場合高抵抗体は、キャップ層を除去したリセス部を設けることによりキャップ層より下層の半導体層を露出させた領域である。つまり、キャップ層を除去するアライメントマーク形成工程においてリセス部を同時に形成できるので、特に新たに工程を追加することなく高抵抗体を形成できる。高抵抗体は、不純物濃度の高いキャップ層より数倍シート抵抗が高いため、キャップ層を含んだ抵抗層とした場合よりも短い距離で同じ抵抗値を得られる。従って、チップ内で抵抗を引き回す距離を数分の一にでき、高い抵抗を接続する場合においてチップ面積の増大を抑制できる。
第5に、障壁層上にInGaP層を設けることにより、InGaP層をエッチストップ層として使用でき、プロセスの安定性を高めることができる。
第6に、障壁層上にInGaP層を設け、リセス部底部に表面が安定したInGaP層を露出させることにより確実にその下のチャネル層を保護でき信頼性を高めることができる。
第7に、リセス部底部に障壁層が露出するようにキャップ層を除去することにより、確実に高抵抗体を形成することができる。
また、障壁層上のエッチストップ層として使用するInGaP層に不純物がドーピングされている場合、このInGaP層をも除去しリセス部底部を障壁層とすることにより抵抗素子のシート抵抗を更に高めることができる。
図1から図8を参照し、本発明の実施の形態を詳細に説明する。
まず、図1から図3を参照し、第1の実施形態としてFETを複数段に直列接続したハイパワー用途のスイッチ回路装置を例に説明する。
図1は、多段接続の化合物半導体スイッチ回路装置の一例を示す回路図である。このスイッチ回路装置はSPDTと呼ばれ、外部端子は共通入力端子IN、第1および第2出力端子OUT1、OUT2、第1および第2制御端子Ctl1、Ctl2の5端子である。
図の如くスイッチ回路装置は、第1スイッチング素子F1および第2スイッチング素子F2からなる。第1スイッチング素子F1および第2スイッチング素子F2は、FETを例えばそれぞれ2段直列に接続した第1のFET群F1と第2のFET群F2である。第1のFET群F1のFET1−1のソース電極(あるいはドレイン電極)と第2のFET群F2のFET2−1のソース電極(あるいはドレイン電極)が共通入力端子INに接続し、第1のFET群F1の2つのFETのゲート電極が第1接続手段CN1を介して第1制御端子Ctl1に接続する。また第2のFET群F2の2つのゲート電極が第2接続手段CN2を介して第2制御端子Ctl2に接続する。
更に、第1のFET群F1の、FET1−2のドレイン電極(あるいはソース電極)が第1出力端子OUT1に接続し、第2のFET群F2の、FET2−2のドレイン電極(あるいはソース電極)が第2出力端子OUT2に接続したものである。
第1制御端子Ctl1と、第2制御端子Ctl2に印加される制御信号は相補信号であり、Hレベルの信号が印加された側のFET群がONして、共通入力端子INに印加された入力信号をどちらか一方の出力端子に伝達するようになっている。第1接続手段CN1及び第2接続手段CN2は抵抗を含み、抵抗は交流接地となる第1制御端子Ctl1、第2制御端子Ctl2の直流電位に対してゲート電極などから高周波信号が漏出することを防止する目的で配置されている。
図1のスイッチ回路装置は、リバースコントロールタイプのロジックである。すなわち、第1出力端子OUT1に信号を通すときには出力端子OUT1から遠い第1制御端子Ctl1に例えば3V、第2制御端子Ctl2に0Vを印加する。逆に第2出力端子OUT2に信号を通すときには第2出力端子OUT2から遠い第2制御端子Ctl2に3V、第1制御端子Ctl1に0Vのバイアス信号を印加するようなロジックである。
図2は、この化合物半導体スイッチ回路装置を集積化した化合物半導体チップの1例を示している。図2(A)は平面図であり、図2(B)は動作領域のa−a線断面図である。
GaAs基板にスイッチを行う2つのFET群(第1のFET群F1、第2のFET群F2)を配置する。第1のFET群F1は例えばFET1−1、FET1−2を直列に接続したものである。第2のFET群F2は、FET2−1、FET2−2を直列に接続したものである。また共通入力端子IN、第1出力端子OUT1、第2出力端子OUT2、第1制御端子Ctl1、第2制御端子Ctl2となる各パッドI、O1、O2、C1、C2が基板の周辺に設けられている。各パッドの下及び周辺にはアイソレーション向上のため、高濃度の周辺不純物領域150が配置される。
点線で示した第2層目の金属層は各FETのゲート電極形成時に同時に形成されるゲート金属層(Pt/Mo)20である。実線で示した第3層目の金属層は各素子の接続およびパッドの形成を行うパッド金属層(Ti/Pt/Au)30である。第1層目の金属層は、基板にオーミックに接続するオーミック金属層(AuGe/Ni/Au)であり、各FETのソース電極、ドレイン電極などを形成するが、図2(A)では、パッド金属層30と重なるために図示されていない。
動作領域100は、GaAs基板11にn型不純物をイオン注入した一点鎖線で囲まれる長方形の領域であり、動作領域100内には高濃度のn型不純物領域でなるソース領域およびドレイン領域が選択的に形成されている(図2(B)参照)。
FET群F1およびFET群F2はチップの中心線に対して対称に配置されており、構成は同様であるので、以下FET群F1について説明する。
FET1−1では上側から伸びる櫛歯状の8本のパッド金属層30が共通入力端子パッドIに接続されるソース電極15(あるいはドレイン電極)であり、この下にオーミック金属層で形成される不図示のソース電極(あるいはドレイン電極)がある。また下側から伸びる櫛歯状の9本のパッド金属層30がFET1−1のドレイン電極16(あるいはソース電極)である。そしてこの下にオーミック金属層で形成される不図示のドレイン電極(あるいはソース電極)が設けられ、動作領域100のドレイン(ソース領域)とオーミックに接続している。この両電極は櫛歯をかみ合わせた形状に配置され、その間にゲート金属層20で形成されるゲート電極17が16本の櫛歯形状に配置され、ソース領域およびドレイン領域間の動作領域100の一部とショットキー接合を形成している。
FET1−2は上側から伸びる櫛歯状の8本のパッド金属層30がソース電極15(あるいはドレイン電極)であり、この下にオーミック金属層で形成されるソース電極(あるいはドレイン電極)がある。また下側から伸びる櫛歯状の9本のパッド金属層30が、出力端子パッドO1に接続するドレイン電極16(あるいはソース電極)であり、この下にオーミック金属層で形成されるドレイン電極(あるいはソース電極)がある。この両電極は櫛歯をかみ合わせた形状に配置され、その間にゲート金属層20で形成されるゲート電極17が16本の櫛歯形状に配置されている。
FET1−1のゲート電極17は、動作領域100外でゲート金属層20よりなるゲート配線120によって各櫛歯が束ねられる。そして第1接続手段CN1を介して第1のFET群F1から遠い位置にある第1制御端子パッドC1と接続する。また、FET1−2のゲート電極17も同様にゲート配線120により各櫛歯が束ねられ、ゲート配線120および第2接続手段CN2を介して第2のFET群F2から遠い位置にある第2制御端子パッドC2と接続する。
各FETのソース電極およびドレイン電極は、オーミック金属層及びパッド金属層30の2層の電極構造である。2層目の第2ソース電極15および第2ドレイン電極16は、パッド金属層30により形成される。第2ソース電極15および第2ドレイン電極16は、動作領域100外でパッド金属層30よりなるパッド配線130により各櫛歯が束ねられる。
そしてFET1−2のドレイン電極16はパッド配線130を延在した第1出力端子パッドO1に接続する。また、FET1−1のソース電極15はパッド配線130を延在した共通入力端子パッドIに接続する。
各パッドの下および周辺とゲート配線120の周辺には、アイソレーション向上のため、高濃度の不純物領域である周辺不純物領域150が配置される。周辺不純物領域150は、各パッドと直接接続し、パッド下の全面(またはパッド周辺)に、パッドよりはみ出して設けられる。またパッドから5μm以下程度離間してその周辺に設けられ、半絶縁基板を介して直流的に接続してもよい。また、同様にゲート配線120にも周辺不純物領域1500が直流的に接続する。
図2(B)の断面図を参照してFETについて説明する。GaAs基板11にはイオン注入によりn型のチャネル層12を設け、その両側にソース領域18およびドレイン領域19を形成する高濃度のn型の不純物領域が設けられる。チャネル層12にはゲート電極17がショットキー接合する。またソース領域18およびドレイン領域19には、第1層目の金属層であるオーミック金属層10で形成されるソース電極13およびドレイン電極14が設けられる。更にこの上に前述したように第3層目の金属層であるパッド金属層30で形成されるソース電極15およびドレイン電極16が設けられ、各素子の配線等を行っている。
再び図2(A)と更に図3を参照して説明する。図3(A)は図2(A)のb−b線断面図であり、図3(B)は図2(A)のc−c線断面図である。尚第1の実施形態では、図2中のCN1、CN2の経路中においてそれぞれHR1、HR2を示す矩形にパターン上の意味は無い。
第1接続手段CN1は、パッド金属層30よりなる配線Mに高抵抗体HR1および低抵抗体LR1、抵抗体OR1が接続し、第1のFET群F1の各ゲート電極17と、第1制御端子パッドC1とを接続する。
第2接続手段CN2は、パッド金属層30よりなる配線Mに高抵抗体HR2および低抵抗体LR2、抵抗体OR2が接続し、第2のFET群F2の各ゲート電極17と、第2制御端子パッドC2とを接続する。
高抵抗体HR1は、動作領域100のチャネル層12と同程度の比較的低いピーク濃度(2〜4×1017cm−3)のn型不純物の注入領域であり、シート抵抗は1KΩ/□程度で、5KΩ以上(例えば10KΩ程度)の抵抗値を有する。高抵抗体HR2も同様の構造である。(図3(A))。イオン注入領域は深さによって不純物濃度が変化するため、イオン注入領域の不純物濃度はピーク濃度で代表する。
低抵抗体LR1は、動作領域100のソース領域18およびドレイン領域19と同程度の高濃度(1〜1.5×1018cm−3)の不純物領域であり、シート抵抗は100Ω/□程度で、3〜5KΩ程度の抵抗値を有する。低抵抗体LR2も同様の構造である。
また抵抗体OR1(OR2も同様)は、ここでは高抵抗体HR1と同様の抵抗体である。抵抗体OR1(OR2)は、交流接地となる制御端子Ctl1(Ctl2)の直流電位に対してゲート電極を介して高周波信号が漏出することを防止する目的で配置されている。この抵抗体OR1(OR2)は、低抵抗体LR1と同様の不純物濃度の注入領域により所定の抵抗値を有するように形成したものであってもよい。但しゲート電極からの高周波信号の漏れを無くすため、ゲート電極からの高周波信号は早めに減衰させた方が良い。従って抵抗体OR1はゲート電極の近傍に接続する方が望ましい。
そして、第1接続手段CN1と第2接続手段CN2の一部は、共通入力端子パッドIと、第1のFET群F1と第2のFET群F2との間に並行に配置される。そして共通入力端子パッドと第1のFET群F1と第2のFET群F2とを接続するパッド配線130と窒化膜60を介して交差する。このようにパッド配線130と接続手段が交差する領域を本明細書では交差部CRと称する。具体的には図2(A)のハッチングの如くパッド配線130と第1接続手段CN1および第2接続手段CN2がそれぞれ交差する領域が交差部CRである。交差部CRの第1接続手段CN1および第2接続手段CN2は、低抵抗体LR1およびLR2により構成される(図3(B))。
本実施形態の高抵抗体HR1は、第1制御端子パッドC1と、第1接続手段CN1の交差部CRとの間に接続される。また高抵抗体HR2は、第2制御端子パッドC2と、第2接続手段CN2の交差部CRとの間に接続される。また第1接続手段CN1および第2接続手段CN2の各経路中に直列に接続されそれぞれその一部を構成する。そして高抵抗体HR1、HR2はそれぞれ第1制御端子パッドC1および第2制御端子パッドC2の直近に接続される。具体的には、各制御端子パッドC1、C2から100μm以内に接続される。
これにより高抵抗体HR1(以下HR2も同様)に直列に接続される低抵抗体LR1(LR2)などの接続手段に対して漏れる高周波信号を確実に減衰することができる。高周波信号の漏れは、配線と接続手段が交差する交差部からの漏れがその大部分を占める。しかし実際には少量ながら基板を介して高周波信号が伝搬している配線、電極、動作領域などからも高周波信号が接続手段に漏れている。例えば数ワットもの大電力の高周波信号が伝搬しているときはその漏れ成分を無視できない。つまり、高抵抗体HR1が第1制御端子パッドC1(第2制御端子パッドC2も同様)から遠い位置に接続され、高抵抗体HR1と第1制御端子パッドC1の間に第1接続手段CN1の構成要素として例えば別の低抵抗体またはパッド金属層30による配線などが接続される場合では、その別の低抵抗体などに対して高周波信号が伝搬している配線、電極、動作領域などから基板を介して高周波信号が漏れる。そして漏れた高周波信号は減衰されないまま第1制御端子パッド又は第2制御端子パッドに漏れてしまう。
そこで、本実施形態の如く高抵抗体HR1を第1制御端子パッドC1から100μm以下の直近に接続する。これにより高周波信号が漏れる低抵抗体LR1が存在していたとしてもその距離(高抵抗体HR1から第1制御端子パッドC1までの距離)が短くなり高周波信号が漏れる機会が少ない。また高抵抗体HR1は短く、第1制御端子パッドC1と、隣接する共通入力端子パッドIとの間のスペースに配置できるため特別なスペースを必要としない。
つまり、スイッチMMICの第1および第2制御端子パッドC1、C2とゲート電極を接続し制御信号ラインとなる第1および第2接続手段CN1、CN2と、高周波信号が伝搬するパッド配線130が交差する場合、その制御信号ライン中において制御端子パッドの近傍に5KΩ以上の高抵抗体HR1、HR2を接続する。そして、高抵抗体HR1、HR2とゲート電極17の間で制御信号ラインを高周波信号が伝搬するパッド配線130と交差させる。
このようなレイアウトにすることにより共通入力端子パッドIから窒化膜60を介して第1接続手段CN1(第2接続手段CN2も同様)に高周波アナログ信号が漏れても、5KΩ程度以上の高抵抗体HR1(HR2)により漏れた信号が減衰する。そして漏出した高周波信号は実際には第1制御端子パッドC1(第2制御端子パッドC2)まで達することはない。共通入力端子パッドIからの高周波信号は、高周波的にGND電位である第1制御端子パッドC1(第2制御端子パッドC2)には漏れないため、共通入力端子IN−第1出力端子OUT1(または第2出力端子OUT2)間のインサーションロスの増加を抑制できる。
また、高抵抗体HR1、HR2は既述の如くチャネル層12と同程度の不純物濃度とする。これにより短い距離で高い抵抗値を得られるのでチップサイズを増大せずにインサーションロスの増加を抑制できる。すなわち低抵抗体LR1(LR2)のみで高い抵抗値(5KΩ以上)を得るにはその幅を十分狭くするか、長さを十分確保する必要がある。実際にはパターンニングの微細化に限界があるため、長さで所望の抵抗値を確保する必要がある。しかし、交差部CRから制御端子パッドC1、または交差部CRから制御端子パッドC2に至る経路中のスペースでは5KΩ以上の抵抗はそれぞれ納まり切れない。従って5KΩ以上の抵抗を配置するためだけに特別のスペースを準備する必要が発生し、チップ面積が大きくなってしまう。そこで本実施例のように5KΩ以上の抵抗を高抵抗体HR1、HR2で構成すれば、そのスペースに十分納まるため、特にチップサイズを増大させる必要が無くなる。
また、プロセス上チャネル層12の形成のマスクパターンを変更するのみで高抵抗体HR1、HR2を形成できる。
尚、チップサイズの増大を回避してリバースコントロールタイプのロジックを実現するためには、第1接続手段CN1および第2接続手段CN2を引き回してパッド配線130と交差させる必要がある。この場合は引き回し分の距離が必要となるため、パッド配線130下方の抵抗体は、低抵抗体LR1、LR2を接続すると良い。
次に、図4を参照して第2の実施形態について説明する。第2の実施形態は、第1スイッチング素子F1および第2スイッチング素子F2としてHEMTを採用するものである。尚、第1の実施形態と重複する箇所については説明を省略する。
HEMTの場合もスイッチ回路装置の回路図および平面図は図1および図2(A)と同様である。図4には、それぞれ図2(A)のa−a線(図4(A))、b−b線(図4(B))、d−d線(図4(C))、c−c線(図4(D))の断面図を示す。
図4(A)のごとく、基板は、半絶縁性GaAs基板31上にノンドープのバッファ層32を積層し、バッファ層32上に、電子供給層となるn+AlGaAs層33、チャネル(電子走行)層となるノンドープInGaAs層35、電子供給層となるn+AlGaAs層33を順次積層したものである。電子供給層33とチャネル層35間には、スペーサ層34が配置される。
バッファ層32は、不純物が添加されていない高抵抗層であり、その膜厚は、数千Å程度である。電子供給層33上には、障壁層36となるノンドープのAlGaAs層を積層し、所定の耐圧とピンチオフ電圧を確保している。更にキャップ層となるn+GaAs層37を最上層に積層している。キャップ層37には高濃度の不純物が添加されており、その不純物濃度は、1〜5×1018cm−3程度である。
電子供給層33、障壁層36、スペーサ層34は、チャネル層35よりバンドギャップが大きい材料が用いられる。また電子供給層33には、n型不純物(例えばSi)が2〜4×1018cm−3程度に添加されている。
そして、このような構造により、電子供給層33であるn+AlGaAs層のドナー不純物から発生した電子が、チャネル層35側へ移動し、電流パスとなるチャネルが形成される。この結果、電子とドナー・イオンは、ヘテロ接合界面を境として空間的に分離されることになる。電子はチャネル層35を走行するが、ドナー・イオンが存在しないためクーロン散乱の影響が非常に少なく、高電子移動度を持つことができる。
HEMTの動作領域100は、バッファ層32に達する絶縁化層50によって分離することにより形成される。以下、HEMTの動作領域100とは、絶縁化層50で分離され、HEMTのソース電極13、15、ドレイン電極14、16およびゲート電極17が配置される領域の半導体層をいう。すなわち電子供給層33、チャネル(電子走行)層35、スペーサ層34、障壁層36、キャップ層37などのHEMTを構成する各半導体層をすべて含んだトータルとしての領域を動作領域100とする。
絶縁化層50は、電気的に完全な絶縁ではなく、不純物(B+)をイオン注入することによりエピタキシャル層にキャリアトラップを設け、絶縁化した領域である。つまり、絶縁化層50にもエピタキシャル層として不純物は存在しているが、絶縁化のためのB+注入により不活性化されている。
すなわち、図2(A)の一点鎖線で示す動作領域100の外周に絶縁化層50を形成することにより、HEMTの動作領域100が分離される。
動作領域100の、高濃度不純物が添加されたキャップ層37を除去することにより、ソース領域37sおよびドレイン領域37dを設ける。ソース領域37sおよびドレイン領域37dには第1層目の金属層であるオーミック金属層10で形成されるソース電極13、ドレイン電極14が接続し、その上層には3層目の金属層であるパッド金属層30によりソース電極15、ドレイン電極16が形成される。
また、動作領域100でゲート電極17が配置される部分のキャップ層37をエッチングにより除去して、ノンドープAlGaAs層36を露出し、2層目の金属層であるゲート金属層20をショットキー接続させてゲート電極17を形成する。
また、ここでの図示は省略するが、周辺不純物領域150も、絶縁化層50で分離することにより所定の形状に形成され、各抵抗も、所望の抵抗値を有する距離(長さ)および幅を確保して周囲を絶縁化層50で分離することにより形成される。
第1接続手段CN1は、パッド金属層30よりなる配線Mに高抵抗体HR1および低抵抗体LR1、抵抗体OR1が接続し、第1のFET群F1の各ゲート電極17と、第1制御端子パッドC1とを接続する。
第2接続手段CN2は、パッド金属層30よりなる配線Mに高抵抗体HR2および低抵抗体LR2、抵抗体OR2が接続し、第2のFET群F2の各ゲート電極17と、第2制御端子パッドC2とを接続する。
配線Mは基板表面に窒化膜60を介して延在し、その下方は絶縁化層50で絶縁されている。
ここで、図4(B)(C)のごとく、本実施形態の高抵抗体HR1(以下HR2も同様)は、キャップ層37を除去してキャップ層37より下の半導体層を露出した領域により構成される。すなわち高抵抗体HR1はキャップ層37をエッチングしたリセス部101を有し、リセス部101両端に接続のためのコンタクト部102となるキャップ層37が残存する。コンタクト部102は図の如くそのまま低抵抗体LR1のキャップ層37に連続して接続するか、あるいは抵抗素子電極(不図示)を設けて配線Mに接続するための領域である。抵抗素子電極を設ける場合には、HEMTの1層目の金属層であるオーミック金属層10および3層目の金属層であるパッド金属層30により、ソース電極およびドレイン電極と同様に形成できる。
尚、図4(C)の如く高抵抗体HR1のコンタクト部102と低抵抗体LR1とが接続する場合には、その境界が明確とならないが、ここでは抵抗素子電極がコンタクトするのに最小限必要な領域(ここでは例えば長さ3μm程度)までをコンタクト部102とする。
そして図の場合には、リセス部101の底部に障壁層36が露出する。このように、障壁層36が露出するリセス部101を設けることにより、コンタクト部102、チャネル層35が抵抗体の電流経路となり、チャネル層35が実質的な抵抗層となる。そして、チャネル層35はキャップ層37よりシート抵抗が数倍高い(例えば400Ω/□)ため、これにより短い距離で高抵抗値を有する高抵抗体HR1が得られる。本実施形態ではリセス部101を設けることによりシート抵抗Rs=400Ω程度の高抵抗体HR1とする。リセス部101は、例えば50μm程度の長さである。
一方、図4(D)の如く、低抵抗体LR1(以下LR2も同様)は、必要な距離(長さ)と幅を確保して絶縁化層50で分離することにより形成する。低抵抗体LR1はキャップ層37がそのまま残る。キャップ層37は不純物濃度が高く厚みも厚いので、キャップ層37が低抵抗体LR1の主要電流経路となる。ここでは低抵抗体LR1のシート抵抗Rsは100Ω程度とする。
抵抗体OR1(以下OR2も同様)は、ここでは高抵抗体HR1と同様の構造である。しかしこれに限らず、低抵抗体LR1と同様の抵抗体でもよい。但しゲート電極からの高周波信号の漏れを無くすため、ゲート電極からの高周波信号は早めに減衰させた方が良い。従って抵抗体OR1はゲート電極の近傍に接続する方が望ましい。
そして、第1接続手段CN1と第2接続手段CN2の一部は、共通入力端子パッドIと第1のFET群F1と第2のFET群F2との間に並行に配置される。そして第1接続手段CN1および第2接続手段CN2は、交差部CRにおいて窒化膜60を介してパッド配線130と交差する(図2(A)参照)。
交差部CRにおける第1接続手段CN1および第2接続手段CN2は、低抵抗体LR1、LR2で構成される。
高抵抗体HR1は、第1制御端子パッドC1と交差部CRの間に接続される。また高抵抗体HR2は、第2制御端子パッドC2と交差部CRの間に接続される。そして高抵抗体HR1、HR2はそれぞれ第1制御端子パッドC1および第2制御端子パッドC2の直近に接続される。これにより高抵抗体HR1(以下HR2も同様)に直列に接続される低抵抗体LR1(LR2)などの接続手段に対して漏れる高周波信号を確実に減衰することができる。具体的には高抵抗体HR1を第1制御端子パッドC1から100μm以下の直近に接続する。これにより高抵抗体HR1と第1制御端子パッドC1の間に第1接続手段CN1の構成要素として高周波信号が漏れる別の低抵抗体、またはパッド金属層30による配線などが存在していたとしてもその距離(高抵抗体HR1から第1制御端子パッドC1までの距離)が短くなり高周波信号が漏れる機会が少ない。また高抵抗体HR1は短く、第1制御端子パッドC1と、隣接する共通入力端子パッドIとの間のスペースに配置できるため特別なスペースを必要としない。
これにより、共通入力端子パッドIとスイッチング素子F1およびF2を接続する配線から窒化膜60を介して第1接続手段CN1(第2接続手段CN2)に高周波アナログ信号が漏れても、5KΩ程度以上の高抵抗体HR1(HR2)により漏れた信号が減衰する。つまり漏出した高周波信号が第1制御端子パッドC1(第2制御端子パッドC2)まで達することはない。共通入力端子パッドIからの高周波信号は、高周波的にGND電位である第1制御端子パッドC1(第2制御端子パッドC2)には漏れないため、共通入力端子IN−第1出力端子OUT1(または第2出力端子OUT2)間のインサーションロスの増加を抑制できる。
低抵抗体LR1(LR2)のみで高い抵抗値(5KΩ以上)を得るにはその幅を十分狭くするか、長さを十分確保する必要がある。実際にはパターンニングの微細化に限界があるため、長さで所望の抵抗値を確保する必要がある。従って、抵抗が大きくなるとチップ上でパッドや素子の隙間に納まり切れず抵抗を配置するためだけに特別のスペースを準備する必要が発生し、チップ面積が大きくなってしまう問題がある。すなわち低抵抗体LR1(LR2)のみで5KΩ以上の抵抗を構成しようとすると、交差部CRから第1制御端子パッドC1、または交差部CRから第2制御端子パッドC2に至る経路中のスペースに納まりきれない。そこで本実施形態の如く5KΩ以上の抵抗を高抵抗体HR1、HR2で構成する。これにより交差部CRから第1または第2制御端子パッドに至る経路中のスペースに十分納まるため、特にチップサイズを増大する必要が無くなる。
そこで、本実施形態では、キャップ層37を除去してシート抵抗が高いチャネル層35を実質的な抵抗層とする高抵抗体HR1(HR2)を採用する。これによりチップ上の抵抗体の占有面積が小さくできるので、チップ面積の増大を抑制し、高周波アナログ信号を減衰させることができる。
図5には、本発明の第3の実施形態を示す。図5は高抵抗体HR1(HR2も同様)と動作領域100の一部断面図であり、図2(A)のd−d線およびa−a線断面図である。
第3の実施形態は、第2の実施形態の障壁層36上にInGaP層40を設け、高抵抗体のリセス部101底部にInGaP層40が露出する構造である。
これにより、酸化されやすいAlGaAs層である障壁層36が表面状態の安定なInGaP層40で覆われるので、第1の実施形態より信頼性の良好な抵抗が得られる。
また、GaAsキャップ層37は、リセス部101を形成する際にウェットエッチングでInGaP層との選択比が非常に大きな選択エッチングを簡単に行うことができる。したがって、安価で再現性のよいリセス部101を形成することができる。
また、この場合動作領域100においては、InGaP層40を除去して障壁層36を露出させ、ゲート電極17を形成する。このときゲート金属層20の蒸着直前までInGaP層40で障壁層36を保護することができるので、HEMTの特性を向上させることができる。
図6には、本発明の第4の実施形態を示す。図6は高抵抗体HR1(HR2も同様)と動作領域100の一部断面図であり、図2(A)のd−d線およびa−a線断面図である。
第4の実施形態は、第2の実施形態の障壁層36上にInGaP層40を設け、キャップ層37およびInGaP層40をエッチングしてリセス部101を設けた高抵抗体HR1(HR2)とし、そのリセス部101底部に障壁層36が露出する構造である。
同じくInGaP層40が設けられた第3の実施形態ではチャネル層35に加え高濃度のInGaP層も抵抗層となるため第2の実施形態より若干シート抵抗が低くなるという問題がある。一方、第4の実施形態ではリセス部101において高濃度InGaP層40も除去するため第1の実施形態と同様に実質的にはほとんどチャネル層35のみを抵抗層にできる。従ってシート抵抗は第2の実施形態と同等となり、第3の実施形態と比較してシート抵抗値を高めることができる。つまり第3の実施形態と同じ長さと幅で抵抗値を高めることができる。
また、この場合動作領域100においては、InGaP層40を除去して障壁層36を露出させ、ゲート電極17を形成する。ゲート金属層20の蒸着直前までInGaP層40で障壁層36を保護することができ、HEMTの特性を向上させることができる。
また、HEMTのエピタキシャル構造で、キャップ層37と障壁層36の間にさらにAlGaAs層、GaAs層の繰り返しやInGaP層があるエピタキシャル構造についても同様に実施できる。
図7および図8を参照して、本発明の第5の実施形態を説明する。
図7および図8は、3つのスイッチング素子を有するSP3T(Single Pole Three Throw)を示す。図7は、第5の実施形態のスイッチMMICの一例を示す回路図である。
スイッチMMICは、FETをそれぞれ3段直列に接続しスイッチング素子となる第1のFET群F1、第2のFET群F2、第3のFET群F3からなる。また、第1のFET群F1の一端のFETのソース電極(あるいはドレイン電極)、第2のFET群F2の一端のFETのソース電極(あるいはドレイン電極)および第3のFET群F3の一端のFETのソース電極(あるいはドレイン電極)が共通入力端子INに接続する。また、第1のFET群F1の3つのFETのゲート電極がそれぞれ第1接続手段CN1を介して第1制御端子Ctl1に接続し、第2のFET群F2の3つのゲート電極がそれぞれ第2接続手段CN2を介して第2制御端子Ctl2に接続する。また第3のFET群F3の3つのゲート電極がそれぞれ第3接続手段CN3を介して第3制御端子Ctl3に接続する。
更に、第1のFET群F1の他端のFETのドレイン電極(あるいはソース電極)が第1出力端子OUT1に接続する。また第2のFET群F2の他端のFETのドレイン電極(あるいはソース電極)が第2出力端子OUT2に接続し、第3のFET群F3の他端のFETのドレイン電極(あるいはソース電極)が第3出力端子OUT3に接続したものである。
第1、第2および第3制御端子Ctl1、Ctl2、Ctl3に印加される制御信号はいずれか1つがHレベルでその他がLレベルの組み合わせとなっており、Hレベルの信号が印加されたFET群がONして、共通入力端子INに入力された高周波アナログ信号をいずれかの出力端子に伝達するようになっている。第1接続手段CN1、第2接続手段CN2および第3接続手段CN3は抵抗を含み、抵抗は交流接地となる第1制御端子Ctl1、第2制御端子Ctl2、第3制御端子Ctl3の直流電位に対してゲート電極などから高周波信号が漏出することを防止する目的で配置されている。
図8は、図7の回路を1チップに集積化したスイッチMMICの図であり、図8(A)は平面図、図8(B)(C)は図8(A)のf−f線断面図である。
GaAs基板にスイッチを行う3つのFET群を配置する。第1のFET群F1は例えばFET1−1、FE1−2、FET1−3の3つのFETを直列に接続したものである。第2のFET群F2は、FET2−1、FET2−2、FET2−3を直列に接続したものである。第3のFET群F3は、FET3−1、FET3−2、FET3−3を直列に接続したものである。
各FET群を構成する9つのゲート電極にはそれぞれ、第1接続手段CN1、第2接続手段CN2、第3接続手段CN3が接続されている。また共通入力端子IN、第1出力端子OUT1、第2出力端子OUT2、第3出力端子OUT3に接続する電極パッドI、O1、O2、O3と、第1制御端子Ctl1、第2制御端子Ctl2および第3制御端子Ctl3にそれぞれ接続する3つの電極パッドC1、C2、およびC3が基板の周辺に設けられている。各パッドの周辺にはアイソレーション向上のため、高濃度の周辺領域150が配置される。
点線で示した第2層目の金属層による配線は各FETのゲート電極形成時に同時に形成されるゲート金属層(例えばPt/Mo)20であり、実線で示した第3層目の金属層による配線は各素子の接続およびパッドの形成を行うパッド金属層(Ti/Pt/Au)30である。第1層目の金属層であり基板にオーミックに接触するオーミック金属層(AuGe/Ni/Au)は各FETのソース電極、ドレイン電極等を形成するものであり、図8では、パッド金属層と重なるために図示されていない。
第1のFET群F1、第2のFET群F2、第3のFET群F3はそれぞれ同様の構成であるので、以下主に第1のFET群F1について説明する。FET1−1は上側から伸びる櫛歯状の3本のパッド金属層30が共通入力端子パッドIに接続されるソース電極15(あるいはドレイン電極)であり、この下にオーミック金属層で形成されるソース電極(あるいはドレイン電極)がある。また下側から伸びる櫛歯状の3本のパッド金属層30がFET1−1のドレイン電極16(あるいはソース電極)であり、この下にオーミック金属層で形成されるドレイン電極(あるいはソース電極)がある。この両電極は櫛歯をかみ合わせた形状に配置され、その間にゲート金属層20で形成されるゲート電極17が5本の櫛歯形状に配置されている。
動作領域100は、例えばGaAs基板にイオン注入によって一点鎖線の領域に形成される。あるいは、GaAs基板に複数の半導体層を積層し、絶縁化層50で分離することにより一点鎖線の領域に形成される。
FET1−2では、上側から延びる3本のソース電極15(あるいはドレイン電極)は、FET1−1のドレイン電極16と接続している。ここで、この電極は高周波信号の通過点に過ぎず一般には外部に導出する必要が無いためパッドは設けられていない。また、下側から延びる3本のドレイン電極16(あるいはソース電極)は、FET1−3のソース電極15に接続している。この電極も同様に高周波信号の通過点に過ぎず一般には外部に導出する必要が無いためパッドは設けられていない。この両電極の下にオーミック金属層がある。これらは櫛歯をかみ合わせた形状に配置され、その間にゲート金属層20で形成されるゲート電極17が5本の櫛歯形状に配置されている。FETを多段に直列に接続したスイッチ回路装置はFET1段のスイッチ回路装置に比べ、FET群がOFFの時により大きな電圧振幅に耐えられるため高出力スイッチ回路装置となる。その際FETを直列に接続するときに接続点となるFETのソース電極またはドレイン電極は一般には外部に導出する必要が無いためパッドを設ける必要はない。
FET1−3は上側から伸びる櫛歯状の3本のパッド金属層30がソース電極15(あるいはドレイン電極)であり、この下にオーミック金属層で形成されるソース電極13(あるいはドレイン電極)がある。また下側から伸びる櫛歯状の3本のパッド金属層30が、出力端子パッドO1に接続するドレイン電極16(あるいはソース電極)であり、この下にオーミック金属層で形成されるドレイン電極14(あるいはソース電極)がある。この両電極は櫛歯をかみ合わせた形状に配置され、その間にゲート金属層20で形成されるゲート電極17が5本の櫛歯形状に配置されている。
尚、図のe−e線断面図は、イオン注入により動作領域100を形成したFETの場合は図2(B)と同様であり、HEMTの場合は、図4(A)と同様である。
第1FET群F1の各FETのゲート電極17は、動作領域100外でゲート金属層20からなるゲート配線120により櫛歯が束ねられ、第1接続手段CN1によって第1制御端子パッドC1に接続する。
第1接続手段CN1は低抵抗体LR1により構成されるが、第1制御端子パッドC1から100μm以内に直列に、高抵抗体により5KΩ以上の抵抗体OR1が接続されていてもよい。この場合、高周波信号が伝搬している配線、電極、動作領域などから基板を介して高周波信号が第1接続手段CN1に漏れても、漏れた信号を高抵抗体OR1により減衰させ、高周波的にGND電位である第1制御端子パッドC1にまで到達することを防止できる。すなわちインサーションロスの増加を防止できる。第3接続手段CN3も同様である。
図8(B)(C)は交差部CRの断面図である。図8(B)はイオン注入により動作領域を形成したFETの場合であり、図8(C)はHEMTの場合である。
図のごとく、第2接続手段CN2は、低抵抗体LR2により構成され、その一部に直列に高抵抗体HR2が接続する。第2接続手段CN2はハッチングで示す交差部CRにおいて、共通入力端子パッドと第3のFET群F3とを接続するパッド配線130と窒化膜60を介して交差する。交差部CRの第2接続手段CN2は、低抵抗体LR2により構成される。
そして、高抵抗体HR2は、第2制御端子パッドC2と、第2接続手段CN2の交差部CRとの間に接続される。また第2接続手段CN2の経路上に直列に接続される。さらに高抵抗体HR2は第2制御端子パッドC2から100μm以内に接続される。
これにより高抵抗体HR2に直列に接続される低抵抗体LR2などの接続手段に対して漏れる高周波信号を確実に減衰することができる。
高抵抗体HR2の、図8(A)のh−h線断面図は、図3(A)または図4(B)と同様である。すなわちイオン注入により動作領域100を形成したFETの場合(図3(A))の高抵抗体HR2は、チャネル層12を形成する不純物と同じ不純物をGaAs基板にイオン注入し、チャネル層12と同等のピーク濃度とすることにより、5KΩ以上の抵抗値に形成される。
また、HEMTの場合(図4(B))の高抵抗体HR2は、周囲が絶縁化層50により分離され、キャップ層37をエッチングして5KΩ以上の抵抗値に形成する。HEMTの場合図8(A)のg−g線断面図は図4(C)と同様である。図4(C)のごとく、リセス部101にその下層の半導体層が露出しており、キャップ層37下層の半導体層が抵抗層となるため、短い距離で抵抗値を高めることができる。
また、HEMTの場合の基板構造および高抵抗体HR2は、第3実施形態または第4実施形態と同様の構造であってもよい。
本発明は、1つの接続手段がパッド配線と交差する場合、その接続手段が接続する制御端子パッドと交差部CRとの間で、制御端子パッドの直近に高抵抗体を接続すればよい。つまりそれ以外で接続手段に接続する抵抗体のレイアウトは上記の例に限らない。例えばスイッチMMICに必要な抵抗値に応じて接続手段を構成する配線Mの一部に他の抵抗体が接続していても良い。
またスイッチング素子は、多段接続のFET場合は4段以上でもよい。さらに、図10に示す如くFETが1段のSPDTであっても同様に実施できる。
尚、高抵抗体は不純物注入領域や、キャップ層をエッチングして下層の半導体層を露出した領域でなくてもよく例えば蒸着されたNiCrなどにより形成された金属抵抗でも良い。


本発明を説明するための回路図である。 本発明を説明するための(A)平面図、(B)断面図である。 本発明を説明するための断面図である。 本発明を説明するための断面図である。 本発明を説明するための断面図である。 本発明を説明するための断面図である。 本発明を説明するための回路図である。 本発明を説明するための(A)平面図、(B)断面図である。 従来技術を説明するための回路図である。 従来技術を説明するための平面図である。 従来技術を説明するための断面図である。
符号の説明
10 オーミック金属層
11 基板
12 チャネル層
13 第1ソース電極
15 第2ソース電極
14 第1ドレイン電極
16 第2ドレイン電極
17 ゲート電極
18 ソース領域
19 ドレイン領域
20 ゲート金属層
30 パッド金属層
31 GaAs基板
32 バッファ層
33 電子供給層
34 スペーサ層
35 チャネル層
36 障壁層
37 キャップ層
40 InGaP層
50 絶縁化層
60 窒化膜
100 動作領域
101 リセス部
102 コンタクト部
120 ゲート配線
130 パッド配線
150 周辺不純物領域
215 ソース電極
216 ドレイン電極
217 ゲート電極
220 ゲート金属層
230 パッド金属層
260 窒化膜
330 パッド配線
350 周辺不純物領域
M 配線
HR1、HR2 高抵抗体
LR1、LR2、LR3 低抵抗体
OR1、OR2、OR3 抵抗体
IN 共通入力端子
Ctl1 第1制御端子
Ctl2 第2制御端子
Ctl3 第3制御端子
OUT1 第1出力端子
OUT2 第2出力端子
OUT3 第3出力端子
I 共通入力端子パッド
C1 第1制御端子パッド
C2 第2御端子パッド
C3 第3御端子パッド
O1 第1出力端子パッド
O2 第2出力端子パッド
O3 第3出力端子パッド
CN1 第1接続手段
CN2 第2接続手段
CN3 第3接続手段
F1 第1スイッチング素子
F2 第2スイッチング素子
F3 第3スイッチング素子
CR 交差部

Claims (13)

  1. 複数のスイッチング素子と、前記スイッチング素子のソースまたはドレインに共通で接続する共通入力端子と、前記スイッチング素子のドレインまたはソースにそれぞれ接続する複数の出力端子と、前記スイッチング素子のゲートにそれぞれ接続する複数の制御端子とを有する化合物半導体スイッチング回路装置であって、
    前記スイッチング素子と、
    前記各制御端子と該制御端子に対応する前記スイッチング素子とをそれぞれ接続する複数の接続手段と、
    前記各端子となる複数のパッドとを化合物半導体基板に集積化し、
    1つの前記接続手段は、前記共通入力端子となるパッドと前記スイッチング素子とを接続する配線と交差する交差部を有し、1つの前記制御端子となるパッドと該交差部の間に高抵抗体が直列に接続され、該高抵抗体は前記1つの接続手段の一部を構成することを特徴とする化合物半導体スイッチ回路装置。
  2. 他の前記接続手段は、前記共通入力端子となるパッドと前記スイッチング素子とを接続する配線と交差する他の交差部を有し、他の前記制御端子となるパッドと該他の交差部の間に他の高抵抗体が直列に接続され、該他の高抵抗体は前記他の接続手段の一部を構成することを特徴とする請求項1に記載の化合物半導体スイッチ回路装置。
  3. 前記高抵抗体は、前記1つの制御端子となるパッドから100μm以内に接続されることを特徴とする請求項1に記載の化合物半導体スイッチ回路装置。
  4. 前記スイッチング素子は、前記基板に不純物をイオン注入して形成したチャネル層を有するFETであり、前記高抵抗体は前記不純物の注入領域で構成され、前記チャネル層と同程度のピーク濃度を有することを特徴とする請求項1に記載の化合物半導体スイッチ回路装置。
  5. 前記スイッチング素子は、前記基板上にバッファ層、電子供給層、チャネル層、障壁層およびキャップ層となる半導体層を積層したHEMTであり、前記高抵抗体は前記キャップ層を除去して該キャップ層より下の前記半導体層を露出した領域により構成されることを特徴とする請求項1に記載の化合物半導体スイッチ回路装置。
  6. 前記高抵抗体は前記キャップ層よりシート抵抗が高いことを特徴とする請求項5に記載の化合物半導体スイッチ回路装置。
  7. 前記高抵抗体を構成する半導体層の最上層は前記障壁層であることを特徴とする請求項5に記載の化合物半導体スイッチ回路装置。
  8. 前記障壁層上にInGaP層が配置され、前記高抵抗体を構成する半導体層の最上層は該InGaP層であることを特徴とする請求項5に記載の化合物半導体スイッチ回路装置。
  9. 前記高抵抗体は5KΩ以上の抵抗値を有することを特徴とする請求項1に記載の化合物半導体スイッチ回路装置。
  10. 前記配線は前記パッドを構成するパッド金属層により構成され、前記交差部における前記接続手段は前記配線下方に絶縁膜を介して配置されることを特徴とする請求項1に記載の化合物半導体スイッチ回路装置。
  11. 前記パッド金属層下方に配置される前記接続手段は低いシート抵抗値を有する低抵抗体であることを特徴とする請求項10に記載の化合物半導体スイッチ回路装置。
  12. 前記配線に高周波アナログ信号が伝搬することを特徴とする請求項1に記載の化合物半導体スイッチ回路装置。
  13. 第1スイッチング素子および第2スイッチング素子と、前記両スイッチング素子のソースまたはドレインに共通で接続する共通入力端子と、前記両スイッチング素子のドレインまたはソースにそれぞれ接続する第1出力端子および第2出力端子と、前記第1スイッチング素子および第2スイッチング素子のゲートにそれぞれ接続する第1制御端子および第2制御端子とを有する化合物半導体スイッチ回路装置であって、
    前記第1および第2スイッチング素子と、
    前記第1制御端子と前記第1スイッチング素子を接続する第1接続手段と、
    前記第2制御端子と前記第2スイッチング素子を接続する第2接続手段と、
    前記第1スイッチング素子および第2スイッチング素子の周囲に配置され前記各端子となる複数のパッドとを、化合物半導体基板に集積化し、
    前記第1接続手段および前記第2接続手段は、前記共通入力端子となるパッドと前記第1スイッチング素子および第2スイッチング素子とを接続する配線とそれぞれ交差する交差部を有し、前記第1制御端子となるパッドと前記交差部の間、および前記第2制御端子となるパッドと前記交差部との間に該交差部における接続手段のシート抵抗値より高いシート抵抗値を有する高抵抗体がそれぞれ直列に接続され、該高抵抗体はそれぞれ前記第1接続手段および前記第2接続手段の一部を構成することを特徴とする化合物半導体スイッチ回路装置。
JP2004371831A 2004-12-22 2004-12-22 化合物半導体スイッチ回路装置 Expired - Fee Related JP4939748B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004371831A JP4939748B2 (ja) 2004-12-22 2004-12-22 化合物半導体スイッチ回路装置
TW094135824A TWI297240B (en) 2004-12-22 2005-10-14 Chemical compound semiconductor switch circuit device
CN2005101317062A CN1794582B (zh) 2004-12-22 2005-12-13 化合物半导体开关电路装置
KR1020050123964A KR100725575B1 (ko) 2004-12-22 2005-12-15 화합물 반도체 스위치 회로 장치
US11/314,804 US7339210B2 (en) 2004-12-22 2005-12-22 Compound semiconductor switching circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004371831A JP4939748B2 (ja) 2004-12-22 2004-12-22 化合物半導体スイッチ回路装置

Publications (2)

Publication Number Publication Date
JP2006179706A true JP2006179706A (ja) 2006-07-06
JP4939748B2 JP4939748B2 (ja) 2012-05-30

Family

ID=36695845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004371831A Expired - Fee Related JP4939748B2 (ja) 2004-12-22 2004-12-22 化合物半導体スイッチ回路装置

Country Status (5)

Country Link
US (1) US7339210B2 (ja)
JP (1) JP4939748B2 (ja)
KR (1) KR100725575B1 (ja)
CN (1) CN1794582B (ja)
TW (1) TWI297240B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
KR100685359B1 (ko) 2002-09-09 2007-02-22 산요덴키가부시키가이샤 보호 소자
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
JP4024762B2 (ja) * 2004-01-16 2007-12-19 ユーディナデバイス株式会社 高周波スイッチ
JP4939750B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939749B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
TW200642268A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
KR100876604B1 (ko) * 2007-07-13 2008-12-31 (주)페타리 반도체 소자 및 그 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62209847A (ja) * 1986-03-11 1987-09-16 Toshiba Corp 半導体装置及びその製造方法
JPS62213175A (ja) * 1986-03-13 1987-09-19 Nec Corp 化合物半導体装置
JPH11111927A (ja) * 1997-10-06 1999-04-23 Sony Corp 半導体装置およびその製造方法
JP2001217257A (ja) * 2000-01-31 2001-08-10 Sony Corp 半導体装置およびその製造方法
JP2001223332A (ja) * 2000-02-08 2001-08-17 Fujitsu Quantum Devices Ltd 半導体装置、マイクロ波集積回路、およびその製造方法
JP2002368194A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP2004140184A (ja) * 2002-10-17 2004-05-13 Sanyo Electric Co Ltd スイッチ回路装置
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309130A (ja) * 2002-04-17 2003-10-31 Sanyo Electric Co Ltd 半導体スイッチ回路装置
JP4128091B2 (ja) * 2003-02-20 2008-07-30 三洋電機株式会社 スイッチ回路装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62209847A (ja) * 1986-03-11 1987-09-16 Toshiba Corp 半導体装置及びその製造方法
JPS62213175A (ja) * 1986-03-13 1987-09-19 Nec Corp 化合物半導体装置
JPH11111927A (ja) * 1997-10-06 1999-04-23 Sony Corp 半導体装置およびその製造方法
JP2001217257A (ja) * 2000-01-31 2001-08-10 Sony Corp 半導体装置およびその製造方法
JP2001223332A (ja) * 2000-02-08 2001-08-17 Fujitsu Quantum Devices Ltd 半導体装置、マイクロ波集積回路、およびその製造方法
JP2002368194A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP2004140184A (ja) * 2002-10-17 2004-05-13 Sanyo Electric Co Ltd スイッチ回路装置
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN1794582B (zh) 2011-09-21
US20060163609A1 (en) 2006-07-27
TW200623628A (en) 2006-07-01
US7339210B2 (en) 2008-03-04
CN1794582A (zh) 2006-06-28
JP4939748B2 (ja) 2012-05-30
KR100725575B1 (ko) 2007-06-08
KR20060071878A (ko) 2006-06-27
TWI297240B (en) 2008-05-21

Similar Documents

Publication Publication Date Title
KR100725574B1 (ko) 화합물 반도체 스위치 회로 장치
KR100725884B1 (ko) 화합물 반도체 스위치 회로 장치
KR100684241B1 (ko) 반도체 장치 및 그 제조 방법
JP5112620B2 (ja) 化合物半導体装置
KR100701139B1 (ko) 반도체 장치
US20050277255A1 (en) Compound semiconductor device and manufacturing method thereof
KR100725575B1 (ko) 화합물 반도체 스위치 회로 장치
JP2006310512A (ja) 化合物半導体スイッチ回路装置
JP2006310509A (ja) 化合物半導体スイッチ回路装置
KR100742067B1 (ko) 반도체 장치
JP2007115896A (ja) 化合物半導体装置
JP2007115895A (ja) 化合物半導体スイッチ回路装置
JP2007242751A (ja) 化合物半導体スイッチ回路装置
JP5147169B2 (ja) スイッチ回路装置
JP2006310511A (ja) 化合物半導体スイッチ回路装置
JP2007149885A (ja) 化合物半導体スイッチ回路装置およびその製造方法
JP2006310510A (ja) 化合物半導体スイッチ回路装置
JP2007048900A (ja) 化合物半導体装置
JP2009231583A (ja) 化合物半導体スイッチ回路装置
JP2007149886A (ja) 化合物半導体スイッチ回路装置およびその製造方法
JP2009231582A (ja) 化合物半導体スイッチ回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071101

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees