TWI286387B - LSI package provided with interface module, and transmission line header employed in the package - Google Patents
LSI package provided with interface module, and transmission line header employed in the package Download PDFInfo
- Publication number
- TWI286387B TWI286387B TW094108840A TW94108840A TWI286387B TW I286387 B TWI286387 B TW I286387B TW 094108840 A TW094108840 A TW 094108840A TW 94108840 A TW94108840 A TW 94108840A TW I286387 B TWI286387 B TW I286387B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- interface
- transmission line
- package
- socket
- Prior art date
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16D—COUPLINGS FOR TRANSMITTING ROTATION; CLUTCHES; BRAKES
- F16D65/00—Parts or details
- F16D65/0043—Brake maintenance and assembly, tools therefor
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16D—COUPLINGS FOR TRANSMITTING ROTATION; CLUTCHES; BRAKES
- F16D55/00—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes
- F16D55/02—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes with axially-movable discs or pads pressed against axially-located rotating members
- F16D55/22—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes with axially-movable discs or pads pressed against axially-located rotating members by clamping an axially-located rotating disc between movable braking members, e.g. movable brake discs or brake pads
- F16D55/224—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes with axially-movable discs or pads pressed against axially-located rotating members by clamping an axially-located rotating disc between movable braking members, e.g. movable brake discs or brake pads with a common actuating member for the braking members
- F16D55/225—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes with axially-movable discs or pads pressed against axially-located rotating members by clamping an axially-located rotating disc between movable braking members, e.g. movable brake discs or brake pads with a common actuating member for the braking members the braking members being brake pads
- F16D55/226—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes with axially-movable discs or pads pressed against axially-located rotating members by clamping an axially-located rotating disc between movable braking members, e.g. movable brake discs or brake pads with a common actuating member for the braking members the braking members being brake pads in which the common actuating member is moved axially, e.g. floating caliper disc brakes
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16D—COUPLINGS FOR TRANSMITTING ROTATION; CLUTCHES; BRAKES
- F16D65/00—Parts or details
- F16D65/02—Braking members; Mounting thereof
- F16D65/04—Bands, shoes or pads; Pivots or supporting members therefor
- F16D65/092—Bands, shoes or pads; Pivots or supporting members therefor for axially-engaging brakes, e.g. disc brakes
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4251—Sealed packages
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4266—Thermal aspects, temperature control or temperature monitoring
- G02B6/4268—Cooling
- G02B6/4269—Cooling with heat sinks or radiation fins
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/428—Electrical aspects containing printed circuit boards [PCB]
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/4284—Electrical aspects of optical modules with disconnectable electrical connectors
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4202—Packages, e.g. shape, construction, internal or external details for coupling an active element with fibres without intermediate optical elements, e.g. fibres with plane ends, fibres with shaped ends, bundles
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29344—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29355—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Optical Couplings Of Light Guides (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
1286387 • ⑴ 九、發明說明 【發明所屬之技術領域】 本發明係關於設有一介面(Ι/F)模組的一 LSI封裝, ,一互連體與使用於LSI封裝中的/模組,以及執行I/F模組 ' 的一傳輸線頭。 【先前技術】 • 隨著電譬如雙極性電晶體與場效電晶體之互連裝置之 效能的提高,操作速度的明顯發展則被用在大型積體電路 中’供信號處理(下文稱爲”信號處理LSI”)。不過,雖 然信號處理LSI的內部操作速度本來就高,但在安裝信號 處理LSI之印刷配線板層次上的操作速度仍會低於信號處 理LSI內的操作速度,再來,在由印刷配線板所進行的支 架層次封裝等級上,操作速度會進一步變慢。上述操作速 度的問題是因爲與電性互連相關之傳輸耗損、雜訊與電磁 • 干擾的增加所造成,其係隨著操作頻率變得更高而增加。 亦即是,不可避免地,隨著配線長度變長,操作頻率則變 得更低以便確保信號品質。因此,封裝技術限制該系統之 操作速度而非限制信號處理LSI之操作速度的此一趨勢, 在目前電性互連裝置中變得越來越明顯。 在考慮到電性互連裝置中之此些問題的情形下,提出 藉由光學互連而建立信號處理LSI之間通訊的光學互連裝 置。在光學互連中,因爲關於耗損與頻率相依性,所以在 分配線中的電磁干擾以及與接地電位變動有關的雜訊,可 -4- 1286387 . (2) 在從直流到超過100GHz高頻帶的頻率範圍中被忽略,以 輕易地實施Gbps的通訊。藉由光學互連而建立信號處理 LSI間之通訊的此一光學互連裝置,其係例如在200 1年 广 12 月 3 日 NIKKEI ELECTRONICS 第 810 號,第 121-122 頁 中被揭示,其中提出一種直接將I/F模組安裝在具有信號 處理LSI之互連體的結構,該I/F模組適用於外部連接高 速信號。 φ 在上述較早的技術中,因爲互連體之面板安裝係在一 互連體混以I/F模組的情況下實施,所以在真實互連體安 裝製程中實施互連體之面板安裝有其困難。 例如,因爲IF模組具有一光學傳輸線,譬如光纖等 等,所以不可能如以往地將光纖放入銲錫熔焊爐地進行熱 處理。因爲相同的問題爲在譬如小同軸電纜被使用當作傳 輸線的時候產生,所以此問題並不限於使用光學傳輸線。 然後,形成光學傳輸線以致於它可藉由可分開的光學 Φ 連接器而與I/F模組分開的此方法可被視爲揭示於 NIKKIE ELECTRONICS。不過,在可拆光學連接法中,有 需要避免光學半導體元件與光學連接器受到機械損壞與污 < 染。此外,用於降低製程溫度以避免光學連接器接點的熱 變形並縮短製程時間之種種不同架構是必須的。由於這些 必需條件,所以問題則是假設安裝在相同面板上之其它部 份的安裝情況不符合I/F模組的安裝情況,而且現存面板 組裝設備不能夠如以往地被應用。再者,因爲光學連接器 的壓力機制與固持機制必須設置在可拆的光學連接法中, -5- (3) 1286387 所以該架構會變得越來越複雜,因此製造成本大幅增加。 【發明內容】 ,有鑑於這些情況,本發明之目的乃在提供具有高頻率 特徵的LSI封裝,其係可經由現存生產線來製造且不附有 極複雜的架構,以及提供實施部份上述LSI封裝的LSI封 裝,以及實施部份上述LSI封裝的傳輸線頭。 # 本發明之態樣本來就存在於可安裝在印刷配線板上的 LSI封裝中,其係包含(a) —傳輸線頭,包含一頭基部, 由頭基部所固持的一傳輸線,以及安裝在頭基部上的一介 面1C晶片;(b ) —互連體基板,具有複數個板連接點, 其係有助於與印刷配線板的連接;(c ) 一 LSI晶片,安 裝在互連體基板上;以及(d ) —插座,具有一導線端並 安裝在互連體基板上,其係架構以容納傳輸線頭,以致於 介面IC晶片能夠經由導線端而電性連接到l SI晶片。 ® 本發明的另一態樣本來就存在於可安裝在印刷配線板 上的中間封裝物中,其係適用於容納將傳輸線與介面1C 晶片固持的一傳輸線頭,包含(a )由第一主表面與相對 第一主表面之第二主表面所界定的一互連體基板,具有複 數個板連接點在第二主表面,該連接點促進與印刷配線板 的連接;(b ) — LSI晶片,安裝在指派於第一主表面中 的安裝區域上;以及(c)具有一導線端並安裝在互連體 基板上的一插座,其係架構以容納傳輸線頭,以便界面IC 晶片能夠經由導線端而電性連接到L S I晶片。 (4) 1286387 本發明之仍另一態樣本來就存在於傳輸線頭部,其係 架構以插入到一插座內,其係包含(a ) —頭基部;(b ) 一介面IC晶片,安裝在指派於頭基部上的晶片安裝面上 :以及(c ) 一由頭基部所固持的傳輸線’其中產生在介 面1C晶片中的熱能會經由插座或設置在插座中的開口來 傳送。 •【實施方式】 在以下說明中,特定的細節被陳述,譬如特定材料、 製程與裝置,以便提供對本發明的完整理解。不過,對一 般熟諳該技藝者而言,本發明顯然可在不具有這些特定細 節的情形下賓施。在其他情形中,已知的製造,材料、.、製程 與設備並不被詳細陳述,以致於不會多餘地混淆本發明。 前置詞,譬如”上”、”上方”、”下”、”下面,,與.,, 垂直”乃關於基板的平表面來界定,不管實際固持基板的 Φ 方向。一層是在另一層上,縱使有插入層。 在解釋本發明各種不同實施例以前,在2004年2月 17日提出申請之美國專利申請案序號1 0/778,〇3〇中由本 發明發明人所提出的 ''設有I/F模組的LSI封裝〃將參考 圖2 3來解釋,其全文在此以引用的方式倂入文中。l s I封 裝包括一互連體基板1、安裝在互連體基板1之頂表面上 的LSI晶片5以及連接墊3a與3b。互連體基板1的底表 面藉由板連接點(銲球)9 a、9 b、9 c、…、9 r而連接到印 刷配線板,其說明省略。而且散熱器(發熱器)3的底表 (5) 1286387 面則附加在LSI晶片5的上部上。電路板18a.與18b的排 列情形使得電路板18a與18b能夠圍繞散熱器3.底表面·上 的LSI晶片5。雖然電路板18a與18b被分別顯示,但是 ,電路板1 8 a與1 8 b可當作整合元件,以便以楣機架構圍繞 著LSI晶片5。再者,驅動IC6 la係安裝在散熱器3底表 % 面上的電路板18a上,並連接到由驅動IC61a所驅動的電 光(E0)或光電(0E)轉換器62a。同樣地,驅動iC61b • 安裝在散熱器3底表面的電路板18b上,並連接到由驅動 IC61b所驅動的EO/OE轉換器62b。 EO/OE轉換器62a與62b包含藉由使用半導體雷射與 光檢測器當作主動區域而將複數個半導體雷射與光檢測器 等等整合在半導體晶片中的結構·。雖然在. EO/OE:'轉換器: 62a與62b之表面互連等等上的詳細說明被省略,但是電 極配線的圖案卻自EO/OE轉換器62a與62b抽出,以便完 成EO/OE轉換器62a與62b以及驅動IC6 l a與61b之間的 • 電性連接。驅動IC61a與61b可內建或單石地積集在 EO/OE轉換器62a與62b的同一晶片中。ΕΟ/ΟE轉換器 62a與62b面對柑對光纖64a與64b之每一光纖的末端面 ,以致於能夠以高度精確的放置技術,將EO/OE轉換器 62a與6 2b的主動區域相對於相對光纖64a與64b之每一 光纖的末端面地來對準,以便能光學耦合光纖64a與· :64b 。光纖64a與64b使用作爲高速I/F模組之外部連接,該 高速I/F模組是由電路板1 8a與1 8b、驅動IC 61a與61b 以及EO/OE轉換器62a與62b所構成。 1286387 • (6) 來自LSI晶片5的高速信號並不經由銲球9a、9b、9c .....9r而被供應到放置於互連體基板1之底表面的印刷 配線板側,但卻經由放置在互連體基板1之上部上的連接 ,墊3 a、3 b與電路板1 8 a、1 8 b,而供應到驅動IC 6 1 a與 61b。然後,電信號藉由EO/OE轉換器62a、62b轉換成光 學信號,並被供給到光纖束64a、64b。 在此, ''互連體基板〃係爲在1C封裝中的元件,其 φ 係將半導體晶片連接到主機板等等。該封裝基板可由導線 架、TAB帶、樹脂基板等所執行。因爲散熱器3與冷卻風 扇4會被附加到LSI晶片5的上部上,所以便能夠建立 LSI晶片5的發.熱。 具有圖23所示之此架構的LSI封裝,其係以完》全相 同於現存生產線所製造之印刷配線板上的那些標準LSI封 裝製程之步驟與情況來組裝,而那些標準LSI封裝製程是 由現存封裝裝置(熔焊爐等等)所實施。而且,只有將包 φ 括電路板18a、18b、驅動IC61a、61b、與EO/OE轉換器 62a、62b的I/F模組,從印刷配線板頂部固定到互連體基 板的製程,例如藉由螺絲或黏結劑,變成用來組裝圖23 所示之LSI封裝的特徵工作製程。不過,因爲用來將I/F 模組固定在互連體基板的製程係爲藉由將IF模組放置在 互連體基板頂部上,所以該構造並不需要高度精確的位置 控制技術(例如,± 1 〇 β n〇 。亦即是,一般電連接器用 的此位置控制技術足夠用在將I/F模組固定到互連體基板 的製程,而且圖23所示之LSI封裝的組裝製程成本並不 1286387 • ⑺ ^ 增加很多。亦即是,甚至以使用現存低成本印刷配線板( 例如,玻璃環氧樹脂面板等等)的現存封裝方法,例如 2 OGbps的高速互連也變得可能,其係通常無法以一般的 • 面板電性互連來實施。 雖然設有圖23所示之I/F模組的LSI封裝具有每一晶 片的散熱可容易建立之優點,但由於信號處理LSI晶片5 與驅動IC61a、61b的二維排列,但是LSI封裝的缺點則 • 是從EO/OE轉換器62a、62b的光學半導體元件.(其圖式 被省略)到驅動IC 61a、61b之類比電配線變得太長,而 可能干擾高速信號處理。再者,設有IF模組的LSI封裝 需要執行I/F模組之支撐體的電路板18a、18b,而且假如 可能的話,電路板1 8a、1 8b :的次級封裝,成本·可較佳地被 節省。 本發明的各種不同實施例將參考附圖來說明,。要注意 的是,在所有圖式中,相同或類似的參考數字會:被應用到 ® 相同或類似的部件與元件,且相同或類似部件或元件的說 明將被省略或簡化。 以下的本發明第一至第四實施例提供一設有I/F模組 的LSI封裝,其中介面ic合倂傳輸線,實施部分LSI封 裝之LSI封裝的次級組裝封裝,以及實施部分LSI封裝的 傳輸線頭,以致於介面ι/c與光學半導體元件之間的連接 間隔,或者介面1C與傳輸線之間的連接間隔能夠被縮短 ’進一步地,I/F模組用的子基板(支撐基板)與I/F糢 組的次級組裝製程可被忽略。 -10- (8) 1286387 例如,雖然在第一至第四實施例的說明中,使用光學 互連的實例被顯示作爲高.速I/F模組的外部互連,但是譬 如小同軸纜線陣列的電性互連可被接受用於外部互連。在 .外部互連是電性互連的情形中,譬如線驅動器1C與線接 收器1C的高速配線介面1C可取代驅動1C與光學元件來 安裝,而且假如需要的話,預加強電路與等化器等等可被 包含在內。 φ 一般而言且習知在半導體封裝的代表圖式中,各種不 同圖式將被理解到並非按比例地從一圖繪製到另一圖’也 不是在已知的圖式中,而且層厚度尤其可任意地繪製,以 助於圖式之讀取。 ί . * 、 * ' (第一實施例) 如圖1所示,根據本發明第一實施例所設計的LSI封 裝包括信號處理LSI晶片(以下稱爲”一 LSI晶片”)5, # 以及架構以電連接到印刷配線板的一互連體基板,LSI基 板5係安裝在互連體基板1上,以及安裝在互連體基板1 上的複數個插座(插口插座)21、22、23、24。插座21、 22、23、24的每一插座賓施進出LSI晶片5的信號與進出 外部傳輸線的信號之間的部分介面機制。 根據本發明第一實施例所設計的LSI封裝進一步包括 由頭體部3 1、3 2、…所實施的複數個傳輸線頭,每一頭體 部係架構以分別插入於相應的插座21、22、23,24中。 在頭體部31、32···的每一頭體部上安裝有介面1C晶片83 -11 - 1286387 . (9) ,以實施如圖2所示的傳輸線頭部。介面1C晶片83實施 部分的介面機制。頭體部31、32···的每一頭體部建立從介 面1C晶片83至相應插座21、22、23、24的熱流。 . 互連體基板1的幾何結構是由第一主表面(頂表面)
與相對第一主表面的第二主表面(底表面)所界定。LSI % 晶片5係被安裝在互連體基板1之第一主表面(頂表面) 上所指派的安裝區域上。用來促進與印刷配線板(圖省略 • )之連接的複數個板連接點(電性接觸區域)係被排列在 第二主表面(底表面)上。頭體部31、32…的每一頭體部 被插入到插座·21、22、23、24裡面,以便能夠將每一頭 體部與插座21、22、23、24分開。在被插入的架構中, 頭體部31、32…的每一頭體部經由插座21、22、23、24 而電性連接到LSI晶片5。由第一頭基部31與第一插座 2 1所執行的第一對傳輸線頭,由第二頭基部32與第二插 座22所執行的第二對第二傳輸線頭,由第三頭基部(未 • 顯示)與第三插座23所執行的第三對第三傳輸線頭,由 第四頭基部(未顯示)與第四插座24所執行的第四對第 四傳輸線頭,其係分別稱爲a介面模組(I/F模組)〃。 雖然在圖1中,只有兩頭體部31與32顯示,.但是圖 1本來就代表四個傳輸線頭分別被插入到四個插座21、22. 、23與24的一種架構。第一至第四傳輸線頭非別對應圖 23所示的I/F模組。雖然圖式被省略,但是每一傳輸線頭 包含當作EO/OE轉換器的光學半導體元件(稍後說明) ,以及當作驅動1C的介面1C (稍後說明)。四個頭體部 -12- 1286387 β (10) • 3 1、3 2、…分別連接到四條傳輸線4 1、42、4 3與44的相 對應端點。在圖1中,十二芯的平行光纖纜線(帶狀結構 的光纖陣列)係以對準的傳輸線捆4 1、42、43與44地顯 • 示。例如,通常以石英爲基礎的光纖係使用於對準捆線4 1 < 、42、43與44中的每一傳輸線。特別是,每一條均具有 纖芯直徑50 β m以及包層直徑125 // m的複數條多模態光 纖(MMF ),可被部署在每一對準傳輸線捆41、42、43 ® 與44之中間線節距250 // m的陣列中。同樣地,每條均具 有纖芯直徑980//m以及包層直徑1000//ιή的塑膠光纖( POF)陣列,其係可被接受用於對準的傳輸線捆41、42、 43與44。雖然圖式被省略,但是每一對準的傳輸線捆41 、42、43與44可被連卷郅光學連接器,以、甩來連' 接外;面 的對準傳輸線捆(平行光纖纜線)。對準的傳輸線捆4 1、 42、43與44不僅由光纖,亦由被紫外線硬化的環氧樹脂 、聚醯亞胺樹脂、氟碳聚醯亞胺樹脂等等形成的光波導薄 ® 膜實施。具有截面尺寸大約50 // m多模態光波導,且截面 尺寸大約9 // m單模態光波導之脊結構的線性纖芯陣列, 其係可被建立在光波導薄膜裡面。 在本發明的第一態樣中,傳輸線頭被從圖1所示之完 全組裝架構拉出的中空構造係被定義爲 ''中間封裝〃。而 且傳輸線頭被分別插入到圖1所示之插座21、22、23與 24裡面的完全組裝架構被定義爲''設有I/F模組的.LSI封 裝〃或'' LSI封裝〃。本定義可應用在稍後將說明的第二 至第四實施例。 -13- 1286387 _ (11) • 在圖1所示之本發明第一實施例的LSI封裝(設有 I/F模組的LSI封裝)中,雖然四對準傳輸線捆41、42、 43與44沿著傳輸線頭四方向延伸的拓樸被顯示,但是三 .對準傳輸線捆沿著三或更少方向取出的另一拓樸亦有可能 。而且假如傳輸線頭被排列成能夠在五邊形上形成多角形 % 狀的話,將複數條對準傳輸線捆沿超過五方向的複數個方 向取出的拓樸亦有可能。儘管如此,類似互連體,包括合 φ 成樹脂之有機基材料與譬如陶瓷、玻璃之無機基材料的種 種不同材料可被使用當作頭體部3 1、3 2、…的材料。 在完成安裝互連體基板1到印刷配線板上的一連串製 程以後〃該製程係由現存的封裝裝置(熔焊爐等等)所實 施,傳輸線頭會'被分、別插入:到相應的’插座2 1、22·、2 3 :與. 2 4內,以便能夠形成圖1所示的完全組裝架構。互連體基 板係爲用來連接LSI晶片到印刷配線板的封裝元件(互連 體),其係並且藉由類似圖2 3所示架構的電性連接端來 Φ 連接到印刷配線板。亦即是,和圖23的架構一樣,用來 連接印刷配線板的電性接點(板連接點),會被連接到用 來連接印刷配線板的接觸盤(墊),該印刷配線板係建立 在互連體基板1的第二主表面(抵表面)上,然而接觸盤 的說明被省略。 同樣地,雖然用來連接印刷配線板的板連接點沒有顯. 示,例如如同圖2 3所示的銲球1 〇 a、1 0 b…、1 〇 r,可令人 接受用於板連接點。具體地,包括球柵陣列封裝、針腳柵 格陣列與基板柵格陣列等等的各種不同封裝架構,可令人 -14- 1286387 . (12) . 接受用於互連體基板1。此外,因爲互連體基板是架構以 將LSI晶片(信號處理LSI ) 5連接到LSI封裝之完全組 裝架構中主機板(印刷配線板)的其中一封裝元件,所以 , 導線架、捲帶自動接合(TAB )帶、或樹脂基板等等可被 * 使用當作互連體基板1。因此,種種不同有機材料,譬如 合成樹脂,以及無機材料,譬如陶瓷、玻璃等等,可被接 受用於互連體基板1的基板材料。有機基樹脂包括酚基樹 # 脂、聚脂、環氧樹脂、聚醯亞胺樹脂、氟碳聚合物等等。 紙' 波形玻璃纖維、或玻璃基質材料等等可使用於加固基 質材料,其係充當作疊層厚片結構中的基質。基板材料用 的代表性無機材料係爲陶瓷。金屬基板使用於改善互連體 基板1之散熱特徵的目的,而且、,玻璃可當透明V基板爲互 連體基板1所必需時被使用。氧化鋁、多鋁紅柱石、氧化 鈹、氮化鋸、碳化矽等等可被使用當作互連體基板1的陶 瓷基板。此外,在譬如鐵與銅的金屬上,具有多層結耩、 ® 以聚亞醯胺爲基礎材料的疊層抗熱樹脂薄膜之以金屬爲基 礎的基板(金屬絕緣基板),亦可充分被使用作互連體基 板1 〇 如圖2與3所示,根據第一實施例所設計的頭基部3 3 是以凹形七面體(L型方塊)爲基礎的絕緣支撐體,.該方 塊是由準備用來安裝介面I C晶片8 3之晶片安裝面的凹入 部份所形成。圖2顯示一架構,其中安裝有當作,,介面:C ” 的介面IC晶片8 3。圖3顯示頭基部3 3的分解圖,,其中介u 面IC晶片8 3被分開顯示。從圖3能輕易理解到,晶片安 -15- (13) 1286387 _ 裝面經由垂直延伸到插座接觸面的的層差距(邊牆面’)而 連接到配置於最上層的插座接觸面。電性端63經由層差 距,從晶片安裝面延伸到插座接觸面。當頭基部33被插 . 入到插座23時,電性端63係爲外部吸引電極,.其係甩來 電性連接頭基部33與插座23的電性接點(導線端)。進 一步如圖2所示,光學半導體晶片93安裝在與晶片安裝 面之平面垂直的連接端面上。而且,中間互連73係放置 • 在連接光學半導體晶片93的連接端面與晶片安裝面之間 的間隔中。以下的解釋將顯示,除了高度精確的位置控制 機制(例如,1 // m以下)以外,根據第一實施例所設計 的頭基部33可適合成本非常低的大量製造。雖然頭基部 33的尺寸取決於介面1C之光·纖(傳踰線).43的固持長度。 與介面1C晶片83的尺寸等等,但是插座接觸面與晶片安 裝面之間層差距的高度較佳大於介面1C晶片83的厚度。 個2至3係爲鳥瞰屬,其係顯示圖1所示之四傳輸線 4 1、4 2、4 3與4 4之中傳輸線4 3的末端部份,其係同樣地’ 顯示頭基部33附著到傳輸線43末端部份的一種結構。雖 然說明與部份重疊的解釋被省略,但是其它的頭體部3 1、 32與34可同樣地附著到傳輸線41、42與44的相應末端 部份。 晶片安裝面、插座接觸面以及根據圖3所示第一實施 例所設計之頭基部3 3的晶片安裝面與插座接觸面之間的 層差距面的個別形狀皆爲矩形。晶片安裝面與插座接觸面 分別平行相對一平底面,其面積等於晶片安裝面與插座接 -16- 1286387 _ (14) 觸面的全部面積。換句話說,晶片安裝面與相對底面建立 一薄平行面板架構,而且插座接觸面與相對底面則建立另 —薄平行面板架構。藉由垂直晶片安裝面與插座接觸面之 . 平面的兩垂直凹型多角形(L型多角形),晶片安裝面、 層差距面與插座接觸面會被分別連接到底面。薄平行面板 架構的垂直端面,亦即是一矩形面,充當作用來連接光學 半導體晶片93的 > 連接端面〃,該薄平行面板架構的四 φ 側面是由一側晶片安裝面、一側底面與L形多角形的兩側 面所界定。同時,厚平行面板架構的垂直端面,亦即矩形 面,充當作平行連接端面而相對的 '相對端面〃,而厚平 行面板架構的四側面則由另一側插座接觸面與另一側底面 與L形多角形的·另兩側面所界定。 、 圖4詳細說明圖3所示的電性端63與中間互連73。 如圖4所示,在根據第一實施例所設計的頭基部33中, 複數個圓筒形固持套會穿透用來連接光學半導體晶片93 • 的連接端面與相對端面之間的間隔,以便分別機械性地固 持光學傳輸線(光纖)l〇a、l〇b、10c…。而旦,複數個 中間互連73a、?3b、73c、73d…彼此平行地形成,其係從 圓筒形固持套開口附近延伸到晶片安裝面之面.。中間互連 73a、73b、73c、73d…係爲類似互連,或者由接地配線 73a、73c、73e、73g··· 所形成的單端配線(雙軸互連) ,以及與接地配線7 3 a、7 3 c、7 3 e、7 3 g…交替排列的信號 配線73b、73 d、73f…。當使用每一線寬50// m而以75, // m的空間寬度來排列的中間互連73 a、73b、73 c、73d… -17- 1286387 # (15) 時,中間寬度互連73a、73b、73c、73d…的排列情形可對 準以25 0 // m間距來排列的光纖捆10a、10b、10c···。 同時,建立差動數位互連的電性端63a、63b、63c、 . 63d…,沿著經由層差距面(邊牆面),從晶片安裝面至 插座接觸面的路徑延伸。圖5顯示電性端63a、63b、63c 、63d…的排列詳細情形。 如圖5所示,建立差動數位互連的電性端63 a、63 b、 # 63 c、63d…架構包含接地配線(GND ) 63a、63d,傳播信 號S的信號配線63c,以及傳播反向信號S條的反向信號 配線63b。反向信號S條的相位對著信號S而言是相反的 。反向信號配線63b與信號配線63c被接地配線(GND) 63a、63d所夾擠。差動數位互連進:一步包含傳播信f號J的 信號配線63 e,以及傳播反向信號S條的反向信號配線 63f。信號配線63e與反向信號配線63f夾擠於接地配線 63d與連接反向信號配線63f的另一接地配線之間。當差 # 動數位互連的架構由線寬度各爲40 // m的電性.端點63a、 63b、63c、63d…所實施時,差動數位互連的架構可對準 以間距250 // m來排列的光纖10a、10b、10c…排列情形 ,以致於反向信號配線63b與信號配線63c之間的空間寬 是50 a m,接地配線63a與反向信號配線63b之間的空間 寬是40 // m,而且接地配線63d與信號配線63c之間的空 間寬是4 0 // m。當電性端6 3 a、6 3 b、6 3 c、6 3 d…不是差動 數位互連時,但兩極互連卻具有接地配線與信號配線交替 放置的排列情形,藉由使用每一線寬50 // m而以空間寬度 -18- (16) 1286387 7 0 // m排列的電性端點63a、63b、63c、63d…,電性端點 63a、63b、63c、63cl···的架構可對準具有25 0以m排列間 距的光纖l〇a、10b、10c…排列情形。 在圖5中,第一實施例頭基部33的形成使電性端點 6 3 a、6 3 b、6 3 c、6 3 d…之每一端點的線寬度能夠變寬爲6 0 // m。電性端點63a、63b、63c、63d…的末端係配置在電 性端點63a、63b、63c、63cl····與插座之間的接觸位置。相 φ 反地,反向信號配線端63b與信號配線端63c之間的空間 寬會變窄爲30 // m,接地配線端63a與反向信號配線端 63b之間的線寬會變窄爲20 // m,而且接地配線端63d與 信號配線端63c之間的線寬會變窄爲20 // m,以有助於與 插座23的電;性連接。、當使用雨極沍連取代差欺趣位互連 時,在插座接觸面23上電性端點63a、63b、63 c >. 63d… 之每一末端的線寬度加寬到1 00 // m,且電性端點6,3 a、 63b、63c、63d···之末端之間的空間寬變窄到25 // m的架 • 構有助於與插座23的電性連接。 如圖2所示,在根據第一實施例所設計的頭基部33 上,光學半導體晶片93與介面1C晶片83以使用凸點等 等的覆晶接合來安裝。圖3與4所示之架構的形成,使得 光纖10a、10b、10c…能夠被插入到圓筒固持套內,以致 於光纖l〇a、l〇b、10c…能夠足夠地緊密接觸光學.半導體 晶片93。或者,光纖l〇a、1 Ob、1 0c…可接觸光學半導體 晶片93的頂表面。在一連串的組裝製程中,當將光纖1 〇a 、1 Ob、1 0c…插入到圓筒固持套內,以便由頭基部33所 -19- (17) !2δ6387 固持時,因爲光學半導體晶片93被光纖l〇a、10b、10c、 …太過推擠,所以光學半導體晶片93有時會自電極配線 26a、26b、26c、26d…脫離(見圖6)。爲了避免光學半 導體晶片93的脫落,在將光學半導體晶片93固定到頭基 部3 3以前,光學半導體晶片93可由附著到光學半導體晶 片93背面的加固板與光纖10a、10b、10c…所夾擠。 不過,因爲光學半導體晶片93普遍脆弱,所以經由 監測相反壓力增加,光纖l〇a、10b、10c…必須被推入直 到加固板抗光纖l〇a、10b、10c…之力所施加的相反壓力 開始些微增加爲止的一位置。關於光纖1 〇 a、1 Ob、1 0 c… 之每一纖芯末端面的表面型態,具有比較性高精確度的光 學平端面可藉由劈開得慰,以便以:光.切:割器來姻彌;一般 的光纖,而因爲光纖l〇a、10b、10c…的每一光纖既不藉 由破裂方法,也不藉由機械切割方法來切,但卻藉由劈開 方法來切,以致於光纖1 、1 Ob、,10c…的每一光纖側表 面能輕微地被鑽石工具的刀刃凹進,而且在該輕微凹進部 分,光纖l〇a、10b、10c···的每一光纖能被橫向加壓。因 此,根據本發明頭基部33,譬如硏磨與拋光的高成本製程 可藉由使用維持原狀之光纖l〇a、10b、l〇c…之纖芯的劈 開端面來排除。 就頭基部3 3的材料而言,譬如合成樹脂的種種有機 材料與譬如陶瓷、玻璃等等的無機材料可令人接受。有機 基樹脂包括環氧樹脂、聚苯硫醚、聚對苯二甲酸丁二醇酯 、酚樹脂、聚酯樹脂、聚亞醯胺樹脂、氟碳聚合物等等。 -20- (18) 1286387 玻璃與石英可當透明基板爲頭基部33所必需時被使用。 氧化鋁、多鋁紅柱石、氧化鉻、氧化鈹、氮化銘、碳化矽 等等可被使用當作頭基部33的陶瓷基板。尤其.是,因爲 頭基部33可藉由金屬模、使用樹脂模而簡單且高度精確 地形成,所以使用混以大約8 0% 3 0 // m的玻璃塡充劑以建 立頭基部3 3的環氧樹脂是合適的。 圓筒固持套分別平行延伸到L形多角形之晶片安裝面 、底面與兩側面的平面,並垂直用來連接光學半導體晶片 93的連接端面與相對端面。因爲,一般而言,光纖包層的 外徑是125/zm,固持套的內徑可被設定約1 25.5 — 1 28 #m ,而且光纖包層的外徑125 // m。鑑於覆蓋光纖10a、10b 、1 〇 c ···之塗層(見圖ι的厚度,斷持:套.列、情形f的節距ν ί 可被選擇爲包層的兩倍外徑。 圖6顯示解釋光學半導體晶片93之輪廓的槪要鳥瞰 圖,根據第一實施例,該晶片安裝在頭基部3 3上。圖7 係爲光學半導體晶片93安裝在頭基部33上的槪要上面個: ’其係已經於圖3至4解釋。如圖6所示,在光學半·導體 晶片93的頂表面上,複數個主動區域25a、25b、25c、 2 5 d、…被整合。進一步地,用來傳播信號的複數條電極 配線 26a、26b、26c、26d、…與接地配線 27a、27b、27c 、27d、…係被描繪於光學半導體晶片93的頂表面上。 當光學半導體晶片93合倂光檢測元件陣列以便對準 十二芯光纖帶,十二個光檢測元件係被整合在光學半導體 晶片9 3的元件形成面上。例如,在由譬如砷化鎵(G a A s -21 - (19) 1286387 .)之化合物半導體形成的主動區域25 a、25 b、25c、2 5d、 …中,十二個以砷化鎵爲基礎的針腳光電二極體可分別被 建立。複數個大量摻雜約lx 1 018cnT3 — 1.x 1021cm·3受子 .或施子的區域係形成在主動區域25a、25b、25c、25d、… 的最上層。大量摻雜的區域充當做針腳二極體的陽極或陰 極區域。然後,在主動區域25a、25b、25c、25d、…之大 量摻雜區域的頂表面上,有助於與主動區域25a、25b、 φ 25c、25d、…歐姆接觸的複數個金屬電極會被相連,以便 實施複數個電性互連2 6a、2 6b、26c、2 6d、…圍繞著光檢 測元件的入射窗,該入射窗的直徑大於具有圓形.框架構之 光纖纖芯的外徑。一般而言,多模態光纖10a,10b、10c 、:l 〇d···之纖芯的外徑是 50 ,單模態光纖 l〇a、: 10七乂 1 0 c、1 0 d…之纖芯的外徑是 9 // m。主動區域 2 5.a、2 5 b、 25c、25d、…的外徑較佳被設成大於上述纖芯的外徑,以 致於從獲得。高效率的觀點看,主動區域25a、25b、25c、 Φ 25d、…可接收從光纖纖芯發射的所有光束,。有鑑於光信 號的操作頻率,可能會有由於起因於CR時間常數元件的 延遲,主動區域之每一區域受到限制的情形。因爲,例如 爲了接收1 OGbps的光信號,大約6〇 # m的直.徑變成以砷 化鎵爲基礎之光檢測元件幾何結構的上限,所以光檢測元 件有必要由於光束發散而非常靠近光纖端面地放置。譬如 摻錫氧化銦薄膜(IΤ Ο )、摻銦氧化鋅薄膜(IΖ Ο )、摻鎵 氧化鋅薄膜(GZO )、氧化錫的透明電極可被使用,以替 代金屬電極。然後,由譬如鋁(A1 )或鋁合金(An -22- 1286387 , (20) ^ LSI,A1-Cu-Si )之金屬製成的電性互連 26a、26b、26c、 2 6d、…可連接到透明電極,以便建立與透明電極的歐姆 接觸。 -當光學半導體晶片93合倂譬如垂直共振腔面射型雷 .射(VCSEL )之發光元件陣列時,主動區域25a、25b、 2 5c、2 5d、…貝lj對應以250 // m間距排列的VCSEL發光面 。形成在化合物半導體基板等等上之以GaAlAs/GaAs爲基 # 礎的雷射可接受用於VCSEL,每一雷射發射出大約850nm 波長的光。當使用十二芯光纖帶纜線時,十二個 VC S EL 應該被整合在光學半導體晶片93的元件形成上。定義 VCSEL·的胃^個發光面,以g方令每一 # 3¾ ®會巨多句/J、方令光® 纖芯的外徑。在主動區域25a、25b、25c、23d、:'…沖,有 助於描繪與電極區域進行歐姆接觸的複數個金屬電極,該 些電極區域則充當做發光元件的陽極區域或陰極區域。在 圓形框架構中,、金屬電.極繞著小於光纖纖芯的每一發光面 • 。而且,每一金屬電極將充分地合倂如圖6所示之電性互 連2 6a、2 6b、2 6c、2 6d、…的相應任一互連,以便實施單 一片金屬圖案。因爲在例如發出大約85 Oum波長光、以 lOGbps操作之以砷化鎵爲基礎的發光元件中,發光面的 直徑可被制定爲大約1 0 // m,以得到高應用效率的光束, 故VCSEL發光面的直徑可有效地小於多模態光纖(MMF )纖芯的直徑。在單模態光纖(SMF )的情形中,假如發 光面直徑小於單模態光纖直徑的話,無法由於操作基板溫 度增加而得到高速操作的此一問題可能會發生。然後,雖 -23- (21) 1286387 然就單模態光纖而言,光束應用效率的減少必須被考慮, 但是因爲無法總是使發光面小於單模態光纖纖芯的直徑, 故無論如何,主動區域25a、25b、25c、25d、…的直徑皆. 可選爲數十// m 〇 在圖6所示第一實施例的頭基部3 3中,顯示了電性 互連26a、26b、2 6c、26d、…的拓樸,每一電性互連皆具 有一錐形部分與一固定寬度的條帶部分,以致於經由該錐 馨 形部分,電性互連26a、26b、26c、26d、···之每一電性互 連的寬度能夠自主動區域25a、25b、25c、25d、…的外徑 逐漸變寬,以便主動區域2 5 a、2 5 b、2 5 c、2 5 d.、…的每一 區域能連接到相應的條帶部分,而電性互連26a、26b、 26c、26d、…·的幾何結搆與拓樸則不限於圖6所.示的幾何; 結構與拓樸。 此外,在電性互連26a、26b、26c、26d、…上,譬如 氧化砂薄膜(S i 〇2 )、磷矽玻璃(p S G )薄膜、硼磷砂玻 ® 璃(BPSG )薄膜、氮化矽薄膜、或聚亞醯胺薄膜的鈍態 薄膜可沈積,以致於電性互連2 6 a、2 6 b、2 6 c、2 6 d、···的 每一部分能夠經由形成在鈍態薄膜中的窗口而露出。 雖然電性互連26a、26b、26c、26d、…可由譬如多晶 矽薄膜的導電薄膜或者譬如鎢、鈦或鉬薄膜的耐火金屬薄 膜形成,但是自連接可靠度的觀點來看,電性互連:26a、 26b、26c、26d、…較佳地由疊層在導電薄膜之頂表面上 的鋁薄膜所覆蓋。 與電性互連26a、26b、26c、26d、…隔離的第二主電 -24- 1286387 ^ (22) 極係分別連接到接地配線27a、27b、27c、27d、27e,、… 。 ''第二主電極〃是發光元件之陽極與陰極電極的另一電 極。例如,假如第一主電極是陽極電極的話,那第二:主電 . 極則是發光元件的陰極電極。 藉由濺射譬如銅(Cu )與鋁(A1 )等等的金屬薄膜, 接地配線27a、27b、27c、27d、27e、…與電性互連26a 、2 6b、26c、26d、…可使用一金屬遮罩而被同時描繪。 • 圖7顯示一種架構,在此光學半導體晶片93藉由面 朝下(覆晶)架構而面朝頂表面地安裝在頭基部33之連 接端面的頂表面上,其中主動區域25a、25b、25c、25d、 …則倂到頭基部33的連接端面。藉由採用面朝下(覆晶 )架構,光學半導體晶片"93 '上之電性互連26a ^ 2朴、… 的每一互連會藉由電性接點(導電點)28 b: 2 8d…而分別 電性連接到頭基部33上的中間互連73b、73d···。而且同 樣地,光學半導體晶片93上之接地配線27a、,27b、27c.·. 善 的每一互連會藉由電性接點(導電點)28a、2 8d、2 8g,·· 而電性連接到頭基部33上的中間互連73 a、73c、7.3 e···。 就電性接點(導電點)28a、28b、28c、2 8d ···的材料而言 ,銲球、金(Au )塊、銀(Ag )塊、銅(Cu )塊、鎳金 合金塊或者鎳金銦合金塊等皆可被接受。直徑1 0 // m至 2 5 /i m、高度5 // m至2 0 # m之具有譬如錫(S η ) ··鈴( Pb )= 6:4合成物比例的共熔銲錫可被使用於銲球。或者 ,具有錫(Sn ) ••鉛(Pb ) = 5:95 且錫(Sn ) ••金(An )=2 : 8之此合成物比例的共熔銲錫可被使用於辉球。藉 -25- (23) 1286387 瓤 _ 由此結構,安裝在連接端面上之光學半導體晶片93的輸 入/輸出電信號,其係可藉由延伸到晶片安裝面的中間互 連73b、73d…而被吸引到晶片安裝面外面。 * 在圖7中,電性接點(導電塊)可藉由塡底膠樹脂29 所封膠,其係藉由自連接端面注射透明樹脂(液體)以來 磨 安裝光學半導體晶片93所產生。透明塡底膠樹脂29可自 光纖10a、10b、l〇c…之圓筒固持套的背面注入。就塡底 • 膠樹脂29的材料而言,可用譬如丙烯酸、矽樹脂與環氧 樹脂的透明樹脂,而且更有效地是使用此塡底膠樹脂,其 係由熱處理或者由紫外光所固化。 圖8顯示第一實施例之頭基部33的截面圖,其係藉 由以沿著圖3與4所示之光纖1 0a、1 Ob、10c…中心軸的: 平面來切割而形成。如圖8的截面圖所示,中間互連7 3 b 從連接端面延伸到頭基部3 3的晶片安裝面,而且電性端 63b沿著從晶片安裝面經由層差距(邊牆面)到插座接觸 _ 面的路徑延伸。同時,因爲中間互連73a、73b、73c、73d …從連接端面形成到晶片安裝面,所以在晶片安裝面上, 光纖10a、10b、l〇c…的軸方向可被維持平行中間互連73 、73b、73c、73d…的延伸方向。該架構使光纖1 〇a、1 〇b 、l〇c…的軸方向垂直安裝面方向,其係有助於頭基部33 的整體變薄。 電性端 63a、63b、63c、63d···與中間互連 73a、73b 、73c、73d…係被描繪成複數條譬如鋁與銅等等之金屬薄 膜的條帶圖案,其係並且以金屬遮罩藉由金屬化製程來輕 -26- 1286387 • (24) , 易描繪,經由此,金屬薄膜係由濺射或電鍍技術形成。電 性端 63a、63b、63c、6 3d …與中間互連 73a、73b、73c、 73d…亦可由其它金屬薄膜製成,包括譬如銅-鐵,銅-鉻, • 銅-鎳·矽,銅-錫等等的銅合金,譬如鎳·鐵,鐵-鎳-鈷等等的 .鐵鎳合金,以及銅的合成材料與不鏽鋼等等。此外,這些 電性互連可由這些金屬材料上的鎳電鍍與/或金電鑛等等 所提供。鈦與鉑亦可利用當作一底部鋪設金屬。 • 複數個信號輸入/輸出端(接合墊)被排列在當作介 面1C之介面1C晶片83的頂表面上,然而其說明被省略 。而且,介面1C晶片83之頂表面上的每一接合墊係分別 經由導電塊3 5 a與3 6 b而彼此且電連接到中間互連7 3 b與 電性端63b。同樣地,經由其它導電塊(未顯示),其它 電性端63a、63c、63d…與其它中間互連73a、73c、73d …亦同樣地彼此且電連接到介面IC晶片8 3之頂表面上的 接合墊。 ® 雖然如圖8所示,電性接點(導電塊)可由塡底膠樹 脂37所封膠,其係藉由自介面1C晶片83之晶片安裝面 的橫側注入樹脂(液體)所產生,但不一定要使用透明樹 脂用作塡底膠樹脂3 7。塡底膠樹脂3 7可由各向異性導電 材料製成,其中金、銀、鎳或譬如鈦-鎳合金(Ti-Ni )等 等的金屬粉末係以譬如氨基鉀酸酯樹脂與環氧樹脂等等的 絕緣樹脂來散佈。 圖9與10顯示一槪要截面圖,其係顯示適於接受第 —實施例頭基部3 3所實施之傳輸線頭的插座23結構。從 -27- 1286387 . (25) . 圖1槪要鳥瞰圖可理解到,圖9與1 〇所示的插座23 (其 截面是L形)會與互連體基板1形成盒型結構。在盒型結 構中’該盒子的其中一面是開啓的,而頭基部3 3所實施 • 的傳輸線頭則經由該面被插入。 • 如圖9所示,插座2 3包含一導線端(信號端)〗1 a, 其係架構以將介面IC晶片8 3電性連接到L SI晶片5。圖 9係爲第一實施例的插座2 3與傳輸線頭2 3截面圖,其係 Φ 沿著導線端(信號端)1 1 a的延伸方向而切開。導線端 1 1 a係隱藏在插座23的屋頂與後牆內,其係實施如圖9所 示的L形截面圖。再者,導線端(信號端)丨〗&的一端延 伸到互連體基板1的中間層厚度,完全穿透插座23的後 牆。導線端(信號端)1 1 a的另一端則自插座23 ,屋頂伸出 ’在截面圖中,該屋頂實施部份的L形插座2 3。導線端 1 1 a的伸出部份建立一 V鉤型,其係具有彈性。 如圖9所示,插座23進一步包含一熱連接器(放熱 • 導線)12b,其係架構以傳送來自介面1C晶片83的熱能 。在圖9中,V鉤型熱連接器12b的頂端係從插座23天 花板向下伸出,其係放置在該截面圖的背側。雖然圖9的 說明被省略,但是另一發熱端12a則放置在靠近紙張的那 側。 圖1 〇係爲熱連接器(放熱導線)1 2b的截面圖,其係 沿著置於圖9插座23之導線端1 1背側之放熱端1 2b的延 伸方向而切開。放熱端1 2b的主要部份隱藏在一凸面部份 ,其係置於形成L形截面之插座23屋頂的頂表面上。在 -28- (26) 1286387 麯 插座2 3屋頂的中間部份,凸面部份在垂直紙張的方向中 延伸。放熱端1 2 b的V鉤型頂端係自插座2 3的天花板向 下伸出。在圖1 〇中,在該截面圖的背側,V鉤型導線端 ^ 1 lb的頂端自插座23天花板向下伸出。再者,放熱端12c 係隱藏在紙張背側地放置。換句話說,導線端1 1 a、1 1 b… 與熱連接器(12a )、12b、( 12c )…係規則且交替地安 排在圖9與1 0中紙張的垂直方向上。導線端1 1 a、1 1 b… φ 之間距的定義使得導線端1 1 a、1 1 b…的排列情形能夠對應 電性端63 b、63 c ; 63 e、63 f···的排列情形。沿著在圖9與 10中紙張垂直方向的熱連接器(!2a) 、12b、 (12c)… 排列情形對應著電性端63a、63d、63g的排列情形。 將圖9與10所示之第一實施例插座23之導線端1 la 、1 lb…與熱連接器(12a )、12b、( 12c )…的高度(水 平層)調整,以致於導線端1 1 a、1 1 b…能夠接觸圖2之頭 基部33的電性端63b、63c ; 63e、63f…,且熱連接器( # 12a )、12b、( 12c )…能夠接觸安裝在頭基部33上之介 面1C晶片83的底面。在頭基部33所實施的傳輸線頭被 插入到插座2 3內的組裝情況中’導線端1 1 a、1 1 b…的每 一導線端會被獨立地壓擠,以接觸頭基部3 3的相應電性 端6313、63〇;636、03卜-,且熱連接器(123)、1213、( 12c)…的每一熱連接器會被獨立地壓擠,以接觸介面1C 晶片83的底面。 尤其是,當使用圖2架構時,導線端1 1 a、1 1 b…的接 觸高度(接觸層)較佳地設定高於熱連接器(12a) 、12b •29- (27) 1286387 、(12c)…的接觸高度(接觸層),以便使介面1C晶片 8 3能夠免於當將頭基部3 3所實施的傳輸線頭插入到插座 23內時由於接觸與摩擦導線端Ha、lib…所引起的毀壞 〇 再者,在第一實施例頭基部33所實施的插座23與傳 輸線頭中,如圖9至10所示,在紙張的垂直方向中,導 線端11a、lib…會與熱連接器(12a) 、12b、( 12c)… # 規則且交替地排列,而熱連接器(12a ) 、12b、( 12c ) …則分別電性連接到接地電位的電性端6 3 a、6 3 d、6 3 g… 。熱連接器(12a ) 、12b、( 12c )…電性連接到接地電 位之電性端63a、63d、63g…的架構可降低雜訊,譬如電 性端63b、63c ; 63e、63f…之間的串音。 第一實施例插座23之導線端11a、lib…與熱連接器 (12a )、12b、( 12c )…的各V鉤型頂端賨施面板彈簧 ,每一面板彈簧具有30 μ至50 a m的面板寬度。就插座 ® 23的材料而言,例如其中混以玻璃塡充劑的聚苯硫醚( PPS )樹脂、液晶聚合物(LCP )與聚亞醯胺樹脂可被接 受。導線端Ua、1 lb…較佳由具彈性的導電材料所形成, 且熱連接器(1 2a )、1 2b、( 1 2c )…較佳由具彈性的導 熱材料形成。爲了建立插座23的導線端丨la、ub…與熱 連接器(12a ) 、12b、( 12c )…,例如複數個具有彈性 的傳導帶’譬如磷青銅帶,係被插入成型在插座23中, 而且導線端1 la、1 lb…與熱連接器(12a )、12b、( 12c )···之V鉤型頂端的每一伸出部份會被塗以電鍍、鎳 -30- 1286387 ^ (28) . (Ni )電鍍與/或金電鍍等等。 接著解釋根據第一實施例所設計的一種LSI封裝電路 架構的實例。雖然該解釋將參考光學輸出介面,但是同軸
,傳輸線的光學輸入介面與輸入/輸出介面亦可適用於LSI ^ 封裝。圖1 2係爲顯示電路架構的功能性方塊圖,其係包 括信號處理LSI晶片5的輸出緩衝器電路501與當作介面 1C晶片83大多被簡化實例的緩衝放大器201,以及面射 # 型雷射25a、供電端Vcc。而且圖12的虛線顯示電路元件 的方塊邊界。 首先,輸出緩衝器電路501是LSI晶片5的內部電路 與週邊互連之間的緩衝器電路,其係架構以傳送作爲輸出 信號的數位信號。至於供應數位信號的邏輯電路架構,有 助於高速信號互連的種種邏輯電路,譬如射極耦合邏輯( ECL)、電流模式邏輯(CML)、低電壓差動信號(LVDS )是可使用的。三極互連(正、負、GND )應該藉由使用 # 儘可能長的差動數位互連而被應用於數位信號,其係考慮 因爲複數個電性接觸與不同種類的互連在輸出緩衝電路 501的互連路徑中互相混合,故難以完成完全的阻抗匹配 ,而且無法與接地面(供電面、GND面)維持固定關係的 部份可輕易地產生。因此,藉由採用差動數位互連,藉由 差動操作來擴展操作極限,並藉由確保差動數位互連之間 的AC迴路,可增加互連架構中的彈性。而且,就在互連 體基板1中二至三公分的一般互連長度而言,大約 20Gbps的信號互連,其係可藉由數位信號自此傳送之三 -31 - 1286387 β (29) _ 極互連(信號配線、反向信號配線與接地配線)的差動數 位互連而比較輕易地建立。 自輸出緩衝電路501傳送的差動數位信號是從電極墊 * (未顯示),經由塊電極(未顯示)或接合配線(未顯示 _ )而電性連接到互連體基板1。而且進一步,差動數位信 號藉由差動數位互連而連接到介面1C晶片83的緩衝放大 器201,其係通過連接到插座23之導線端11a、lib…與 # 頭基部33之電性端63a、63b、63c ; 63d ;…之互連體基 板1內部的隱藏互連,或者互連體基板1頂表面上的表面 互連(第一表面互連)。緩衝放大器20 1數位式地驅動 VCSEL25a,以產生光學數位信號,其係對應緩衝放大器 20 1所收到的差動數位‘信號。所產生的光學數位信號會被 發送到光纖l〇a、10b、10c···。當 VCSEL25a產生對應輸 入電流的光信號時,假如在緩衝放大器201與VCSEL25 之間的互連中有寄生電容或寄生電感的話,那麼不論緩衝 • 放大器201的輸出是在低阻抗被電壓驅動或者在高阻抗被 電流驅動,實際被施加到 VCSEL25的電流波形都會變得 單調。換句話說,雖然緩衝放大器201的輸出被數位驅動 ,但是該些輸出卻實質被數位互連驅動。因此,互連越短 ,就可得到更佳的反應特徵。反之,因爲該互連易受外部 雜訊與串音影響,所以採用緩衝放大器201輸出與 VCSEL25a之間的電性互連並非較佳。作爲光學輸入介面 之針腳光電二極體與緩衝放大器之間的反應特徵必須被類 似地考慮,故介面1C晶片83與光學半導體晶片93之間 -32- (30) 1286387 的互連距離應盡可能較佳地設定成很短。在第一實施例的 LSI封裝中,LSI晶片5與當作介面1C之介面1C晶片83 之間的互連是由三極差動數位互連實施,且介面1C晶片 , 83與光學半導體晶片93之間的互連是由長度最短的類似 電性配線所實施。 屬 當圖5所示之第一實施例頭基部33之電性端63a、 63b、63c、63d…的排列間距很窄的時候,因爲導線端Ua φ 、1 1 b…被彼此非常靠近地排列’故難以在導線端1 1 a、 1 1 b…之間的間隔中建立指間相叉之熱連接器(1 2 a ) ' 12b、( 12c )…。在該情形中,如圖13所示,當作面板 彈簧之各具有250#m至800//m面板寬度的一對熱連接 器121與122可被使用來包夾導線端1 la、1 lb···的兩宋端 ,以致於該對熱連接器1 2 1與1 22能夠在導線端1 1 a、1 1 b …排列外接觸介面IC晶片8 3底表面的兩末端。 圖1 3係爲由第一實施例頭基部3 3所實施之傳輸線頭 # 的鳥瞰圖,其中在由頭基部3 3所實施的傳輸線頭被插入 到插座2 3頂蓋下的組裝情況中,導線端1 1 a、1 1 b、1 1 c… 可藉由切開盒型插座23頂蓋的左末端部分來看見。該對 熱連接器121與122藉由面板彈簧實施而配置在介面1C 晶片8 3底表面的兩末端,以便接觸在導線端1 1 a、1 1 b〜 排列情形外面的介面1C晶片83。 同樣地,圖1的其他插座21、22與24具有與圖13 之插座2 3相同的結構,而且由圖1頭基部3 1、3 2與3 4 所實施的其他傳輸線頭具有與圖1 3所示頭基部3 3所實施 -33- (31) 1286387 _ 之傳輸線頭相同的結構,以致於能夠形成圖1所示的架構 ,其中由頭體部31、32、33與34實施的傳輸線頭會被分 別插入到在四方向中延伸的相應四插座21、22、23與24 〇 I 接著,圖14顯示一組裝情況,其中根據第一實施例 ,散熱器3被固定到設有Ι/F模組的LSI封裝架構。散熱 器3由作爲主材料的鋁(A1 )與銅(Cu )製成,其係藉由 # 推進成型、塡隙方法與熔接製程等等而設有一散熱片。如 圖14所示,當在中間部分的散熱器3底表面接觸LSI晶 片5,而LSI晶片5底表面的高度與放置在LSI晶片5周 圍部分之Ι/F模組或插座21與23的水平層不同時,可能 可建立散熱器3之底表面的中間部分與周圍部分之間,的層 差距。雖然垂直紙張的說明被省略,但是相似的層差距會 被建立在散熱器3底表面上的中間部分與周圍部分之間, 以便就圖1所示的對稱結構調整在中間部分LSI晶片5底 ® 表面的高度與在周圍部分之插座22與24高度之間的差距 ,其中四插座21、22、23與24則在四個垂直方向中延伸 〇 以此方式,根據第一實施例,LSI封裝設有/模組,層 差距則建立在散熱器的底表面上,以致於散熱器3的整個 底表面能夠均勻接觸LSI晶片5的底表面,以及插座21、 22、23與24的頂表面,以便藉由使用螺絲與定位器等等 來固定散熱器。導熱層可被夾擠於LSI晶片5的發射表面 或者插座21、22、23與24的發射表面之間,以便藉由導 -34- (32) 1286387 熱層厚度來吸收散熱器3底表面與插座21、22、23與24 放射表面之間的層差距。由於該架構,縱使頭體部3 1、3 2 、33與34上介面1C晶片81、82、83與84的厚度,亦即 . 頭體部3 1、3 2、3 3與3 4上放射面的高度會改變,但到散 熱器3的熱流可藉由熱連接器(面板彈簧)〗2來吸收每一 機械誤差。 圖1 5係爲一截面圖,其係顯示根據第一實施例所設 φ 計,從LSI封裝的LSI晶片5至插座23之數位互連的架 構。在LSI晶片5頂表面上,建立有複數個信號輸入·輸 出端(接合墊),雖然其說明被省略。而且在圖15中, 互連體基板1形成一多層結構,其中嵌入有交流電接地面 ,譬如GND電位分佈面與供電分佈面,雖然其說明被省 略。 在嵌入交流電接地面的互連體基板1中,譬如條帶線 與微條電線的高頻傳輸線可被形成,以便建立阻抗匹配互 # 連。不過,如圖15所示,當插入基板型的導線端11a被 連接到互連體基板1時,有必要不管一般架構以插入到第 一穿孔電極316a或第二穿孔電極314a之導線端1 la的條 帶長度,而形成穿透互連體基板1到互連體基板1底表面 (第二主表面)的第一穿孔電極316a與第二穿孔電極 3 1 4a。此乃因爲難以在互連體基板1中穩定地形成任意位 置、任意深度的插入孔,雖然如圖1 4所示,不可能形成 封閉端置於互連體基板中間層的一看不見插入孔。而且, 譬如以電鍍與銲霄充塡來形成一電極於插入孔裡面亦非常 •35- 1286387 ^ (33) _ 地困難。再者,例如,雖然可能可形成有助於連接到互連 體基板1中間厚度的通過電極,但在堆疊圖案絕緣層與圖 案互連層的組合基板中形成貫穿電極是困難的。 .因此在圖15所示之第一實施例的LSI封裝中,形成 第一穿孔電極316a與第二穿孔電極314a,以實施高速信 號互連。不過,假如穿孔電極僅僅使用於導線端1 1 a之插 入孔的話,換句話說,假如圍在周圍的互連被形成在第二 • 穿孔電極314a之入口側表面上的話,多餘的電容則產生 在第二穿孔電極314a的較低部份,而且非常大的信號反 射與信號降級則產生在第二穿孔電極3 1 4a。爲了避免信號 反射與信號降級,在圖15所示之第一實施例的LSI封裝 中,當導線端1 la被插入第二穿孔電極314a時,來咱導 線端11a的信號會進入第二穿孔電極314a的較低部份, 並穿過置於互連體基板1底表面上的表面互連(第二表面 互連)315a,第二表面互連315a則從第二穿孔電極314a • 延伸到第一穿孔電極316a,並且藉由第一穿孔電極316a 回到互連體基板1的頂表面。 如圖15所示,比起僅將凸塊3 26a直接形成在第一穿 孔電極316a,將銲球等等所實施的凸塊326a配置在LSI 晶片5與地面互連3 1 8a之間則較佳,其係在互連體基板1 頂表面上,從第一穿孔電極316a延伸到凸塊326a所安裝 的位置。藉由圖15所示之第一實施例的LSI封裝架構, 不會發生與電性互連有關的寄生超載阻抗,並可得到良好 的互連特徵。凸塊326a周圍的接點部份可由塡底膠樹脂 -36- (34) 1286387 » ^ 封膠。塡底膠樹脂可由各向異性導電材料製成,其中金、 銀、鎳或譬如鈦-鎳合金(Ti-Ni )等等的金屬粉末係以譬 如氨基鉀酸酯樹脂與環氧樹脂等等的絕緣樹脂來散佈。第 .一穿孔電極316a與第二穿孔電極3i4a可由金屬面板製成 ,包括譬如銅-鐵,銅-鉻,銅-鎳-矽,銅-錫等等的鋁(A1 )、 銅(Cu)、黃銅(Cu-Zn)合金,譬如鎳-鐵,鐵-鎳-鈷的鐵 鎳合金,以及銅的合成材料與不鏽鋼等等。此外,這些穿 # 孔電極可在這些金屬材料上設有鎳電鍍與/或金電鑛等等 〇 由於根據第一實施例所設計的LSI封裝,互連體基板 1與介面1C晶片(介面1C) 83之間的間隔藉由使用三極 互連(信號配線、反向信號配線與接地配線)的差動數位 互連而以短距離連接,該差動數位互連具有比較高之抗阻 抗不匹配的免疫,以便確保阻抗保證並避免在該間隔中輕 易產生的阻抗不連續性。而且在該間隔中,建立了電性端 馨 點63a、63b、63c、63d···,每一電性端點可連接到相應的 導線端1 1、1 1 b…以及與其分開。而且在確保阻抗保證的 傳輸線中,長距離的高速互連會藉由經過介面1C晶片( 介面1C ) 83的波形而變得可能。或者不然的話,藉由將 介面1C晶片(介面1C) 83靠近光學半導體晶片93地配 置,可得到介面1C晶片(介面1C) 83與光學半導體晶片 93之間的短距離類似互連,其係被採用作爲光學互連。因 此,由於根據第一實施例所設計的LSI封裝,在可分開的 連接系統中會得到高品質的長距離互連,其係包括藉由電 -37- 1286387 . (35) 性端 63及'631)、63(:、63(1-"來互連。 在根據圖1至1 5所示之本發明第一實施例所設計的 LSI封裝中,互連體基板以那些完全相同於LSI封裝的步 • 驟與情況而組裝在印刷配線板上,其係由現存生產線所製 造之印刷配線板上的現存封裝設備(熔焊爐等等)實施。 會 而且之後,只有藉由將頭體部31至34插入插座21至24 內而來固定頭體部3 1至34所實施之傳輸線頭的製程,變 • 成用來組裝根據第一實施例所設計之LSI封裝的獨特工作 。因爲用來將頭體部3 1至3 4所實施之傳輸線頭固定到插 座2 1至24的製程不需要高度準確的位置控制技術(例如 ,土 1 0 // m )。亦即是,一般電連接器用的此位置控制準 確性足夠用於將頭體部3 1至34所實施之傳輸線頭固定到 插座21至24的製程,而LSI封裝的組裝製程成本並不增 加很多。亦即是,甚至以使用現存低成本印刷配線板(例 如,玻璃環氧樹脂面板等等)的現存封裝方法,處理例如 ® 20Gbps高速互連的高速面板變得可能,其係通常無法以 一般的面板電性互連來實施。根據本實施例的封裝,在一 般生產線中,在自互連體基板1移除傳輸線41、42、43、 44與頭體部31、32、33、34以後實施熔焊製程是有可能 的。此外,藉著經由機械性接觸在互連體基板1與傳輸線 41、42、43、44之間進行電性接觸,而來建立比較簡單固 持機制之具有非常高度準確的位置控制準確性並不需要。 對新產生線的投資會由於該架構而變得多餘,其中特定儀 器被準備來使得熔焊製程僅僅能在特定情況之下有可能。 -38- (36) 1286387 此外,因爲對電性連接器的架構而言,譬如高準確性插入 機制、壓力機制、與固持機制的機械性機制是不需要的, 所以成本可明顯被降低。 .因此,根據第一實施例的LSI封裝,複數個高速LSI 晶片之間的互連可低成本地實施,從而有助於資訊通訊設 備等等的升級。 圖16顯示根據第一實施例變更所設計的LSI封裝架 φ 構,其中,在沒有使用圖15所示之第一穿孔電極31 6a與 第二穿孔電極3 1 4a的情形下,由譬如微條帶線之高頻傳 輸線所實施的表面互連(第一表面互連)3 1 7a係被設置在 互連體基板1的頂表面上,以便得到較佳的互連特徵。在 根據圖16所示之第一實施例變更所設計的LSI封裝中, 架構以將插座23機械性地固持到互連體基板1的插入電 極,其係會與高頻傳輸線結構的第一表面互連3 1 7 a分開 地形成。亦即是,在複數個導線端1 1、1 1 b…之中,用於 # 信號互連的諸導線端會被折疊,以接觸互連體的表面電極 ,且適合插入電極的導線端會被插入到第一穿孔電極316a 與第二穿孔電極3 1 4 a內。插入用的導線端充當作直流端 或低速信號端,譬如供電端、接地端與信號控制端° 在根據圖1 6所示之第一實施例變更所設計的L s 1封 裝中,與信號穿過第一穿孔電極316a與第二穿孔電極 3 14a之圖15架構相較之下,高頻特徵會進一步改善。 (第二實施例) -39· 1286387 , (37)
、 如圖1 7所示,根據本發明第二實施例所設計之LSI 封裝架構設有被簡化的I/F模組,以適合介面1C晶片83 的放熱比較小的情形,亦即所產生的熱非常小,以致於有 a 足夠的熱被傳送到互連體基板1與印刷配線板(未顯示) _ 。如圖1 7所示,就幾何結構而言,根據第二實施例所設 計的頭基部3 3類似根據第一實施例所設計的頭體部31、 32···,其係依據來自矩型平行導管、準備用來安裝介面1C φ 晶片8 3之晶片安裝面的凹形七面體(L形塊)切開部分 。不過,在根據第二實施例所設計的頭基部33中,複數 個熱導孔4 1 7沿著從晶片安裝面到頭基部3 3之平底面的 垂直方向,交替地建立在光纖l〇a、10b、10c…排列情形 的每一間隔。複數個熱導?L 4 1 7形成在頭基部3 3中,.該 頭基部係僅僅自介面1C晶片83的晶片安裝面向下放置。 在極7中,雖然七個熱導孔4 1 7被排列在光纖1 〇a、1 〇b、 10c…的延伸方向中,但是熱導孔417的數目並不限於七 # 個,而且熱導孔417的數目可藉由考慮介面1C晶片83的 尺寸等等來決定。每一熱導孔4 1 7係排列在光纖1 〇a、1 〇b 、1 0 c…之排列情形之每一間隔中的陣列架構,以便藉由 將金屬與導熱膏塡充入穿孔內而來建立導熱通道,該穿孔 延伸到從頭基部3 3之晶片安裝面到平底面的垂直方向。 因此,如圖1 7所示的導熱樹脂3 8會被塡充入介面IC晶 片8 3的晶片與頭基部3 3之晶片安裝面之間的空間內,以 建立熱連接。 雖然圖1 5與1 6中的說明被省略,但是在根據第二實 -40- (38) 1286387 震 I 施例所設計之LSI封裝的互連體基板中,接地面414如圖 1 7所示地被嵌入於互連體基板1的多層結構中。亦即是, 圖17所示之第二實施例LSI封裝的互連體基板1包含第 .一基板1、在第一基板1 a上的接地面4 1 4與在接地面4 1 4 上的第二基板lb。不過,互連體基板1的多層結構並不限 於圖1 7所示的架構。而且在第二實施例頭基部3 3的熱導 孔417下,上互連體位置熱通道411形成在第二基板lb φ 中,或者互連體基板1的上部。上互連體位置熱通道411 連接到接地面4 1 4。接地面4 1 4連接到形成在第一基板1 中的下互連體位置熱通道412,或者互連體基板1的下部 。在該情形中,能更有效地將熱脂塗層在頭基部3 3與互 連體基板1之間。 在圖17中,雖然顯示單一插座23以及由架構以插入 到單一插座23內之頭基部33所實施的單一傳輸線頭,其 係類似圖1的架構,但是根據第二實施例所設計的LSI封 # 裝可能包含四個插座21、22、23、24,以及由架構以插入 到四相應插座21、22、23、24內之頭體部31、32、33、 3 4所實施的四傳輸線頭。亦即是,類似圖1所示的架構, 根據本發明第二實施例所設計的LSI封裝包括一信號處理 LSI ( LSI晶片;未顯示),以及上面安裝LSI晶片、架構 以電性連接到印刷配線板(未顯示)的互連體基板1,以 及安裝在互連體基板1上的複數個插座21、22、23、24。 插座21、22、23、24的每一插座實施來去LSI晶片之信 號與來去外部傳輸線之信號之間的部分介面機制。根據本 -41 - (39) 1286387 _ 發明第二實施例所設計的L SI封裝進一步包括由頭體部31 、3 2、3 3與3 4實施的複數條傳輸線頭,每一頭體部分別 被插入到相應的插座21、22、23與24內。在頭體部η、 , 32···的每一頭體部上安裝有一介面1C晶片83。介面1C晶 ,片83實施部分介面機制。頭體部31、32···的每一頭體部 建立從介面1C晶片83至相應插座21、22、23、24的熱 流。由頭體部3 1、3 2…實施的每一傳輸線頭會被插入到插 φ 座2 1、2 2、2 3、2 4裡面,以致於每一傳輸線頭能夠與插 座21、22、23、24分開。在被插入的架構中,由頭體部 3 1、32…實施的每一傳輸線頭會經由插座2 1、22、23、24 而電性連接到LSI晶片5。實際上與第一實施例LSI封裝 之解釋部分重疊的其他解釋會被省略。 在根據第二實施例所設計之L S I封裝架構中,與第一 實施例LSI封裝架構類似地,從LSI晶片5到充當做介面 1C之介面1C晶片83的互連是由二極差動數位互連所實施 # ,而且從介面1C晶片83到光學半導體晶片93的互連則 是由長度最短的類似電性配線所實施。亦即,由於根據第 二實施例所設計的LSI封裝,互連體基板1與介面1C晶 片(介面1C ) 83之間的間隔藉由使用三極互連(信號配 線、反向信號配線與接地配線)的差動數位互連而呈短距 離連接,該差動數位互連具有比較高之抗阻抗不匹配的免 疫,以便確保阻抗保證並避免在該間隔中輕易產生的阻抗 不連續性。而且在該間隔中,建立了電性端點63a、63b、 63c、63d···,每一電性端點可與相應的導線端11、llb〜 • 42- (40) 1286387 , 分開地連接。而且在確保阻抗保證的傳輸線中,可藉 面IC晶片(介面IC ) 8 3建立經由波型成形的長距離 互連。再者,藉由將介面1C晶片83靠近光學半導體 . 93地配置,短距離類似互連會設置在介面1C晶片( 1C ) 83與光學半導體晶片93之間,其係被採用作爲 互連。因此,高品質的長距離互連會藉由該架構而在 開的連接系統中得到,其係包括以電性端63a、63b # 、63d…的連接方法。 再者,在圖17所示之本發明第二實施例的LSI (設有I/F模組的LSI封裝)中,沿著三或更少方向 三對準傳輸線捆的拓樸亦有可能。而且假如插座2 1、 23、24被排列成能夠在五邊形上形成多角形狀的話, 數條對準傳輸線捆沿超過五方向的複數個方向取出之 亦有可能。 由於圖17的架構,第二實施例的LSI封裝可簡 ® 導線端1 1 a、1 1 b…被單一排列在圖1 7紙張垂直方向 此種架構,插座23的內部則會被簡化。圖1 7係爲藉 放置於光纖10a、10b、10c…之間的中間面來切割所 的截面圖。導線端1 1 b的V鉤形頂端自插座23屋頂 伸出,其係在該截面圖背側。進一步在圖1 7中,導 1 1 b、1 1 c、1 1 d…被規則地排列,其係隱藏在該紙張 。在根據圖17所示第二實施例所設計的LSI封裝中 爲如圖9至11以及圖13至16所示用來與介面1C晶, 機械性接觸的熱連接器(12a、12b、12c、…;12 ; 1 由介 高速 晶片 介面 光學 可分 ' 6 3c 封裝 取出 22、 將複 拓樸 化成 中的 由以 形成 向下 線端 背側 ,因 片83 21、 -43- 1286387 # (41) ^ 1 22 )並非必要,所以譬如介面1C晶片8 3損壞的缺點則 可被解決,以便提高I/F模組的可靠度。 根據第二實施例的封裝,在一般生產線中,在自互連 , 體基板1移除傳輸線41、42、43、44與頭體部31、32、 33、34以後實施熔焊製程是可能的。此外,藉著經由機械 性接觸在互連體基板1與傳輸線41、42、43、44之間進 行電性接觸,建立比較簡單固持機制之具有非常高度準確 • 的位置控制準確性並不需要。對新產生線的投資會由於該 架構而變得多餘,其中包括在特定情形下用於熔焊製程的 特定儀器。此外,因爲對電性連接器的架構而言,譬如高 準確性插入機制、壓力機制、與固持機制的機械性機制並 不需要的,所以成本可明顯被降低。 因此,根據第二實施例的LSI封裝,複數個高速LSI 晶片之間的高速互連可低成本地實施,而且可促進資訊通 訊設備等等的升級。 (第三實施例) 如圖1 8所示’根據本發明第三實施例所設計的LSI 封裝包括一頭基部3 3,其係包含一種將第二實施例頭基部 3 3上側轉向下的拓樸。亦即,如圖1 8所示,根據第三實 施例所設計的頭基部3 3是依據凹面七面體(L型塊)所 設計的絕緣支撐體’該絕緣支撐體係由準備用來安裝介面 1C晶片83之晶片安裝面的切開部分所形成,其係在矩型 平行導管的左下部。由圖1 8所能輕易理解地,晶片安裝 -44- (42) 1286387 « β 面經由垂直延伸到插座接觸面的層差距(邊牆面),連接 到配置在最上層的插座接觸面。電性端4 1 6經由層差距, 從晶片安裝面延伸到插座接觸面。該電性端4 1 6係爲以建 ,立在互連體基板1之頂表面上的封裝互連(未顯示)而電 性連接頭基部3 3用的外部吸引電極,其係當頭基部3 3所 實施之傳輸線頭被插入到插座23內時延伸在插座23內。 再者,類似第一與第二實施例的架構,如圖1 8所示,光 • 學半導體晶片93係安裝在垂直晶片安裝面之平面的連接 端面上。而且,中間互連415配置在用來連接光學半導體 晶片93的連接端面與晶片安裝面之間的間隔中。如圖1 8 所示,插座接觸面與晶片安裝面之間層差距的高度較佳大 於介面1C晶片83的厚度。 雖然說明被省略,但是類似圖2至5所示的互連,中 間互連4 1 5與電性端4 1 6係爲由信號配線、反向信號配線 、接地配線所實施的差動數位互連或者三極互連,其係沿 Φ 著紙張的垂直方向而規則性地排列,具有線寬4 0 - 5 0 // m 以及空間寬50-70 // m。而且在第三實施例的頭基部33中 ,複數個熱導孔417被建立在光纖10a、10b、10c…排列 情形的每一間隔中-一該些光纖由圖18參考數字、43〃所 一起同標記…沿著從晶片安裝面到頭基部33上表面(頂 面)的垂直方向。該熱導孔417係形成在頭基部33的一 部分中,該頭基部置於介面晶片83的晶片安裝面上。
Ob於 7 限 a 不 10並 纖目 光數 在的 列 7 排41 被孔 17導 4熱 孔是 導但 熱, 個中 七向 然方 雖 伸 , 延 中的 8·· 1 . C 圖10 在、 -45- (43) 1286387 七,而且第二實施例的架構與熱導孔4 1 7的數目可在考慮 到介面1C晶片83之尺寸等等的情形下被選出。每一熱導 孔417係交替地排列在光纖l〇a、10b、10c…排列情形的 ,每一間隔中,呈一陣列架構,以便藉由將金屬與導熱膏塡 充入沿著從晶片安裝面到頭基部3 3上表面(頂面)之垂
R 直方向延伸的每一穿孔內來建立導熱通道。 而且,如圖1 8所示,加熱面板4 1 8係配置在頭基部 φ 3 3的大部分頂表面上。加熱面板4 1 8接觸面板寬度很寬的 熱連接器(壓力彈簧)20,熱連接器(壓力彈簧)20則被 建立在插座23中。而且加熱面板418可當作熱導孔417 之熱流分佈的等化器。就加熱面板4 1 8的材料而言,例如 ,可用塗以厚度500 // m鎳電鍍層之厚度5 00 // m的銅面 板,或者不然塗以厚度20// m鎳電鍍層之厚度200 // m的 銅面板薄膜。類似第一實施例的架構,電性端4 1 6與中間 互連415係被描繪成複數條譬如鋁與銅等等之金屬薄膜的 ^ 條帶圖案,其係並且以金屬遮罩藉由金屬化製程來輕易描 繪,經由此,金屬薄膜由濺射或電鍍技術形成。電性端 416與中間互連415亦可由金屬薄膜製成,包括譬如銅-鐵 ,銅-鉻,銅·鎳·砂,銅-錫等等的銅合金,譬如鎳-鐵,鐵·鎳-鈷 等等的鐵鎳合金,以及銅的合成材料與不鏽鋼等等。此外 ’這些電性互連可由這些金屬材料上的鎳電鍍與/或金電 鍍等等所提供。鈦與鉑亦可利用當作一底部鋪設金屬。 複數個信號輸入/輸出端(接合墊)被排列在當作介 面1C之介面1C晶片83的頂表面上,然而其說明被省略 -46- 1286387 β (44) ^ 。而且,介面1C晶片83之頂表面上的每一接合墊係分別 經由導電塊(未顯示)而彼此電連接到中間互連4 1 5與電 性端4 1 6。同樣地,放置在紙張後側與紙張近側的其它接 ,合墊亦經由其它導電塊(未顯示)而分別彼此電連接到對 應的中間互連4 1 5與電性端4 1 6。而且如圖1 7所示的導熱 t 樹脂38可被塡入介面1C晶片83的晶片與頭基部33的晶 片安裝面之間的空間,以便建立熱連接。 • 類似第一與第二實施例的架構,適用於接受第三實施 例頭基部3 3所實施之傳輸線頭、截面是L型的插座23架 構,其係會與互連體基板1形成盒型結構。在該盒型結構 中,該盒子的其中一面是開啓的,頭基部33所實施之傳 輸線頭則經由此而插入。如圖1 8所示,垂直紙張背側而 延伸的熱連接器(壓力彈簧)20主要部份係隱藏在插座 23之屋頂的中間部份,該屋頂實施插座23的L形截面。 面板架構的熱連接器20則隱藏在凸面部份中,其係配置 • 在插座23屋頂的頂表面上。凸面部份延伸於垂直圖1 8紙 張的方向中。熱連接器20的V鉤型頂端自插座23的天花 板向下延伸。 在圖18所示之第三實施例的LSI封裝中,介面1C晶 片83接觸建立在互連體基板1頂表面上的封裝互連(未 顯示),其係不經由圖9至1 1以及圖1 3至1 7所示的導 線端1 1 a、1 1…但卻直接經由電性端4 1 6以便能夠電性連 接介面1C晶片83與封裝互連。封裝互連是由差動數位互 連,或者信號配線、反向信號配線、接地配線實施的三極 -47- (45) 1286387 互連所實施,其係類似電性端4 1 6。因此,第三實 設計的L SI封裝可排除圖9至1 1與圖1 3至1 7所 械性彈簧機制,以建立電性連接’並節省用來吸收 .性操作所造成之位移的空間邊緣。同時’來自介面 片8 3的導熱通道係經由頭基部3 3的熱通道而到面
V 的熱連接器(壓力彈簧)20’其係並且自適合熱連 連接器20的熱散佈器(未顯示)放熱。 φ 根據圖18所示之第三實施例LSI封裝的架構 端4 1 6之排列間距的微型化是可能的。例如’電性 的排列間距可輕易地減少到1 〇〇 β πι以下,其係有 列間距的高密緻性。再者,因爲自介面1C晶片83 通道的寬度或截面面積可變寬,所以與具有.圖:13 熱連接器121、122的LSI封裝架構相較之下,導 中的熱阻抗能輕易地降低。 在圖18,雖然顯示由插入單一插座23內之頭: # 所實施的單一插座23與單一傳輸線頭,但是根據 施例所設計的LSI封裝可能包含四個插座21、22、 與架構以插入四個相應插座21、22、23、24之頭, 、3 2、3 3、3 4所實施的四個傳輸線頭,類似圖1架 即是,類似圖1,根據本發明第三實施例所設計的 裝包括一信號處理LSI ( LSI晶片;未顯示),以5 晶片安裝於上的互連體基板1,其係架構以電連接 配線板(未顯示),以及安裝在互連體基板1上的 插座 21、 22、 23、 24。插座 21、 22、 23、 24 的每 施例所 示的機 機械彈 1C晶 板架構 接到熱 ,電性 端416 助於排 之導熱 所示之 熱通道 基部33 第三實 23、2 4 豊部31 構。亦 LSI封 將LSI 到印刷 複數個 一插座 -48- 1286387 β (46) _ 實施來去LSI晶片的信號與來去外部傳輸線的信號之間的 部份介面機制。根據本發明第三實施例所設計的LSI封裝 進一步包括複數個傳輸線頭,其係由分別插入到相對應插 t 座21、22、23、24的頭體部31、32、33、34所實施。在 頭體部31、32…的每一頭體部上安裝有介面1C晶片83。 r 介面1C晶片83實施部分的介面機制。頭體部31、32…的 每一頭體部建立從介面1C晶片83至相對應插座21、22、 # 23、24的導熱通道。由頭體部31、32…所實施的每一傳 輸線頭係被插入到插座21、22、23、24裡面,以致於各 傳輸線頭能與插座21、22、23、24分開。在所插入的架 構中,由頭體部3 1、3 2…所實施的每一傳輸線頭並非經由 插座2 1、22、23、24,但卻經由與建立在互連體基板1之 頂表面上的封裝互連或高頻傳輸線而電性連接到LSI晶片 5。實際上與第·一以及第二實施例LSI封裝之解釋部分重 疊的其他解釋會被省略。 • 類似第一與第二實施例之LSI封裝的架構,在根據第 三實施例所實施的LSI封裝架構中,從LSI晶片5至當作 介面1C之介面1C晶片83的互連是由三極差動數位互連 所實施,且從介面1C晶片83與光學半導體晶片93的互 連是由長度最短的類似電性配線所實施。亦即是,藉由根 據第三實施例所設計的LSI封裝,互連體基板1與介面1C 晶片(介面1C ) 83之間的間隔,其係藉由使用信號配線 、反向信號配線與接地配線所實施之三極互連的差動數位 互連而呈短距離連接,該差動數位互連具有比較高之抗阻 • 49 - (47) 1286387 抗不匹配的免疫,以便確保阻抗保證並避免在該間隔中輕 易產生的阻抗不連續性。而且在該間隔中,諸電性端點 4 1 6的每一電性端點可從建立在互連體基板1頂表面上的 t 相對應封裝互連或高頻傳輸線分開地連接。而且在確保阻 抗保證的傳輸線中,可藉由介面1C晶片(介面1C ) 83建
I 立經由波型成形的長距離高速互連。或者不然,藉由將介 面1C晶片(介面1C) 83配置靠近光學半導體晶片93,在 φ 介面1C晶片(介面1C) 83與光學半導體晶片93之間的 短距離類似互連則變得可能,其係被採用作爲光學互連。 因此,由於該架構,高品質的長距離互連會在可分開的連 接系統中得到,其係藉由與電性端4 1 6連接來實施。 再者,在圖18所示之本發明第三實施例的LSI封裝 (設有I/F模組的LSI封裝)中,三對準傳輸線捆沿著三 或更少方向取出的一拓樸同樣有可能。而且假如由插座2 1 、22、23、24所實施的傳輸線頭被排列成能夠在五邊形上 • 形成多角形狀的話,那將複數條對準傳輸線捆沿超過五個 方向的複數個方向取出之拓樸亦有可能。 根據第三實施例的LSI封裝,在一般生產線中,自互 連體基板1移除傳輸線41、42、43、44與頭體部31、32 、33、34以後實施熔焊製程是有可能的。此外,藉由經過 機械性接觸而在互連體基板1與傳輸線41、42、43、44 之間進行電性接觸,故建立比較簡單固持機制之具有非常 高度準確的位置控制準確性並不需要。對新產生線的投資 會由於該架構而變得多餘,其係包括在特定情況之下熔焊 -50- (48) 1286387
製程用的特定儀器。此外,因爲對電性連接器的架構而言 ,譬如高準確性插入機制、壓力機制、與固持機制的機械 性機制不需要,所以成本可明顯被降低。 β 因此,根據第三實施例的LSI封裝,複數個高速LSI 晶片之間的高速互連可低成本地得到,從而有助於資訊通 a 訊設備等等的升級。 圖1 9顯示根據第三實施例之變更所設計的實例,其 φ 係適用於圖181所示之LSI封裝的小放熱介面1C晶片83 。亦即是,根據第三實施例變更所設計之LSI封裝架構可 適用於一種情形,在該情形中,互連體基板1與印刷配線 板(未顯示)可被充分地當作一散熱器,以用來接收來自 介面1C晶片83的熱輻射。在圖19所示的LSI封裝中, 導熱樹脂419被塗層在介面1C晶片83的頂表面上,以助 於與互連體基板1的熱連接。因此,第三·實施例之變更的 熱連接器(壓力彈簧)20並不當作一導熱通道,僅當作一 鲁 機械壓力彈簧。因此,沒有必要在第三實施例之變更的傳 輸線頭中提供圖18所示的熱導孔417,也沒有必要在根據 第三實施例之變更所設計的LSI封裝中提供圖9至1 1與 圖1 3至1 7所示的導線端1 1 a、1 1 b…。藉由該架構,在低 成本製造結構非常簡單的一種LSI封裝則變得可能。不過 ,因爲L S I封裝的熱輻射容量比較小,故較佳地採取比較 小的晶片以用於介面1C晶片83。 (第四實施例) -51 - (49) 1286387 如圖20所示,根據本發明第四實施例所設計的LSI 封裝包括一頭基部3 3,其係類似第一與第二實施例的頭基 部3 3,由L形塊形成。如圖2 0所示,根據第四實施例所 t 設計的頭基部3 3是依據凹面七面體(L型塊)所設計的 絕緣支撐體,該絕緣支撐體係由準備用來安裝介面1C晶 片8 3之晶片安裝面的切開部分所形成,其係在矩型平行 導管的左下部。不過,根據第四實施例所設計之將光傳輸 • 線l〇a、l〇b、10c…固持的固持套與將光學半導體晶片93 安裝在頭基部33上之位置的拓樸,其係不同於第一與第 二實施例的頭基部3 3。 根據圖2 0所示第四實施例所設計之在頭基部3 3中之 晶片安裝面、層差距與最上表面的各形狀皆:爲矩形。最上 表面係經由垂直延伸到最上表面的層差距(邊牆面)而配 置於最上層上。晶片安裝面與最上表面係與底面平行相對 ,底面的面積則等於晶片安裝面與最上表面的全部面積。 # 換句話說,在右邊,晶片安裝面與底表面實現一薄的平行 面板架構,而且在左邊,最上面與底表面實現一厚的平行 面板架構。晶片安裝面、層差距與最上表面是藉由兩L型 多角形而連接到底表面,該兩L型多角形係垂直晶片安裝 面、層差距與最上面的平面來配置。而且如圖20所示, 從晶片安裝面垂直延伸到最上表面之厚平行面板架構的層 差距(邊牆表面),其係充當作用來連接光學半導體晶片 93的一連接端面。將複數個圓桶固持套挖開,以貫穿連接 端面與相對端面之間,其係相對垂直層差距(邊牆面), -52· 1286387 . (50) 架構以固持光學傳輸線(光纖掘)1 0 a、1 0 b、1 0 c…。在 圖20中,電性端5 06是以從晶片安裝面右端至L型塊底 面的路徑來描繪,其係經由薄平行面板架構的單面,亦即 .矩形所實施的面,其四側面則分別由晶片安裝面、底面與 L型多角形的兩側面所界定。雖然電性端5 0 6在沒有詳細 ► 說明之下被集體顯示,但電性端5 06卻是差動數位互連, 或由沿著紙張垂直方向規則排列之線寬40-50 m且空間 # 寬度50-70 // m之信號配線、反向信號配線、接地配線所 實施的三極互連,其係類似圖2至5所示的電性互連。電 性端5 06係爲用來電性連接頭基部33與封裝互連(沒顯 示)的外部吸引電極,電性端係被描繪在互連體基板1的 頂表面上,其係當頭基部3 3所實施的傳輸線頭被插入到 插座23內時延伸到插座23裡面。封裝互連是由差動數位 互連,或者信號’配線、反向信號配線、接地配線所實施的 三極互連所實施,其係類似電性端506。 • 如圖20所示,最上表面與晶片安裝面之間的層差距 高度較佳大於介面1C晶片83的厚度。介面1C晶片83是 由導熱樹脂522所封膠。在充當做底部塡膠樹脂的透明樹 脂已經將光學半導體晶片93封膠以後,導熱樹脂5 2 2會 將介面1C晶片83的頂表面封膠。熱蓋521係隱藏在導熱 樹脂522的上部。熱蓋521係爲對頭基部33而言具有反 向拓樸的L形塊。導熱樹脂5 22係熱性與機械性地插入於 介面IC晶片8 3與熱蓋5 21之間的空間內。如圖2 0所示 ’熱蓋521係建立在頭基部33之上部的所有面上。而且 -53- 20 1286387 β (51) . 熱蓋521的頂表面與頭基部33的底面彼此平行。如圖 所示,熱蓋521接觸建立在插座23之寬面板的熱連接 (壓力彈簧)20。熱蓋521例如由用於熱蓋521厚部分 i 塗以厚度20/zm鎳電鍍層之具有800至1500// m厚度 銅面板,以及用於熱蓋521厚部分之塗以厚度20 // m鎳 鍍層之具有200至500//m厚度的銅面板所製成。 類似第一至第三實施例的架構,電性端點5 06係被 • 繪爲譬如鋁或銅等等之金屬薄膜的條帶圖案,其係並且 藉著用金屬遮罩的金屬化製程來輕易描繪,經由該製程 金屬薄膜可藉由濺射或電鍍技術來沈積。電性端點506 由金屬薄膜製成,包括譬如銅-鐵,銅-鉻,銅-鎳-矽,銅-錫 等的銅合金,譬如鎳-鐵,鐵-鎳-銘等等的鐵屬合金,以 銅合成材料與不鏽鋼等等。此外,這些電性互連可由這 金屬材料上的鎳(Ni )電鍍與/或金(Au )電鍍等等所 供。鈦(Ti )與鉑(Pt )亦可用作一底層金屬。 ® 複數個信號輸入/輸出端(接合墊)排列在當作介 1C之介面IC晶片83的頂表面上,雖然其說明被省略。 且’在介面1C晶片83頂表面上的每一接合墊分別經由 電塊(未顯示)而彼此電連接到電性端5 06 6同樣地, 置在紙張背側與紙張近側的其他接合墊亦分別經由其他 電塊(未顯示)而彼此電連接到相應的電性端5 0 6。 類似第一至第三實施例的架構,截面L型、適合接 第四實施例頭基部33所實施之傳輸線頭的插座23架構 其係會與互連體基板1形成一盒型結構。在該盒型結構 器 之 的 電 描 可 可 等 及 些 提 面 而 導 放 導 受 中 • 54 - 1286387 ι (52) . ’由頭基部3 3實施之傳輸線頭所插入經過的其中一盒子 面是開啓的。如圖2 0所示,熱連接器(壓力彈簧)2 0的 主要部分,.其係爲沿著紙張垂直方向延伸的面板,隱藏在 插座23屋頂的中央部分,該屋頂實施插座23的L形截面 。面板架構的熱連接器20係隱藏在一凸狀部分,該凸狀 部分配置在插座23屋頂的頂表面上。凸狀部分在垂直個 20紙張的方向中延伸。熱連接器20的V鉤形頂端則自插 φ 座23的天花板向下伸出。 在圖2 0所示之第四實施例的L SI封裝中,介面IC晶 片83接觸被描繪在互連體基板1之頂表面上的封裝互連 (未顯示),其係並非經由圖9至1 1與圖1 3 ,至1 7所示 的導線端1 la、1 lb_··,但:卻直接經.由電性端506,以電性 連接介面1C晶片83與封裝互連。因此,第四實施例的 LSI封裝可排除圖9至11與圖13至17所示的機械彈簧機 制以來建立電性互連,以便節省用來吸收機械彈性操作所 • 導致位移的圖案空間邊緣。同時,從介面1C晶片83的導 熱通道會經由導熱樹脂522與熱蓋521而到面板架構的熱 連接器(壓力彈簧)2 0,其係並且從架構以熱連接到熱連 接器20的散熱器(未顯示)來放熱。 根據圖20所示之第四實施例的LSI封裝架構,電性 端5 06之排列間鉅的小型化變得有可能。例如,電性端 5 0 6的排列間距能輕易降低到1 0 0 // m以下,其係有助於 排列間距的緻密性。再者,因爲自介面1C晶片83之導熱 通道的寬度(截面面積的寬度)可變寬,所以相較於具有 -55- (53) 1286387 圖13所示之熱連接器121、122的LSI封裝架構,導熱通 道中的熱阻抗能被輕易地減少。 如圖20所示,在根據第四實施例所設計的LSI封裝 中,光學半導體晶片93、介面1C晶片83與電性端5 06係 按順序地排列,其係均面對LSI晶片5 (未顯示),LSI 晶片被假定安裝在置於圖20架構右側的互連體基板1上 。藉由該架構’每一元件互連之間的間隔可被設定成最短 • 。再者,因爲介面1C晶片83被嵌入於導熱樹脂522中, 而且熱流可被確定經過熱蓋521,所以LSI封裝可擁有大 的熱輻射容量。仍進一步地,LSI封裝的此種架構筹同於 光學半導體晶片9 3與介面IC晶片8 3被頭基部3 3所實施 之傳輸線頭裡面之樹脂所封膠的二種架構,其係可增加半. 導體晶片的可靠性。 同樣地,在根據第四實施例所設計的LSI封裝中,頭 基部3 3的整個上表面可被使用做一輻射面,而且可能可 • 藉由建立複數個機械熱連接器來使一有效接觸面積變寬。 此外,插座23之天花板的底部與熱蓋521頂表面之間的 空間可充塡以熱脂。 雖然在圖2 〇顯示被插入到單一插座2 3內之頭基部3 3 所實施的單一插座2 3與單一傳輸線頭,類似圖1架構, 但是根據第四實施例所設計的LSI封裝可能包含四個插座 21、 22、23、24,以及被架構以插入到四個相應插座21、 22、 23、24內之頭體部3 1、32、33、34所實施的四個傳 輸線頭。亦即是,類似圖】,根據本發明第四實施例所設 -56- (54) 1286387 計的LSI封裝包括一信號處理LSI ( LSI晶片;未顯示) ,以及LSI晶片安裝於上的互連體基板1,其係被架構以 竃連接到印刷配線板(未顯示),以及複數個安裝在互連 體基板1上的插座21、22、23、24。插座21、22、23、 24的每一插座實施來去LSI晶片的信號與來去外部傳輸線 的信號之間的部分介面機制。根據本發明第四實施例所設 計的LSI封裝進一步包括由分別插入於相對應插座21、22 φ 、23與24之頭體部3 1、32、33與34所實施的複數個傳 輸線頭。介面1C晶片83係安裝在頭體部31、32···的每一 頭體部上。介面1C晶片83實施部分的介面機制。頭體部 31、32…的每一頭體部建立從介面1C晶片83到相對應插 座21、22、:23、24的導熱通道。由頭體部Ϊ1、32…:所實 施的每一傳輸線頭會被插入到插座21、22、23、24裡面 ,以致於每一傳輸線頭能夠與插座21、22、23、24分開 。在被插入的架構中,由頭體部3 1、3 2…所實施的每一傳 # 輸線頭會電性連接到LSI晶片5,其係並非經由插座21、 22、23、24,但卻經由直接接觸被描繪在互連體基板1頂 表面上的封裝互連或高頻傳輸線。實質部分重疊第一至第 三實施例之LSI封裝解釋的其他解釋會被省略。 再者,在圖20所示之本發明第四實施例所設計的LSI 封裝中,沿著三或更少方向將三對準傳輸線捆取出的拓樸 亦有可能。而且假如插座2 1、2 2、2 3、2 4被排列成能夠 在五邊形上形成多角形狀的話,將複數條對準傳輸線捆沿 超過五方向之複數個方向取出的拓樸亦有可能。 -57- (55) 1286387 類似第一至第三實施例的L s 1封裝架構’在根據第四 實施例所設計的L s 1封裝架構中’從L S1晶片5至當作介 面1C之介面1C晶片83之間的互連是由三極差動數位互 連實施’且從介面1C晶片83至光學半導體晶片93的互 連是由長度最短的類似電性配線所實施。亦即’由於根據 第四實施例所設計的LSI封裝’互連體基板1與介面1C 晶片(介面1C ) 83之間的間隔是藉由使用信號配線、反 φ 向信號配線與接地配線所實施之三極互連的差動數位互連 而以短距離連接,該差動數位互連具有比較高之抗阻抗不 匹配的免疫,以便確保阻抗保證並避免在該間隔中輕易產 生的阻抗不連續性。而且在該間隔中,建立在互連體基板 1之頂表面上的電性端50.6·,每個皆可自相應的,封裝互連 或高頻傳輸線分開。而且在確保阻抗保證的傳輸線中,經 由波型成形的長距離高速互連是藉由介面1C晶片(介面 1C ) 83來建立。或者不然的話,藉由將介面1C晶片(介 # 面1C) 83靠近光學半導體晶片93地配置,介面1C晶片 (介面1C ) 83與光學半導體晶片93之間的短距離類似互 連則變得有可能,其係被採用作爲一光學互連。因此,由 於該架構,在可分開的連接系統中會得到高品質的長距離 互連,其係包括得到利用電性端506的連接方法在。在此 方式中,根據第四實施例的LSI封裝,在主要考慮互連的 通訊速度與具有非常小排列間距之電性端5 06的情形:中, 可提供有效的此種封裝(設有I/F模組的LSI )。該LSI 封裝可適用於例如電性端506的排列間距低於1 00 /rm, -58- (56) 1286387 電性端5 Ο 6互連之通訊速度高於l 〇 G b p s的情形中。 根據第四實施例的LSI封裝,在一般生產線中,在自 互連體基板1移除傳輸線41、42、43、44與頭體部3 1、 32、33、34以後實施熔焊製程是可能的。此外,藉著經由 機械性接觸在互連體基板1與傳輸線41、42、43、44之 間進行電性接觸,而來建立比較簡單固持機制之具有非常 高度準確的位置控制準確性並不需要。由於該架構,對新 # 產生線的投資會而變得多餘,其中包括在特定情況下用於 熔焊製程的特定儀器。此外,因爲對電性連接器的架構而 言,譬如高準確性插入機制、壓力機制、與固持機制的機 械性機制不需要,所以可明顯降低成本。 因此,根據第四賓施例;的LSI封裝,複數個高速LSI . 晶片之間的高速互連可低成本地得到,從而有助於資訊通 訊設備等等的升級。 圖21顯示根據第四實施例變更所設計的LSI封裝實 # 例。第四實施例變更的LSI封裝包括在成形爲L型塊之頭 基部33底面上的底部金屬面板523。底部金屬面板5 2 3可 由塗以20//m厚鎳電鑛層之具有1 00-500 //m厚度的銅電 鍍層所製。 亦即是,如圖21所示,在根據第四實施例變更所設 計之由頭基部3 3實施的傳輸線頭中,介面1C晶片83是 由導熱樹脂522所封膠。熱蓋521係隱藏在導熱樹脂522 的上部。熱蓋5 21係爲L型塊,具有對頭基部3 3的反向 拓樸。如圖21所示,熱蓋5 2 1係建立在頭基部3 3上部的 -59- (57) 1286387 所有面上。放置在頭基部3 3底面上之底部金屬面 的底表面係平行熱蓋52 1的頂表面。 藉由圖21底部金屬面板5 2 3建立在頭基部33 的架構,起因於頭基部3 3與熱蓋5 2 1之間線性擴 差所產生的內部應力會被減輕,從而使頭基部3 3 應力降低。 ·(其它實施例) 那些熟諳該技藝者在接收到本發明教理以後, 之種種不背離發明範圍的變更是可能的。例如,$ 所示,插座23可能包括開口 221與222,其係被建 LSI晶片5之導熱通道相同的方向中(見圖1 ), 立放熱。圖22係爲由根據其它實施例之頭基部33 之傳輸線頭的鳥瞰圖,其中導線端1 1 a、1 1 b、1 1 c 由在頭基部3 3所實施的傳輸線頭插入到插座內的 # 況中,切開L形插座23屋頂的左端部份而看到, 座23係與互連體基板1形成盒型結構。開口 221 的寬度可選擇爲2 5 0-80 0 // m。較佳地,將開口 221 切開,其係在插座23的兩端夾擠導線端1 1 a、11, 的排列情形。配置在插座2 3屋頂之頂表面上、用 熱流之散熱器的伸出部份,其係會被鬆或緊地插入 22 1與222內。由於該架構,可能可建立經過開口 2 22,來自介面1C晶片83底表面兩端之介面1C | 的放熱。藉由使用介面1C晶片83之放熱可經過開 板523 底面上 散係數 的翹曲 所進行 口圖 22 立在與 以便建 所實施 …可藉 組裝情 L形插 與222 與222 lie··· 來接收 到開口 221與 I片83 □ 221 -60 - 1286387 ^ (58) _ 與222而建立在導線端1 la、lib、lie…排列情形外面的 架構,在電性端63a、63b、63c、63d…之排列間距很窄的 情形中是有效的。 再者,被安裝在互連體基板1上的LSI晶片並不特別 限於信號處理LSI,而且關於當作I/F模組之頭體部31、 32···所實施之傳輸線頭而來操作的各式各樣LSI晶片可被 採用。而且電性端63a、63b、63c、63d…與導線端1 la、 • H b、1 1 c…的形狀與材料與排列情形是隨意的,其係因此 並不限於第一至第四實施例的上述實例。 而且熱導孔417與熱蓋521的組合可被採用當作應用 於LSI封裝中之頭基部33的另一架構。 雖然圖1顯示單t LSI;晶片5被安裝在互連體基板1 上的一種架構,但是複數個LSI晶片亦可被安裝在互連體 基板1上。因此,本發明當然包括上文所沒詳述的種種實 施例與變更與類似物。因此,本發明的範圍將被定義於以 # 下的申請專利範圍中。 【圖式簡單說明】 圖1係爲一槪要鳥瞰圖,其係說明根據本發明第一實 施例所設計之設有I/F模組之LSI封裝的架構; 圖2係爲一槪要鳥瞰圖,其係說明在圖所示之LSI封 裝中所使用之傳輸線頭的架構,其係說明介面1C晶片被 女裝在傳輸線頭上的架構; 圖3係爲分別將介面1C晶片顯示之傳輸線頭的分解 -61 - (59) 1286387 • 圖; 圖4顯示傳輸線頭的擴大鳥瞰圖’其係說明電性端與 中間互連; 圖5顯示傳輸線頭的進一步擴大鳥陬圖’其係說明電 性端排列情形的詳情; 圖6係爲一槪要鳥瞰圖,其係說明根據本發明第一實 施例所設計之光學半導體晶片的架構; • 圖7係爲說明一組裝架構的槪要上表面匾,其中光學 半導體晶片安裝在傳輸線頭上; 圖8係爲傳輸線頭的槪要截面圖,其上安裝有介面1C 晶片與光學半導體晶片; 圖9係爲曹示插座與準,備用來猶入;到插痤內之傳輸線 頭的槪要截面圖,其係顯示該插座之一導線端; 圖1 〇係爲說明一放置在顯示圖9導線端之截面後側 之發熱端(熱連接器)的截面圖,其係在沿著發熱端之延 • 伸方向而切開的截面上; 圖1 1係爲一槪要截面圖,其係顯示一插座的組裝結 構,以及插入在插座中的傳輸線頭; 圖12係爲根據本發明第一實施例所設計之LSI封裝 的功能性方塊圖,其係顯示一電路架構,包括信號處理 LSI晶片的一輸出緩衝器電路,介面1C晶片中的緩衝放大 器,以及一表面發射雷射; 圖1 3係爲顯示插座與插入於插座中之傳輸線頭的組 裝結構的一槪要鳥瞰圖,其係說明由面板彈簧所執行的一 -62- (60) 1286387 對熱連接器,接觸導線端排列情形外面的介面IC晶片; 圖1 4係爲根據本發明第一實施例所設計固定散熱器 之LSI封裝之完全組裝架構的槪要截面圖; 圖1 5係爲一槪要截面圖,其係說明一插座與插入於 插座之傳輸線頭的組裝結構’並進一步說明從LSI晶片至 插座之數位式互連的架構; 圖1 6係爲一槪要截面圖,其係說明一插座與插入於 φ 插座之傳輸線頭的組裝結構’並進一步說明一高頻傳輸線 (微條線),其係設置在根據第一實施例變更所設計之 L SI封裝架構中互連體基板頂表面上; 圖1 7係爲一槪要截面圖,其係說明根據本發明第二 實施例所設計之一插座與插’入於插座之傳輸線領的組裝結. 構; 圖1 8係爲一槪要截面圖,其係說明根據本發明第三 實施例所設計之一插座與插入於插座之傳輸線頭的組裝結 • 構; 圖1 9係爲一槪要截面圖,其係說明根據本發明第三 實施例變更所設計之~插座與插入於插座之傳輸線頭的組 裝結構; 圖2 0 .係爲一槪要截面圖,其係說明根據本發明第四 實施例所設計之一插座與插入於插座之傳輸線頭的組裝結 構; 圖2 1係爲一槪要截面圖,其係說明根據本發明第四 實施例變更所設計之一插座與插入於插座之傳輸線頭的組 -63- 1286387 • (61) •裝結構; 圖22係爲一槪要鳥瞰圖,其係說明根據本發明另一 實施例所設計之一插座與插入於插座之傳輸線頭的組裝結 構; 圖23係爲一槪要截面圖,其顯示一互連體與在設有 IF模組之LSI封裝中的I/F模組之間的電性連接,其係說 明於美國專利案序號1〇/778,03 0。 • 【主要元件符號說明】 1 互連體基板 3 散熱器(發熱器) 3 a 連接墊、 3b 連接墊 4 冷卻風扇 5 LSI晶片 9a、9b、9c、…、9r 板連接點(銲球) 10a、10b、10c··· 光纖 11a、lib、lie··· 導線端(信號端) 12 熱連接器(面板彈簧) (12a) '12b' ( 12c)… 熱連接器 18a 電路板 18b 電路板 20 熱連接器(壓力彈簧) 21 、 22 ' 23 ' 24 插座 -64 - (62) 1286387 23 傳輸線頭 25 垂直共振腔面射型雷射 25a、25b、25c、25d、… 主動區域 2 6 a、2 6 b、2 6 c、2 6 d… 電極配線 27a 、 27b 、 27c 、 27d 、… 接地配線 2 8 a、2 8 b、2 8 c、2 8 d… 電性接點(導電點)
3 1、3 2、3 3 與 3 4 33 35a 36b 37 38 41、 42、 43、 44 6 1a 61b 62a 62b 6 3 6 3a 63b 63c 63d 63e
63f 頭體部 頭基部 導電塊 導電塊 塡底膠樹脂 導熱樹脂 傳輸線 驅動IC 驅動1C 電光或光電轉換器 電光/光電轉換器 電性端 接地配線(GND) 反向信號配線 信號配線 接地配線(GND) 信號配線 反向信號配線 -65- (63) 1286387
3 16a Φ 3 14a 64a 64b 73 73a、73b、73c、73d··· 73a、73b、73c、73d··. 73a、73c、73e、73g··· 73b、73d、73f··· 81、 82 、 83 與 84 93 12 1 122 20 1 22 1 2 22 3 15a 3 17a 3 18a 3 2 6a 4 11 4 12 4 14 4 15 光纖 光纖 中間互連 中間互連 中間互連 接地配線 信號配線 介面1C晶片 光學半導體晶片 熱連接器 熱連接器 緩衝放大器 開口 開口 第一穿孔電極 第二穿孔電極 第二表面互連 第一表面互連 地面互連 凸塊 上互連體位置熱通道 下互連體位置熱通道 接地面 中間互連 -66- (64) 1286387 4 16 電性端 4 17 熱導孔 4 18 加熱面板 501 輸出緩衝電路 506 電性端 521 熱蓋 522 導熱樹脂 Vcc 供電端 -67-
Claims (1)
1286387 (υ 十'申請專利範圍 1 ·一種可安裝在印刷配線板的LSI封裝物,包含: 一傳輸線頭,包含: 〜頭基座, 〜傳輸線,由頭基座所固持,以及 〜介面1C晶片,安裝在頭基座上; 〜互連體基板,具有複數個板連接點,其促進與印刷 酉己線板的連接; 一 LSI晶片,安裝在該互連體基板;以及 一插座,具有一導線端,並被安裝在互連體基板上, 其係架構以容納傳輸線頭,以致於介面1C晶片能夠經由 導線端而連接到LSI晶片。 2.如申請專利範圍第1項之封裝物,進一步包含一散 熱器設置在插座上。 3 ·如申請專利範圍第1項之封裝物,其中該插座具有 一開口,架構以帶開來自介面1C晶片的熱能。 4 .如申請專利範圔第2項之封裝物,其中產生在介面 1C晶片中的熱能會被帶開到散熱器。 5.如申請專利範圍第1項之封裝物,其中該插座進一 步包含一熱連接器,其係架構以帶開來自介面1C晶片的 熱能。 6 .如申請專利範圍第5項之封裝物,其中產生在介面 1C晶片中的熱能會經由熱連接器而被帶開到互連體基板。 7 .如申請專利範圍第5項之封裝物,其中熱連接器係 -68- (2) 1286387 • 由具有彈性的導熱材料所形成。 8 ·如申請專利範圍第1項之封裝物,其中數位信號經 由插座’從L SI晶片傳播到介面I c晶片。 9.如申請專利範圍第1項之封裝物,其中差動數位信 r 號經由插座,從LSI晶片傳播到介面ic晶片。 1 〇 ·如申請專利範圍第1項之封裝物,其中該傳輸線 包含一光學傳輸線。 ® 11 ·如申請專利範圍第1 〇項之封裝物,其中該傳輸線 頭進一步包含一光學半導體晶片。 12·—種可安裝在印刷配線板的中間封裝物,適合用 來容納一種固持傳輸線與介面IC晶片的傳輸線頭,該封 裝物包含: 一互連體基板,其係由第一主表面與相對第一主表面 的第二主表面所定義,其在第二主表面上具有複數個板連 接點,其促進與印刷配線板的連接; ® 一 L SI晶片,其係安裝在第一主表面中所指派的安裝 區域上;以及 一插座,具有一導線端並且安裝在互連體基扳上,其 係架構以容納該傳輸線頭,以致於介面1C晶片能夠經由 導線端而電性連接到LSI晶片。 1 3 .如申請專利範圍第1 2項之封裝物,進一步包含一 第一表面互連設置在第一主表面上,其中導線端經由第一 表面互連而電性連接到L S I晶片。 1 4.如申請專利範圍第1 2項之封裝物,進一步包含: -69- (3) 1286387 第一與第二通孔電極,其係從第一主表面,穿透互連 體基板’而到第二主表面;以及 一*第二表面互連,連接在第二主表面的第一與第二通 扎電極。 其中導線端經由第二通孔電極、第二表面互連與第一 通孔電極,而連接到LSI晶片。 1 5 ·~種架構以插入到插座內的傳輸線頭,包含: 一頭基座; 一介面1C晶片,安裝在被指派於頭基座上的晶片安 裝面;以及 一傳輸線,由頭基座所固持, 其中產生在介面1C晶片中的熱能會被傳送經過該插 座或者設置在該插座中的一開口。 16·如申請專利範圍第15項之傳輸線頭,其中該傳輸 線包含一光學傳輸線。 1 7 ·如申請專利範圍第1 6項之傳輸線頭,進一步包含 一光學半導體晶片,其中往返於介面IC晶片的電信號係 藉由光學半導體晶片而與光信號耦合,而且該光信號傳播 於光學傳輸線中。 1 8 ·如申請專利範圍第i 5項之傳輸線頭,進一步包含 一電性端,其係由從晶片安裝面延伸到插座接觸面的傳導 片所形成,在此該電性端係與該插座的導線端電性接觸。 1 9.如申請專利範圍第1 5項之傳輸線頭,其中該介面 IC晶片係以覆晶架構而安裝在晶片安裝面上,從該插座伸 -70- (4) 1286387 出的熱連接器則與介面1C晶片底表面熱接觸。 20 .如申請專利範圍第1 5項之傳輸線頭,進一步包含 一熱通道,其係從晶片安裝面,穿透頭基座,而到相對晶 片安裝面的一面,其中產生在介面1C晶片中的熱能會經 過該熱通道被帶開。
-71 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004100734A JP4138689B2 (ja) | 2004-03-30 | 2004-03-30 | インターフェイスモジュール付lsiパッケージ及びlsiパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200536134A TW200536134A (en) | 2005-11-01 |
TWI286387B true TWI286387B (en) | 2007-09-01 |
Family
ID=35095435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094108840A TWI286387B (en) | 2004-03-30 | 2005-03-22 | LSI package provided with interface module, and transmission line header employed in the package |
Country Status (5)
Country | Link |
---|---|
US (2) | US7411282B2 (zh) |
JP (1) | JP4138689B2 (zh) |
KR (1) | KR100704390B1 (zh) |
CN (1) | CN100541783C (zh) |
TW (1) | TWI286387B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI479324B (zh) * | 2012-01-05 | 2015-04-01 | Wistron Corp | 連接介面及傳輸線 |
TWI630477B (zh) * | 2014-10-31 | 2018-07-21 | 慧與發展有限責任合夥企業 | 具電容電路之伺服器裝置 |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3795877B2 (ja) * | 2003-07-28 | 2006-07-12 | 株式会社東芝 | 光半導体モジュール及びその製造方法 |
JP3834023B2 (ja) * | 2003-08-19 | 2006-10-18 | 株式会社東芝 | インターフェイスモジュール付lsiパッケージ及びそれに用いるヒートシンク |
JP4138689B2 (ja) | 2004-03-30 | 2008-08-27 | 株式会社東芝 | インターフェイスモジュール付lsiパッケージ及びlsiパッケージ |
JP2006053266A (ja) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | 光半導体モジュールとそれを用いた半導体装置 |
JP2006054260A (ja) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | 外部とのインターフェース機能を有するlsiパッケージ、外部とのインターフェース機能を備えたlsiパッケージを有する実装体、外部とのインターフェース機能を備えたlsiパッケージを有する実装体の製造方法 |
TWI278075B (en) * | 2004-08-17 | 2007-04-01 | Toshiba Corp | LSI package with interface module, transmission line package, and ribbon optical transmission line |
TWI251301B (en) * | 2004-11-29 | 2006-03-11 | Unimicron Technology Corp | Substrate core and method for fabricating the same |
TWI260065B (en) * | 2005-01-03 | 2006-08-11 | Unimicron Technology Corp | Substrate and method for fabricating the same |
JP2007003906A (ja) * | 2005-06-24 | 2007-01-11 | Toshiba Corp | 光伝送路保持部材と光モジュール |
JP4768384B2 (ja) * | 2005-09-29 | 2011-09-07 | 株式会社東芝 | 光伝送路保持部材及び光モジュール |
US7626123B2 (en) * | 2005-12-12 | 2009-12-01 | Raytheon Sarcos, Llc | Electrical microfilament to circuit interface |
US7333699B2 (en) * | 2005-12-12 | 2008-02-19 | Raytheon Sarcos, Llc | Ultra-high density connector |
US7603153B2 (en) * | 2005-12-12 | 2009-10-13 | Sterling Investments Lc | Multi-element probe array |
WO2007142273A1 (ja) * | 2006-06-08 | 2007-12-13 | International Business Machines Corporation | 高熱伝導で柔軟なシート |
JP4882644B2 (ja) * | 2006-08-10 | 2012-02-22 | パナソニック電工株式会社 | 光電気変換装置 |
US7690106B2 (en) | 2006-10-25 | 2010-04-06 | Texas Instruments Incorporated | Ceramic header method |
JPWO2008090981A1 (ja) | 2007-01-26 | 2010-05-20 | 日本航空電子工業株式会社 | 光接続装置 |
JP2010003712A (ja) * | 2007-08-09 | 2010-01-07 | Renesas Technology Corp | 半導体装置、半導体装置の配置配線方法、及びデータ処理システム |
US7747116B2 (en) * | 2007-09-05 | 2010-06-29 | Kabushiki Kaisha Toshiba | Flexible optoelectric interconnect and method for manufacturing same |
JP4400662B2 (ja) * | 2007-09-12 | 2010-01-20 | 株式会社デンソー | 電子回路部品実装構造 |
US7745898B2 (en) * | 2007-12-20 | 2010-06-29 | International Business Machines Corporation | Multichip package, methods of manufacture thereof and articles comprising the same |
JP5195087B2 (ja) | 2008-06-30 | 2013-05-08 | 富士通株式会社 | 光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法 |
JP2010020918A (ja) * | 2008-07-08 | 2010-01-28 | Nippon Sheet Glass Co Ltd | 端子構造及び車両用端子付ガラス板 |
JP2010263366A (ja) * | 2009-05-01 | 2010-11-18 | Seiko Epson Corp | センサーシステム、同システムを使用した電子機器、及びセンサーモジュール |
US8039938B2 (en) * | 2009-05-22 | 2011-10-18 | Palo Alto Research Center Incorporated | Airgap micro-spring interconnect with bonded underfill seal |
KR101007817B1 (ko) | 2009-08-05 | 2011-01-18 | 주식회사디아이 | 커넥터 장치 |
SG169241A1 (en) * | 2009-08-12 | 2011-03-30 | Sony Corp | An integrated circuit |
US8692366B2 (en) * | 2010-09-30 | 2014-04-08 | Analog Device, Inc. | Apparatus and method for microelectromechanical systems device packaging |
US8363418B2 (en) | 2011-04-18 | 2013-01-29 | Morgan/Weiss Technologies Inc. | Above motherboard interposer with peripheral circuits |
US8731345B2 (en) * | 2011-12-15 | 2014-05-20 | Kotura, Inc. | System for managing thermal conduction on optical devices |
US20130230272A1 (en) * | 2012-03-01 | 2013-09-05 | Oracle International Corporation | Chip assembly configuration with densely packed optical interconnects |
US8836132B2 (en) | 2012-04-03 | 2014-09-16 | Analog Devices, Inc. | Vertical mount package and wafer level packaging therefor |
US9874688B2 (en) | 2012-04-26 | 2018-01-23 | Acacia Communications, Inc. | Co-packaging photonic integrated circuits and application specific integrated circuits |
JP6346726B2 (ja) * | 2012-04-27 | 2018-06-20 | アトムメディカル株式会社 | 放熱機能を有するled治療器 |
US8708729B2 (en) * | 2012-06-19 | 2014-04-29 | Hon Hai Precision Industry Co., Ltd. | Electrical connector assembly having independent loading mechanism facilitating interconnections for both CPU and cable |
TW201401586A (zh) * | 2012-06-19 | 2014-01-01 | Han-Guang Chen | 發光二極體照明裝置的製造方法 |
US9475694B2 (en) | 2013-01-14 | 2016-10-25 | Analog Devices Global | Two-axis vertical mount package assembly |
JP6065638B2 (ja) * | 2013-02-20 | 2017-01-25 | 日立金属株式会社 | 信号伝送装置および通信モジュール |
JP6134557B2 (ja) * | 2013-03-29 | 2017-05-24 | Jx金属株式会社 | 銅条または銅合金条および、それを備える放熱部品 |
US9666557B2 (en) * | 2013-05-30 | 2017-05-30 | Infineon Technologies Ag | Small footprint semiconductor package |
US8884420B1 (en) * | 2013-07-12 | 2014-11-11 | Infineon Technologies Austria Ag | Multichip device |
JP6060872B2 (ja) * | 2013-11-05 | 2017-01-18 | 日立金属株式会社 | 伝送モジュールの実装構造 |
KR20160000293A (ko) * | 2014-06-24 | 2016-01-04 | 삼성전자주식회사 | 탭 핀에 타이바가 없는 반도체 모듈 |
SG10201805058VA (en) * | 2014-10-29 | 2018-07-30 | Acacia Communications Inc | Optoelectronic ball grid array package with fiber |
US9842813B2 (en) * | 2015-09-21 | 2017-12-12 | Altera Corporation | Tranmission line bridge interconnects |
JP6681694B2 (ja) * | 2015-10-30 | 2020-04-15 | スタンレー電気株式会社 | 面発光レーザ素子 |
CN205488710U (zh) * | 2016-01-08 | 2016-08-17 | 富士康(昆山)电脑接插件有限公司 | 一种电连接器组件及其底座 |
US11647678B2 (en) | 2016-08-23 | 2023-05-09 | Analog Devices International Unlimited Company | Compact integrated device packages |
WO2018051800A1 (ja) * | 2016-09-16 | 2018-03-22 | 株式会社大真空 | 圧電振動デバイス |
US10629574B2 (en) | 2016-10-27 | 2020-04-21 | Analog Devices, Inc. | Compact integrated device packages |
US10697800B2 (en) | 2016-11-04 | 2020-06-30 | Analog Devices Global | Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits |
WO2018129279A1 (en) * | 2017-01-05 | 2018-07-12 | Versalume, Llc | Light generating apparatus |
CN106972006B (zh) * | 2017-02-15 | 2019-06-07 | 浙江大学 | 一种基于阻性短路过孔的emi抑制结构及抑制方法 |
CN107295427A (zh) * | 2017-08-17 | 2017-10-24 | 南宁市振永科技有限公司 | 一种智能家居布线用便于拆卸的配线架 |
JP2019036674A (ja) * | 2017-08-21 | 2019-03-07 | 株式会社村田製作所 | インターポーザ基板およびモジュール部品 |
EP3520695A3 (en) | 2018-01-31 | 2019-11-06 | Analog Devices, Inc. | Electronic devices |
CN112136376B (zh) * | 2018-05-22 | 2022-01-28 | 株式会社富士 | 作业头的安装构造 |
JP2020177192A (ja) * | 2019-04-22 | 2020-10-29 | 住友電気工業株式会社 | 光トランシーバ |
US11443998B2 (en) * | 2019-06-05 | 2022-09-13 | Te Connectivity Solutions Gmbh | Electronic assembly including optical modules |
CN110556303B (zh) * | 2019-09-06 | 2021-07-09 | 东和半导体设备(南通)有限公司 | 一种半导体封装模具及其封装工艺 |
JP2021043422A (ja) * | 2019-09-13 | 2021-03-18 | 小池 康博 | 一括成型マルチ光伝送シートアセンブリ、接続構造体、光モジュール、アクティブ光ケーブルおよびその製造方法 |
TWM599039U (zh) * | 2020-02-07 | 2020-07-21 | 貿聯國際股份有限公司 | 具有鰭片組的連接器 |
JP7484230B2 (ja) * | 2020-03-04 | 2024-05-16 | 富士通オプティカルコンポーネンツ株式会社 | 光モジュール |
JP7136830B2 (ja) * | 2020-03-27 | 2022-09-13 | 矢崎総業株式会社 | 光ファイバートランシーバー及び光通信モジュール |
US11410920B2 (en) * | 2020-10-09 | 2022-08-09 | Juniper Networks, Inc. | Apparatus, system, and method for utilizing package stiffeners to attach cable assemblies to integrated circuits |
CN214409385U (zh) * | 2021-02-05 | 2021-10-15 | 台达电子工业股份有限公司 | 光收发模块 |
WO2022201426A1 (ja) * | 2021-03-25 | 2022-09-29 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN113834527A (zh) * | 2021-09-18 | 2021-12-24 | 重庆大学 | 一种压接型功率半导体结构及其内部压力在线测量方法 |
US20230418009A1 (en) * | 2022-06-26 | 2023-12-28 | International Business Machines Corporation | Thermal management of computer hardware modules |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5047835A (en) * | 1989-12-26 | 1991-09-10 | At&T Bell Laboratories | Lightwave packaging for pairs of optical devices |
JPH0722594A (ja) | 1993-06-22 | 1995-01-24 | Kawasaki Steel Corp | 半導体集積回路装置 |
JPH0722594U (ja) * | 1993-09-17 | 1995-04-21 | 沖電気工業株式会社 | モジュールの放熱構造 |
JPH1090561A (ja) * | 1996-09-10 | 1998-04-10 | Japan Aviation Electron Ind Ltd | 多チャンネル光モジュール |
JP2000183370A (ja) * | 1998-12-16 | 2000-06-30 | Nec Corp | 光モジュール |
JP2001091174A (ja) | 1999-09-22 | 2001-04-06 | Kel Corp | 熱伝達コネクタ |
JP2001318283A (ja) * | 2000-02-29 | 2001-11-16 | Kyocera Corp | 光モジュール |
JP2001358482A (ja) * | 2000-04-14 | 2001-12-26 | Matsushita Refrig Co Ltd | 放熱モジュール |
JP2001313438A (ja) * | 2000-04-28 | 2001-11-09 | Kyocera Corp | 光電子モジュール |
JP3770238B2 (ja) * | 2002-03-22 | 2006-04-26 | セイコーエプソン株式会社 | 電子デバイス製造装置および電子デバイスの製造方法 |
US6906407B2 (en) * | 2002-07-09 | 2005-06-14 | Lucent Technologies Inc. | Field programmable gate array assembly |
JP2004087790A (ja) * | 2002-08-27 | 2004-03-18 | Jst Mfg Co Ltd | トランシーバーケージ |
JP4138689B2 (ja) | 2004-03-30 | 2008-08-27 | 株式会社東芝 | インターフェイスモジュール付lsiパッケージ及びlsiパッケージ |
US7352935B2 (en) * | 2004-08-17 | 2008-04-01 | Kabushiki Kaisha Toshiba | Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system |
-
2004
- 2004-03-30 JP JP2004100734A patent/JP4138689B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-17 US US11/081,617 patent/US7411282B2/en not_active Expired - Fee Related
- 2005-03-22 TW TW094108840A patent/TWI286387B/zh not_active IP Right Cessation
- 2005-03-29 KR KR1020050026070A patent/KR100704390B1/ko not_active IP Right Cessation
- 2005-03-30 CN CNB2005101132827A patent/CN100541783C/zh not_active Expired - Fee Related
-
2008
- 2008-04-04 US US12/098,212 patent/US7667311B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI479324B (zh) * | 2012-01-05 | 2015-04-01 | Wistron Corp | 連接介面及傳輸線 |
TWI630477B (zh) * | 2014-10-31 | 2018-07-21 | 慧與發展有限責任合夥企業 | 具電容電路之伺服器裝置 |
US10512195B2 (en) | 2014-10-31 | 2019-12-17 | Hewlett Packard Enterprise Development Lp | Server device with capacitive circuit |
Also Published As
Publication number | Publication date |
---|---|
US20080185733A1 (en) | 2008-08-07 |
JP2005286225A (ja) | 2005-10-13 |
KR20060044944A (ko) | 2006-05-16 |
US20050230795A1 (en) | 2005-10-20 |
CN1763947A (zh) | 2006-04-26 |
US7667311B2 (en) | 2010-02-23 |
KR100704390B1 (ko) | 2007-04-06 |
JP4138689B2 (ja) | 2008-08-27 |
CN100541783C (zh) | 2009-09-16 |
TW200536134A (en) | 2005-11-01 |
US7411282B2 (en) | 2008-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI286387B (en) | LSI package provided with interface module, and transmission line header employed in the package | |
TWI220542B (en) | Semiconductor device | |
JP3728147B2 (ja) | 光電気混載配線基板 | |
JP4425936B2 (ja) | 光モジュール | |
KR101238977B1 (ko) | 광 전기 복합 배선 모듈 및 그 제조 방법 | |
TWI262582B (en) | LSI package, circuit device including the same, and manufacturing method of circuit device | |
JP5840411B2 (ja) | 光電気混載可撓性プリント配線板及びその受発光素子実装方法 | |
JP2004253456A (ja) | インターフェイスモジュール付lsiパッケージ及びその実装方法 | |
TW200529458A (en) | Holder of optical transmission lines and multi-core optical wave-guide | |
US7315669B2 (en) | Photoelectric transducer and photoelectric transducer element array | |
CN107741618A (zh) | 一种高速dml发射组件 | |
JP3725453B2 (ja) | 半導体装置 | |
JP3684112B2 (ja) | 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置 | |
JP2005049389A (ja) | コネクタ型光モジュール | |
JP2007034077A (ja) | 光パッケージ、光素子付き光パッケージ及び光導波路モジュール | |
JP2010199324A (ja) | 半導体レーザ素子アレイの実装構造 | |
JP4104889B2 (ja) | 光半導体装置 | |
JP2004335584A (ja) | 半導体パッケージ | |
TWI227078B (en) | Optical transmitter module | |
JP2001036182A (ja) | 光モジュール用シリコンプラットフォーム | |
JP5195476B2 (ja) | 光伝送モジュール | |
JP7300625B2 (ja) | 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法 | |
JP2004031456A (ja) | 光インタコネクション装置及びインタコネクションモジュール | |
JP2004200331A (ja) | 光通信装置 | |
JP2012230218A (ja) | 光電気複合モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |