JP5195476B2 - 光伝送モジュール - Google Patents

光伝送モジュール Download PDF

Info

Publication number
JP5195476B2
JP5195476B2 JP2009023767A JP2009023767A JP5195476B2 JP 5195476 B2 JP5195476 B2 JP 5195476B2 JP 2009023767 A JP2009023767 A JP 2009023767A JP 2009023767 A JP2009023767 A JP 2009023767A JP 5195476 B2 JP5195476 B2 JP 5195476B2
Authority
JP
Japan
Prior art keywords
electrode
optical element
substrate
base member
transmission module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009023767A
Other languages
English (en)
Other versions
JP2010182800A (ja
Inventor
健一 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2009023767A priority Critical patent/JP5195476B2/ja
Publication of JP2010182800A publication Critical patent/JP2010182800A/ja
Application granted granted Critical
Publication of JP5195476B2 publication Critical patent/JP5195476B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、光素子と該光素子を駆動するICとを並列して設け、ワイヤを用いずに光素子の電極とICの電極とを電気的に接続した光伝送モジュールに関するものである。
VCSEL(Vertical Cavity Surface Emitting LASER)などの光素子を基板に実装する方法として、フリップチップ実装が注目されている。フリップチップ実装は、光素子と基板とを、Auバンプ、半田バンプなどのバンプを介して電気的に接続する実装方法である。
図7(a)、(b)に示すように、フリップチップ実装用の光素子100は2列の電極(パッド)101を有する。フリップチップ実装用の光素子100では、1つの光入出力部(発光部あるいは受光部)102に対して、アノード電極101aとカソード電極(あるいはダミーパッド)101bがそれぞれ形成されており、光入出力部102の両側に各電極101a,101bが配置されている。
フリップチップ実装用の光素子100では、光入出力部102の両側の電極101a,101bをそれぞれ基板103にバンプ接続するため、バンプ104が脚となって光素子100が安定な姿勢で基板103に実装される。
フリップチップ実装では、実装面積を小さくでき、また、その配線が短いために、インピーダンス整合などの電気特性が優れるという特徴がある。
一方、光素子を基板に実装する方法として、ワイヤボンディングが知られている。ワイヤボンディングでは、図8(a)に示すように、ワイヤボンディング用の光素子120を用い、光素子120の電極101が形成されていない面を基板(ベース)122に実装し、電極101をワイヤ123を介して光素子駆動用のIC124と電気的に接続する。
図8(b)に示すように、ワイヤボンディング用の光素子120は、光入出力部102の一側のみに電極101が一列に形成されている。よって、ワイヤボンディング用の光素子120は、図7(b)のフリップチップ実装用の光素子100と比較して小型である。
なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。
特開2007−27507号公報 特開2002−237644号公報
一般的に、ワイヤボンディング用の光素子120は、フリップチップ実装用の光素子100よりも、素子全体の大きさ(面積)が小型である等の理由から、価格が安い。光素子の価格はウエハからの取り数によって左右されるため、面積が小さい方が安くなるためである。したがって、コストの観点から、光素子としてはワイヤボンディング用の光素子120を用いることが望ましい。
しかし、ワイヤボンディングでは、ワイヤ123がある程度の長さを有するため、ワイヤ123に起因するインダクタンス成分が発生してしまい、特性インピーダンスの調整が困難となり、その結果、高周波特性などの電気的特性が劣化してしまう問題がある。したがって、ワイヤボンディング用の光素子120を用い、かつ、ワイヤを用いずに光素子120の電極と光素子駆動用のIC124の電極を電気的に接続したいという要求がある。
そこで、本発明の目的は、上記課題を解決し、フリップチップ実装用でないワイヤボンディング用の光素子を用いても、ワイヤを用いずに光素子の電極とICの電極とを電気的に接続可能であり、低コストで、かつ電気的特性が良好な光伝送モジュールを提供することにある。
本発明は上記目的を達成するために創案されたものであり、光素子と該光素子を駆動するICとを並列して設け、前記光素子の電極と前記ICの電極とを電気的に接続する光伝送モジュールにおいて、接続用基板に、前記光素子および前記ICの各電極に対応した電極部と、前記光素子側の電極部と前記IC側の電極部とを接続する配線部とからなる配線パターンを形成し、前記光素子の電極と前記光素子側の電極部、および前記ICの電極と前記IC側の電極部とをバンプ接続することで、前記光素子の電極と前記ICの電極とを電気的に接続し、基板の一端部に切欠きを形成すると共に、該切欠きにベース部材を配置し、そのベース部材に前記光素子と前記ICを固定して、前記基板の表面と、前記光素子の電極が形成された面と、前記ICの電極が形成された面の高さを略一致させると共に、前記ICの電極と前記基板とを電気的に接続する光伝送モジュールである。
前記ベース部材は、前記光素子の電極が形成された面と前記ICの電極が形成された面の高さが略一致するように段差が形成され、断面視で略L字状に形成され、前記光素子と前記ICは前記段差の異なる面にそれぞれ固定されてもよい。
前記接続用基板は、前記光素子が出射、あるいは受光する光に対して透明な材料からなり、前記接続用基板の前記光が通過する位置にレンズが形成されてもよい。
前記ベース部材を放熱板を介してケース筐体と接触させて放熱路を形成してもよい。
前記光素子は、その電極が形成された面と反対側の面にカソード電極が形成されており、前記ベース部材が導電性部材からなり、前記光素子のカソード電極と前記ベース部材とが導電性接着剤を介して接合され、前記ベース部材と前記基板のグランド電極とが電気的に接続されてもよい。
前記基板の切欠きを覆うように前記接続用基板を形成すると共に、該接続用基板に前記ICと前記基板とを接続する配線パターンを形成して、前記接続用基板を介して、前記ICと前記基板とを電気的に接続してもよい。
本発明によれば、フリップチップ実装用でないワイヤボンディング用の光素子を用いても、ワイヤを用いずに光素子の電極とICの電極とを電気的に接続可能となり、低コストで、かつ電気的特性が良好な光伝送モジュールを提供できる。
図1(a)は、本発明の光伝送モジュールの平面図および側面図であり、図1(b)はその1B−1B線断面図、図1(c)はそのA部拡大図、図1(d)は図1(b)におけるB部拡大図である。 本発明において、基板の切欠きにベース部材を配置したときの斜視図である。 本発明の光伝送モジュールに用いる接続用基板の斜視図である。 図1の光伝送モジュールにおいて、光ファイバと光素子を光結合させる構造を説明する概略断面図である。 図5(a)は、光入出力部毎に1つの電極が形成された光素子の斜視図であり、図5(b)は、光入出力部毎に2つの電極が形成された光素子の斜視図である。 図5(a)の光素子において、電極が形成された面と反対側の面がカソード電極となることを説明する図である。 図7(a)は、フリップチップ実装用の光素子の概略断面図であり、図7(b)は、その斜視図である。 図8(a)は、ワイヤボンディング用の光素子を実装した光伝送モジュールの概略断面図であり、図8(b)は、ワイヤボンディング用の光素子の斜視図である。
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
本発明の光伝送モジュールは、例えば、光トランシーバとして用いられるものである。
図1(a)は、本実施形態に係る光伝送モジュールの平面図および側面図であり、図1(b)はその1B−1B線断面図、図1(c)はそのA部拡大図、図1(d)は図1(b)のB部拡大図である。
図1(a)〜(d)に示すように、光伝送モジュール1は、光素子2と光素子2を駆動するIC3とを並列して設け、光素子2の電極とIC3の電極とを電気的に接続する際に、光素子2の電極とIC3の電極とを接続する配線パターン5を形成した接続用基板4を用いて、光素子2の電極とIC3の電極とを電気的に接続したものである。
光伝送モジュール1は、一端部に切欠き7aが形成された基板7と、基板7の裏面に接合された放熱板8と、基板7の切欠き7aに位置する放熱板8上に配置され、光素子2とIC3とを固定するベース部材9と、光素子2やIC3、基板7などを保護すべく、これらを囲むように設けられた図示しないケース筐体とを備える。
光素子2とIC3は、その電極が形成された面の高さが略一致するように、その反対側の面がベース部材9に固定される。ベース部材9には、光素子2とIC3の電極が形成された面の高さが略一致するように適宜段差が形成され、断面視で略L字状に形成される。
基板7は、PCB(Printed-Circuit Board)であり、図示しない所定の配線パターンが形成されている。基板7の一端部(図示左側)には、切欠き7aが形成され、他端部(図示右側)には外部の電気機器と接続するための図示しないコネクタが形成される。
この基板7の切欠き7aに位置する放熱板8上にベース部材9を配置して、基板7の表面と、光素子2の電極が形成された面と、IC3の電極が形成された面の高さを略一致させる。本実施形態では、放熱板8とベース部材9を別部材としているが、放熱板8とベース部材9は同一部材で形成してもよい。基板7の切欠き7aにベース部材9を配置したときの斜視図を図2に示す。
基板7の表面と、光素子2およびIC3の電極が形成された面の高さは、ベース部材9の高さを調整することにより一致させるとよい。IC3の電極と基板7の配線パターンとは、図示しないワイヤにより電気的に接続される。
放熱板8は、図示しないケース筐体に接触するように設けられる。これにより、光素子2やIC3で発生した熱を、ベース部材9、放熱板8、ケース筐体からなる放熱路を介して外部に放熱することが可能となる。ケース筐体は、例えば金属からなる。また、ベース部材9としては、放熱性を高めるため、熱伝導性の高い材料からなるものを用いるとよい。また、放熱板8を放熱シートを介してケース筐体と接触させるようにしてもよい。
さて、本実施形態では、光素子2として、ワイヤボンディング用の光素子を用いる。本実施形態では、光素子2として、アレイ状のVCSELを用いる場合を説明する。光素子2をアレイ状とするのは、伝送容量を増大させるためである。光素子2はこれに限定されず、アレイ状でない光素子を用いてもよいし、また、VCSEL以外の他の発光素子でもよく、フォトダイオードなどの受光素子であってもよい。
光素子2は、図5(a)、(b)に示すように、1列に形成された複数の発光部(光入出力部)31と、その発光部31の一側に1列に形成された複数の電極32とを備える。
図5(a)は、発光部31毎に1つの電極32が形成された光素子2を示し、図5(b)は、発光部31毎に、アノードとなる電極32aと、カソードとなる電極(あるいはダミーパッド)32bの2つの電極32が形成された光素子2を示す。図5(a)の光素子2では、図6に示すように、電極32がアノード電極となり、電極32が形成された面と反対側の面にカソード電極が形成される。
本発明では、図5(a)、(b)のどちらの光素子2も用いることもできる。本実施形態では、図5(a)の光素子2を用いる場合を説明する。
光素子2の電極32とIC3の電極とは、接続用基板4を介して電気的に接続される。
図1(c)および図3に示すように、接続用基板4には、光素子2の電極32とIC3の電極とを接続するための配線パターン5が形成される。
本実施形態では、接続用基板4として、光素子2が出射、あるいは受光する光に対して透明な材料(例えば、石英ガラス)からなるものを用いる。また、接続用基板4の光が通過する位置には、接続用基板4を加工することで、光素子2が出射、あるいは受光する光を集光するためのレンズ4aが一体に形成される。
本実施形態では、接続用基板4の配線パターン5を形成した面と反対側の面にレンズ4aを形成したが、配線パターン5を形成した面にレンズを形成してもよいし、その両面にレンズを形成してもよい。ただし、配線パターン5を形成した面にレンズを形成する場合は、レンズが光素子2と接触しないよう、バンプ10の高さよりも低く形成するとよい(図1(d)参照)。
配線パターン5は、光素子2の電極32に対応した光素子側電極部5aと、IC3の電極に対応したIC側電極部5bと、光素子側電極部5aとIC側電極部5bとを接続する配線部5cとからなる。図1(c)および図3では、直線状の配線パターン5が形成された例を示しているが、配線パターン5は直線状に限らず、所望の形状としてよい。また、光素子2とIC3間のインピーダンスを調整するために、グランドとなる配線パターン等を適宜形成してもよい。
この接続用基板4を用い、光素子2の電極32と光素子側電極部5a、IC3の電極とIC側電極部5bをそれぞれバンプ接続することで、光素子2の電極とIC3の電極とを電気的に接続する。バンプ10としては、Auバンプや半田バンプなどを用いるとよい。
また、本実施形態では、図5(a)の光素子2を用いるため、光素子2のカソード電極(電極32が形成された面と反対側の面)を基板7のグランド電極(図示せず)に電気的に接続する必要がある。
そのため、本実施形態では、ベース部材9を導電性部材で形成すると共に、光素子2のカソード電極とベース部材9とを導電性接着剤を介して接合し、さらに、ベース部材9を基板7のグランド電極に電気的に接続した。これにより、光素子2のカソード電極は、ベース部材9を介して基板7のグランド電極に電気的に接続される。
ベース部材9と基板7のグランド電極とを接続する方法については、例えば、基板7の裏面(図1(b)では下側)にグランド電極を形成すると共に、放熱板8を導電性部材で形成し、基板7のグランド電極と放熱板8とを導電性接着剤を介して電気的に接続することで、ベース部材9と基板7のグランド電極とを放熱板8を介して電気的に接続するようにすればよい。基板7の表面(図1(b)では上側)にグランド電極を形成する場合は、例えば、グランド電極とベース部材9とをワイヤを介して電気的に接続するようにすればよい。
ベース部材9としては、熱伝導性が高くかつ導電性の材料を用いるとよく、例えば、線膨張係数の値が光素子2と近いコバール(鉄にコバルト、ニッケルを配合した合金)を用いるとよい。また、コバールの腐食を防ぐために、表面に金めっき等のめっきを施してもよい。図5(b)の光素子2を用いる場合は、ベース部材9を導電性部材で形成する必要はない。
図4に示すように、光伝送モジュール1では、基板7の表面側に、レンズブロック41を設けると共に、レンズブロック41と対向するように光ファイバ42を配置し、レンズブロック41、レンズ4a、接続用基板4を介して、光ファイバ42と光素子2とを光結合させる。レンズブロック41および光ファイバ42は、図示しない支持部材やケース筐体により支持される。
本実施形態の作用を説明する。
本実施形態に係る光伝送モジュール1では、接続用基板4に、光素子2の電極32とIC3の電極とを接続する配線パターン5を形成し、その接続用基板4を用いて、光素子2の電極とIC3の電極とを電気的に接続している。
これにより、フリップチップ実装用でないワイヤボンディング用の光素子2の電極とIC3の電極とを、ワイヤを用いることなく電気的に接続することが可能となる。接続用基板4の配線パターン5により光素子2の電極とIC3の電極とを電気的に接続するため、高周波特性などの電気的特性を良好とすることが可能となる。また、ワイヤボンディング用の光素子2を用いることにより、コストを抑制することができる。
さらに、接続用基板4を用いることで、光素子2としてアレイ状のものを用いた場合であっても、光素子2の電極32とIC3の電極とを一括で接続することが可能となるため、光素子2とIC3との接続が容易となる。
また、本実施形態では、ベース部材9を放熱板8を介してケース筐体と接触させて放熱路を形成している。これにより、光素子2で発生した熱を、ベース部材9、放熱板8、ケース筐体を介して外部に放熱することが可能となり、放熱性の優れた光伝送モジュール1を実現できる。
さらに、ベース部材9として導電性部材からなるものを用い、光素子2とベース部材9とを導電性接着剤を介して接合し、かつ、ベース部材9と基板7のグランド電極とを電気的に接続することで、電極32が形成された面と反対側の面にカソード電極が形成された光素子2(図5(a)参照)を用いることが可能となり、よりコストを抑制することができる。
上記実施形態では、IC3の電極と基板7の配線パターンとをワイヤにより電気的に接続したが、これに限定されず、基板7の切欠き7aを覆うように接続用基板4を形成すると共に、接続用基板4にIC3と基板7とを接続する配線パターンを形成し、その接続用基板4の配線パターンを介して、IC3の電極と基板7の配線パターンとを電気的に接続するようにしてもよい。
すなわち、図1(a)〜(d)に示した接続用基板4よりもサイズの大きい接続用基板を形成し、光素子2とIC3間の接続のみならず、IC3と基板7間の接続も接続用基板4を用いて行うようにしてもよい。
これにより、光素子2とIC3間の接続と、IC3と基板7間の接続を一括して行うことが可能となる。また、IC3と基板7間のインピーダンス調整が容易となり、高周波特性などの電気的特性を良好とすることができる。
また、上記実施形態では、接続用基板4として、光素子2が出射、あるいは入射する光に対して透明な材料からなるものを用いたが、光素子2が出射する光(あるいは受光する光)を通過させるための穴を形成したものを用いてもよい。
さらに、上記実施形態では、光素子2とIC3とをベース部材9に固定したが、これに限定されず、例えば、基板7の厚さが薄い場合などは、光素子2のみをベース部材9に固定し、IC3を直接放熱板8に固定するようにしてもよいし、さらに基板7の厚さが薄い場合は、基板7と放熱板8との間にスペーサ等を設けて、基板7の表面と、光素子2およびIC3の電極が形成された面とを一致させるようにしてもよい。
また、上記実施形態では、接続用基板4を加工してレンズ(集光レンズ)を形成したが、これに限定されず、接続用基板4に回折格子を形成して、いわゆるグレーティングレンズを形成するようにしてもよい。
このように、本発明は、上記実施形態には限定されず、当業者にとって想到し得る本明細書に説明された基本的教示の範囲に含まれる全ての変更、および代替的構成を具体化するものとして解釈されるべきである。
1 光伝送モジュール
2 光素子
3 IC
4 接続用基板
4a レンズ
5 配線パターン
5a,5c 電極部
5b 配線部
7 基板
7a 切欠き
8 放熱板
9 ベース部材
10 バンプ

Claims (6)

  1. 光素子と該光素子を駆動するICとを並列して設け、前記光素子の電極と前記ICの電極とを電気的に接続する光伝送モジュールにおいて、
    接続用基板に、前記光素子および前記ICの各電極に対応した電極部と、前記光素子側の電極部と前記IC側の電極部とを接続する配線部とからなる配線パターンを形成し、前記光素子の電極と前記光素子側の電極部、および前記ICの電極と前記IC側の電極部とをバンプ接続することで、前記光素子の電極と前記ICの電極とを電気的に接続し、
    基板の一端部に切欠きを形成すると共に、該切欠きにベース部材を配置し、そのベース部材に前記光素子と前記ICを固定して、前記基板の表面と、前記光素子の電極が形成された面と、前記ICの電極が形成された面の高さを略一致させると共に、前記ICの電極と前記基板とを電気的に接続することを特徴とする光伝送モジュール。
  2. 前記ベース部材は、前記光素子の電極が形成された面と前記ICの電極が形成された面の高さが略一致するように段差が形成され、断面視で略L字状に形成され、前記光素子と前記ICは前記段差の異なる面にそれぞれ固定される請求項1記載の光伝送モジュール。
  3. 前記接続用基板は、前記光素子が出射、あるいは受光する光に対して透明な材料からなり、前記接続用基板の前記光が通過する位置にレンズが形成される請求項1又は2記載の光伝送モジュール。
  4. 前記ベース部材を放熱板を介してケース筐体と接触させて放熱路を形成する請求項1〜3いずれかに記載の光伝送モジュール。
  5. 前記光素子は、その電極が形成された面と反対側の面にカソード電極が形成されており、前記ベース部材が導電性部材からなり、前記光素子のカソード電極と前記ベース部材とが導電性接着剤を介して接合され、前記ベース部材と前記基板のグランド電極とが電気的に接続される請求項1〜4いずれかに記載の光伝送モジュール。
  6. 前記基板の切欠きを覆うように前記接続用基板を形成すると共に、該接続用基板に前記ICと前記基板とを接続する配線パターンを形成して、前記接続用基板を介して、前記ICと前記基板とを電気的に接続する請求項1〜5いずれかに記載の光伝送モジュール。
JP2009023767A 2009-02-04 2009-02-04 光伝送モジュール Expired - Fee Related JP5195476B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009023767A JP5195476B2 (ja) 2009-02-04 2009-02-04 光伝送モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009023767A JP5195476B2 (ja) 2009-02-04 2009-02-04 光伝送モジュール

Publications (2)

Publication Number Publication Date
JP2010182800A JP2010182800A (ja) 2010-08-19
JP5195476B2 true JP5195476B2 (ja) 2013-05-08

Family

ID=42764152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009023767A Expired - Fee Related JP5195476B2 (ja) 2009-02-04 2009-02-04 光伝送モジュール

Country Status (1)

Country Link
JP (1) JP5195476B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065293A (ja) * 2013-09-25 2015-04-09 株式会社フジクラ 光学素子実装モジュール、および光学素子実装モジュールの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60110185A (ja) * 1983-11-18 1985-06-15 Matsushita Electric Ind Co Ltd 光集積回路パッケ−ジ
JPH0630448Y2 (ja) * 1987-12-28 1994-08-17 三洋電機株式会社 光プリントヘッド
JPH0523563U (ja) * 1991-07-17 1993-03-26 ソニー株式会社 半導体レーザ装置
JPH10247757A (ja) * 1997-03-04 1998-09-14 Nippon Telegr & Teleph Corp <Ntt> 光通信用発光モジュール
JP2002237644A (ja) * 2001-02-09 2002-08-23 Hitachi Cable Ltd 光送信器
JP2002261401A (ja) * 2001-02-27 2002-09-13 Ricoh Co Ltd 光通信モジュール
JP2004031508A (ja) * 2002-06-24 2004-01-29 Nec Corp 光電気複合モジュールおよびそのモジュールを構成要素とする光入出力装置
JP2007294743A (ja) * 2006-04-26 2007-11-08 Hitachi Cable Ltd 光モジュール及びその製造方法
JP2008091515A (ja) * 2006-09-29 2008-04-17 Matsushita Electric Works Ltd 光電気変換装置

Also Published As

Publication number Publication date
JP2010182800A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
US7985975B2 (en) Light emitting package and light emitting package array formed by coupled electrodes
US6958907B2 (en) Optical data link
US20130056759A1 (en) Packaging Device for Matrix-Arrayed Semiconductor Light-Emitting Elements of High Power and High Directivity
CN106680959B (zh) 光学元件封装和光学元件设备
JP4743107B2 (ja) 光電気配線部材
JP4015440B2 (ja) 光通信モジュール
US20100272388A1 (en) Photoelectric conversion module
CN112198598A (zh) 一种光模块结构
KR100636488B1 (ko) 광학디바이스 및 그 제조방법
JP2010238540A (ja) 発光モジュールおよびその製造方法
US7181099B2 (en) Fiber optic module packaging architecture for integrated circuit and optical subassembly integration
JP5195476B2 (ja) 光伝送モジュール
CN109314170B (zh) 用于优化的热阻、焊接可靠性和smt加工良率的led金属焊盘配置
JP5981145B2 (ja) 回路基板および通信システム
JP5168175B2 (ja) 光伝送モジュール
CN112180523A (zh) 一种800g光模块机构
JP4798863B2 (ja) 光電気配線基板
CN116577885A (zh) 一种光模块封装结构
KR101071550B1 (ko) 광전변환모듈
JP5304287B2 (ja) 光伝送モジュール
CN213517669U (zh) 一种光模块结构
KR100575639B1 (ko) 방열판 및 피씨비 일체형 광저장 장치용 모듈
JP4951691B2 (ja) 光伝送モジュールおよびこれを用いた光通信装置
JP6986453B2 (ja) 半導体レーザ装置
JP6699297B2 (ja) 光モジュール及び光モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees