JP2020177192A - 光トランシーバ - Google Patents

Abstract

【課題】小型化を維持しつつデータの大容量化を実現させることができる光トランシーバを提供する。【解決手段】一実施形態に係る光トランシーバ１は、光レセプタクルと、２つの光サブアセンブリ１０と、上面を有し、当該上面にて光レセプタクルに対して外部コネクタの反対側に後側の光サブアセンブリ１０が搭載されると共に、当該上面にて光レセプタクルと後側の光サブアセンブリ１０との間に前側の光サブアセンブリ１０が搭載される、回路基板２０と、を備え、各光サブアセンブリ１０は、光デバイスが実装された光サブアセンブリ基板１１と、光デバイスを覆うと共に光レセプタクルに光接続するレンズ部１５と、フレーム１８とを有し、前側の光サブアセンブリ１０のフレーム１８の一部分は、後側の光サブアセンブリ１０の光サブアセンブリ基板１１によって回路基板２０に向けて押さえられている。【選択図】図１１

Description

本発明の一側面は、光トランシーバに関するものである。

特許文献１には、回路基板と、複数の光信号を送信又は受信する光素子と、光素子に光結合すると共に回路基板に搭載されるレンズブロックとを備える光モジュールが記載されている。レンズブロックには、光ファイバを挿入及び保持するフェルールが係合する。また、光トランシーバは、外部のＭＰＯコネクタを受容するフェルールを備えたレセプタクル部を有し、レセプタクル部のフェルールは上記のレンズブロックに係合するフェルールと複数の光ファイバを介して互いに接続されている。

特許文献２には、外部のＭＰＯコネクタを受容する光レセプタクルと、光電変換機能を有する半導体光素子、及びレーザドライバが搭載されたアセンブリ基板と、電子デバイスが実装されたメイン回路基板とを備える光トランシーバが記載されている。アセンブリ基板及びメイン回路基板は筐体によって保護されている。アセンブリ基板には光電変換部品及びホルダが搭載されており、ホルダはアセンブリ基板に光電変換部品を保持している。光レセプタクルの内部及び光電変換部品のそれぞれにはＭＴフェルールが係合しており、光レセプタクルの内部のＭＴフェルールと光電変換部品に係合するＭＴフェルールとは内部ファイバを介して互いに光結合されている。

特開２０１０−１２２３１１号公報 特開２０１６−１５６９１６号公報

光トランシーバにおいては、特に近年、光通信における伝送速度の高速化が進行しており、機能の向上に伴い内部の部品の高集積化及び高機能化が進んでいる。データセンタの内部の通信に用いられる光トランシーバとして、伝送距離が数１００ｍ程度の短波長面発光レーザを光源とする光モジュールを備えるものが知られている。従って、新たにデータセンタを敷設することなく、光トランシーバにおいて小型化を維持しつつ互換性を確保すると共に大容量化を実現させることが求められている。

本発明の一側面は、小型化を維持しつつデータの大容量化を実現させることができる光トランシーバを提供することを目的とする。

本発明の一側面に係る光トランシーバは、通信装置のケージに挿抜方向に沿って活性挿抜される光トランシーバであって、外部コネクタを受容する光レセプタクルと、それぞれ光デバイスを含む第１光サブアセンブリ及び第２光サブアセンブリと、上面を有し、上面にて光レセプタクルに対して外部コネクタの反対側に第２光サブアセンブリが搭載されると共に、上面にて光レセプタクルと第２光サブアセンブリとの間に第１光サブアセンブリが搭載される、回路基板と、光レセプタクルと第１光サブアセンブリとを光学的に接続する第１多芯光ファイバと、光レセプタクルと第２光サブアセンブリとを光学的に接続する第２多芯光ファイバと、を備え、第１光サブアセンブリ及び第２光サブアセンブリのそれぞれは、光デバイスが実装された光サブアセンブリ基板と、光デバイスを覆うように光サブアセンブリ基板に搭載されると共に第１多芯光ファイバまたは第２多芯光ファイバを介して光レセプタクルに光学的に接続されるレンズ部と、光サブアセンブリ基板にレンズ部を固定するフレームと、を有し、第１光サブアセンブリのフレームの一部分は、第２光サブアセンブリの光サブアセンブリ基板によって回路基板に向けて押さえられている。

本発明の一側面によれば、小型化を維持しつつデータの大容量化を実現させることができる。

図１は、本発明の実施形態に係る光トランシーバを示す斜視図である。 図２は、図１の光トランシーバの内部構造を示す斜視図である。 図３は、図１の光トランシーバの２個の光サブアセンブリ、複数の光ファイバ及び回路基板を示す斜視図である。 図４は、図３の２個の光サブアセンブリ及び回路基板を示す斜視図である。 図５は、図３の光サブアセンブリを示す斜視図である。 図６は、図５の光サブアセンブリを図５の反対側から見た斜視図である。 図７は、図５の光サブアセンブリの光サブアセンブリ基板とレンズ部とを示す斜視図である。 図８は、図７の光サブアセンブリ基板を示す斜視図である。 図９は、図３の回路基板に光サブアセンブリを搭載する前の状態を示す斜視図である。 図１０は、図３の２個の光サブアセンブリ及び回路基板を示す側面図である。 図１１は、図１の光トランシーバの断面図である。

［本願発明の実施形態の説明］
最初に、本願発明の実施形態の内容を列記して説明する。本願発明の一実施形態に係る光トランシーバは、通信装置のケージに挿抜方向に沿って活性挿抜される光トランシーバであって、外部コネクタを受容する光レセプタクルと、それぞれ光デバイスを含む第１光サブアセンブリ及び第２光サブアセンブリと、上面を有し、上面にて光レセプタクルに対して外部コネクタの反対側に第２光サブアセンブリが搭載されると共に、上面にて光レセプタクルと第２光サブアセンブリとの間に第１光サブアセンブリが搭載される、回路基板と、光レセプタクルと第１光サブアセンブリとを光学的に接続する第１多芯光ファイバと、光レセプタクルと第２光サブアセンブリとを光学的に接続する第２多芯光ファイバと、を備え、第１光サブアセンブリ及び第２光サブアセンブリのそれぞれは、光デバイスが実装された光サブアセンブリ基板と、光デバイスを覆うように光サブアセンブリ基板に搭載されると共に第１多芯光ファイバまたは第２多芯光ファイバを介して光レセプタクルに光学的に接続されるレンズ部と、光サブアセンブリ基板にレンズ部を固定するフレームと、を有し、第１光サブアセンブリのフレームの一部分は、第２光サブアセンブリの光サブアセンブリ基板によって回路基板に向けて押さえられている。

この光トランシーバは第１光サブアセンブリと第２光サブアセンブリとを備え、第１光サブアセンブリ及び第２光サブアセンブリは共に光デバイスを含む。従って、１個の光サブアセンブリを備える光トランシーバと比較してデータ容量を大きくすることができるので、データの大容量化を実現させることができる。光トランシーバは通信装置のケージに挿抜方向に活性挿抜され、光レセプタクル、第１光サブアセンブリ及び第２光サブアセンブリは、この順で一方向に沿って並ぶように配置される。このように光レセプタクル、第１光サブアセンブリ及び第２光サブアセンブリが当該挿抜方向に沿って並ぶように配置されることにより、当該挿抜方向に交差する方向への光トランシーバの大型化を抑えることができるので小型化を維持することができる。また、第１光サブアセンブリ及び第２光サブアセンブリのそれぞれは、光サブアセンブリ基板と、レンズ部と、光サブアセンブリ基板にレンズ部を固定するフレームとを備える。そして、第１光サブアセンブリのフレームの一部分は、第２光サブアセンブリの光サブアセンブリ基板によって回路基板に向けて押さえられている。このように当該挿抜方向に沿って並ぶ第１光サブアセンブリ及び第２光サブアセンブリにおいて、第１光サブアセンブリのフレームの一部分が第２光サブアセンブリの光サブアセンブリ基板に回路基板に向けて押さえられることにより、第１光サブアセンブリ及び第２光サブアセンブリの挿抜方向への長さを抑えることができる。従って、光トランシーバの挿抜方向への長さを抑えることができるので、光トランシーバの小型化を実現させることができる。

また、第１光サブアセンブリ及び第２光サブアセンブリは、それぞれ互いに同一の外形形状を有していてもよい。この場合、第１光サブアセンブリ及び第２光サブアセンブリとして互いに同一の外形形状の光サブアセンブリを用いることができるので、光トランシーバの部品を共通化させることができる。従って、部品の共通化を進めることによって部品にかかるコストを低減させることができる。

また、フレームは、光サブアセンブリ基板を貫通すると共に回路基板に形成された穴に係合するボスを有し、第１光サブアセンブリ及び第２光サブアセンブリのそれぞれは、ボスが穴に係合することによって回路基板に固定されてもよい。この場合、レンズ部を固定するフレームが光サブアセンブリ基板を貫通すると共に回路基板の穴に係合するボスを備える。従って、レンズ部を固定するフレームのボスによって、光サブアセンブリ基板を回路基板に固定することができる。よって、回路基板に対する光サブアセンブリの位置決めを行うことができる。また、フレームによって、レンズ部を光サブアセンブリ基板に固定すると共に、光サブアセンブリ基板を回路基板に固定することができる。

また、回路基板と第２光サブアセンブリとの距離は、回路基板と第１光サブアセンブリとの距離よりも長くてもよい。この場合、回路基板と第１光サブアセンブリとの距離より、回路基板と第２光サブアセンブリとの距離の方が長い。光レセプタクルの反対側に位置する第２光サブアセンブリの回路基板に対する距離が長いことにより、光レセプタクルから第２光サブアセンブリまで延びる第２多芯光ファイバの曲げ半径を大きくすることができる。すなわち、回路基板に対する第２光サブアセンブリの距離が回路基板に対する第１光サブアセンブリの距離と同一である場合には、光レセプタクルから第２光サブアセンブリまで延びる第２多芯光ファイバが第１光サブアセンブリを跨ぐときに上下に湾曲することによって第２多芯光ファイバを構成する各光ファイバの曲げが大きくなる。これに対し、回路基板からの第２光サブアセンブリの距離が回路基板からの第１光サブアセンブリの距離より長い場合には、光レセプタクルから第２光サブアセンブリまで延びる第２多芯光ファイバの上下方向への湾曲度合を低減させることができるので、複数の光ファイバの曲げ半径を大きくすることができる。従って、複数の光ファイバの曲げ半径をより確実に仕様の値以上にすることができるので、光ファイバの損傷をより確実に抑制することができる。

また、前述した光トランシーバは、回路基板と第２光サブアセンブリとの間に介在する放熱シートを備えてもよい。この場合、回路基板に対する高さが第１光サブアセンブリよりも高い第２光サブアセンブリと回路基板との間に放熱シートが介在する。従って、より高い位置に位置する第２光サブアセンブリ、放熱シート及び回路基板に放熱経路を形成することができるので、第２光サブアセンブリからの放熱の経路を確実に確保することができる。

［本願発明の実施形態の説明］
本願発明の実施形態に係る光トランシーバの具体例を、以下で図面を参照しながら説明する。なお、本発明は、以降の例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の範囲内における全ての変更が含まれることが意図される。図面の説明において、同一又は相当する要素には同一の符号を付し、重複する説明を適宜省略する。また、図面は、理解を容易にするため、一部を簡略化又は誇張して描いている場合があり、寸法比率等は図面に記載のものに限定されない。

図１は、実施形態に係る光トランシーバ１を示す斜視図である。図１に示されるように、光トランシーバ１は、例えば、ＱＳＦＰ規格に準拠している。ここでいう規格は、例えば業界規格の一つであるＭＳＡ（Multi Source Agreement）である。光トランシーバ１は、金属製の筐体２と、筐体２に係合するスライダ３と、筐体２の一端に位置する光レセプタクル４と、スライダ３から延び出すプルタブ５とを備える。筐体２は、直方体状の形状を呈し、一方向Ｄ１に長く延びている。光トランシーバ１は、一方向Ｄ１に沿ってホストシステム（通信装置）に設けられたケージに活性挿抜（挿入及び抜出）される。すなわち、一方向Ｄ１は、ケージに対して光トランシーバ１が活性挿抜される挿抜方向である。ケージに挿入されるのは、主に筐体２の部分であり、光レセプタクル４及びプルタブ５はケージの外に露出する。すなわち、光トランシーバ１をケージに挿入すると、筐体２の長手方向である一方向Ｄ１において光レセプタクル４が設けられた一端と、当該一端の反対側に位置する他端がケージに近づくように移動する。光トランシーバ１をケージから抜出（抜去）するときは、光レセプタクル４が設けられた筐体２の一端がケージから遠ざかるように移動する。

スライダ３は、光レセプタクル４が設けられた筐体２の一端から一方向Ｄ１に沿って延びている。光レセプタクル４は、外部の光コネクタのＭＴフェルールを受容し、当該光コネクタを介して外部と光信号を送受する。筐体２は、ケージの内部に設けられた電気コネクタに接続される電気プラグ６を、光レセプタクル４が設けられた一端の反対側に位置する他端に備える。プルタブ５は、例えば、樹脂製であり、可撓性を有する材料によって構成されている。プルタブ５を持ってプルタブ５をケージの反対側に引くことにより、ケージに対する光トランシーバ１の係合が解除されてホストシステムから光トランシーバ１を引き抜くことが可能となる。

筐体２は直方体状を呈し、例えば、一方向Ｄ１に垂直に延びる平面で筐体２を切断したときの筐体２の断面形状は長方形状である。筐体２は上筐体７及び下筐体８を含んでおり、上筐体７と下筐体８の間にスライダ３が設けられる。上筐体７及び下筐体８は、例えば、ガスケットが介在した状態で複数のネジによって互いに接合される。なお、以下の説明では、「前後」及び「上下」の方向を用いることがあるが、これらの方向は図示する状態に基づく便宜的なものであり、方向を限定するものではない。以下の説明では、光レセプタクル４側を「前」、電気プラグ６側を「後」、下筐体８から上筐体７を見た方向を「上」、上筐体７から下筐体８を見た方向を「下」と称し、「上下」を「高さ」と称することがある。

図２は、光トランシーバ１から上筐体７を外して光トランシーバ１を上方から見た斜視図である。図２に示されるように、光トランシーバ１の内部には、２個の光サブアセンブリ１０と、２個の光サブアセンブリ１０を搭載する回路基板２０と、光レセプタクル４から延び出す複数の光ファイバ３０と、光レセプタクル４の内部に収容されるフェルール４０、各光サブアセンブリ１０に保持されるフェルール５０とを備える。２個の光サブアセンブリ１０は、一方向Ｄ１に沿って並ぶように配置される。複数の光ファイバ３０のそれぞれは、フェルール４０及びフェルール５０のそれぞれに保持されている。複数の光ファイバ３０の一部はフェルール４０から前側の光サブアセンブリ１０（第１光サブアセンブリ）に保持されたフェルール５０に延び出しており、複数の光ファイバ３０の残部はフェルール４０から後側の光サブアセンブリ１０（第２光サブアセンブリ）に保持されたフェルール５０に延び出している。光レセプタクル４と前側の光サブアセンブリ１０とを光学的に接続する複数の光ファイバ３０が第１多芯光ファイバに相当し、光レセプタクル４と後側の光サブアセンブリ１０とを光学的に接続する複数の光ファイバ３０が第２多芯光ファイバに相当する。光レセプタクル４には、外部コネクタのＭＴフェルールが入り込んで当該ＭＴフェルールに保持された光ファイバとフェルール４０に保持された光ファイバ３０とが光結合する。

図３は、２個の光サブアセンブリ１０、回路基板２０、光ファイバ３０及びフェルール５０を拡大した斜視図である。図２及び図３に示されるように、フェルール４０からは、複数の光ファイバ３０が２個の光サブアセンブリ１０のそれぞれに向かって後方に延び出している。フェルール４０から延び出す複数の光ファイバ３０は、例えば、光トランシーバ１の幅方向である方向Ｄ２に沿って並ぶと共に、光トランシーバ１の上下方向（高さ方向）である方向Ｄ３に沿って並んでいる。一例として、フェルール４０からは、方向Ｄ２に並んだ１２本の光ファイバ３０の組が方向Ｄ３に沿って２組並んだ合計２４本の光ファイバ３０が延び出している。例えば、２４本の光ファイバ３０及びフェルール４０によって、２４心のＭＰＯコネクタが構成される。

なお、複数の光ファイバ３０の少なくとも一部はテープ化されていてもよい。「テープ化」とは、リボンファイバである光ファイバ３０、又はリボナイズされた複数の光ファイバ３０を示している。リボンファイバは複数の光ファイバ３０が所定の方向（例えば方向Ｄ２及び方向Ｄ３）に沿って並べられて且つ予め固定された複数の光ファイバ３０であり、リボナイズとは接着剤等によって所定の方向に沿って並べられた状態で固定された複数の光ファイバ３０を示している。方向Ｄ３に沿って並ぶ２つの光ファイバ３０の組のうち下側の光ファイバ３０の組は、前側の光サブアセンブリ１０のフェルール５０まで延びている。例えば、１２本の光ファイバ３０及びフェルール５０によって、１２心のＭＰＯコネクタが構成される。方向Ｄ３に沿って並ぶ２つの光ファイバ３０の組のうち上側の光ファイバ３０の組は、前側のフェルール５０を超えると共に前側の光サブアセンブリ１０に入り込み、上側の光ファイバ３０の組の後端は後側の光サブアセンブリ１０のフェルール５０まで延びている。

２個の光サブアセンブリ１０は、例えば、互いに同一の構成を有する。光サブアセンブリ１０は、光サブアセンブリ基板１１と、光サブアセンブリ基板１１に搭載されると共に複数の光ファイバ３０を介して光レセプタクル４に光接続するレンズ部１５と、光サブアセンブリ基板１１にレンズ部１５を固定するフレーム１８と、フェルール５０を保持するフェルール保持板金１９とを備える。フェルール保持板金１９は、フェルール５０を囲んで光サブアセンブリ１０の内部にフェルール５０を保持する部品である。フェルール保持板金１９は前側に位置する第１枠部１９ａと後側に位置する第２枠部１９ｂとを備え、第１枠部１９ａ及び第２枠部１９ｂは共に上方に開口する枠状とされている。第２枠部１９ｂにはレンズ部１５とフェルール５０の後部とが収容され、第１枠部１９ａにはフェルール５０の前部が収容される。第１枠部１９ａの一方向Ｄ１の長さは第２枠部１９ｂの一方向Ｄ１の長さよりも短く、第１枠部１９ａの方向Ｄ２の長さは第２枠部１９ｂの方向Ｄ２の長さよりも長い。

第１枠部１９ａは、方向Ｄ２に沿って並ぶ一対の前壁１９ｃと、各前壁１９ｃの方向Ｄ２の端部から後方に延びる一対の側壁１９ｄと、各側壁１９ｄの後端から方向Ｄ２の内側に延びる後壁１９ｅとを有する。一対の前壁１９ｃの方向Ｄ２の内側には後方に傾斜する傾斜部１９ｆが形成されており、一対の傾斜部１９ｆの間にはフェルール４０からフェルール５０に向かう光ファイバ３０が一方向Ｄ１に通される枠状の光ファイバ挿通部材１９ｇが設けられる。各側壁１９ｄは一方向Ｄ１に沿って延びており、各側壁１９ｄの内面とフェルール５０との間には隙間Ｓが形成されている。また、後壁１９ｅの方向Ｄ２の内側の端部は、第２枠部１９ｂの前端に連続している。

第２枠部１９ｂは、第１枠部１９ａの各後壁１９ｅから後方に延びる一対の側面部１９ｈと、一対の側面部１９ｈの第１枠部１９ａとの反対側に位置する後部１９ｊとを有する。一対の側面部１９ｈ及び後部１９ｊの上端からは第２枠部１９ｂの内側に延びる被覆部１９ｋが形成されている。被覆部１９ｋは、フェルール５０の一部及びレンズ部１５の一部を被覆する。被覆部１９ｋは、各側面部１９ｈにおいて一方向Ｄ１に延びると共に後部１９ｊにおいて方向Ｄ２に延びている。被覆部１９ｋは、フェルール５０の方向Ｄ２の両端、レンズ部１５の方向Ｄ２の両端、及びレンズ部１５の後端を覆っている。また、後部１９ｊは、複数の光ファイバ３０を一方向Ｄ１に通す貫通孔を有する。

図４は、フェルール保持板金１９を外した２個の光サブアセンブリ１０と回路基板２０とを示す斜視図である。図５は、各光サブアセンブリ１０の光サブアセンブリ基板１１、レンズ部１５及びフレーム１８を上方から見た斜視図である。図４及び図５に示されるように、２個の光サブアセンブリ１０は一方向Ｄ１に沿って並ぶように配置され、前側の光サブアセンブリ１０のフレーム１８の後端に後側の光サブアセンブリ１０の光サブアセンブリ基板１１が載せられる。レンズ部１５は光サブアセンブリ基板１１の上面１１ａに搭載されると共にフレーム１８によって保持される。

図６は、光サブアセンブリ基板１１、レンズ部１５及びフレーム１８を下方から見た斜視図である。図７は、光サブアセンブリ基板１１及びレンズ部１５を示す斜視図である。図５、図６及び図７に示されるように、フレーム１８は、光サブアセンブリ基板１１の上面１１ａに載せられると共に方向Ｄ２に沿って並ぶ一対の前部１８ａと、一対の前部１８ａのそれぞれから後方に延びる一対の側部１８ｂと、一対の側部１８ｂの後端同士を接続する後部１８ｃとを備える。一対の前部１８ａのそれぞれは、下方に突出するボス１８ｄと、方向Ｄ２の内側に突出するテーパ部１８ｅとを備える。各ボス１８ｄは光サブアセンブリ基板１１に形成された貫通孔１１ｂに係合（嵌合）し、各貫通孔１１ｂに各ボス１８ｄが係合することによって光サブアセンブリ基板１１にフレーム１８が固定される。各テーパ部１８ｅは下方に向かうに従って方向Ｄ２の内側に斜めに突出するテーパ面を有し、各テーパ部１８ｅがフェルール保持板金１９の側面部１９ｈに形成された貫通孔に入り込むことによってフレーム１８にフェルール保持板金１９が固定される。

各側部１８ｂは各前部１８ａの上側部分から後方に延びており、各側部１８ｂと光サブアセンブリ基板１１の上面１１ａとの間にはレンズ部１５の側部が露出する空間Ｋが形成される。フレーム１８は側部１８ｂの一方向Ｄ１の途中部分から方向Ｄ２に延びる架橋部１８ｆを備え、架橋部１８ｆはレンズ部１５の上方において一対の側部１８ｂを掛け渡すように配置される。後部１８ｃは側部１８ｂよりも低い位置（光サブアセンブリ基板１１寄りの位置）に設けられる。後部１８ｃは、一方向Ｄ１に沿って段差を有する階段状とされている。後部１８ｃは、後側に位置する下段部１８ｇと、下段部１８ｇよりも前側に位置する上段部１８ｈと、下段部１８ｇ及び上段部１８ｈの間において一方向Ｄ１及び方向Ｄ３の双方に対して傾斜する傾斜部１８ｊとを有する。下段部１８ｇ、傾斜部１８ｊ及び上段部１８ｈは、共に方向Ｄ２に沿って延びている。

図８は、光サブアセンブリ基板１１の上面１１ａを示す斜視図である。図７及び図８に示されるように、レンズ部１５は、例えば、樹脂製のブロックであって上面１１ａに搭載される。光サブアセンブリ基板１１は、例えば、プリント基板である。但し、光サブアセンブリ基板１１はプリント基板に限定されず、半導体基板であってもよい。上面１１ａには、例えば、光デバイス１１ｃ及び電子デバイス１１ｄが実装されている。レンズ部１５は、上面１１ａに実装されている光デバイス１１ｃ及び電子デバイス１１ｄの上を覆っている。光デバイス１１ｃは、例えば、発光素子及び受光素子を含んでいる。この発光素子は、例えば、半導体レーザダイオードの一種であるＶＣＳＥＬ（垂直共振型面発光レーザ）である。上記の受光素子は、モニタ用のフォトダイオードである。電子デバイス１１ｄは、例えば、当該発光素子を駆動させるための駆動回路、受光素子を含む各種フォトダイオードから出力される電気信号を増幅するための増幅回路とを含んでいる。なお、光サブアセンブリ基板１１には、上記の回路以外の回路が更に設けられていてもよい。

レンズ部１５は、光デバイス１１ｃの発光素子から放射される光を透過させる透明樹脂によって構成されており、例えば、ＵＬＴＥＭ（登録商標）によって構成されている。レンズ部１５は前部１５ａと上部１５ｂとを有し、前部１５ａは方向Ｄ２の中央部に光学ポート１５ｃを露出させている。光学ポート１５ｃには、光デバイス１１ｃの発光素子に対応するレンズアレイ１５ｄと、光デバイス１１ｃの受光素子に対応するレンズアレイ１５ｅとが露出している。レンズアレイ１５ｄ及びレンズアレイ１５ｅのそれぞれのレンズは、光学ポート１５ｃを介してフェルール５０に保持された光ファイバ３０と光結合する。レンズアレイ１５ｄ及びレンズアレイ１５ｅが並ぶ方向Ｄ２の両端側には、一対のガイドピン１５ｆが設けられている。一対のガイドピン１５ｆのそれぞれにフェルール５０のガイド孔が一方向Ｄ１に嵌合することによってレンズ部１５にフェルール５０が係合してレンズ部１５と光ファイバ３０とが光接続する。

図６及び図８に示されるように、光サブアセンブリ基板１１には方向Ｄ２に沿って並ぶ一対の貫通孔１１ｅが形成されており、一対の貫通孔１１ｅのそれぞれにはレンズ部１５の下部から突出するボス１５ｇが係合する。このように、各貫通孔１１ｅに各ボス１５ｇが係合することによって光サブアセンブリ基板１１の上面１１ａにレンズ部１５が固定される。また、上面１１ａの後部には、方向Ｄ２に沿って並ぶ複数のパッド１１ｆが設けられている。

図９は、回路基板２０に光サブアセンブリ１０を搭載する前の状態を示す斜視図である。図１０は、回路基板２０に２個の光サブアセンブリ１０が搭載された状態を示す側面図である。回路基板２０は、方向Ｄ３と平行な直線を法線とする下面２０ｂと、方向Ｄ３と平行な直線を法線とし、下面２０ｂの反対側に位置する上面２０ｃと、を有する。光サブアセンブリ１０は、上面２０ｃの上に搭載される。図８、図９及び図１０に示されるように、前側（図１０では左側）の光サブアセンブリ基板１１のパッド１１ｆには第１ＦＰＣ２１が接続され、パッド１１ｆは第１ＦＰＣ２１を介して回路基板２０に電気的に接続される。また、回路基板２０には上方に開口する複数の穴２０ａが形成されており、方向Ｄ２に沿って並ぶ２つの穴２０ａの組が一方向Ｄ１に沿って２組並んでいる。方向Ｄ２に沿って並ぶ２つの穴２０ａのそれぞれには、光サブアセンブリ基板１１の下方に突出するフレーム１８のボス１８ｄのそれぞれが係合する。このように、回路基板２０の各穴２０ａにフレーム１８の各ボス１８ｄが係合することによって回路基板２０に光サブアセンブリ１０が固定される。

後側（図１０では右側）の光サブアセンブリ基板１１のパッド１１ｆにはＵ字状を成す第２ＦＰＣ２２が接続され、パッド１１ｆは第２ＦＰＣ２２を介して回路基板２０に電気的に接続される。後側の光サブアセンブリ１０の光サブアセンブリ基板１１の前端は、前側の光サブアセンブリ１０のフレーム１８の後端に載せられる。すなわち、後側の光サブアセンブリ基板１１の前端は前側のフレーム１８の後部１８ｃの下段部１８ｇに載せられる。また、方向Ｄ２に沿って並ぶ回路基板２０の後側の２つの穴２０ａのそれぞれには、後側の光サブアセンブリ基板１１の下方に突出するフレーム１８の各ボス１８ｄが係合する。

前側の光サブアセンブリ１０のボス１８ｄ、及び後側の光サブアセンブリ１０のボス１８ｄは、共に回路基板２０の穴２０ａに係合する。しかしながら、前側の光サブアセンブリ１０と、後側の光サブアセンブリ１０とでは、回路基板２０に対するボス１８ｄの貫通部分の長さが互いに異なっている。前側の光サブアセンブリ１０のボス１８ｄは後側の光サブアセンブリ１０のボス１８ｄよりも穴２０ａに深く挿入されており、回路基板２０の下面２０ｂからのボス１８ｄの突出量は、前側の光サブアセンブリ１０のボス１８ｄの方が後側の光サブアセンブリ１０のボス１８ｄよりも長い。また、回路基板２０に対する後側の光サブアセンブリ１０の高さＨ２は、回路基板２０に対する前側の光サブアセンブリ１０の高さＨ１よりも高い。

回路基板２０に対する後側の光サブアセンブリ１０の搭載は、まず、平板状とされた第２ＦＰＣ２２の一端を回路基板２０に固定すると共に、第２ＦＰＣ２２の他端を光サブアセンブリ基板１１の上面１１ａに固定して、光サブアセンブリ基板１１の下面１１ｇを上方に向けて光サブアセンブリ１０の上下を逆にした状態とする。この状態で後側の光サブアセンブリ基板１１及びレンズ部１５が載せられる回路基板２０の上面２０ｃの位置に放熱シート２３を載せる。そして、第２ＦＰＣ２２の光サブアセンブリ基板１１側を折り曲げて第２ＦＰＣ２２をＵ字状とし、光サブアセンブリ基板１１の下面１１ｇを放熱シート２３に載せると共に光サブアセンブリ基板１１から下方に突出するボス１８ｄを回路基板２０の穴２０ａに係合する。このとき、光サブアセンブリ基板１１の前端が前側の光サブアセンブリ１０の後端に載せられて、回路基板２０に対する後側の光サブアセンブリ１０の搭載が完了する。

図１１は、光トランシーバ１の縦断面図である。図１０及び図１１に示されるように、前述した搭載を行うことにより、回路基板２０と後側の光サブアセンブリ１０との間に放熱シート２３が介在し、後側の光サブアセンブリ１０から回路基板２０への放熱の経路が確保される。回路基板２０と前側の光サブアセンブリ１０との間には放熱シート２３よりも薄い放熱シート又は放熱ゲルが介在し、これにより、前側の光サブアセンブリ１０から回路基板２０への放熱の経路が確保される。また、回路基板２０と下筐体８の内面との間には放熱シート２４が介在しており、放熱シート２４により回路基板２０から筐体２（下筐体８）の外部への放熱の経路が確保される。

次に、光トランシーバ１から得られる作用効果について詳細に説明する。光トランシーバ１は前側の光サブアセンブリ１０（第１光サブアセンブリ）と後側の光サブアセンブリ１０（第２光サブアセンブリ）とを備え、２つの光サブアセンブリ１０は共に光デバイス１１ｃを含む。従って、１個の光サブアセンブリを備える光トランシーバと比較してデータ容量を大きくすることができるので、データの大容量化を実現させることができる。光トランシーバ１はホストシステムのケージに一方向Ｄ１に活性挿抜され、光レセプタクル４、前側の光サブアセンブリ１０、及び後側の光サブアセンブリ１０は、この順で一方向Ｄ１に沿って並ぶように配置される。このように光レセプタクル４、前側の光サブアセンブリ１０及び後側の光サブアセンブリ１０が一方向Ｄ１に沿って並ぶように配置されることにより、一方向Ｄ１に交差する方向Ｄ２への光トランシーバ１の大型化を抑えることができるので小型化を維持することができる。

また、前側の光サブアセンブリ１０及び後側の光サブアセンブリ１０のそれぞれは、光サブアセンブリ基板１１と、レンズ部１５と、光サブアセンブリ基板１１にレンズ部１５を固定するフレーム１８とを備える。そして、前側の光サブアセンブリ１０のフレーム１８の一部分（例えば、後部１８ｃの下段部１８ｇ）は、後側の光サブアセンブリ１０の光サブアセンブリ基板１１によって回路基板２０に向けて押さえられている。このように一方向Ｄ１に沿って並ぶ前側の光サブアセンブリ１０及び後側の光サブアセンブリ１０において、前側の光サブアセンブリ１０のフレーム１８の一部分が後側の光サブアセンブリ１０の光サブアセンブリ基板１１に押さえられることにより、２つの光サブアセンブリ１０の一方向Ｄ１への長さを抑えることができる。従って、光トランシーバ１の一方向Ｄ１への長さを抑えることができるので、光トランシーバ１の小型化を実現させることができる。

また、前側の光サブアセンブリ１０、及び後側の光サブアセンブリ１０は、それぞれ互いに同一の外形形状を有する。よって、前側の光サブアセンブリ１０及び後側の光サブアセンブリ１０として互いに同一の外形形状の光サブアセンブリを用いることができるので、光トランシーバ１の部品を共通化させることができる。従って、部品の共通化を進めることによって部品にかかるコストを低減させることができる。

また、フレーム１８は、光サブアセンブリ基板１１を貫通すると共に回路基板２０に形成された穴２０ａに係合するボス１８ｄを有し、各光サブアセンブリ１０は、ボス１８ｄが穴２０ａに係合することによって回路基板２０に固定される。よって、レンズ部１５を固定するフレーム１８が光サブアセンブリ基板１１を貫通すると共に回路基板２０の穴２０ａに係合するボス１８ｄを備える。従って、レンズ部１５を固定するフレーム１８のボス１８ｄによって、光サブアセンブリ基板１１を回路基板２０に固定することができる。よって、回路基板２０に対する光サブアセンブリ１０の位置決めを行うことができる。また、フレーム１８によって、レンズ部１５を光サブアセンブリ基板１１に固定すると共に、光サブアセンブリ基板１１を回路基板２０に固定することができる。

また、回路基板２０に対する後側の光サブアセンブリ１０の高さＨ２（回路基板２０と後側の光サブアセンブリ１０との距離）は、回路基板２０に対する前側の光サブアセンブリ１０の高さＨ１（回路基板２０と前側の光サブアセンブリ１０との距離）よりも高い。すなわち、光レセプタクル４側に位置する光サブアセンブリ１０の高さＨ１より、光レセプタクル４の反対側に位置する光サブアセンブリ１０の高さＨ２の方が高い。換言すれば、回路基板２０と後側の光サブアセンブリ１０との距離は、回路基板２０と前側の光サブアセンブリ１０との距離よりも長い。このように、光レセプタクル４の反対側に位置する光サブアセンブリ１０の高さＨ２が高いことにより、光レセプタクル４から後側の光サブアセンブリ１０まで延びる複数の光ファイバ３０（第２多芯光ファイバ）の曲げ半径を大きくすることができる。仮に、後側の光サブアセンブリ１０の高さが前側の光サブアセンブリ１０の高さＨ１と同一である場合には、光レセプタクル４から後側の光サブアセンブリ１０まで延びる複数の光ファイバ３０が前側の光サブアセンブリ１０を跨ぐときに上下（方向Ｄ３）に湾曲することによって各光ファイバ３０の曲げ半径が小さくなる。これに対し、後側の光サブアセンブリ１０の高さＨ２が前側の光サブアセンブリ１０の高さＨ１より高い場合には、光レセプタクル４から後側の光サブアセンブリ１０まで延びる複数の光ファイバ３０の上下方向への湾曲度合を低減させることができるので、複数の光ファイバ３０の曲げ半径を大きくすることができる。従って、複数の光ファイバ３０の曲げ半径をより確実に仕様の値以上にすることができるので、光ファイバ３０の損傷をより確実に抑制することができる。

また、光トランシーバ１は、回路基板２０と後側の光サブアセンブリ１０との間に介在する放熱シート２３を備える。よって、回路基板２０に対する高さＨ２が前側の光サブアセンブリ１０よりも高い後側の光サブアセンブリ１０と回路基板２０との間に放熱シート２３が介在する。従って、より高い位置に位置する後側の光サブアセンブリ１０、放熱シート２３及び回路基板２０に放熱経路を形成することができるので、後側の光サブアセンブリ１０からの放熱の経路を確実に確保することができる。

以上、本発明に係る光トランシーバの実施形態について説明した。しかしながら、本発明は、前述した実施形態に限定されない。すなわち、本発明が特許請求の範囲に記載された要旨の範囲内において種々の変形及び変更が可能であることは、当業者によって容易に認識される。例えば、光トランシーバの各部の形状、大きさ、材料、数及び配置態様は適宜変更可能である。

例えば、前述の実施形態では、少なくとも一部がテープ化されている複数の光ファイバ３０について説明した。しかしながら、フェルール間を接続する複数の光ファイバはテープ化されていなくてもよい。また、前述の実施形態では、２４本の光ファイバ３０及びフェルール４０によって２４心のＭＰＯコネクタが構成される例、並びに、１２本の光ファイバ３０及びフェルール５０によって１２心のＭＰＯコネクタが構成される例について説明した。しかしながら、光ファイバの本数（心数）は、例えば１６又は３２等であってもよく適宜変更可能である。また、ＭＰＯコネクタ以外の光コネクタを備えていてもよい。更に、前述の実施形態では、ＱＳＦＰ規格に準拠する光トランシーバ１について説明した。しかしながら、本発明に係る光トランシーバは、例えばＳＦＰ規格等、ＱＳＦＰ規格以外の規格に準拠した光トランシーバであってもよい。

１…光トランシーバ、２…筐体、３…スライダ、４…光レセプタクル、５…プルタブ、６…電気プラグ、７…上筐体、８…下筐体、１０…光サブアセンブリ、１１…光サブアセンブリ基板、１１ａ…上面、１１ｂ…貫通孔、１１ｃ…光デバイス、１１ｄ…電子デバイス、１１ｅ…貫通孔、１１ｆ…パッド、１１ｇ…下面、１５…レンズ部、１５ａ…前部、１５ｂ…上部、１５ｃ…光学ポート、１５ｄ…レンズアレイ、１５ｅ…レンズアレイ、１５ｆ…ガイドピン、１５ｇ…ボス、１８…フレーム、１８ａ…前部、１８ｂ…側部、１８ｃ…後部、１８ｄ…ボス、１８ｅ…テーパ部、１８ｆ…架橋部、１８ｇ…下段部、１８ｈ…上段部、１８ｊ…傾斜部、１９…フェルール保持板金、１９ａ…第１枠部、１９ｂ…第２枠部、１９ｃ…前壁、１９ｄ…側壁、１９ｅ…後壁、１９ｆ…傾斜部、１９ｇ…光ファイバ挿通部材、１９ｈ…側面部、１９ｊ…後部、１９ｋ…被覆部、２０…回路基板、２０ａ…穴、２０ｂ…下面、２０ｃ…上面、２３，２４…放熱シート、３０…光ファイバ（第１多芯光ファイバ、第２多芯光ファイバ）、４０，５０…フェルール、Ｄ１…一方向、Ｄ２，Ｄ３…方向、Ｋ…空間、Ｓ…隙間。

Claims (5)

1. 通信装置のケージに挿抜方向に沿って活性挿抜される光トランシーバであって、
   外部コネクタを受容する光レセプタクルと、
   それぞれ光デバイスを含む第１光サブアセンブリ及び第２光サブアセンブリと、
   上面を有し、前記上面にて前記光レセプタクルに対して前記外部コネクタの反対側に前記第２光サブアセンブリが搭載されると共に、前記上面にて前記光レセプタクルと前記第２光サブアセンブリとの間に前記第１光サブアセンブリが搭載される、回路基板と、
   前記光レセプタクルと前記第１光サブアセンブリとを光学的に接続する第１多芯光ファイバと、
   前記光レセプタクルと前記第２光サブアセンブリとを光学的に接続する第２多芯光ファイバと、
   を備え、
   前記第１光サブアセンブリ及び前記第２光サブアセンブリのそれぞれは、
   前記光デバイスが実装された光サブアセンブリ基板と、
   前記光デバイスを覆うように前記光サブアセンブリ基板に搭載されると共に前記第１多芯光ファイバまたは前記第２多芯光ファイバを介して前記光レセプタクルに光学的に接続されるレンズ部と、
   前記光サブアセンブリ基板に前記レンズ部を固定するフレームと、
   を有し、
   前記第１光サブアセンブリの前記フレームの一部分は、前記第２光サブアセンブリの前記光サブアセンブリ基板によって前記回路基板に向けて押さえられている、
   光トランシーバ。
2. 前記第１光サブアセンブリ及び前記第２光サブアセンブリは、それぞれ互いに同一の外形形状を有している、
   請求項１に記載の光トランシーバ。
3. 前記フレームは、前記光サブアセンブリ基板を貫通すると共に前記回路基板に形成された穴に係合するボスを有し、
   前記第１光サブアセンブリ及び前記第２光サブアセンブリのそれぞれは、前記ボスが前記穴に係合することによって前記回路基板に固定される、
   請求項１または請求項２に記載の光トランシーバ。
4. 前記回路基板と前記第２光サブアセンブリとの距離は、前記回路基板と前記第１光サブアセンブリとの距離よりも長い、
   請求項１から請求項３のいずれか一項に記載の光トランシーバ。
5. 前記回路基板と前記第２光サブアセンブリとの間に介在する放熱シートを備える、
   請求項４に記載の光トランシーバ。

Images