CN1763947A - 具有接口模块的lsi封装及用在该封装中的传输线端子 - Google Patents

具有接口模块的lsi封装及用在该封装中的传输线端子 Download PDF

Info

Publication number
CN1763947A
CN1763947A CNA2005101132827A CN200510113282A CN1763947A CN 1763947 A CN1763947 A CN 1763947A CN A2005101132827 A CNA2005101132827 A CN A2005101132827A CN 200510113282 A CN200510113282 A CN 200510113282A CN 1763947 A CN1763947 A CN 1763947A
Authority
CN
China
Prior art keywords
chip
terminal
lsi
transmission line
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101132827A
Other languages
English (en)
Other versions
CN100541783C (zh
Inventor
古山英人
滨崎浩史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1763947A publication Critical patent/CN1763947A/zh
Application granted granted Critical
Publication of CN100541783C publication Critical patent/CN100541783C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16D—COUPLINGS FOR TRANSMITTING ROTATION; CLUTCHES; BRAKES
    • F16D65/00—Parts or details
    • F16D65/0043—Brake maintenance and assembly, tools therefor
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16D—COUPLINGS FOR TRANSMITTING ROTATION; CLUTCHES; BRAKES
    • F16D55/00—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes
    • F16D55/02—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes with axially-movable discs or pads pressed against axially-located rotating members
    • F16D55/22—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes with axially-movable discs or pads pressed against axially-located rotating members by clamping an axially-located rotating disc between movable braking members, e.g. movable brake discs or brake pads
    • F16D55/224—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes with axially-movable discs or pads pressed against axially-located rotating members by clamping an axially-located rotating disc between movable braking members, e.g. movable brake discs or brake pads with a common actuating member for the braking members
    • F16D55/225—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes with axially-movable discs or pads pressed against axially-located rotating members by clamping an axially-located rotating disc between movable braking members, e.g. movable brake discs or brake pads with a common actuating member for the braking members the braking members being brake pads
    • F16D55/226—Brakes with substantially-radial braking surfaces pressed together in axial direction, e.g. disc brakes with axially-movable discs or pads pressed against axially-located rotating members by clamping an axially-located rotating disc between movable braking members, e.g. movable brake discs or brake pads with a common actuating member for the braking members the braking members being brake pads in which the common actuating member is moved axially, e.g. floating caliper disc brakes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16D—COUPLINGS FOR TRANSMITTING ROTATION; CLUTCHES; BRAKES
    • F16D65/00—Parts or details
    • F16D65/02—Braking members; Mounting thereof
    • F16D65/04—Bands, shoes or pads; Pivots or supporting members therefor
    • F16D65/092—Bands, shoes or pads; Pivots or supporting members therefor for axially-engaging brakes, e.g. disc brakes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4284—Electrical aspects of optical modules with disconnectable electrical connectors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4202—Packages, e.g. shape, construction, internal or external details for coupling an active element with fibres without intermediate optical elements, e.g. fibres with plane ends, fibres with shaped ends, bundles
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种LSI封装包括传输线端子，该传输线端子具有端子基座，由端子基座固定的传输线，以及安装在端子基座上的接口IC芯片；具有多个板连接接头的内插器衬底，其有助于与印刷电路板连接；安装在内插器衬底上的LSI芯片；以及具有引线端子并且安装到内插器衬底上的插座，该插座被构造成容纳传输线端子以便接口IC芯片通过引线端子电连接到LSI芯片。

Description

具有接口模块的LSI封装及用在该封装中的传输线端子
相关申请的交叉参考以及参考引用
本申请基于并且要求2004年3月30日提交的在先日本专利申请P2004-100734的优先权，其全部内容在此引为参考。
技术领域
本发明涉及一种具有接口(I/F)模块的LSI封装(package)，在LSI封装中使用的内插器(interposer)和I/F模块，以及实现该I/F模块的传输线端子(transmission line header)。
背景技术
随着例如双极型晶体管以及场效应晶体管的电气互连器件的性能改进，人们正尝试在用于信号处理的大规模集成电路(以下简称“信号处理LSI”)中显著提高工作速度。然而，尽管信号处理LSI的内部工作速度本身较高，但安装信号处理LSI的印刷电路板级的工作速度仍然比信号处理LSI内的工作速度低，并且此外，由印刷电路板实现的机架级封装结构上，工作速度变得更低。上述的工作速度问题由传输损耗，噪声以及与电气互连相关的电磁干扰的增加而引起，并且随着工作频率的变高将变得更严重。即，不可避免的是，当布线长度变长时，工作频率变得更低以便确保信号质量。因此，封装工艺限制系统的工作速度更甚于信号处理LSI的工作速度的这种趋势近来已经在电气互连器件中变得越来越显著。
考虑到电气互连器件中的这种问题，提出了构造用于在信号处理LSI之间采用光学互接进行通信的光互连器件。在该光学互接中，由于频率与损耗的相关性，配线中的电磁干扰以及与接地电势波动相关的噪声在从直流到100GHz以上高频带的频率范围内可以被忽略，因此Gbps的通信可容易地实现。通过光学互连在信号处理LSI之间建立通信的这种光互连器件例如在2001年12月3日的NIKKEI ELECTRONICS，No.810，pp121-122中公开，其中提出了一种直接在具有信号处理LSI的内插器上安装适于高速信号的外部连接的I/F模块的结构。
在上述更早的技术中，因为在其中内插器与I/F模块混合的情况下执行内插器的板安装，因此在实际内插器安装工艺中执行内插器的板安装是很困难的。
例如，由于I/F模块具有如光纤等的光传输线，因此不可能象通常那样通过将光纤放入内插器的焊接回流熔炉中来提供热处理。该问题并不局限于其中使用光传输线的情况，这是因为当如小同轴电缆的电气传输线被用于传输线时会有同样的问题出现。
于是，如NIKKEI ELECTRONICS中所公开的，可以考虑这样一种方法，其中形成光传输线，使得其可通过可分离的光连接器与I/F模块分离。然而，在可分离光连接器方法中，需要用于防止光半导体元件和光连接器受到机械损坏以及污染的保护器。并且，另外，需要采用多种体系结构来降低处理温度以防止光连接器接点热变形以及缩短加工时间。因为这些需求，存在的问题是将要安装在相同板上的其他部件的安装条件不匹配于I/F模块的安装条件，并且现有的板装配设备不能象通常那样使用。此外，由于必须在可分离光连接器方法中设置光连接器的加压机构和固定机构，结构变得越来越复杂，并且因此，使制造成本猛然增加。
发明内容
考虑到这些情况，本发明的目的是提供一种LSI封装，其可通过现有生产线进行制造并且不会出现非常复杂的结构，具有高频特性，以及提供一种实现上述LSI封装的部件的LSI封装，以及实现上述LSI封装的部件的传输线端子。
本发明的一方面在于一种可安装在印刷线路板上的LSI封装，包括(a)传输线端子，该传输线端子包括端子基座(header base)，由端子基座固定的传输线，以及安装在端子基座上的接口IC芯片；(b)具有多个板连接接头(joint)的内插器衬底，这些接头有助于与印刷线路板连接；(c)安装在内插器衬底上的LSI芯片；以及(d)具有引线端并且安装在内插器衬底上的插座(receptacle)，构造成容纳传输线端子，使得接口IC芯片通过引线端子电连接到LSI芯片。
本发明的另一方面在于一种可安装在印刷线路板上的中间封装(intermediate package)，适于容纳传输线端子，其固定传输线和接口IC芯片，包括(a)由第一主表面以及与第一主表面相对的第二主表面限定的内插器衬底，在第二主表面上具有多个板连接接头，其有助于与印刷线路板连接；(b)安装在第一主表面中指定的安装区域上的LSI芯片；以及(c)具有引线端并且安装在内插器衬底上的插座，构造成容纳传输线端子，使得接口IC芯片通过引线端电气连接到LSI芯片上。
本发明的又一方面在于一种构造成插入到插座中的传输线端子，包括(a)端子基座；(b)安装线端子基座上指定的芯片安装表面上的接口IC芯片；以及(c)由端子基座固定的传输线，其中在接口IC芯片中产生的热能通过插座或者设置在插座中的开口散掉。
附图说明
图1是示意鸟瞰图，其示出根据本发明第一实施例的具有I/F模块的LSI封装的结构；
图2是示意鸟瞰图，其示出在图1所示的LSI封装中使用的传输线端子的结构，并且示出其中接口IC芯片被安装到传输线端子上的结构；
图3是传输线端子的分解图，其中接口IC芯片单独示出；
图4示出传输线端子的放大鸟瞰图，并示出电气端子和中间互连；
图5示出传输线端子的另一放大鸟瞰图，并示出电气端子排列的详情；
图6是示出根据本发明第一实施例的光半导体芯片的结构的示意鸟瞰图；
图7是示出组装结构的仰视图，其中光半导体芯片被安装在传输线端子上；
图8是传输线端子的示意剖视图，在传输线端子上安装接口IC芯片以及光半导体芯片；
图9是示出插座以及传输线端子的示意剖视图，传输线端子准备插入到插座中，示出了插座的一个引线端子；
图10是在沿着一个散热端子(热连接器)的的延伸方向切割的剖面上示出该散热端子折剖视图，该散热端子位于示出图9的引线端子的剖面后侧；
图11是示出插座和传输线端子的组装结构的示意剖视图，其中传输线端子插入到插座中；
图12是根据本发明第一实施例的LSI封装的功能框图，示出包括信号处理LSI芯片的输出缓冲电路，接口IC芯片中的缓冲放大器以及表面发射激光器的电路结构；
图13是示意鸟瞰图，示出插座和传输线端子的组装结构，其中传输线端子插入到插座中，示出由板簧实现的一对热连接器，与接口IC芯片在引线端子排列的外部接触；
图14是根据本发明第一实施例、散热器所固定到的LSI封装的全组装结构的示意剖视图；
图15是示出插座和插入到插座中的传输线端子的组装结构的示意剖视图，并且还示出LSI芯片到插座的数字互连的结构；
图16是示出插座和插入到插座中的传输线端子的组装结构的示意剖视图，并且还示出根据第一实施例变形例的LSI封装结构中设置在内插器衬底顶面上的高频传输线(微带(micro strip)线)；
图17是示出根据本发明第二实施例的插座以及插入到插座中的传输线端子的组装结构的示意剖视图；
图18是示出根据本发明第三实施例的插座以及插入到插座中的传输线端子的组装结构的示意剖视图；
图19是示出根据本发明第三实施例变形例的插座以及插入到插座中的传输线端子的组装结构的示意剖视图；
图20是示出根据本发明第四实施例的插座以及插入到插座中的传输线端子的组装结构的示意剖视图；
图21是示出根据本发明第四实施例变形例的插座以及插入到插座中的传输线端子的组装结构的示意剖视图；
图22是示意鸟瞰图，示出根据本发明另一实施例的插座以及插入到该插座中的传输线端子的组装结构；以及
图23是示意剖视图，示出具有I/F模块的LSI封装中的内插器和I/F模块之间的电连接，该具有I/F模块的LSI封装在美国专利申请No.10/778,030中有描述。
具体实施方式
在下面的描述中，给出特定细节，如特定材料，工艺以及设备，以提供对本发明的彻底了解。然而，本领域的技术人员明白，可在没有这些特定细节的情况下实现本发明。在其他情况下，为了不使本发明不清楚，不给出公知制造材料，工艺以及设备。
针对衬底平面定义例如“在......上”，“在......上方”，“在......下面”“在......之下”以及“垂直”的介词，而不管衬底实际上采用的取向。即使具有中间层，一层也在另一层上。
在解释本发明的各种实施例之前，将参考图23解释由本发明的发明人在于2004年2月17日提交的序列号为No.10/778030的美国专利申请中提出的“具有I/F模块的LSI封装”，其全部内容在此引为参考。LSI封装包括内插器衬底1，安装在内插器衬底1的顶面上并且连接垫片3a和3b的LSI芯片5。内插器衬底1的底面通过板连接接头(焊球)9a，9b，9c，......，9r连接到印刷线路板(未示出)。并且在LSI芯片5的上部，附着散热片(散热器)3的底面。电路板18a和18b这样进行设置，使得电路板18a和18b可在散热片3底面上围绕LSI芯片5。尽管电路板18a和18b被单独示出，但是电路板18a和18b可用作集成构件，以在框缘结构中围绕LSI芯片5。此外，驱动IC 61a在散热片3底面上被安装在电路板18a上，并且连接到电光(EO)或者光电(OE)转换器62a上，转换器62a由驱动IC 61a进行驱动。同样，驱动IC61b在散热片3底面上被安装在电路板18b上，并且连接到EO/OE转换器62b上，转换器62b由驱动IC 61b进行驱动。
EO/OE转换器62a和62b包围这样的结构，其中通过采用半导体激光器和光电检测器作为有源区而将多个半导体激光器以及光电检测器等集成在半导体芯片中。尽管省略了对EO/OE转换器62a和62b的表面互连等的详细图解，但电极布线图案从EO/OE转换器62a和62b引出，以利于EO/OE转换器62a和62b以及驱动IC 61a和61b之间的电连接。驱动IC 61a和61b可内置或者一体集成在EO/OE转换器62a和62b的相同芯片中。并且EO/OE转换器62a和62b面对相对的光纤64a和64b的每个的端面，使得使用高精度定位技术将EO/OE转换器62a和62b的有源区调整为与相对光纤64a和64b的每个的端面相对，从而与每个光纤64a和64b进行光耦合。光纤64a和64b用于高速I/F模块的外部互连，其由电路板18a和18b，驱动IC 61a和61b以及EO/OE转换器62a和62b实现。
来自LSI芯片5的高速信号并不通过焊球9a，9b，9c......9r提供给设置在内插器衬底1的底面上的印刷线路板侧，而是通过设置在内插器衬底1的上部上的连接垫片3a和3b以及电路板18a，18b提供给驱动IC 61a和61b。然后，电信号通过EO/OE转换器62a，62b转换成光信号并且传给光纤束64a，64b。
这里，“内插器衬底”是IC封装中的一个元件，其连接半导体芯片到母板等。封装衬底可由引线架，TAB带，树脂衬底等实现。由于散热器3和冷却风扇4安装在LSI芯片5的上部，因此可实现LSI芯片5的散热。
具有如图23所示的这种结构的LSI封装，可通过与标准LSI封装工艺完全相同的过程和条件在由现有的生产线制造的印刷线路板上组装，所述标准LSI封装工艺由现有的封装设备(回流熔炉等)实现。并且仅有例如通过螺丝或者附着剂从印刷线路板的顶部固定I/F模块到内插器衬底上的工艺成为组装图23所示的LSI封装的特有工艺，I/F模块包括电路板18a，18b，驱动IC 61a，61b，以及EO/OE转换器62a，62b。然而，由于将I/F模块固定到内插器衬底上的工艺是通过将I/F模块放置在内插器衬底的顶部而进行的，因此该结构不需要高精度位置控制技术(例如，±10μm)。即，通用电连接器的这种位置控制精度对于该将I/F模块固定到内插器衬底上的工艺是足够的，并且图23中所示的LSI封装的组装工艺的成本并未特别增加。也就是说，即使通过采用现有低成本印刷线路板(例如玻璃环氧板等)的现有封装方法，在通用电路板电气互连中通常不可能实现的高速互连，如20Gbps，也变得可能。
尽管具有图23所示的I/F模块的LSI封装具备的好处在于，由于信号处理LSI芯片5和驱动IC 61a，61b被二维设置，因此可容易确立每个芯片的散热，但是LSI封装具有的缺点在于从EO/OE转换器62a，62b的光半导体元件到驱动IC 61a，61b上的模拟电线太长，这可能中断高速信号处理，其中，省略了光半导体元件的图解。此外，具有I/F模块的LSI封装需要实现I/F模块的支撑体的电路板18a，18b，并且如果可能的话，优选的是节省子装配电路板18a，18b的成本。
本发明的各个实施例将参考附图进行描述。值得注意的是，所有附图中相同或类似的附图标记应用到相同或类似的部件和元件上，并且相同或类似的部件和元件的描述将省略或者简化。
本发明的下面的第一到第四实施例提供一种具有I/F模块的LSI封装，其中接口IC与传输线路，实现LSI封装的一部分的LSI封装的子装配封装以及实现LSI封装的一部分的传输线端子合并，使得接口I/C和光半导体元件之间的连接区间，或接口I/C和传输线路之间的连接区间可以更短，并且进一步地，I/F模块的子衬底(支撑衬底)以及I/F模块的子装配工艺可取消。
例如，尽管在第一到第四实施例的描述中采用光互连的实施例被作为高速I/F模块的外部互连示出，但是例如小的同轴电缆阵列等的电互连可作为外部互连而被接受。在其中外部互连为电互连的情况下，如线路驱动器IC和线路接收器IC的高速线路接口IC可代替驱动IC和光学元件进行安装，并且如果必要的话，可包含预加重电路(pre-emphasis circuit)以及均衡器等。
通常并且如在半导体封装的代表中所常见的，可以理解，各个附图的绘制并不是从一副附图到另一附图都按照一定的比例，或者包括在给定附图内，并且尤其是为有助于阅读附图，层厚是任意画出的。
(第一实施例)
如图1所示，根据本发明第一实施例的LSI封装包括信号处理LSI芯片(此后称作“LSI芯片”)5，构造成电连接到印刷线路板的内插器衬底1，其上安装LSI芯片5，以及多个插座(凹入式插座)21，22，23，24，其安装在内插器衬底1上。每个插座21，22，23，24实现来自/到LSI芯片5的信号和来自到外部传输线路的信号之间的接口机构的一部分。
根据本发明第一实施例的LSI封装还包括多个由端子本体31，32，......实现的传输线端子，每个端子本体被构造成分别插入相应的插座21，22，23，24中。在每个端子本体31，32，......上，安装接口IC芯片83以便实现图2所示的传输线端子。接口IC芯片83实现接口机构的一部分。每个端子本体31，32，......建立从接口IC芯片83到相应的插座21，22，23，24的热流。
内插器衬底1的几何结构由第一主表面(顶面)以及与第一主表面相对的第二主表面(底面)进行限定。LSI芯片5安装在内插器衬底1的第一主表面(顶面)上指定的安装区域上。有助于与印刷电路板(省略其图解)连接的多个板连接接头(电接触区)设置在第二主表面(底面)上。每个端子本体31，32，......插入到插座21，22，23，24内，使得其每个可从插座21，22，23，24分离。在该插入式结构中，每个端子本体31，32，......通过插座21，22，23，24电连接到LSI芯片5。由第一端子基座31和第一插座21实现的第一对传输线端子，由第二端子基座32和第二插座22实现的第二对传输线端子，由第三端子基座(未示出)和第三插座23实现的第三对传输线端子，由第四端子基座(未示出)和第四插座24实现的第四对传输线端子分别称作“接口模块(I/F模块)”。
尽管在图1中仅示出两个端子本体31和32，然而图1本质上表示其中四个传输线端子分别插入到四个插座21，22，23和24中的结构。第一到第四传输线端子分别对应图23中所示的I/F模块。尽管省略了图解，但每个传输线端子包含用作EO/OE转换器的光半导体元件(以后将进行描述)以及用作驱动IC的接口IC(以后将进行描述)。四个端子本体31，32，......分别连接到四条传输线41，42，43和44的相应端部。在图1中，示出十二芯并行光纤带(带状结构的光纤阵列)作为排成行的传输线束41，42，43和44。例如，基于通用石英的光纤用于排成行的传输线束41，42，43和44中的每条传输线路。特别是，均具有50微米的纤心直径以及125微米的覆层直径的多个多模式光纤(MMF)可按排成行的传输线束41，42，43和44的每条传输线的中心线的250微米阵列间距来布置。同样，均具有980微米纤心直径以及1000微米覆层直径的塑料光纤(POF)阵列对于排成行的传输线束41，42，43和44也是可以接受的。尽管其图解被省略，然而排成行的传输线束41，42，43和44中的每条可连接到光连接器，该光连接器用于与外部排成行的传输线束(并行光纤带缆)连接。排成行的传输线束41，42，43和44不仅可通过光纤实现，而且可通过由UV硬化环氧树脂，聚酰亚胺树脂，或者碳氟化聚酰亚胺树脂等形成的光波导膜来实现。对于多模式光波导均具有横截面直径约为50μm□微米的脊状结构，并且对于单模式光波导具有约9μm□的直径的脊状结构的线性纤心阵列可在光波导膜的内部形成。
在本发明的第一实施例中，其中传输线端子从图1所示的全装配结构中拉出的空心结构被定义为“中间封装”。并且其中传输线端子分别插入到图1所示的插座21，22，23和24内的全装配结构被定义为“具有I/F模块的LSI封装”或者”LSI封装”。这种定义也应用在此后将进行描述的第二到第四实施例中。
在图1所示的本发明第一实施例的LSI封装(具有I/F模块的LSI封装)中，尽管示出了其中四个排成行的传输线束41，42，43和44沿着传输线端子的四个方向延伸的拓扑，但是其中沿着三个或更少的方向取出三个排成行的传输线束的另一种拓扑也是可以的。并且如果传输线端子这样进行设置以形成五边形以上的多边形形状，那么其中多个排成行的传输线束沿着五个方向以上的多个方向取出也是可以的。同样，类似于内插器，包括合成树脂的基于有机的材料的各种材料以及例如陶瓷，玻璃等的基于无机的材料可用作端子本体31，32，......的材料。
在完成安装内插器衬底1到印刷线路板上的一系列工艺之后，通过现有的封装设备(回流熔炉等)执行工艺，传输线端子分别插入到相应的插座21，22，23和24中以便形成图1所示的全装配结构。内插器衬底1是将LSI芯片5连接到印刷线路板上的封装元件(内插器)，并且可通过与图23所示的结构类似的电连接端子连接到印刷线路板。即，尽管省略了接触焊盘(contact land)的图解，但与图23的结构相同，连接印刷线路板的电接头(板连接接头)连接到用于连接印刷线路板的接触焊盘(垫片)上，该印刷电路板在内插器衬底1的第二主表面(底面)上建立。
同样，尽管未示出连接印刷线路板的板连接接头，但是例如，如图23所示的焊球10a，10b......10r对于板连接接头也是可以接受的。具体来说，包括球栅阵列(BGA)封装，脚栅阵列(PGA)封装以及面栅阵列(LGA)封装等的各种封装结构对于内插衬底1是可以接受的。另外，由于内插器衬底1是构造成连接LSI芯片(信号处理LSI)5到LSI封装的全装配结构中的母板(印刷线路板)的组装元件之一，因此，引线架，带式自动粘结(TAB)带或者树脂衬底等可用作内插器衬底1。因此，例如合成树脂的各种有机材料以及例如陶瓷，玻璃等的无机材料对于内插器衬底1的衬底材料是可以接受的。基于有机的树脂包括酚醛树脂，聚酯树脂，环氧树脂，聚酰亚胺树脂，碳氟化聚合物等。纸，编织玻璃纤维，或者玻璃基材料等可用于充当叠片结构中基座的加强基座材料。衬底材料的代表性无机材料是陶瓷。为了改进内插器衬底1的热耗散特性，使用金属衬底。并且当对于内插器衬底1来说透明衬底是必要的时候，使用玻璃。氧化铝(Al2O3)，莫来石(3Al2O3·2SiO2)，氧化铍(BeO)，氮化铝(AlN)，碳化硅(SiC)等可用作内插器衬底1的陶瓷衬底。另外，具有多层结构，在例如铁和铜的金属上层叠基于聚酰亚胺的材料的耐热树脂膜的基于金属的衬底(金属绝缘衬底)也可用作内插器衬底1。
如图2和3所示，根据第一实施例的端子基座33是基于凹七面体的绝缘支撑本体(L型区域)，其通过芯片安装表面的凹陷部分形成，准备用于安装接口IC芯片83。图2示出了一种结构，其中安装作为“接口IC”的接口IC芯片83。图3示出了端子基座33的分解图，其中单独示出接口IC芯片83。从图3中我们很容易得出，芯片安装表面通过层面差(level difference)(侧面)连接到设置在最上层的插座接触表面，其中层面差垂直延伸到插座接触表面。电气端子63从芯片安装表面通过该层面差延伸到插座接触表面。当端子基座33插入到插座23时，电气端子63为外部抽出电极，用于将端子基座33与插座23的电接头(引线端子)电连接。此外，如图2所示，光半导体芯片93被安装在与芯片安装表面的正交的连接端面上。并且中间互连73被设置在用于连接光半导体芯片93的连接端面和芯片安装表面之间的间隔中。下面的解释将示出尽管有高精度位置控制机构(例如，1微米以下)，但是根据本发明第一实施例的端子基座33可适应低成本的大规模生产。虽然端子基座33的大小取决于光纤(传输线)43的安装长度(holding length)以及接口IC等的接口IC芯片83的大小，但是优选的是插座接触表面和芯片安装表面之间的层面差的高度比接口IC芯片83的厚度大。
图2到3是鸟瞰图，示出图1中所示的四个传输线41，42，43和44中的传输线43的端部，并且还示出一种结构，其中端子基座33附着到传输线43的端部。尽管省略了图解和重复解释，其他端子本体31，32和34同样附着在传输线41，42和44的相应端部上。
根据图3所示的第一实施例的端子基座33中的芯片安装表面，插座接触表面以及芯片安装表面和插座接触表面之间的层面差表面的每个形状都是矩形。
芯片安装表面和插座接触表面分别与底平面平行相对，该底平面底面积等于芯片安装表面和插座接触表面的总面积。换句话说，芯片安装表面和相对的底面形成一个薄平行板结构，并且插座接触表面和相对的底面形成另一个薄平行板结构。芯片安装表面，层面差表面以及插座接触表面分别通过两个垂直的凹多边形(L型多边形)连接到底面上，这两个凹多边形与芯片安装表面和插座接触表面的平面正交。薄平行板结构的垂直端面，即矩形表面，由芯片安装表面的一侧，底面一侧以及L型多边形的两个侧面限定的四个侧面充当“连接端面”，用于连接光半导体芯片93。同时，厚平行板结构的垂直端面，即矩形表面，由插座接触表面的另一侧，底面的另一侧以及L型多边形的另两侧限定的四个侧面充当与连接端面平行相对的“相对端面”。
图4详细示出图3所示的电气端子63和中间互连73。如图4所示，在根据第一实施例的端子基座33中，多个圆柱形固定管穿透用于连接光半导体芯片93的连接端面和相对端面之间的间隔，以便分别机械地固定光传输线(光纤)10a，10b，10c......。并且多个中间互连73a，73b，73c，73d......互相平行形成，从圆柱形固定管的开口附近延伸到芯片安装表面的表面上。中间互连73a，73b，73c，73d......为模拟互连，或者由接地线73a，73c，73e，73g......以及信号线73b，73d，73f......形成的单端连线(双极互连)，所述信号线与接地线73a，73c，73e，73g......交替设置。当使用线宽均为50微米时，以75微米的间隔宽度排列的中间互连73a，73b，73c，73d，......时，中间互连73a，73b，73c，73d，......的排列可与以250微米间距排列的一束光纤10a，10b，10c，......对齐。
同时，形成差动数字互连(由信号线，反转信号线以及接地线实现的三极互连)的电气端子63a，63b，63c，63d，......沿着通过层面差表面(侧面)从芯片安装表面到插座接触表面的路径延伸。图5示出了电气端子63a，63b，63c，63d......的详细设置。
如图5所示，形成差动数字互连的电气端子63a，63b，63c，63d......的结构包括接地线(GND)63a，63d，其上传播信号S的信号线63c，以及其上传播反转信号S的反转信号线63b。反转信号S的相位与信号S相反。反转信号线63b和信号线63c由接地线(GND)63a，63d夹在中间。差动数字互连还包括其上传播信号S的信号线63e，以及其上传播反转信号S的反转信号线63f。信号线63e和反转信号线63f由接地线63d和连接反转信号线63f的另一接地线夹在中间。当差动数字互连的结构由均具有40微米线宽的电气端子63a，63b，63c，63d，......实现时，差动互连的结构可与以250微米间距排列的光纤10a，10b，10c，......的结构对齐，使得反转信号线63b和信号线63c之间的间隔宽度为50微米，接地线63a和反转信号线63b之间的间隔宽度是40微米，并且接地线63d和信号线63c之间的间隔宽度是40微米。当电气端子63a，63b，63c，63d，......不是差动数字互连，而是其中接地线和信号线交替设置的双极互连时，通过采用均具有50微米的线宽并且按照70微米的间隔宽度排列的电气端子63a，63b，63c，63d，......，电气端子63a，63b，63c，63d，......的结构可与具有250微米间距的光纤10a，10b，10c，......的结构对齐。
在图5中，第一实施例的端子基座33被如此形成，使得电气端子63a，63b，63c，63d，......的每端的线宽加宽到60微米。电气端子63a，63b，63c，63d，......的端部设置在电气端子63a，63b，63c，63d，......和插座23的接触位置上。相反，反转信号线63b的端部和信号线63c的端部之间的间隔宽度变窄为30微米，接地线63a的端部和反转信号线63b的端部之间的间隔宽度变窄为20微米，并且接地线63d的端部和信号线63c的端部之间的间隔宽度变窄为20微米，以便有助于与插座23电连接。当采用双极互连而不采用差动数字互连时，其中电气端子63a，63b，63c，63d，......在插座接触表面23上的每个端部的线宽加宽为100微米并且电气端子63a，63b，63c，63d，......端部之间的间隔宽度变窄为25微米的结构有助于与插座23电连接。
如图2所示，在根据第一实施例的端子基座33上，光半导体芯片93和接口IC芯片83通过采用柱栓凸起(stud bump)等的倒装芯片粘接法(flip-chipbonding)进行安装。图3和4所示的结构被这样形成，使得光纤10a，10b，10c，......插入到圆柱形固定管中，从而光纤10a，10b，10c，......可与光半导体芯片93足够紧密地接触。可替换地，光纤10a，10b，10c，......可与光半导体芯片93的顶面接触。在一系列安装工序中，当光纤10a，10b，10c，......插入到圆柱形固定管中以便由端子基座33固定时，光半导体芯片93有时与电极线26a，26b，26c，26d......(见图6)分离，这是因为光半导体芯片93被光纤10a，10b，10c，......推动太多。为了防止光半导体芯片93的脱落，光半导体芯片93可由附着在光半导体芯片93后表面上的加强板夹着，并且在固定光半导体芯片93到端子基座33之前由光纤10a，10b，10c，......夹着。
然而，由于光半导体芯片93通常是易毁坏的，因此光纤10a，10b，10c，......必须通过监视反压力的增加而被推入到由加强虽板抵抗光纤10a，10b，10c，......的力而施加的反压力开始略微增加的位置。考虑到光纤10a，10b，10c，......的每个纤芯的端面的表面形态，具有比较高精度的光学平坦端面可通过用光纤切割机劈开以分开普通光纤来获得，这是因为每个光纤10a，10b，10c，......不是通过折断法或者机械切割法进行分开，而是由劈开法进行分割，使得每个光纤10a，10b，10c，......的侧表面被金刚石工具的边沿略微凹陷，并且在略微凹陷部，每个光纤10a，10b，10c，......被横向加压。因此，根据本发明的端子基座33，如磨削和抛光等高成本工艺可通过使用原本的光纤10a，10b，10c，......芯片的劈开端面而取消。
对于端子基座33的材料，如合成树脂的各种有机材料以及如陶瓷，玻璃等的各种无机材料均可使用。基于有机的树脂包括环氧树脂，聚亚苯硫化物(polyphenylenesulphide)(PPS)树脂，聚对苯二甲酸丁二酯(PBT)树脂，苯酚树脂，聚酯树脂，聚酰亚胺树脂，碳氟化合聚合物等。并且当透明衬底对于端子基座33来说是必要的时候，可以使用玻璃和石英。氧化铝(Al2O3)，莫来石(3Al2O3·2 SiO2)，氧化锆(ZrO2)，氧化铍(BeO)，氮化铝(AlN)，碳化硅(SiC)等可用作端子基座33的陶瓷衬底。特别是，由于端子基座33可采用通过金属模具形成的树脂模具而简单和高精度地形成，因此采用其中混合约80％的约30微米的玻璃填充剂的环氧树脂对于形成端子基座33是合适的。
圆柱形固定管分别平行于芯片安装表面的平面，底面和L形多边形的两侧面地进行延伸，并且与连接光半导体芯片93的连接端面以及相对端面正交。总的来说，由于光纤包层的外径是125微米，因此固定管的内径可设定为约125.5-128微米，并且对于光纤包层的外径，可为125微米。考虑到覆盖光纤10a，10b，10c，......的涂层(见图8)厚度，固定管排列的间距可选择为包层外径的两倍。
图6示出解释安装在根据第一实施例的基座上的光半导体芯片93的外形的示意鸟瞰图。图7为示出其中光半导体芯片93安装在基座33上的俯视图，基座33已经在图3到4中进行解释。如图6所示，在光半导体芯片93的顶面上，集成多个有源区域25a，25b，25c，25d，......。并且另外，传播信号的多个电极线26a，26b，26c，26d，......以及接地线27a，27b，27c，27d，......在光半导体芯片93的顶面上绘出。
当光半导体芯片93将光检测元件阵列合并以便对准十二纤心的光纤带时，十二个光电检测元件被集成在光半导体芯片93的元件形成表面上。例如，在由例如砷化镓(GaAs)等化合物半导体形成的有源区域25a，25b，25c，25d，......中，可分别形成十二个基于GaAs的针式光电二极管。其中约1×1018cm-3-1×1021cm-3的供体或者受体进行行掺杂的多个重掺杂的区域在有源区域25a，25b，25c，25d，......的最上层形成。重掺杂区用作针式二极管的阳极区或者阴极区。然后，在有源区域25a，25b，25c，25d，......的重掺杂区的顶面上，连接利于与有源区域25a，25b，25c，25d，......进行电阻性接触的多个金属电极以便实现围绕光电检测元件的入口窗的多个电气互连26a，26b，26c，26d，......，入口窗的直径大于光纤纤心的外径，具有圆形框架结构。通常来说，多模式光纤10a，10b，10c，10d......的纤心外径是50微米，并且单模式光纤10a，10b，10c，10d......的纤心外径是9微米。从实现高效率的角度考虑，有源区25a，25b，25c，25d，......的外径优选设定为大于上述纤心的外径，使得有源区25a，25b，25c，25d，......可接收从光纤纤心发射的所有光束。根据光信号的工作频率，可存在这样一种情况，其中由于元件的CR时间常数导致的延迟，每个有源区的面积受到限制。例如，由于为了接受10Gbps的光信号，约60微米的直径变成基于GaAs的光电检测元件的几何结构的上限，因此由于光束发散，有必要将光电检测元件设置为非常接近光纤的端面。代替金属电极地，例如掺锡(Sn)的氧化铟(In2O3)薄膜(ITO)，掺铟(In)的氧化锌(ZnO)薄膜(IZO)，掺镓(Ga)的氧化锌薄膜(GZO)，氧化锡(SnO2)的透明电极可被使用。然后，由例如铝(Al)或铝合金(LSI，Al-Cu-Si)的金属形成的电气互连26a，26b，26c，26d，......可被连接到透明电极，以便与透明电极形成电阻性接触。
当光半导体芯片93将发光元件，如垂直空穴表面发光激光器(VCSEL)合并时，有源区25a，25b，25c，25d，......对应于以250微米间距设置的VCSEL的发光表面。在化合物半导体衬底上形成的基于GaAlAs/GaAs的激光器对于VCSEL也也是可以接受的，每个基于GaAlAs/GaAs的激光器发射约850纳米波长的光。当采用十二纤心的光纤带缆时，十二个VCSEL将集成在光半导体芯片93的元件形成表面上。VCSEL的多个发光表面被如此限定，使得每个发光表面比光纤纤心的外径小。在有源区25a，25b，25c，25d，......中，绘出利于与电极区进行电阻性接触的多个金属电极，其用作发光元件的阳极区或者阴极区。
金属电极围绕每个发光表面，其小于光纤纤心，呈圆形框架结构。并且每个金属电极也可与图6所示的对应的一个电气互连26a，26b，26c，26d，......合并，以便实现单片金属图案。VCSEL的发光表面的直径可形成为充分小于多模式光纤(MMF)的纤心直径，这是因为在例如发射约850纳米波长的光，工作于10Gbps的基于GaAs的发光元件中，发光面的直径可形成为约10微米，以便实现光束的高利用效率。在单模式光纤(SMF)的情况下，如果发光表面的直径小于单模式光纤的直径，可出现由于工作所导致的衬底温度增加而不能实现高速工作的问题。那么，尽管对于单模式光纤必须考虑光束利用效率减少的问题，但是由于发光表面不能总是形成为小于单模式光纤纤心的直径，因此不管怎样，有源区25a，25b，25c，25d，......的直径可被选择为几十微米。
在图6所示的第一实施例的端子基座33中，示出了电气互连26a，26b，26c，26d，......的拓扑结构，每个电气互连具有锥形部以及恒定宽度带状部，使得通过其中每个电气互连26a，26b，26c，26d，......的宽度从有源区25a，25b，25c，25d，......的外径开始逐渐变宽的锥形部，每个有源区25a，25b，25c，25d，......可连接到相应的带状部，电气互连26a，26b，26c，26d，......的几何结构和拓扑结构并不局限于图6所示的几何结构和拓扑结构。
另外，在电气互连26a，26b，26c，26d，......上，可沉积钝化膜，如氧化硅膜(SiO2)，磷硅酸盐玻璃(PSG)膜，磷硅酸硼玻璃(BPSG)膜，氮化硅(Si3N4)膜或者聚酰亚胺膜，使得电气互连26a，26b，26c，26d，......的每部分通过形成在钝化膜中的窗口露出。
尽管电气互连26a，26b，26c，26d，......可由例如多晶硅膜的导电膜或者例如钨(W)，钛(Ti)或者钼(Mo)膜的难熔金属膜形成，但从连接可靠性的观点考虑，优选的是电气互连26a，26b，26c，26d，......被在导电膜的顶面上层叠的薄铝(Al)膜覆盖。
与电气互连26a，26b，26c，26d，......绝缘的第二主电极分别连接到接地线27a，27b，27c，27d，27e......。“第二主电极”是发光元件的阳极和阴极的另一个。例如，如果第一主电极是阳极，那么第二主电极是发光元件的阴极。
接地线27a，27b，27c，27d，27e......以及电气互连26a，26b，26c，26d，......可通过溅射金属薄膜，如铜(Cu)和铝(Al)等采用金属掩模同时绘出。
图7示出了一种结构，其中光半导体芯片93通过下压(face down)(倒装片)结构安装在端子基座33的连接端面的顶面上，下压其中有源区25a，25b，25c，25d，......进行合并的顶面到端子基座33的连接端面上。通过采用下压(倒装片)结构，光半导体芯片93上的每个电气互连26a，26b，......由电接头(导电凸起)28b，28d，......分别电连接到端子基座33上的中间互连73b，73d，......上。并且光半导体芯片93上的每条接地线27a，27b，27c，......通过电接头(导电凸起)28a，28d，28g，......分别电连接到端子基座33上的中间互连73a，73c，73e，......上。对于电接头(导电凸起)28a，28b，28c，28d，......的材料，焊球，金(Au)凸起，银(Ag)凸起，铜(Cu)凸起，镍金(Ni-Au)合金凸起或者镍金铟(Ni-Au-In)合金凸起等可被采用。混合比例如为锌(Sn)∶铅(Pb)＝6∶4的具有10微米到25微米的直径，5微米到20微米的高度的低熔点焊料可用于焊球。或者混合比为Sn∶Pb＝5∶95以及Sn∶Au＝2∶8的低熔点焊料可用于焊球。通过这种结构，安装在连接端面上的光半导体芯片93的输入/输出电信号可通过延伸到芯片安装表面上的中间互连73b，73d，......延伸到芯片安装表面外部。
在图7中，电接头(导电凸起)可由未充满(underfill)树脂29进行封装，封装是通过从安装光半导体芯片93的连接端面注入透明树脂(液体)而形成的。透明未充满树脂29可从光纤10a，10b，10c......的圆柱形固定管的后部注入。对于未充满树脂29的材料，例如丙烯酸，硅以及环氧的透明树脂可被使用，并且使用通过热处理或者由紫外线光束进行硬化的这种未充满树脂更加有效。
图8示出了第一实施例的端子基座33的剖视图，其通过语着图3和4所示的光纤10a，10b，10c，......的中心轴平面切断而形成。如图8中剖视图的所示，中间互连73b从连接端面延伸到基座33的芯片安装表面，并且电气端子63b沿着从芯片安装表面通过层面差(侧面)到插座接触表面的路线进行延伸。同时，由于中间互连73a，73b，73c，73d，......从连接端面到芯片安装表面形成，因此光纤10a，10b，10c，......的轴线方向可保持与芯片安装表面上的中间互连73a，73b，73c，73d，......的延伸方向平行。该结构使得光纤10a，10b，10c，......的轴线方向能够正交于安装面方向，这有助于基座33作为一个整体变薄。
电气端子63a，63b，63c，63d，......以及中间互连73a，73b，73c，73d，......被绘出为金属薄膜，例如铝(Al)和铜(Cu)等的带状图案，并且可容易地用金属掩模通过金属化工序绘成，通过该金属化工序，金属薄膜通过溅射法或者电镀技术而形成。电气端子63a，63b，63c，63d，......以及中间互连73a，73b，73c，73d，......还可用其他金属薄膜形成，这些金属薄膜包括铜合金，例如Cu-Fe，Cu-Cr，Cu-Ni-Si，Cu-Sn等，铁镍合金，例如Ni-Fe，Fe-Ni-Co等，以及铜和不锈钢等的合成材料。另外，这些电气互连可通过在这些金属材料上镀镍(Ni)和/或镀金(Au)来提供。钛(Ti)以及铂(Pt)也可用作下层金属。
尽管省略了其图解，但在用作接口IC的接口IC芯片83的顶面上，设置多个信号输入/输出端子(粘结垫片)。并且接口IC芯片83的顶面上的每个粘结垫片相互并且分别通过导电凸起35b和36b电连接到中间互连73b以及电气端子63b。类似地，其他电气端子63a，63c，63d，......和其他中间互连73a，73c，73d，......也互相并且分别通过其他导电凸起(未示出)电连接到接口IC芯片83的顶面上的粘结垫片。
尽管如图8所示电接头(导电凸起)可由未填充树脂37封装，该未填充树脂通过从接口IC芯片83的芯片安装表面的横向侧注入树脂(液体)而形成，但是，使用透明树脂用作未填充树脂37是不必要的。未填充树脂37可由各向异性导电材料形成，其中在各向异性导电材料中，金(Au)，银(Ag)，镍(Ni)或者诸如钛镍合金(Ti-Ni)等的金属粉末扩散到诸如氨基甲酸乙酯树脂以及环氧树脂等的绝缘树脂中。
图9和10示出了一种示意剖视图，其示出了用于接受由第一实施例的端子基座33实现的传输线端子的插座23的结构。图9和10中所示的插座23，其横截面为L型，与内插器衬底1形成盒形结构，如图1的示意鸟瞰图所得出的一样。由端子基座33实现的传输线端子将要插入的盒子的一个表面在盒形结构中打开。
如图9所示，插座23包括引线端子(信号引线)11a，引线端子被构造成电连接接口IC芯片83到LSI芯片5。图9是第一实施例的插座23和传输线端子23的剖视图，其被沿着引线端子(信号引线)11a的延伸方向进行切割。引线端子11a被掩盖在插座23的顶部和后壁内，这样形成图9所示的L型剖视图。此外，引线端子(信号引线)11a的一端延伸到内插器衬底1厚度的中间位置，穿透插座23的后壁。引线端子(信号引线)11a的另一端从插座23的顶部突出，该顶部在剖视图中作为L型插座23的一部分。引线端子11a的突出部为V钩型，其是有弹性的。
如图9所示，插座23进一步包括被构造成从接口IC芯片83散发热能的热连接器(散热引线)12b。在图9中，位于剖视图的后侧，V钩型的热连接器(散热引线)12b的尖部从插座23的顶部向下突出。尽管在图9中省略其图解，但是另一散热端子12a位于纸的近侧。
图10是热连接器(散热引线)12b的剖视图，其被沿着散热端子12b的延伸方向进行切割，散热端子12b位于图9中的插座23的引线端子11a的后侧。
散热端子12b的主要部分被掩盖在突出部分中，设置在形成为L型横截面的插座23顶部的顶面上，如图10所示。突出部分在插座23的顶部中心部分沿与纸面垂直的方向进行延伸。散热端子12b的V钩型尖部从插座23顶部向下突出。
在图10中，在剖视图的后侧，V钩型引线端子11b的尖部从插座23的顶部向下突出。此外，散热端子12c隐藏在纸的后侧。换句话说，引线端子11a，11b，......以及热连接器(12a)，12b，(12c)，......规则并且交替排列在图9和10中的纸的垂直方向上。引线端子11a，11b，......的间距这样进行限定，使得引线端子11a，11b，......的排列对应于电气端子63b，63c；63e，63f，......的排列。在图9和10中沿着纸的垂直方向的热连接器(12a)，12b，(12c)，......的排列对应于电气端子63a，63d，63g的排列。
图9和10中所示的第一实施例的插座23的引线端子11a，11b，......和热连接器(12a)，12b，(12c)，......的高度(水平位置)这样进行调节，使得引线端子11a，11b，......可与图2的端子基座33的电气端子63b，63c；63e，63f，......接触，并且热连接器(12a)，12b，(12c)，......可与安装在端子基座33上的接口IC芯片83的底面接触。在其中由端子基座33实现的传输线端子插入到插座23中的组装情况下，每个引线端子11a，11b，......分别进行按压，以便与端子基座33的对应的电气端子63b，63c；63e，63f，......接触，并且每个热连接器(12a)，12b，(12c)，......分别进行按压以便与接口IC芯片83的底面接触。
特别是，当使用图2的结构时，优选的是引线端子11a，11b，......的接触高度(接触位置)被设定为比热连接器(12a)，12b，(12c)，......的接触高度(接触位置)高，以便防止接口IC芯片83毁坏，当由端子基座33实现的传输线端子插入到插座23时，通过与引线端子11a，11b，......接触和摩擦可导致此毁坏。
此外，在第一实施例的插座23以及由端子基座33实现的传输线端子中，引线端子11a，11b，......与热连接器(12a)，12b，(12c)，......在纸的垂直方向上规则并且交替设置，如图9和10所示，优选的是，热连接器(12a)，12b，(12c)，......分别电连接到地电位上的电气端子63a，63d，63g......上。其中热连接器(12a)，12b，(12c)，......电连接到地电位上的电气端子63a，63d，63g......上的结构可减小例如电气端子63b，63c；63e，63f；......之间串扰的噪声。
第一实施例的插座23的引线端子子11a，11b，......与热连接器(12a)，12b，(12c)，......的每个V钩形尖部形成一个板簧，每个均具有的板宽为30微米到50微米。对于插座23的材料，例如，聚亚苯基硫化物(PPS)树脂，液晶聚合物(LCP)以及其中混入玻璃填充剂的聚酰亚胺树脂均是可以的。优选的是引线端子11a，11b，......由具有弹性的导电材料形成，并且热连接器(12a)，12b，(12c)，......由具有弹性的导热材料形成。为了形成插座23的引线端子11a，11b，......与热连接器(12a)，12b，(12c)，......例如，具有弹性的多个导电带，例如磷青铜带被嵌模(insert mold)在插座23中，并且插座23的引线端子11a，11b，......与热连接器(12a)，12b，(12c)，......的V钩型尖部的每个突出部可用Ni电镀，镍(Ni)电镀和/或金(Au)电镀等进行镀层。
接着，将解释根据第一实施例的LSI封装的电路结构的实例。尽管参考光输出接口进行解释，但是光输入接口和同轴传输线的输入/输出接口均可用于LSI封装。图12是示出一种电路结构的功能框图，该电路结构包括信号处理LSI芯片5的输出缓冲电路501，以及作为其中接口IC芯片83最简化的实施例的缓冲放大器201，以及表面发射激光器25a，电源端子Vcc。并且图12中的虚线示出电路元件的方块图。
首先，输出缓冲电路501是LSI芯片5的内部电路和外围互连之间的缓冲电路，被构造成传送作为输出信号的数字信号。关于供给数字信号的逻辑电路结构，各种有助于高速信号互连的逻辑电路，例如发射极耦合逻辑(ECL)，电流模式逻辑(CML)，低电压差动信令(LVDS)可供使用。考虑到难于实现全阻抗匹配，三极互连(正极，负极，GND)将通过使用尽可能长的差动数字互连而用于数字信号，这是因为多个电气触头和不同种类的互连在输出缓冲电路501的互连路径中互相混合，并且不能保持与接地面(电源平面，GND平面)恒定联系的部分将容易产生。因此，通过采用差动数字互连，通过扩展差动工作幅值的工作余量，并且通过保证差动数字互连之间的AC环路，互连结构中的灵活性可增加。并且对于从两到三厘米的内插器衬底1中的互连总长度，约20Gbps的信号互连通过从其传送数字信号的三极互连(信号线，反转信号线以及接地线)的差动数字互连可比较容易地形成。
从输出缓冲电路501传送的数字信号从电极垫片(未示出)通过凸起电极(未示出)或者粘结线(未示出)电连接到内插器衬底1。并且此外，差动数字信号通过差动数字互连连接到接口IC芯片83的缓冲放大器201，通过掩盖的互连进入到内插器衬底1的内部，或者可选地通过内插器衬底1顶面上的表面互连(第一表面互连)连接到插座23的引线端子11a，11b，......以及端子基座33的电气端子63a，63b，63c；63d；......上。缓冲放大器201数字驱动VCSEL 25a以便产生光数字信号，光数字信号对应于由缓冲放大器201接收的差动数字信号。所产生的光数字信号发送给光纤10a，10b，10c，......。当VCSEL 25a产生对应于输入电流的光信号时，如果在缓冲放大器201和VCSEL 25之间的互连中存在寄生电容或者寄生电感，不管缓冲放大器201的输出是低阻抗电压驱动还是高阻抗电流驱动的，实际上供给VCSEL 25的电流的波形将变得迟钝，并且好的响应波形将不能得到。换句话说，尽管缓冲放大器201的输出进行数字驱动，但是输出基本由模拟互连进行驱动。因此，互连越短，所得到的响应特性越好。相反，在缓冲放大器201的输出和VCSEL 25a之间采用电互连不是优选的，这是由于互连对于外部噪声和串扰很敏感。在作为光输入接口的针式光电二极管和缓冲放大器之间的响应特性方面必须进行类似的考虑，因而优选的是接口IC芯片83和光半导体芯片93之间的互连的距离应设定为尽可能的小。在第一实施例的LSI封装中，在LSI芯片5和用作接口IC的接口IC芯片83之间的互连由三极数字互连实现，并且接口IC芯片83和光半导体芯片93之间的互连由具有最短长度的模拟电线实现。
当图5所示的第一实施例的端子基座33的电气端子63a，63b，63c，63d，......的排列间距较窄时，由于引线端子11a，11b，......设置成互相非常靠近，在引线端子11a，11b，......之间的间隔中难于相互交错地形成热连接器(12a)，12b，(12c)，......。在这种情况下，用作宽的板簧的一对热连接器121和122可用于夹着引线端子11a，11b，......的两端，使得该对热连接器121和122可与接口IC芯片83的底面两端在引线端子11a，11b，......的排列的外部进行接触，每个连接器的板宽为250微米到800微米，如图13所示。
图13是由第一实施例的端子基座33实现的传输线端子的鸟瞰图，其中在由端子基座33实现的传输线端子被插入在插座23顶盖下的组装情况下，引线端子11a，11b，11c，......可通过切割盒形插座23的顶盖(顶部)的左端部而被看见。由板簧实现的该对热连接器121和122设置在接口IC芯片83的底面两端上，以便与接口IC芯片83在引线端子11a，11b，......的排列的外部进行接触。
同样，图1的其他插座21，22和24具有与图13的插座23相同的结构，并且由图1的端子本体31，32和34实现的其他传输线端子具有与图13中所示的端子基座33所实现的传输线端子相同的结构，以便形成图1所示的结构，其中由端子本体31，32，33和34所实现的传输线端子分别插入到在四个方向上延伸的相应的四个插座21，22，23和24中。
接着，图14中示出了其中散热器3被固定到具有根据第一实施例的I/F模块的LSI封装结构的组装状态。散热器3由铝(Al)和铜(Cu)作为母材料形成，具有通过推压模造(pushing molding)，填塞法(caulking method)以及焊接工艺等形成的散热翅片。如图14所示，当LSI芯片5的底面的高度与IF模块，或者位于LSI芯片5周围的外围部中的插座21和23的水平位置不同时，可以在散热器3的底面上的中心部和外围部之间形成层面差，其中在芯片5的底面上散热器3的底面在中心部进行接触。关于图1所示的对称结构，其中四个插座21，22，23和24在四个正交方向上延伸，尽管省略了垂直于纸面的图解，但是在散热器3的底面上的中心部和外围部之间形成同样的层面差，以便在中心部调节LSI芯片5的底面高度和外围部上的插座22和24的高度之间的差。
这样，LSI封装具有根据第一实施例的I/F模块，在散热片3的底面上形成层面差，使得散热器3的整个底面可与LSI芯片5的底面以及插座21，22，23和24均匀接触，以便通过使用螺钉和挡板等固定散热器3。导热片可夹在LSI芯片5的辐射面之间，或者可选地夹在插座21，22，23和24的辐射面之间，以便通过导热片的厚度吸收机械误差，或者散热器3的底面和插座21，22，23和24的辐射面之间的层面差。即使端子本体31，32，33和34上的接口IC芯片81，82，83和84的厚度，即端子本体31，32，33和34的辐射面高度改变，通过这种结构，仍可通过热连接器(板簧)12吸收每个机械误差来确保到散热器3的热流。
图15是示出从LSI芯片5到第一实施例的LSI封装的插座23的数字互连的结构的剖视图。尽管省略了其图解，但在LSI芯片5的顶面上，形成多个信号输入-输出端子(粘结垫片)。并且在图15中，内插器衬底1形成多级结构，其中交流接地面，例如GND电位分布面以及电源分布面被嵌入，尽管其图解省略。
在其中嵌入交流接地面的内插器衬底1中，高频传输线，例如带状线和微带可被形成，以便形成阻抗匹配互连。然而，如图15所示，当衬底插入型的引线端子11a连接到内插器衬底1时，必须形成第一通孔电极316a以及第二通孔电极314a，其穿过内插器衬底1到达内插器衬底1的底面(第二主表面)，而不管通常构造成插入到第一通孔电极316a或者第二通孔电极314a的引线端子11a尖部的长度如何。这是因为尽管形成盲插孔不是不可能的，但是难于在内插器衬底1中在任意深度的任意位置上形成稳定的插孔，其中盲插孔的闭合端位于内插器衬底的中间级，如图14所示。并且形成例如填充在插孔内部的电镀金属和胶的电极也是非常困难的。此外，例如，在其中图案绝缘层和图案互连层进行叠层的组合衬底中，形成通孔电极是困难的，尽管可以形成有助于连接到内插器1的中间厚度的通孔电极。
因此，在图15所示的第一实施例的LSI封装中，形成第一通孔电极316a和第二通孔电极314a以便形成高速信号互连。然而，如果通孔电极仅用于引线端子11a的插孔，换句话说，如果外围式互连形成在第二通孔电极314a的入口侧的表面上，多余电容产生在第二通孔电极314a的下部，并且非常大的信号反射和信号降低在第二通孔电极314a上产生。为了避免信号反射和信号降低，在图15所示的第一实施例的LSI封装中，当引线端子11a插入到第二通孔电极314a中时，来自引线端子11a的信号进入到第二通孔电极314a的下部，并且通过设置在内插器衬底1的底面上的表面互连(第二表面互连)315a，第二表面互连315a从第二通孔电极314a延伸到第一通孔电极316a，并且通过第一通孔电极316a返回到内插器衬底1的顶面。
如图15所示，优选的是在LSI芯片5和焊盘互连(land interconnection)318a之间设置由焊球等形成的凸起326a，与在第一通孔电极316a上直接形成凸起326a不同，其在内插器衬底1的顶面上从第一通孔电极316a延伸到其中安装凸起326a的位置。通过图15所示的第一实施例的LSI封装的结构，与电气互连相关的寄生过载阻抗不出现，并且可得到好的互连特性。凸起326a周围的接头部分可由未填充树脂进行封装。该未填充树脂可由各向异性导电材料形成，其中金(Au)，银(Ag)，镍(Ni)或者例如钛镍合金(Ti-Ni)等的金属粉未扩散在例如氨基甲酸乙酯树脂以及环氧树脂等的绝缘树脂中。第一通孔电极316a以及第二通孔电极314a可由包括铝(Al)，铜(Cu)，黄铜(Cu-Zn)，例如Cu-Fe，Cu-Cr，Cu-Ni-Si，Cu-Sn等的铜合金，例如Ni-Fe，Fe-Ni-Co等的镍铁合金，以及铜和不锈钢等的合成材料的金属板形成。另外，这些通孔电极具有在这些金属材料上的镍(Ni)电镀和/或金(Au)电镀等。
通过根据第一实施例的LSI封装，内插器衬底1和接口IC芯片(接口IC)83之间的间隔，通过采用三极互连(信号线，反转信号线以及接地线)的差动数字互连可短距离连接(三极互连具有相对高的抗阻抗失配特性)，以确保阻抗保证并且防止在间隔中容易产生的阻抗间断性。并且在该间隔中，形成电气端子63a，63b，63c，63d，......，其每个可与相应的引线端子11a，11b，......连接和断开。
并且在其中确保阻抗保证的传输线中，通过用接口IC芯片(接口IC)83进行波形整形可进行长距离高速互连。或者可选地，通过将接口IC芯片(接口IC)83设置成靠近用于光互连的光半导体芯片93，可在接口IC芯片(接口IC)83和光半导体芯片93之间形成短距离模拟互连。因此，通过根据第一实施例的这种LSI封装，在可分离的连接系统中，可实现高质量长距离互连，其包括通过电气端子63a，63b，63c，63d，......的连接。
在根据图1到15所示的本发明的第一实施例的LSI封装中，内插器衬底1可以在与LSI封装完全相同的工艺和状态下组装在印刷线路板上，这是在现有的生产线制造的印刷线路板上由现有的封装设备(回流熔炉等)实现的。并且此后，仅有通过插入端子本体31到34到插座21到24中而固定由端子本体31到34实现的传输线端子的处理变成组装根据第一实施例的LSI封装的特有工作。
因此将由端子本体31到34实现的传输线端子固定到插座21到24上的处理不需要高精度位置控制技术(例如，±10微米)。即，这种一般电连接器的位置控制精度对于固定由端子本体31到34实现的传输线端子到插座21到24上是足够的，LSI封装的组装工序成本增加得不多。即，即使具有采用现有低成本印刷线路板(例如，玻璃环氧树脂板等)的现有封装方法，也可以得到高速板工艺的高速互连，例如20Gbps，这在普通板电气互连中通常不能实现。根据第一实施例的封装，在普通生产线上，可以在从内插器衬底1去掉传输线41，42，43和44和端子本体31，32，33，34之后，执行回流工艺。另外，通过使内插器衬底1和传输线41，42，43，44之间通过机械接触而电连接，不需要具有相当高精度的位置控制精度，其可形成相对简单的安装机构。通过这种结构，不必投资一种新的生产线，其中要准备只在特定条件下才能进行回流工艺的特定设备。另外，由于例如高精度插入机构，按压机构以及固定机构的机械机构对于电连接器的结构是不必要的，因此实现明显的成本降低。
因此，根据第一实施例的LSI封装，可以低成本地实现多个高速LSI芯片之间的互连，由此有助于信息通信设备等的升级。
图16示出根据第一实施例的变型的LSI封装结构，其中由高频传输线，例如微带形成的表面互连(第一表面互连)317a被设置在内插器衬底1的顶面上，以便实现更好的互连特性，而不采用图15所示的第一通孔电极316a以及第二通孔电极314a。在图16所示的根据第一实施例变型的LSI封装中，构造成机械固定插座23到内插器衬底1上的插入电极单独从高频传输线结构的第一表面互连317a形成。即，在多个引线端子11a，11b，......中，用于信号互连的引线端子被折叠成与内插器的表面电极接触，并且用于插入电极的引线端子被插入到第一通孔电极316a以及第二通孔电极314a中。用于插入的引线端子用作直流端子或者低速信号端子，例如电源端子，接地端子以及控制信号端子。
与其中信号通过第一通孔电极316a和第二通孔电极314a的图15的结构相比，在根据图16所示的第一实施例变型的LSI封装中，还对高频特性进行了改进。
                         (第二实施例)
如图17所示，根据本发明第二实施例的LSI封装的结构具有简化的I/F模块，以便用于其中接口IC芯片83的散热相对较小的情况，即所产生的热较少，以致于足够的热可散发到内插器1和印刷线路板(未示出)上的情况。如图17所示，在几何结构方面，根据第二实施例的端子基座33类似于根据第一实施例的端子本体31，32，......，该结构基于从平行管线的矩形切割准备用于安装接口IC芯片83的芯片安装表面的一部分的凹入式七面体(L形块)。然而，在根据第二实施例的端子基座33中，多个热通孔417在沿着芯片安装表面到端子基座33的底平面的垂直方向交替形成在光纤10a，10b，10c，......的排列的每个间隔中。多个热通孔417形成在位于接口IC芯片83的芯片安装表面的正下方的端子基座33中。在图7中，尽管七个热通孔417设置在光纤10a，10b，10c，......的延伸方向上，但热通孔417的数量并不局限于七个，并且热通孔417的数量可考虑接口IC芯片83的大小等进行确定。每个热通孔417以阵列结构被排列在光纤10a，10b，10c，......的每个间隔中，以便通过填充金属以及导热胶到延伸至从芯片安装表面到端子基座33底平面的垂直方向的通孔中，从而形成导热通道。因此，如图17所示的导热树脂38被填充到接口IC芯片83的芯片和端子基座33的芯片安装表面之间的空间中，以便形成热连接。
尽管在图15和16中省略了图解，但在根据第二实施例的LSI封装的内插器衬底1中，接地面414被嵌在内插器衬底1的多级结构中，如图17所示。即，如图17所示的第二实施例的LSI封装的内插器衬底1包括第一衬底1a，第一衬底1a上的接地面414以及接地面414上的第二衬底1b。然而内插器衬底1的多级结构并不局限于图17所示的结构。并且在第二实施例的端子基座33的热通孔417下面，内插器上位热通孔411形成在第二衬底1b中，或者形成在内插器衬底1的上部。内插器上位热通孔411连接到接地面414。接地面414连接到内插器下位热通孔412，内插器下位热通孔412形成在第一衬底1a中，或者形成在内插器衬底1的下部。在这种情况下，在端子基座33和内插器衬底1之间涂覆热润滑脂是更加有效的。
在图17中，尽管示出单个插座以及由构造成插入到单个插座23中的端子基座33实现的单个传输线端子，类似于图1，但根据第二实施例的LSI封装可包括四个插座21，22，23，24，以及由构造成插入到四个相应的插座21，22，23，24中的端子本体31，32，33，34所实现的四个传输线端子。即，与图1所示的结构类似，根据本发明第二实施例的LSI封装包括信号处理LSI(LSI芯片；未示出)，以及其上安装LSI芯片的内插器衬底1，被构造成电连接到印刷线路板(未示出)上，以及多个插座21，22，23，24，其安装在内插器衬底1上。每个插座21，22，23，24均实现来自/到LSI芯片的信号和来自/到外部传输线的信号之间的接口机构部分。根据本发明第二实施例的LSI封装还包括由分别插入到相应插座21，22，23，24中的端子本体31，32，33，34所实现的多个传输线端子。在每个端子本体31，32，......上，安装接口IC芯片83。接口IC芯片83实现接口机构的一部分。每个端子本体31，32，......建立从接口IC芯片83到相应插座21，22，23，24的热流。由端子本体31，32，......实现的每个传输线端子被插入到插座21，22，23，24内，使得其每个可与插座21，22，23，24分离。在该插入结构中，由端子本体31，32，......实现的每个传输线端子通过插座21，22，23，24电连接到LSI芯片5上。省略了与第一实施例的LSI封装的解释基本重复的其他解释。
与第一实施例的LSI封装的结构类似，在根据第二实施例的LSI封装结构中，从LSI芯片5到用作接口IC的接口IC芯片83的互连由三极差动数字互连实现，并且从接口IC芯片83到光半导体芯片93的互连由具有最短长度的模拟电线实现。即，通过根据第二实施例的LSI封装，内插器衬底1和接口IC芯片(接口IC)83之间的间隔，通过采用三极互连(信号线，反转信号线以及接地线)的差动数字互连可短距离连接，三极互连具有相对高的抗阻抗失配特性，以便确保阻抗保证并且防止在间隔中容易产生的阻抗间断性。并且在该间隔中，形成电气端子63a，63b，63e，63d，......，其每个可与相应的引线端子11a，11b，......分离。并且在其中确保阻抗保证的传输线中，建立通过接口IC芯片(接口IC)83的波形整形的长距离高速互连。此外，通过将接口IC芯片(接口IC)83设置成靠近光半导体芯片93，可在接口IC芯片83和用于光互连的光半导体芯片93之间提供短距离模拟互连。因此，通过这种结构，在可分离的连接系统中，可实现高质量长距离互连，其包括利用电气端子63a，63b，63c，63d，......的连接方法。
此外，在如图17所示的本发明第二实施例的LSI封装(具有I/F模块的LSI封装)中，其中沿着三个或更少方向取出三个排成行的传输线束的拓扑也是可以的。并且如果由插座21，22，23，24实现的传输线端子这样进行排列以便形成五边形以上的多边形，则其中沿着五个方向以上的多个方向取出多个排成行的传输线束的拓扑也是可以的。
通过图17的结构，第二实施例的LSI封装可简化成这样的一种结构，其中引线端子11a，11b，......单独排列在图17中的纸面的垂直方向上，同时插座的内部得到简化。图17是剖视图，其通过用光纤10a，10b，10c，......之间设置的中间平面进行切断而形成。引线端子11b的V钩型尖部在该剖视图的后侧从插座23的顶部向下突出。此外，在图17中，引线端子11b，11c，11d，......规则排列，隐藏在纸面后侧。在根据图17所示的第二实施例的LSI封装中，由于用于与接口IC芯片83机械接触的图9到11以及图13到16所示的热连接器(12a，12b，12c，......；12；121，122)不是必要的，因此可以解决例如接口IC芯片83损坏的问题，以便增强I/F模块的可靠性。
根据第二实施例的封装，在通常的生产线上可以在从内插器衬底1去掉传输线41，42，43，44以及端子本体31，32，33，34之后执行回流工艺。另外，通过使内插器衬底1和传输线41，42，43，44之间通过机械接触而电连接，不需要具有相当高精度的位置控制精度，其可形成相对简单的安装机构。通过这种结构，不必投资一种新的生产线，其包括在特定条件下用于回流工艺的特定设备。另外，由于例如高精度插入机构，按压机构以及固定机构的机械机构对于电连接器的结构是不必要的，因此实现明显的成本降低。
因此，根据第二实施例的LSI封装，可低成本地实现多个高速LSI芯片之间的高速互连，并且可促进信息通信设备等的升级。
                        (第三实施例)
如图18所示，根据本发明第三实施例的LSI封装包括端子基座33，该端子基座包括将第二实施例的端子基座33颠倒的拓扑结构。即，如图18所示，根据第三实施例的端子基座33为基于凹入式七面体(L型块)的绝缘支撑本体，其通过在平行管线的矩形的左下部切割用于安装接口IC芯片83的芯片安装表面的一部分来形成。如从图18中可以得到的，芯片安装表面通过垂直延伸到插座接触表面的层面差(侧面)而连接到设置在最上层的插座接触表面。电气端子416从芯片安装表面通过层面差延伸到插座接触表面。电气端子416为外部引出电极，用于当由端子基座33实现的传输线端子被插入到插座23中时，将端子基座33与在内插器衬底1的顶面上形成的在插座23内部延伸的封装互连(未示出)电连接。此外，与第一和第二实施例的结构类似，如图18所示，光半导体芯片93被安装在连接端面上，该连接端面垂直于芯片安装表面的平面。
并且中间互连415被设置在用于连接光半导体芯片93的连接端面和芯片安装表面之间的间隔中。如图18所示，优选的是插座接触表面和芯片安装表面之间的层面差高度大于接口IC芯片83的厚度。
尽管省略了其图解，但与图2到5中所示的互连类似，中间互连415和电气端子416为差动数字互连，或者为由信号线，反转信号线，接地线实现的三极互连，其沿着纸面的垂直方向规则设置，具有的线宽为40-50微米，并且间隔宽度为50-70微米。并且在第三实施例的端子基座33中，在光纤10a，10b，10c，......的排列的每个间隔中沿着从芯片安装表面到端子基座33的上表面(顶面)的垂直方向形成多个热通孔417，光纤在图18中统一由附图标记“43”进行标注。热通孔417形成在端子基座33中位于接口IC芯片83的芯片安装表面上方的部分中。在图18中，尽管七个热通孔417排列在光纤10a，10b，10c，......的延伸方向上，但是热通孔417的数量并不局限于七以及第二实施例的配置，并且热通孔417的数量可考虑接口IC芯片83的大小等进行选择。每个热通孔417以阵列结构交替设置在光纤10a，10b，10c，......的排列的每个间隔中，以便通过填充金属或者导热胶到沿着从芯片安装表面到端子基座33的上表面(顶面)的垂直方向延伸的每个通孔中来建立导热通道。
并且如图18所示，在端子基座33的顶面的大部分上，设置受热板(heatplate)418。受热板418与具有宽的板宽的热连接器(压簧)20接触，热连接器(压簧)20形成在插座23中。并且受热板418可用作热通孔417的热流分布的均衡器。对于受热板418的材料，可使用例如覆有500微米厚的Ni镀层的500微米厚的铜板，或者可使用覆有20微米厚的Ni镀层的200微米厚的铜镀膜。类似于第一实施例的结构，电气端子416和中间互连415被形成为例如铝(Al)和铜(Cu)等的金属薄膜的多个带状图案，并且容易用金属掩模通过金属化工艺来形成，其中通过该金属化工艺，金属薄膜通过溅射或者电镀技术进行沉积。电气端子416和中间互连415可由包括铜合金，例如Cu-Fe，Cu-Cr，Cu-Ni-Si，Cu-Sn等，镍铁合金，例如Ni-Fe，Fe-Ni-Co等，以及铜和不锈钢等的合成材料的金属薄膜形成。另外，这些电气互连可通过在这些金属材料上进行镍(Ni)电镀和/或金(Au)电镀等来提供。钛(Ti)以及铂(Pt)也可用作下层金属。
尽管省略了其图解，但在用作接口IC的接口IC芯片83的顶面上，设置多个信号输入/输出端子(粘结垫片)。并且接口IC芯片83顶面上的每个粘结垫片互相并且分别通过导电凸起(未示出)电连接到中间互连415和电气端子416。同样，位于纸面的后侧以及纸面的近侧的其他粘结垫片也互相并且分别通过其他导电凸起(未示出)电连接到相应的中间互连415以及电气端子416。并且，如图17所示的导热树脂38可填充到接口IC芯片83的芯片和端子基座33的芯片安装表面之间的空间中，以便形成热连接。
与第一和第二实施例的结构类似，用于接收由第三实施例的端子基座33实现的传输线端子的插座23的结构(其截面为L型)与内插器衬底1形成盒型结构。该盒子的一个表面(通过该表面插入由端子基座33实现的传输线端子)在盒型结构中打开。如图18所示，热连接器(压簧)20的主要部分(其沿着垂直于纸面后侧的方向延伸)在插座23顶部的中心部被掩盖，该顶部实现插座23的L型横截面。板结构的热连接器20隐藏在凹部中，凹部被设置在插座23顶部的顶面上。凹部在垂直于图18的纸面的方向上延伸。热连接器20的V钩形尖部从插座23的顶部向下突出。
在图18所示的第三实施例的LSI封装中，接口IC芯片83不通过图9到11以及图13到17中所示的引线端子11a，11b，......，而是直接通过电气端子416与在内插器衬底1的顶面上形成的封装互连(未示出)接触，以便将接口IC芯片83与封装互连电连接。封装互连由差动互连，或者由信号线，反转信号线，接地线形成的三极互连来实现，这类似于电气端子416。因此，第三实施例的LSI封装可消除图9到11以及图13到17中所示用于形成电连接的机械弹簧机构，并且节约用于吸收由机械弹性操作所引起的位置变化的空间余量。同时，从接口IC芯片83通过端子基座33的热通孔417形成到板结构的热连接器(压簧)20的导热通孔，并且从用于热连接到热连接器20的热扩散器(heatspreader)(未示出)辐射。
根据图18所示的第三实施例的LSI封装的结构，可以使电气端子416的排列间距最小。例如，电气。端子416的排列间距可容易地降低到100微米以下，这有助于形成排列间距的高致密性。此外，与具有图13所示的热连接器121，122的LSI封装的结构相比，导热通道中的热阻容易降低，这是因为来自接口IC芯片83的导热通道的宽度或者横截面和可变宽。
在图18中，尽管示出单个插座23以及由插入到单个插座23中的端子基座33所实现的单个传输线端子，类似于图1，但是根据第三实施例的LSI封装可包括四个插座21，22，23，24以及由构造成插入到四个相应的插座21，22，23，24中的端子本体31，32，33，34所实现的四个传输线端子。即，与图1类似，根据本发明第三实施例的LSI封装包括信号处理LSI(LSI芯片；未示出)，以及其上安装LSI芯片的内插器衬底1，被构造成电连接到印刷线路板(未示出)上，以及多个插座21，22，23，24，其安装在内插器衬底1上。每个插座21，22，23，24实现来自/到LSI芯片的信号和来自/到外部传输线的信号之间的接口机构部分。根据本发明第三实施例的LSI封装还包括分别由插入到相应插座21，22，23，24中的端子本体31，32，33，34实现的多个传输线端子。在每个端子本体31，32，......上，安装接口IC芯片83。接口IC芯片83实现接口机构的一部分。每个端子本体31，32，......建立从接口IC芯片83到相应的插座21，22，23，24的导热通道。由端子本体31，32，......实现的每个传输线端子被插入到插座21，22，23，24的内部，使得其每个可与插座21，22，23，24分离。在该插入结构中，由端子本体31，32，......实现的每个传输线端子不通过插座21，22，23，24，而是通过与封装互连或者高频传输线直接接触来电连接到LSI芯片5上，其中高频传输线在内插器衬底1的顶面上形成。省略了与第一和第二实施例的LSI封装的解释基本重复的其他解释。
与第一和第二实施例的LSI封装的结构类似，在根据第三实施例的LSI封装结构中，从LSI芯片5到用作接口IC的接口IC芯片83的互连由三极差动数字互连实现，并且从接口IC芯片83到光半导体芯片93的互连由具有最短长度的模拟电线实现。即，通过根据第三实施例的LSI封装，内插器衬底1和接口IC芯片(接口IC)83之间的间隔通过采用三极互连的差动数字互连以短距离连接，该三极互连由信号线，反转信号线以及接地线实现，具有相对高的抗阻抗失配特性，以便确保阻抗保证并且防止在间隔中容易产生的阻抗间断性。
并且在该间隔中，电气端子416均可分离地与相应的封装互连，或者在内插器衬底1的顶面上形成的高频传输线相连。并且在其中确保阻抗保证的传输线中，建立通过接口IC芯片(接口IC)83的波形整形的长距离高速互连。或者可选地，通过将接口IC芯片(接口IC)83设置成靠近光半导体芯片93，可在接口IC芯片(接口IC)83和用于光互连的光半导体芯片93之间形成短距离模拟互连。因此，通过这种结构，在可分离的连接系统中，可获得用与电气端子416的连接实现的高质量长距离互连。
此外，在根据图18所示的本发明第三实施例的LSI封装(具有I/F模块的LSI封装)中，其中沿着三个或更少方向取出三个排成行的传输线束的拓扑也是可以的。并且如果由插座21，22，23，24实现的传输线端子这样进行排列以便形成五边形以上的多边形，则其中沿着五个方向以上的多个方向取出多个排成行的传输线束的拓扑也是可以的。
根据第三实施例的LSI封装，在通常的生产线上可以在从内插器衬底1去掉传输线41，42，43，44以及端子本体31，32，33，34之后执行回流工艺。
另外，通过使内插器衬底1和传输线41，42，43，44之间通过机械接触而电连接，不需要具有相当高精度的位置控制精度，其可形成相对简单的安装机构。
通过这种结构，不必投资一种新的生产线，其包括在特定条件下用于回流工艺的特定设备。另外，由于例如高精度插入机构，按压机构以及固定机构的机械机构对于电连接器的结构是不必要的，因此实现明显的成本降低。
因此，根据第三实施例的LSI封装，多个高速LSI芯片之间的高速互连可低成本地实现，并且可以促进信息通信设备等的升级。
图19示出了根据第三实施例变型的一个实例，用于图18所示的LSI封装的小散热接口IC芯片83。即，根据第三实施例的变型的LSI封装的结构用于其中内插器衬底1和印刷线路板(未示出)足够充当从接口IC芯片83接收散热的散热器的情况。在图19中所示的LSI封装中，导热树脂419被涂覆在接口IC芯片83的底面上以便有助于与内插器衬底1形成热连接。因此第三实施例的变型的热连接器(压簧)20不作为导热通道，而是仅作为机械压簧。因此，在第三实施例的变型的传输线端子中不必提供图18所示的热通孔417，也不必在根据第三实施例变型的LSI封装中提供图9到11以及图13到17中所示的引线端子11a，11b，......。通过这种结构，可以低成本地制造结构非常简单的LSI封装。然而，优选的是对接口IC芯片83采用相对小的芯片，这是因为LSI封装的散热容量相对较小。
                        (第四实施例)
如图20所示，根据本发明第四实施例的LSI封装包括与第一和第二实施例的端子基座33类似的端子基座33，其被形成为L形块。如图20所示，根据第四实施例的端子基座33是基于凹入式七面体(L型块)的绝缘支撑本体，其通过在平行管线的矩形的右上部切割准备用于安装接口IC芯片83的芯片安装表面的一部分来形成。然而，其中固定光传输线(光纤束)10a，10b，10c，......的固定管的拓扑以及在根据第四实施例的端子基座33上安装光半导体芯片93的位置均不同于第一和第二实施例的端子基座33。
图20中所示的第四实施例的端子基座33中芯片安装表面，层面差以及最上表面的形状均为矩形。最上表面通过垂直于最上表面延伸的层面差(侧面)设置在最上层上。芯片安装表面和最上表面平行地相对于底面，底面的面积等于芯片安装表面和最上表面的总面积。换句话说，芯片安装表面和底面在右侧形成薄平行板结构，并且最上表面和底面在左侧形成厚平行板结构。芯片安装表面，层面差以及最上表面由两个L型多边形连接到底面上，这两个多边形被设置成垂直于芯片安装表面，层面差以及最上表面的平面。并且如图20所示，厚平行板结构的从芯片安装表面垂直延伸到最上表面的层面差(侧面)用作连接光半导体芯片93的连接端面。挖出多个圆柱形固定管以便在连接端面和与垂直层差(侧面)相对的相对端面之间穿过，其被构造成固定光传输线(光纤束)10a，10b，10c......。在图20中，电气端子506在从芯片安装表面的右端通过薄平行板结构的端面到达L型块的底面的路径中形成，该端面即由矩形实现的端面，其四个侧面由芯片安装表面，底面和L型多边形的两个侧面分别进行限定。
尽管没有详细图解地集中示出了电气端子506，然而电气端子506可为差动数字互连，或者由信号线，反转信号线，接地线实现的三极互连，其沿着纸面的垂直方向规则排列，具有的线宽为40-50微米，并且间隔宽度为50-70微米，这与图2到5所示的电气互连类似。电气端子506为外部引出端子，用于当由端子基座33实现的传输线端子插入到插座23中时，将端子基座33与封装互连(未示出)电连接，所述封装互连在内插器衬底1的顶面上绘出，延伸到插座23的内部。封装互连由差动互连实现，或者由信号线，反转信号线，接地线所形成的三极互连实现，这与电气端子506类似。
如图20所示，优选的是，最上表面和芯片安装表面之间的层面差的高度大于接口IC芯片83的厚度。接口IC芯片83被导热树脂522封装。在用作未填充树脂的透明树脂封装光半导体芯片93之后，导热树脂522封装接口IC芯片83的顶面。在导热树脂522的上部，盖上热盖(heat lid)521。热盖521为L型块，具有与端子基座33相反的拓扑结构。导热树脂522热地并且机械地插入到接口IC芯片83和热盖521之间的空间。如图20所示，热盖521在端子基座33的上部所有表面上形成。并且热盖521的顶面和端子基座33的底面互相平行。如图20所示，热盖521与宽板的热连接器(压簧)20接触，压簧20在插座23中形成。例如，热盖521包括其厚部的具有800到1500微米厚度、覆有20微米厚的Ni镀层的铜板，以及其薄部的厚度为200微米到500微米、覆有20微米厚的Ni镀层的铜板。
与第一到第三实施例的结构类似，电气端子506形成为例如铝(Al)和铜(Cu)等的金属薄膜的带状图案，并且容易用金属掩模通过金属化工艺形成，其中通过该金属化工艺，金属薄膜通过溅射或者电镀技术进行沉积。电气端子506也可由包括铜合金，例如Cu-Fe，Cu-Cr，Cu-Ni-Si，Cu-Sn等，镍铁合金，例如Ni-Fe，Fe-Ni-Co等，以及铜和不锈钢等的合成材料的金属薄膜形成。另外，这些电气互连可通过在这些金属材料上进行镍(Ni)电镀和/或金(Au)电镀等来提供。钛(Ti)以及铂(Pt)也可用作下层金属。
尽管省略了其图解，但在用作接口IC的接口IC芯片83的顶面上，设置多个信号输入/输出端子(粘结垫片)。并且接口IC芯片83顶面上的每个粘结垫片互相并且分别通过导电凸起(未示出)电连接到电气端子506。同样，位于纸面的后侧以及纸面的近侧的其他粘结垫片也互相并且分别通过其他导电凸起(未示出)电连接到电气端子506。
与第一到第三实施例的结构类似，用于接收由第四实施例的管线基座33实现的传输线端子的插座23(其截面为L型)与内插器衬底1形成盒型结构。该盒子的一个表面(通过该表面插入由端子基座33实现的传输线端子)在盒型结构中打开。如图20所示，热连接器(压簧)20的主要部分，沿着纸面垂直方向延伸的板，在插座23顶部的中心部被掩盖，顶部实现插座23的L型横截面。板结构的热连接器20隐藏在凹部中，凹部被设置在插座23顶部的顶面上。凹部在垂直于图20的纸面的方向上延伸。热连接器20的V钩形尖部从插座23的顶部向下突出。
在图20所示的第四实施例的LSI封装中，接口IC芯片83不通过图9到11以及图13到17中所示的引线端子11a，11b，......，而是直接通过电气端子506与在内插器衬底1的顶面上形成的封装互连(未示出)接触，以便将接口IC芯片83与封装互连电连接。因此，第四实施例的LSI封装可消除图9到11以及图13到17中所示用于形成电连接的机械弹簧机构，以便节约用于吸收由机械弹性操作所引起的位置变化的图案空间的余量。同时，从接口IC芯片83通过导热树脂522以及热盖521形成到达板结构的热连接器(压簧)20的导热通道，并且从被构造成热连接到热连接器20的热扩散器(未示出)辐射。
根据图20所示的第四实施例的LSI封装的结构，可以使电气端子506的排列间距最小。例如，电气端子506的排列间距容易降低到100微米以下，这有助于排列间距的高致密性。此外，与具有图13所示的热连接器121，122的LSI封装的结构相比，导热通道中的热阻容易降低，这是因为来自接口IC芯片83的导热通道的宽度(横截面宽度)可变宽。
如图20所示，在根据第四实施例的LSI封装中，光半导体芯片93，接口IC芯片83以及电气端子506依次排列，每个面对LSI芯片5(未示出)，该LSI芯片假定为安装在位于图20的结构右侧的内插器衬底1上。通过该结构，每个元件的互连之间的间隔可设为最短。此外，由于接口IC芯片83被嵌入到导热树脂522中并且热流可通过热盖521来确保，因此LSI封装可拥有大的散热容量。另外，LSI封装的结构与其中光半导体芯片93和接口IC芯片83被树脂封装在由端子基座33实现的传输线端子内部以增加半导体芯片的可靠性的结构是等效的。
同样，在根据第四实施例的LSI封装中，端子基座33的整个上表面可用于辐射面，并且可以通过形成多个机械热连接器来加宽有效接触面积。另外，插座23顶部的底部和热盖521的顶面之间的空间可由热润滑脂填充。
在图20中，尽管示出单个插座23以及插入到单个插座23中的端子基座33所实现的单个传输线端子，类似于图1，但是根据第四实施例的LSI封装可包括四个插座21，22，23，24，以及由构造成插入到四个相应的插座21，22，23，24中的端子本体31，32，33，34所形成的四个传输线端子。即，与图1类似，根据本发明第四实施例的LSI封装包括信号处理LSI(LSI芯片；未示出)，以及其上安装LSI芯片的内插器衬底1，被构造成电连接到印刷线路板(未示出)上，以及多个插座21，22，23，24，其安装在内插器衬底1上。每个插座21，22，23，24形成来自/到LSI芯片的信号和来自/到外部传输线的信号之间的接口机构的部分。根据本发明第四实施例的LSI封装还包括由分别插入到相应插座21，22，23，24中的端子本体31，32，33，34所实现的多个传输线端子。在每个端子本体31，32，......上，安装接口IC芯片83。接口CI芯片83实现了接口机构的部分。每个端子本体31，32，......建立从接口CI芯片83到相应的插座21，22，23，24的导热通道。由端子本体31，32，......实现的每个传输线端子被插入到插座21，22，23，24的内部，使得其每个可与插座21，22，23，24分离。在该插入结构中，由端子本体31，32，......实现的每个传输线端子不通过插座21，22，23，24，而是通过与封装互连或者高频传输线直接接触来电连接到LSI芯片5上，其中高频传输线在内插器衬底1的顶面上形成。省略了与第一到第三实施例的LSI封装的解释基本重复的其他解释。
此外，在图20所示的本发明的第四实施例的LSI封装中，其中沿着三个或更少方向取出三个排成行的传输线束的拓扑也是可以的。并且如果插座21，22，23，24这样进行排列以便形成五边形以上的多边形，则其中沿着五个方向以上的多个方向取出多个排成行的传输线束的拓扑也是可以的。
与第一到第三实施例的LSI封装的结构类似，在根据第四实施例的LSI封装结构中，从LSI芯片5到用作接口IC的接口IC芯片83的互连由三极差动数字互连实现，并且从接口IC芯片83到光半导体芯片93的互连由具有最短长度的模拟电线实现。即，通过根据第四实施例的LSI封装，内插器衬底1和接口IC芯片(接口IC)83之间的间隔通过采用三极互连的差动数字互连以短距离进行连接，该三极互连由信号线，反转信号线以及接地线实现，具有相对高的抗阻抗失配特性，以便确保阻抗保证并且防止在间隔中容易产生的阻抗间断性。并且在该间隔中，电气端子506均可与相应的封装互连或者在内插器衬底1的顶面上形成的高频传输线分开。并且在其中确保阻抗保证的传输线中，建立通过接口IC芯片(接口IC)83的波形整形的长距离高速互连。或者可选地，通过将接口IC芯片(接口IC)83设置成靠近光半导体芯片93，可在接口IC芯片(接口IC)83和用于光互连的光半导体芯片93之间形成短距离模拟互连。
因此，通过这种结构，在可分离的连接系统中，可实现高质量长距离互连，其包括具有电气端子506的连接方法。以这种方式，根据第四实施例的LSI封装，可提供这种LSI封装(具有I/F模块的LSI封装)，其在这样的情况下是有效的，其中互连的通信速度必须优先考虑，电气端子506具有非常小的排列间距。LSI封装可用于这样的情况，其中例如电气端子506的排列间距低于100微米，电气端子506的互连的通信速度高于10Gbps。
根据第四实施例的LSI封装，可以在从内插器衬底1去掉传输线41，42，43，44以及端子本体31，32，33，34之后在通常的生产线上执行回流工艺。另外，通过使内插器衬底1和传输线41，42，43，44之间通过机械接触而电连接，不需要具有相当高精度的位置控制精度，其可形成相对简单的安装机构。通过这种结构，不必投资一种新的生产线，其包括在特定条件下用于回流工艺的特定设备。另外，由于例如高精度插入机构，按压机构以及固定机构的机械机构对于电连接器的结构是不必要的，因此实现明显的成本降低。
因此，根据第四实施例的LSI封装，多个高速LSI芯片之间的高速互连可低成本地实现，并且可以促进信息通信设备等的升级。
图21示出了相据第四实施例变型的LSI封装的一个实施例。第四实施例的变型的LSI封装包括形成为L型块的端子基座33的底面上的底部金属板523。该底部金属板523可由镀铜层形成，该镀铜层的厚度为100-500微米，覆有20微米厚度的镀镍层。
即，如图21所示，在由根据第四实施例变型的基座33形成的传输线端子中，接口IC芯片83由导热树脂522进行封装。在导热树脂522的上部，盖上热盖521。热盖521为L型块，具有与端子基座33相反的拓扑结构。如图21所示，在端子基座33的上部的所有表面上形成热盖521。并且底部金属板523的底面(位于端子基座33的底面上)平行于热盖521的顶面。
通过图21的结构，其中底部金属板523在端子基座33的底面上形成，由于端子基座33和热盖521之间的线性膨胀系数差而导致的内部应力的产生得到减轻，由此减小了端子基座33的翘曲应变。
                          (其他实施例)
对于本领域技术人员来说，在本发明的教导之下不脱离其范围的各种变型均是可能的。例如，如图22所示，插座23可包括开口221和222，其在与LSI芯片5的导热通道相同的方向上形成(见图1)，以便形成散热。图22是由另一实施例的端子基座33实现的传输线端子的鸟瞰图，其中引线端子11a，11b，11c，......通过切割L型插座23的顶部的左端部而看见，在其中由端子基座33实现的传输线端子插入到插座23中的组装状态下，L型插座23与内插器衬底1形成盒形结构。开口221和222的宽度可选择为250-800微米。优选的是开口221和222进行切割，在插座23的两端部夹着引线端子11a，11b，11c，......的排列。接收热流的散热器的突出部(其设置在插座23顶部的顶面上)松散地或者紧紧地插入到开口221和222中。通过这种结构，可以从接口IC芯片83的底面上的两端部通过开口221和222形成接口IC芯片83的散热。通过使用其中接口IC芯片83的散热可通过开口221和222在引线端子11a，11b，11c，......的排列外部形成的结构，在其中电气端子63a，63b，63c，63d，......的排列间距较窄的情况下是有效的。
此外，安装在内插器衬底1上的LSI芯片5并不专门局限于信号处理LSI，并且可采用和由用作I/F模块的端子本体31，32，......所实现的传输线端子关联工作的其他LSI芯片。并且电气端子63a，63b，63c，63d，......以及引线端子11a，11b，11c，......的形状，材料以及排列是任意的，并且因此并不局限于第一到第四实施例的上述实例。
并且热通孔417以及热盖521的组合可适用于使用在LSI封装中的端子基座33的另一结构。
尽管图1示出了其中单个LSI芯片5安装在内插器衬底1的一种结构，然而多个LSI芯片也可安装填装在内插器衬底1上。因此，本发明当然包括前面没有提及的各种实施例以及变型。因此，本发明的范围将由所附的权利要求进行限定。

Claims (20)

1、一种可安装在印刷线路板上的LSI封装，包括：
传输线端子，其包括：
端子基座，
由端子基座固定的传输线，以及
安装在端子基座上的接口IC芯片；
具有多个板连接接头的内插器衬底，其有助于与印刷线路板连接；
安装在内插器衬底上的LSI芯片；以及
具有引线端子并且安装在内插器衬底上的插座，该插座被构造成容纳传输线端子，使得接口IC芯片通过引线端子电连接到LSI芯片。
2、根据权利要求1的LSI封装，还包括设置在插座上的散热器。
3、根据权利要求1的LSI封装，其中插座具有开口，该开口被构造成散发来自接口IC芯片的热能。
4、根据权利要求2的LSI封装，其中将在接口IC芯片中产生的热能散发到散热器。
5、根据权利要求1的LSI封装，其中插座还包括被构造成散发来自接口IC芯片的热能的热连接器。
6、根据权利要求5的LSI封装，其中在接口IC芯片中产生的热能通过热连接器被散发到内插器衬底。
7、根据权利要求5的LSI封装，其中热连接器由具有弹性的导热材料形成。
8、根据权利要求1的LSI封装，其中数字信号通过插座从LSI芯片传送到接口IC芯片。
9、根据权利要求1的LSI封装，其中差动数字信号通过插座从LSI芯片传送到接口IC芯片。
10、根据权利要求1的LSI封装，其中传输线包括光传输线。
11、根据权利要求10的LSI封装，其中传输线端子还包括光半导体芯片。
12、一种可安装到印刷线路板上的中间封装，适于容纳传输线端子，其固定传输线和接口IC芯片，包括：
由第一主表面和与第一主表面相对的第二主表面限定的内插器衬底，在第二主表面上具有多个板连接接头，其中板连接接头有助于与印刷线路板连接；
安装在第一主表面中指定的安装区域上的LSI芯片；以及
具有引线端子并且安装在内插器衬底上的插座，被构造成容纳传输线端子，使得接口IC芯片通过引线端子电连接到LSI芯片。
13、根据权利要求12的中间封装，还包括设置在第一主表面上的第一表面互连，其中引线端子通过第一表面互连电连接到LSI芯片。
14、根据权利要求12的中间封装，还包括：
从第一主表面到第二主表面穿过内插器衬底的第一和第二通孔电极；以及
在第二主表面上连接第一和第二通孔电极的第二表面互连，
其中，引线端子通过第二通孔电极，第二表面互连以及第一通孔电极连接到LSI芯片。
15、一种被构造成插入到插座中的传输线端子，包括：
端子基座；
安装线端子基座上指定的芯片安装表面上的接口IC芯片；以及
由端子基座固定的传输线，
其中在接口IC芯片中产生的热能通过插座或者设置在插座中的开口散发。
16、根据权利要求15的传输线端子，其中传输线包括光传输线。
17、根据权利要求16的传输线端子，还包括光半导体芯片，其中来自和到达接口IC芯片的电信号通过光半导体芯片与光信号耦合，并且光信号在光传输线中传送。
18、根据权利要求15的传输线端子，还包括由从芯片安装表面延伸到插座接触表面的导电带形成的电气端子，其中电气端子与插座的引线端子电连接。
19、根据权利要求15的传输线端子，其中接口IC芯片被安装在倒装片结构中的芯片安装表面上，并且从插座突起的热连接器与接口IC芯片的底面热接触。
20、根据权利要求15的传输线端子，还包括从芯片安装表面到与芯片安装表面相对的表面穿过端子基座的热通孔，其中在接口IC芯片中产生的热能通过热通孔散发。
CNB2005101132827A 2004-03-30 2005-03-30 具有接口模块的lsi封装及用在该封装中的传输线端子 Expired - Fee Related CN100541783C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004100734 2004-03-30
JP2004100734A JP4138689B2 (ja) 2004-03-30 2004-03-30 インターフェイスモジュール付ｌｓｉパッケージ及びｌｓｉパッケージ

Publications (2)

Publication Number Publication Date
CN1763947A true CN1763947A (zh) 2006-04-26
CN100541783C CN100541783C (zh) 2009-09-16

Family

ID=35095435

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101132827A Expired - Fee Related CN100541783C (zh) 2004-03-30 2005-03-30 具有接口模块的lsi封装及用在该封装中的传输线端子

Country Status (5)

Country Link
US (2) US7411282B2 (zh)
JP (1) JP4138689B2 (zh)
KR (1) KR100704390B1 (zh)
CN (1) CN100541783C (zh)
TW (1) TWI286387B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996972A (zh) * 2009-08-12 2011-03-30 索尼公司 集成电路和导电带
CN104332463A (zh) * 2013-07-12 2015-02-04 英飞凌科技奥地利有限公司 多芯片器件
CN106972006A (zh) * 2017-02-15 2017-07-21 浙江大学 一种基于阻性短路过孔的emi抑制结构及抑制方法
CN107295427A (zh) * 2017-08-17 2017-10-24 南宁市振永科技有限公司 一种智能家居布线用便于拆卸的配线架
CN110556303A (zh) * 2019-09-06 2019-12-10 东和半导体设备(南通)有限公司 一种半导体封装模具及其封装工艺
CN111830645A (zh) * 2019-04-22 2020-10-27 住友电气工业株式会社 光收发器
CN112136376A (zh) * 2018-05-22 2020-12-25 株式会社富士 作业头的安装构造
CN113834527A (zh) * 2021-09-18 2021-12-24 重庆大学 一种压接型功率半导体结构及其内部压力在线测量方法

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795877B2 (ja) * 2003-07-28 2006-07-12 株式会社東芝 光半導体モジュール及びその製造方法
JP3834023B2 (ja) * 2003-08-19 2006-10-18 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク
JP4138689B2 (ja) 2004-03-30 2008-08-27 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びｌｓｉパッケージ
JP2006053266A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとそれを用いた半導体装置
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
TWI278075B (en) * 2004-08-17 2007-04-01 Toshiba Corp LSI package with interface module, transmission line package, and ribbon optical transmission line
TWI251301B (en) * 2004-11-29 2006-03-11 Unimicron Technology Corp Substrate core and method for fabricating the same
TWI260065B (en) * 2005-01-03 2006-08-11 Unimicron Technology Corp Substrate and method for fabricating the same
JP2007003906A (ja) * 2005-06-24 2007-01-11 Toshiba Corp 光伝送路保持部材と光モジュール
JP4768384B2 (ja) * 2005-09-29 2011-09-07 株式会社東芝 光伝送路保持部材及び光モジュール
US7626123B2 (en) * 2005-12-12 2009-12-01 Raytheon Sarcos, Llc Electrical microfilament to circuit interface
US7333699B2 (en) * 2005-12-12 2008-02-19 Raytheon Sarcos, Llc Ultra-high density connector
US7603153B2 (en) * 2005-12-12 2009-10-13 Sterling Investments Lc Multi-element probe array
CN101449374B (zh) * 2006-06-08 2011-11-09 国际商业机器公司 高热传导性柔软片及其制造方法
JP4882644B2 (ja) * 2006-08-10 2012-02-22 パナソニック電工株式会社 光電気変換装置
US7690106B2 (en) 2006-10-25 2010-04-06 Texas Instruments Incorporated Ceramic header method
US8297855B2 (en) 2007-01-26 2012-10-30 Japan Aviation Electronics Industry, Limited Optical connector
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム
US7747116B2 (en) * 2007-09-05 2010-06-29 Kabushiki Kaisha Toshiba Flexible optoelectric interconnect and method for manufacturing same
JP4400662B2 (ja) * 2007-09-12 2010-01-20 株式会社デンソー 電子回路部品実装構造
US7745898B2 (en) * 2007-12-20 2010-06-29 International Business Machines Corporation Multichip package, methods of manufacture thereof and articles comprising the same
JP5195087B2 (ja) 2008-06-30 2013-05-08 富士通株式会社 光電気変換デバイス、光電気変換モジュールおよび光電気変換デバイスの製造方法
JP2010020918A (ja) * 2008-07-08 2010-01-28 Nippon Sheet Glass Co Ltd 端子構造及び車両用端子付ガラス板
JP2010263366A (ja) * 2009-05-01 2010-11-18 Seiko Epson Corp センサーシステム、同システムを使用した電子機器、及びセンサーモジュール
US8039938B2 (en) * 2009-05-22 2011-10-18 Palo Alto Research Center Incorporated Airgap micro-spring interconnect with bonded underfill seal
KR101007817B1 (ko) 2009-08-05 2011-01-18 주식회사디아이 커넥터 장치
US8692366B2 (en) * 2010-09-30 2014-04-08 Analog Device, Inc. Apparatus and method for microelectromechanical systems device packaging
US8363418B2 (en) 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US8731345B2 (en) * 2011-12-15 2014-05-20 Kotura, Inc. System for managing thermal conduction on optical devices
TWI479324B (zh) * 2012-01-05 2015-04-01 Wistron Corp 連接介面及傳輸線
US20130230272A1 (en) * 2012-03-01 2013-09-05 Oracle International Corporation Chip assembly configuration with densely packed optical interconnects
US8836132B2 (en) 2012-04-03 2014-09-16 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor
US9874688B2 (en) 2012-04-26 2018-01-23 Acacia Communications, Inc. Co-packaging photonic integrated circuits and application specific integrated circuits
JP6346726B2 (ja) * 2012-04-27 2018-06-20 アトムメディカル株式会社 放熱機能を有するｌｅｄ治療器
US8708729B2 (en) * 2012-06-19 2014-04-29 Hon Hai Precision Industry Co., Ltd. Electrical connector assembly having independent loading mechanism facilitating interconnections for both CPU and cable
TW201401586A (zh) * 2012-06-19 2014-01-01 Han-Guang Chen 發光二極體照明裝置的製造方法
US9475694B2 (en) 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
JP6065638B2 (ja) * 2013-02-20 2017-01-25 日立金属株式会社 信号伝送装置および通信モジュール
JP6134557B2 (ja) * 2013-03-29 2017-05-24 Ｊｘ金属株式会社 銅条または銅合金条および、それを備える放熱部品
US9666557B2 (en) * 2013-05-30 2017-05-30 Infineon Technologies Ag Small footprint semiconductor package
JP6060872B2 (ja) * 2013-11-05 2017-01-18 日立金属株式会社 伝送モジュールの実装構造
KR20160000293A (ko) * 2014-06-24 2016-01-04 삼성전자주식회사 탭 핀에 타이바가 없는 반도체 모듈
WO2016069901A1 (en) 2014-10-29 2016-05-06 Acacia Communications, Inc. Optoelectronic ball grid array package with fiber
WO2016069018A1 (en) * 2014-10-31 2016-05-06 Hewlett Packard Enterprise Development Lp Server device with capacitive circuit
US9842813B2 (en) * 2015-09-21 2017-12-12 Altera Corporation Tranmission line bridge interconnects
JP6681694B2 (ja) * 2015-10-30 2020-04-15 スタンレー電気株式会社 面発光レーザ素子
CN205488710U (zh) * 2016-01-08 2016-08-17 富士康(昆山)电脑接插件有限公司 一种电连接器组件及其底座
US11647678B2 (en) 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages
US11152911B2 (en) * 2016-09-16 2021-10-19 Daishinku Corporation Piezoelectric resonator device
US10629574B2 (en) 2016-10-27 2020-04-21 Analog Devices, Inc. Compact integrated device packages
US10697800B2 (en) 2016-11-04 2020-06-30 Analog Devices Global Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits
WO2018129279A1 (en) * 2017-01-05 2018-07-12 Versalume, Llc Light generating apparatus
JP2019036674A (ja) * 2017-08-21 2019-03-07 株式会社村田製作所 インターポーザ基板およびモジュール部品
EP3520695A3 (en) 2018-01-31 2019-11-06 Analog Devices, Inc. Electronic devices
CN110753473B (zh) * 2018-07-23 2021-03-30 华为技术有限公司 电路板组合以及电子设备
US11443998B2 (en) * 2019-06-05 2022-09-13 Te Connectivity Solutions Gmbh Electronic assembly including optical modules
JP2021043422A (ja) * 2019-09-13 2021-03-18 小池　康博 一括成型マルチ光伝送シートアセンブリ、接続構造体、光モジュール、アクティブ光ケーブルおよびその製造方法
TWM599039U (zh) * 2020-02-07 2020-07-21 貿聯國際股份有限公司 具有鰭片組的連接器
JP7484230B2 (ja) * 2020-03-04 2024-05-16 富士通オプティカルコンポーネンツ株式会社 光モジュール
JP7136830B2 (ja) * 2020-03-27 2022-09-13 矢崎総業株式会社 光ファイバートランシーバー及び光通信モジュール
US11410920B2 (en) * 2020-10-09 2022-08-09 Juniper Networks, Inc. Apparatus, system, and method for utilizing package stiffeners to attach cable assemblies to integrated circuits
CN214409385U (zh) * 2021-02-05 2021-10-15 台达电子工业股份有限公司 光收发模块
JP7387059B2 (ja) * 2021-03-25 2023-11-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20230418009A1 (en) * 2022-06-26 2023-12-28 International Business Machines Corporation Thermal management of computer hardware modules

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047835A (en) * 1989-12-26 1991-09-10 At&T Bell Laboratories Lightwave packaging for pairs of optical devices
JPH0722594A (ja) 1993-06-22 1995-01-24 Kawasaki Steel Corp 半導体集積回路装置
JPH0722594U (ja) * 1993-09-17 1995-04-21 沖電気工業株式会社 モジュールの放熱構造
JPH1090561A (ja) * 1996-09-10 1998-04-10 Japan Aviation Electron Ind Ltd 多チャンネル光モジュール
JP2000183370A (ja) * 1998-12-16 2000-06-30 Nec Corp 光モジュール
JP2001091174A (ja) 1999-09-22 2001-04-06 Kel Corp 熱伝達コネクタ
JP2001318283A (ja) * 2000-02-29 2001-11-16 Kyocera Corp 光モジュール
JP2001358482A (ja) * 2000-04-14 2001-12-26 Matsushita Refrig Co Ltd 放熱モジュール
JP2001313438A (ja) * 2000-04-28 2001-11-09 Kyocera Corp 光電子モジュール
JP3770238B2 (ja) * 2002-03-22 2006-04-26 セイコーエプソン株式会社 電子デバイス製造装置および電子デバイスの製造方法
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly
JP2004087790A (ja) * 2002-08-27 2004-03-18 Jst Mfg Co Ltd トランシーバーケージ
JP4138689B2 (ja) 2004-03-30 2008-08-27 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びｌｓｉパッケージ
US7352935B2 (en) * 2004-08-17 2008-04-01 Kabushiki Kaisha Toshiba Optoelectronic conversion header, LSI package with interface module, method of manufacturing optoelectronic conversion header, and optical interconnection system

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996972A (zh) * 2009-08-12 2011-03-30 索尼公司 集成电路和导电带
CN101996972B (zh) * 2009-08-12 2013-03-27 索尼公司 集成电路和导电带
CN104332463A (zh) * 2013-07-12 2015-02-04 英飞凌科技奥地利有限公司 多芯片器件
CN104332463B (zh) * 2013-07-12 2017-07-18 英飞凌科技奥地利有限公司 多芯片器件
CN106972006A (zh) * 2017-02-15 2017-07-21 浙江大学 一种基于阻性短路过孔的emi抑制结构及抑制方法
CN106972006B (zh) * 2017-02-15 2019-06-07 浙江大学 一种基于阻性短路过孔的emi抑制结构及抑制方法
CN107295427A (zh) * 2017-08-17 2017-10-24 南宁市振永科技有限公司 一种智能家居布线用便于拆卸的配线架
CN112136376A (zh) * 2018-05-22 2020-12-25 株式会社富士 作业头的安装构造
CN111830645A (zh) * 2019-04-22 2020-10-27 住友电气工业株式会社 光收发器
CN110556303A (zh) * 2019-09-06 2019-12-10 东和半导体设备(南通)有限公司 一种半导体封装模具及其封装工艺
CN110556303B (zh) * 2019-09-06 2021-07-09 东和半导体设备(南通)有限公司 一种半导体封装模具及其封装工艺
CN113834527A (zh) * 2021-09-18 2021-12-24 重庆大学 一种压接型功率半导体结构及其内部压力在线测量方法

Also Published As

Publication number Publication date
TWI286387B (en) 2007-09-01
JP2005286225A (ja) 2005-10-13
CN100541783C (zh) 2009-09-16
KR20060044944A (ko) 2006-05-16
TW200536134A (en) 2005-11-01
US7411282B2 (en) 2008-08-12
KR100704390B1 (ko) 2007-04-06
US20050230795A1 (en) 2005-10-20
JP4138689B2 (ja) 2008-08-27
US20080185733A1 (en) 2008-08-07
US7667311B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
CN1763947A (zh) 具有接口模块的lsi封装及用在该封装中的传输线端子
CN1215349C (zh) 半导体激光器模块
US7795632B2 (en) Light emitting diode with direct view optic
US7161190B2 (en) Semiconductor light-emitting device and method of manufacturing the same
JP5112049B2 (ja) サブマウントを置かないフリップチップ発光ダイオード素子
CN1244139C (zh) 半导体器件和半导体组件
CN1276279C (zh) 光学模块及其制造方法
CN1523650A (zh) Lsi封装及其装配方法
CN1828891A (zh) 混合模块及其制造方法、以及混合电路装置
CN1287700A (zh) 光模块及其制造方法
CN1728364A (zh) 光学半导体器件、光连接器以及电子设备
CN1871710A (zh) 采用电表面安装的发光晶片封装
CN1638152A (zh) Lsi封装、内插器、接口模块和信号处理lsi监测电路
US10412829B2 (en) Nitride semiconductor light-emitting element base and manufacturing method thereof
CN1779811A (zh) 半导体激光器组件及具备半导体激光器组件的光拾取装置
CN106443912B (zh) 一种光互联模块
CN1761079A (zh) 光发射装置和光发射元件
CN1795567A (zh) 发光器件
CN1720473A (zh) 一种光模块及其制造方法
US7791084B2 (en) Package with overlapping devices
TW201618603A (zh) 安裝塊及整合此安裝塊之安裝總成
CN116014552A (zh) 一种光芯片封装结构及激光雷达封装结构
KR101177896B1 (ko) 에스엠디 타입 엘이디 램프
TWI227078B (en) Optical transmitter module
EP1014132A2 (en) Optical module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20130330