TWI259508B - Semiconductor substrate, semiconductor device, and manufacturing methods for them - Google Patents

Semiconductor substrate, semiconductor device, and manufacturing methods for them Download PDF

Info

Publication number
TWI259508B
TWI259508B TW094109172A TW94109172A TWI259508B TW I259508 B TWI259508 B TW I259508B TW 094109172 A TW094109172 A TW 094109172A TW 94109172 A TW94109172 A TW 94109172A TW I259508 B TWI259508 B TW I259508B
Authority
TW
Taiwan
Prior art keywords
substrate
single crystal
insulating film
region
film
Prior art date
Application number
TW094109172A
Other languages
English (en)
Other versions
TW200603216A (en
Inventor
Yutaka Takafuji
Yasumori Fukushima
Masao Moriguchi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200603216A publication Critical patent/TW200603216A/zh
Application granted granted Critical
Publication of TWI259508B publication Critical patent/TWI259508B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1259508 九、發明說明： 【發明所屬之技術領域】 本無明係關於一種半導體基板、半導體裝置及其製造方 法’其係藉由TFT(Thin Film Transistor，薄膜電晶體）而驅 動之主動式矩陣驅動液晶顯示裝置中，於同一基板上使周 邊驅動私路或控制電路、或MPU(Micro Processing Unit，超 小型演算處理裝置）或圖像處理電路一體集成化之高功能 液晶顯示裝置或 0LED(0rganic Light Emitting Diode，有機 φ EL)顯不裝置等顯示裝置中所使用者。 特別是關於藉由單結晶薄膜裝置大幅提高電路性能之系 統化面板技術及其製造方法，製造該半導體裝置時所使用 一 之裝置構造，以及單結晶裝置與非單結晶Si，特別是與多 結晶S i共存之製造技術。 又，本發明可於同一基板上形成特性不同之2種半導體裝 置刀別活用各自之長處，從而可適用於以顯示裝置為代 表之各種用it。特別是，於藉由TFT所驅動之主動式矩陣驅 籲動液晶顯示裝置等中，可適用於於同—基板上使周邊驅動 電路或控制電路、或MPU(超小型演算處理裝置）或圖像處 理電路一體集成化的高功能液晶顯示裝置、或 〇LED(〇rganic Light Emitting Di〇de’ 有機el)顯示裝置等 顯示裝置中。 【先前技術】 於玻璃基板上，作為像素之開關元件’形成非晶質叫以 下簡稱為「a-Si」。）或多結晶Si(以下簡稱「p〇iy_si」。）之薄 100540.doc 1259508 膜電晶體（以下稱「TFT(Thin Film Transistor)」。），進行液 晶顯示面板或有機EL面板等之驅動，即進行所謂之主動式 矩陣驅動之液晶顯示裝置得以實用化，且大量生產。 . 特別是’最近’活用移動度較高且高速動作之Poly-Si的 • 局移動度之特長，針對周邊裝置等亦可集成化後設置於玻 璃基板上，現實令正投入生產。 然而’於使用有大型玻璃基板，進行所謂主動式矩陣驅 動之液日日顯示裝置或 〇LED(Organic Light Emitting Diode， ® 有機EL)顯不裝置等顯示裝置中，作為驅動器IC之電晶體而 使用非單結晶Si、特別是使用p〇ly_Si之情形下，存在由於 Poly-Si特有之結晶粒界引起之特性不均一，以及獲得高品 • 質閘極絕緣膜極其困難之問題，高度之系統集成化中存在 - 界限。因此，考慮到顯示品質（均一性）之觀點，亦必需更高 性能且特性不均一較小的裝置。 特別是，於對高度集成化之半導體裝置之顯示用基板進 行直接之一體化以及系統化中，由於對應於高速性能以及 集成始、度之細微加工、裝置性能（移動度、臨限值之控制 性、傳達特性之急峻度）不充分，因此於需要更高性能的影 像處理器或時序控制器等裝置中所使用之系統中，欲實現 真正之糸統集成化，裝置性能以及集成密度均不足。 故而，於大型玻璃基板等顯示基板上，欲直接製作像素 用TFT與驅動該像素用TFT之更高性能/高密度之驅動器 兩者，極其難以實現。 因此，作為解決上述問題之方法，存在一種技術，其係 100540.doc ^ fr 1259508 使用 COG(Chip On Glass，玻璃覆晶），LSI(Large Scale Integrated circuit，大規模積體電路）安裝（組裝）單結晶以之 驅動器1C者。該COG係藉由非等嚮導電薄膜等之滑動晶片 安瓜等，組裝藉由單結晶Si所形成之[SI於顯示用基板上 者。
該等通常之LSI藉由整體之單結晶si形成M〇s(Metai Oxide Semiconductor，金屬氧化物半導體）電晶體，因此必 須使各個電晶體獨立地正常動作。故而，為分離獨立化（元 件分離）各個電晶體，或為防止寄生雙極電晶體之啟動，如 0 13所示進行通道阻絕注入部101或多重井1 02之摻雜等 離子植入。然而，由於電晶體之細微化，確保用以元件分 離之區域成為問題。因此，為縮小該用以元件分離之區域， 使用逆轉等級井（逆雜質濃度勾配之井）構造等技術，但必須 多次植入離子，製程較複雜，因此，存在成本增加以及良 率IV低之問題。又，需要進行凸塊形成步驟等步驟，製造 步驟較長，從而導致良率降低。 又，液晶顯示裝置或0LED顯示裝置等暴貝示裝置存在以下 限制：若非作為面板而完成者’則無法組裝驅動器1(:等。 因=，會導致存在以下問題：製造方面自由度較小，步驟 變複雜，製造步驟之自由度較小且複雜，以及物流/製造效 率降低’成本增高，良率降低。 另方面，針對該問題，存在藉由裝置轉印（DC— ansfer)而解決之方法。該裝置轉印係於絕緣體上形成藉 由單結晶Si構成之裝置，接合該裝置於作為顯示面板之玻 100540.doc 1259508 璃基板，其後，使絕緣體脫離等技術。再者，將於上述絕 緣體上形成有藉由單結晶Si構成之裝置的構造稱為 SOI(Silicon On Insulator，絕緣物上矽）構造。 關於該裝置轉印（Device Transfer)，例如存在於該s〇I構 k中’藉由钱刻單結晶S i下之氧化膜而分離薄膜化之方法 (Kopin公司）。作為具體之先前技術文獻，存在有例如曰本 國公開專利公報「日本專利特表平7_503557號公報（發表曰 1995年4月13曰）」、以及下述文獻1、文獻2。 • 文獻 1 · J.P· Salerno "Single Crystal Silicon AMLCDs，，
Conference Record of the 1994 International Display Research Conference (IDRC) p. 39-44 (1994)
- 文獻 2 · Q.-Y· 丁〇ng & U.Gesele，SEMICONDUCTOR • WAFER BONDING:SCIENCE AND TECHNOLOGY ? John Wiley & Sons，New York (1999) 於上述日本專利特表平7_503557號公報中揭示如下内 容：使用半導體裝置製作主動式矩陣型液晶顯示裝置之顯 _ 示面板，該半導體裝置使用接合劑，轉印預先製作之單結 晶S i薄膜電晶體至玻璃基板上。 又’作為本申請發明相關之其他先前技術，存在有曰本 國公開專利公報「曰本專利特開平10-125880號公報（1998 年5月15日公開）」、以及下述文獻3、文獻4。 文獻 3 : K. Warner，et· al·，2002 IEEE International SOI Conference:〇ct5 pp. 123-125 (2002)
文獻 4 · L.P· Allen，et. al·，2002 IEEE International SOI 100540.doc 1259508
Conference:Oct, pp. 192-193 (2002) 於上述曰本專利特開平1〇_12588〇號公報中，揭示有一種 技術，其於單結晶Si設置階差，並於其上形成研磨率小於 單結晶si之研磨擋止層，轉印至其他Si基板上，研磨分離 面，利用研磨速度之差，藉由階差之凹部之擋止層，以島 狀殘留單結晶Si薄膜。 然而，上述先前半導體基板、半導體裝置、以及該等之 製造方法中，存在以下問題。 f先，於SOI構造中，於矽（Si)晶圓上形成裝置，因此所 有裝置之全部大小受制於矽（si)晶圓。故而，由於矽（si)晶 圓之大小存在限度，因此存有大型玻璃基板之長度不足的 情形。 又，藉由環氧樹脂等接合劑，接合形成於矽（Si)晶圓之單 結晶Si裝置至玻璃基板，因此接合後，無法添加實施缺陷 恢復熱處理（退火）之步驟、形成層間絕緣膜之步驟或形成金 屬配線之步驟等步驟。因此’預先形成於大型玻璃基板上 之裝置與轉印之單結晶Si裝置藉由相互之配線而連接極其 困難。 一 進而，由於製造方法係形成成為單結晶Si裝置之動作區 域於固相g晶層(epitaxial film ’磊晶膜)，蝕刻分離二氧化 石夕（si〇2)者，因此存在導致步驟複雜化，良率降低之問題（轉 :步驟、薄膜分離/保持、蟲晶成長)，上述固相磊晶層係二 氧化矽（Si〇2)上所成長之薄膜之單結晶層。 【發明内容】 100540.doc
•10- 1259508 本ι月之目的在於提供一種半導體基板、半導體裝置以 及4寺之製造方法，其於大型絕緣基板上形成非單結晶Si 半導體元件與單結晶Si半導體元件，製造集成化高性能之 系，導體裝置的情形下，可簡化單結晶Si部分之製造 乂 μ且轉印至大型絕緣基板後，可以無高精度之微影之 方式實現細微之單結晶Si半導體元件之元件分離。 為貫現上述目的，本發明之半導體基板含有··單結晶Si 土板其具備包含通道區域、源極區域、以及汲極區域之 活f生層，且不具備井構造以及通道阻絕區域，·閘極絕緣膜， /、形成於上述單結晶以基板上；閘極電極，其形成於上述 閘極，緣膜上，L0C0S氧化膜，其形成於上述活性層周圍 之上述單結晶Si基板上，且膜厚厚於上述閘極絕緣膜；以 及絶緣膜，其形成於上述閘極電極以&L0C0S氧化膜上。 又，為實現上述目的，本發明之半導體基板之製造方法 匕έ於單結日日Si基板之元件區域外形成L〇c;〇s氧化膜的 v驟，於上述單結晶Si基板之元件區域形成閘極絕緣膜的 步驟’·於上述閘極絕緣膜上形成閘極電極之步驟；於上述 單結晶Si基板之元件區域，選擇性地注入雜質，藉此形成 源極區域以及汲極區域與通道區域，從而形成含有上述通 道區域、源極區域以及汲極區域之活性層的步驟；於上述 閘極電極、閘極絕緣膜以及L0C0S氧化膜上形成上面得以 平坦化之％緣膜的步驟，以及經由上述得以平坦化之絕緣 膜，植入氫離子以及惰性元素離子中所選擇之丨種或複數種 離子，藉此於上述單結晶Si基板中之特定深度處形成離子 100540.doc 1259508 植入層的步驟。 又，為實現上述目的，本發明之半導體基板之製造方法 包含·於單結晶Si基板之元件區域外形成乙〇(：〇8氧化膜之 步驟，於上述單結晶Si基板之元件區域形成閘極絕緣膜之 V “，於上述閘極纟巴緣膜上形成閘極電極之步驟；於上述 單結晶Si基板之元件區域，選擇性地注入雜質，藉此形成 源極區域以及汲極區域與通道區域，從而形成含有上述通 逞區域、源極區域以及汲極區域之活性層的步驟；於上述 閘極電極、閘極絕緣膜以及L〇⑽氧化膜上形成上面得以 平坦化之第1絕緣膜的步驟；經由上述得以平坦化之第1絕 緣膜，植入氫離子以及惰性元素離子中所選擇之丨種或複數 種離子，藉此於上述單結晶Si基板中之特定深度處形成離 子植入層的步驟；於上述第丨絕緣膜上方形成至少i層第i配 線層之步驟；以及於上述第i配線層上形成第2絕緣膜的步 驟。 根據上述發明，半導體基板使用單結晶Si基板，其具備 含有通道區域、源極區域以及汲極區域之活性層，且不具 備井構造以及通道阻絕區域。 故而’由於上述半導體基板包含單結晶Si，因此可形成 具備同性旎且特性不均一較少之裝置性能的半導體裝置。 又，本發明中，不存在先前之井、通道阻絕、井接觸， 因此，可縮小元件區域之面積，藉由元件區域之細微化， 可提南集成密度，從而成為高度集成化之半導體基板。進 而，可於薄膜上形成半導體元件，故而於形成半導體裝置
100540.doc 1259508 4如可貫現與包含其他多結晶Si之TFT之共存，可藉由 於董:相互配線之方式連接上述兩者。進而，由於可形成 ^ 因此於大型玻璃基板等絕緣基板中，亦可以無高 :月度之U影之方式實現細微之單結晶si裝置之元件分離。 、 由於未形成井等，製造步驟亦變得簡單。 本务明中，以包圍活性層周圍之方式形成LOCOS氧 “、其臈厚厚於閘極絕緣膜。因此，藉由該l〇c〇s氧化 膜’可確實實現元件分離。 ^果為，可提供一種半導體基板及其製造方法，其於 大里、、巴、、彖基板上形成非單結晶Si半導體元件以及單結晶Μ 半V體元件，製造集成化高性能之系統的半導體裝置時， 可簡化單結晶Si部分之製造步驟，且轉印至大型絕緣基板 後以無向精度之微影之方式實現細微之單結晶y半導體 元件之元件分離。 又，為實現上述目的，本發明之半導體裝置含有絕緣基 板以及形成於該絕緣基板上之單結晶以半導體元件，且上 述單結晶Si半導體元件含有形成於上述絕緣基板之上方之 閘極電極，形成於上述閘極電極上之閘極絕緣膜，形成於 上述閘極絕緣膜上且包含通道區域、源極區域以及汲極區 域之含有單結晶Si層的活性層，形成於上述活性層周圍之 LOCOS氧化膜，以及形成於上述活性層以及L〇c〇s氧化膜 上之層間絕緣膜。 根據上述發明，半導體裝置含有絕緣基板以及形成於該 絶緣基板上之單結晶S i半導體元件，因此例如玻璃板等絕 100540.doc •13- 1259508 緣基板與單結晶Si半導體元件成為一體。 並且，單結晶Si半導體元件含有··形成於絕緣基板之上 方之閘極電極，形成於閘極電極上之閘極絕緣膜，形成於 閘極絶緣膜上且包含通道區域、源極區域以及汲極區域之 含有單結晶Si層的活性層，形成於活性層周圍之1〇(：〇8氧 化膜，以及形成於活性層&&L〇c〇s氧化膜上之層間絕緣 膜。 其結果為，可提供一種半導體裝置，其於大型絕緣基板 上形成非單結晶Si半導體元件以及單結晶si半導體元件，製 造集成化高性能之系統的半導體裝置時，可簡化單結晶Si 部分之製造步驟，且轉印至大型絕緣基板後，可以無高精 度之微影之方式實現細微之單結晶Si半導體元件之元件分 離。 又，本發明之半導體裝置於上述半導體裝置中含有配線 層，其形成於上述層間絕緣膜上，且通過設置於該層間絕 緣膜之連接孔，連接於上述源極區域以及汲極區域。 又，為貫現上述目的，本發明之半導體裝置之製造方法 包含：基板接合步驟，其將藉由上述半導體基板之製造方 法所製造之半導體基板接合至絕緣基板上；單結晶si基板 剝離步，，其藉由實施熱處理，以上述離子植入層為界分 副上述單結晶Si基板，剝離單結晶Si基板之_部分^刻上 述絕緣基板上之上述單結晶Si基板，使上述⑺⑽氧化膜 之表面曝光之步驟；於上述活性層以及L0C0S氧化膜上形 成層間絕緣膜之步驟；以及於上述層間絕緣膜上，通過形 10〇54〇.d〇c -14- 1259508 成於該層間絕緣膜之連接孔，形成與上述源極區域以及没 極區域相連接之配線層的步驟。 根據上述發明，含有配線層，其形成於保護絕緣膜以及 層間絕緣膜上，且通過設置於該保護絕緣膜以及層間絕緣 膜之連接孔，連接於上述源極區域以及汲極區域。 口此藉此成為含有與其他電路或電源等相連接之配線 層的半導體裝置。又，將具有單結晶以半導體元件之半導 體基板接合至絕緣基板上並薄膜化後，可形成配線層。 其結果為，可提供一種半導體裝置及其製造方法，其於 大5L、、、巴、、象基板上形成非單結晶§丨半導體元件以及單結晶& 半導體兀件，製造集成化高性能之系統的半導體裝置時， 可簡化單結晶Si部分之製造步驟，且轉印至大型絕緣基板 後，可以無兩精度之微影之方式實現細微之單結晶§丨半導 體元件之元件分離。 又，為實現上述目的，本發明之半導體裝置含有絕緣基 板以及形成於該絕緣基板上之單結晶Si半導體元件，且上 述單結晶Si半導體元件含有：形成於上述絕緣基板之上方 之閘極電極，形成於上述閘極電極上之閘極絕緣膜，形成 於上述閘極絕緣膜上且包含通道區域、源極區域以及汲極 區域之含有單結晶Si層的活性層，形成於上述活性層周圍 之LOCOS氧化膜，以及形成於上述活性層以&L〇c〇s氧化 膜上之層間絕緣膜，進而含有形成於上述絕緣基板與閘極 電極之間之絕緣膜，形成於上述絕緣膜之下面側之至少】層 之第1配線層，以及形成於上述層間絕緣膜上且連接於上述 100540.doc -15- 1259508 第1配線層之第2配線層。 又’為貫現上述目的，本發明之半導體裝置之製造方法 包各·基板接合步，驟，其將藉由上述半導體基板之製造方 法所衣仏之半導體基板接合至絕緣基板上；單結晶以基板 剝離步驟，其藉由實施熱處理，以上述離子植入層為界分 割上述單結晶Si基板，剝離單結晶Si基板之一部分；蝕刻上 述絕緣基板上之上述單結晶Si基板，使上述1〇(：：〇8氧化膜 之表面曝光之步驟；於上述活性層以及LOCQS氧化膜上形 成層間絕緣膜之步驟；以及於上述層間絕緣膜上，形成與 上述第1配線層相連接之第2配線層的步驟。 然而’於形成金屬配線層之情形時，包含上述情形，通 常為提高積體電路之集成密度，必須形成複數個配線層， 有效地使用空間。其原因在於：元件區域變得微小後，作 為現實問題，於元件區域之正上方，外部取出用電極變得 密集，配線圖案會難以形成。 因此，於本發明之半導體裝置中含有：至少1層第1配線 層，其形成於絕緣膜之下面側，以及第2配線層，其形成於 層間絕緣膜上且連接於第1配線層。 故而，可利用元件區域之背面側之空間，高效引回配線， 從而可提高集成密度。 關於本發明之進而其他目的、特徵以及優點，藉由以下 所示之揭示將可充分瞭解。又，關於本發明之優點，通過 以下參照隨附圖式之說明則可清楚。 【貫施方式】 100540.doc -16- 1259508 [參考形態] 為解決先前之問題，存在本發明者等未公開的專利申請 木中所提出之技術，於說明本實施形態之前，先就該技術 加以說明。 首先’作為先前問題存在以下内容。 即，於SOI(Sihcon〇nlnsuiat〇r)構造申，於矽（Si)晶圓形 成衣置’因此所有裝置之全部大小受制於石夕（Si)晶圓。故 而，由於矽（Si)晶圓之大小存在限度，針對大型玻璃基板之 大小而言不充分。 又，因藉由環氧樹脂等接合劑將形成於矽（Si)晶圓之單結 曰曰S1衣置接合至玻璃基板，因此接合後添加以下步驟極其 困難·貫施缺陷恢復熱處理（退火）之步驟、形成層間絕緣膜 之步驟、或形成金屬配線之步驟等步驟。故而，大型玻璃 基板上預先形成之裝置與轉印之單結晶以裝置之相互配線 的連接極其困難。 、再者，由於製造方法係形成成為單結晶si裝置之動作區 域於固相蟲晶層（epitaxial film) ’㈣分離二氧化邦叫 者’因此存在導致步驟複雜化、良率降低之問題（轉印步 驟1膜分離/保持、遙晶成長），上述固相蟲晶層係成長於 二氧化矽（Si〇2)上之薄膜之單結晶層。 因此，如圖12⑷〜圖12(c)所示，本發明者等藉由細微加 工’而於單結晶Si基板81上形成閘極電極⑺、雜質摻雜“ 等及閘極絕緣膜82,結束電晶體之主要步驟，於特定深度 植入特^濃度之氫離子，形成離子植人部85，表面形^ 100540.doc -17- 1259508 化膜 86後，藉由CMP(Chemical Mechanical Polishing:化學 機械研磨法）使該氧化膜8 6平坦，使切斷為特定形狀之單結 晶S i基板8 1與玻璃基板8 8密著接合，該玻璃基板§ 8係表面 藉由利用 TEOS(Si(OC2H5)4:Tetra Ethyl Ortho Silicate，四乙 基矽酸酯）之電漿CVD形成Si〇2膜87，並藉由8(：1清潔液等 活化者。 接著，藉由熱處理上述所接合者，自氫離子植入部85使 内包氫氣之Platelet成長，分離薄膜化後作為單結晶&裝置 90,如圖12(d)〜圖12(i)所示，使單結晶Si裝置9〇與包含多結 晶Si之非單結晶siTFT91共存。 藉此’提供先前之大小受制於Si晶圓大小之問題的解決 方法。 再者，提供一種解決方法，其對於先前之製造方法所導 致之步驟複雜化、良率降低之問題（轉印步驟、 保持、epi成長）’亦可藉由上述製造方法，無需二氧化矽 (Si〇2)上之固相磊晶層形成，解決蝕刻分 ： 步驟之時間長、步驟遊雜外^(Si〇2) m 7驟硬雜化、良率降低（轉印步驟、薄膜分 =、epi成長)問題’上述先前製造方法係於二氧切 石夕⑻固相蟲晶層形成單結㈣裝置，餘刻分離二氧化 '、、、而’為咼積集單結晶以之薄膜電 性能，兩i、*二M i ^揮充分之高 而要進而針對如下問題之改善策略。 、即’為於大型玻縣板上形成單結㈣裝置 义不可少，但是由於大型玻 凡刀 汉上之锨衫之限制等，事 100540.doc -18- 1259508 只上’上述技術中單結晶Si藉由島狀㈣而元件分離之 形不可能。 月 .又/最終轉印至玻璃基板等絕緣基板構成裝置之單結晶
Sl呈薄膜狀態’因此無需製人通常之整體單結晶SiLSI中所 必需之複雜的井、通道阻絕等摻雜，但必需包含元件分離
或薄膜化後之表面損傷恢復、短通道對策的新型製程或裝 置構造等解決方法。 I 再者，作為其他技術存在以下方法：將氫離子等植入製 入有單結晶Si裝置之至少一部分的si基板，於該氫離子等之 植入部分離、薄膜化。該方法除上述問題（無元件分離、薄 膜化後之Si表面損傷恢復、平坦化、井等單純化裝置構造 及其製程的提供）外，亦存在元件分離（島蝕刻之以島端之缺 陷）與應力洩漏電流降低不充分之問題。 以下所示之本實施形態係解決上述問題者。 [實施形態1] 兹就本發明之一實施形態，依據圖1至圖7說明如下。 再者，本實施形態中所說明之半導體基板以及半導體裝 置係最終將MOS型非單結晶Si薄膜電晶體以及M〇s型單結 曰曰S i >專膜電晶體形成於玻璃基板等絕緣基板上之不同區域 之適於高性能/高功能化之半導體裝置，且係形成於 TFT(Thin Film Transistor :薄膜電晶體）之主動式矩陣基板 上者。 上述M0S型薄膜電晶體係通常之電晶體，其含有活性 層、閘極電極、閘極絕緣膜、以及於閘極兩側所形成之高 100540.doc -19- 1259508 /辰度雜貝摻雜部（源極/汲電極），藉由閘極電極，調變閘極 下之半導體層之載體濃度，控制流動於源極-汲極間之電 流。 作為MOS型電晶體之特性，若為cM〇s(Complementary MOS，互補金氧半導體）構造，則消耗電力較少，可對應於 電源包壓το全分配輸出，因此適於低消耗電力型之邏輯。 本κ知幵^怨中，雖亦以CM〇s(c〇mplementary M〇s)構造為 前提，但圖式僅揭示一個 M〇S(Metal 〇xide Semic〇nduct〇r)〇 _ 纟具知形怨之半導體基板1 ο如圖1所示，含有作為單結晶 以基板之單結晶矽（Si)晶圓（以下稱「單結晶Si晶圓」。）8， 其具有包含通道區域17、源極區域4以及汲極區域5之活性 ‘ 層6，且不具有井構造以及通道阻絕構造，閘極絕緣膜3， " 其形成於上述單結晶Si晶圓8上，閘極電極2，其形成於上 述閘極絕緣膜 3 上，LOCOS(Local 〇xidati〇n 〇f SUic〇n，、選 擇氧化法）氧化膜7，其形成於上述活性層6周圍之單結晶si _晶圓8上且膜厚厚於閘極絕緣膜3，以及作為絕緣膜之平曰坦1 化絕緣膜1，其形成於閘極電極2以及LOCOS氧化膜7上。 又，於上述活性層6中，為控制臨限值，於較淺之摻雜有 逆導電型雜質之元件區域形成有N+或p+之雜質注入部作為 源極區域4以及沒極區域5。 即，本實施形態之半導體基板1〇對單結晶以晶圓8實施 LDD(Lightly Doped Drain，輕微摻雜的;及極）構造物、^或 短通道對策之Pocket注入、或Halo注入（摻雜）。但是，不二 在除此之外之井注入、以及用以通道阻絕之離子植入，又: 100540.doc •20- 1259508 亦未形成井接觸。 上述氧化膜1含有例如表面得以平坦化之二氧化矽（Si〇2) 膜、磷矽玻璃（PSG)膜或硼磷矽玻璃（BPSG)膜。又，於通常 之LSI中，LOCOS膜係元件分離機構之一，藉由於活性層6 之周圍形成較厚之熱氧化膜（場氧化膜），而對橫切場部之閘 極電極，作為較厚之閘極絕緣膜而發揮作用，增大此處產 生之寄生電晶體之臨限值電麼，因此可發揮分割元件間之 作用，從而可實現元件分離。 上述LOCOS氧化膜7於本實施形態中，厚度大致為3〇麵 以上，且大致200 nm以下。即，對於先前M〇SLSI(Large Scaie Integrated circurt，大規模積體電路）中形成約5〇〇 以上， 至> 300 nm以上之LOCOS氧化膜，本實施形態中，使1/2至 一位較薄之大致30 nm〜大致200 nm以下之[〇(：〇8氧化膜成 長於場區域16。其原因在於：於本實施形態中，由於除去 產生上述寄生電晶體之部分的Si膜，因此實際上不會產生 寄生電晶體。 藉此，可於例如大型玻璃基板等絕緣基板上形成與非單 結晶Si共存之薄膜裝置。又，可大幅縮短氧化處理時間， 並且藉由乾氧化而非濕氧化處理於實用性水準方面成為可 能。特別I，可大幅緩和伴隨氧化膜端之氧化的應力，因 此可形成特性穩定之電晶體。進而，由於氧化膜較薄即可， 因此可降低鳥嗓現象（Bird’s beak)，精度良好地定義細微之 電晶體之元件區域。 又，於本實施形態之半導體基板10中，如圖所示，於單 100540.doc 1259508 = a% ffi 8中活性層6内之特定深度處形成離子植入層 昧、分別單獨植人有特定濃度之氫離子、或/及氦㈣離子 寺”氣體離子’或植入有該兩者。藉此，如下所述，可 、亥離子植入層9為界分離單結晶Si晶圓8之一部分。 言另—方面，於本實施形態中，如圖2所示，亦可於上述半 V體基板10形成至少丨層金屬配線層。
矣即’半導體基板1G含有：閘極電極2，其形成於平坦化絕 彖膜1上，閘極絕緣膜3，其形成於該閘極電極2上；活性層 =，其形成於該閘極絕緣膜3之上，為控制臨限值，而於較 淺之摻雜有逆導電型雜質之元件區域形成有N+或P+之雜質 注入部作為源極區域4以及汲極區域5且含有單結晶w，不 含井構造；LOCOS氧化膜7，其以包圍該活性層6周圍之方 式形成；保護絕緣膜以及層間絕緣膜21，其形成於該活性 層6以及L0C0S氧化膜7上；以及金屬配線層以、。，其通 過形成於該保護絕緣膜以及層間絕緣膜2丨之作為連接孔之 接觸孔22、22，分別與源極區域4以及汲極區域5連接，且 形成於保護絕緣膜以及層間絕緣膜2丨之表面。 又，於本實施形態中，如圖2所示，藉由接合上述半導體 基板10至玻璃基板等絕緣基板25,形成半導體裝置3〇。即， 半導體裝置30如同圖所示，使用TEOS(Si(OC2H5)4 : Tetra Ethyl Ortho Silicate)，經由藉由電漿CVD所形成之二氧化矽 (Si〇2)膜26，接合半導體基板10至絕緣基板25上。 關於上述構成之半導體基板1〇以及半導體裝置3〇之製造 方法，依據圖3(a)〜圖3(g)以及圖4(a)〜圖4(e)加以說明。 100540.doc -22 - 1259508 曰:先—如圖3(a)所*，準備含有單結晶石夕(si)之單結晶Si 晶圓8,氧化其表面，形成大約3〇細之較薄二氧化石夕（Si〇2) 膜 11。接著，藉由電漿 CVD(Chemical Vap〇r Dep〇sh〇n，化 學氣相沉積法）將氮切（SiNmi2整體沉積至該二氧化石夕 (· 2)膜11 }體上’其後保留成為元件區域之部分的氮化石夕 ()膜12 ’蝕刻除去元件區域之外的部分氮化矽(SiN)臈 12° β接著，如圖3(b)所示，以氮化石夕（叫膜12為掩模，作為 野氧化膜’藉由乾氧化使含有二氧化石夕（Si02)之約120 nm 之氧化膜成長，從而形成LOCOS氧化膜7。 接著，如圖3(c)所示，钱刻除去上述氮化石夕（siN)膜12， 於藉由料場氧化膜之L〇⑽氧化膜7所包圍之元件區域 13，為控制N通道區域或p通道區域之任一方的通道區域之 L限值包壓，分別植入硼離子或者磷（p)離子，蝕刻除去 一氧化矽（Si〇2)膜11。即，若植入硼（B)離子至元件區域η， 則形成P型區域，如下所述植入砷（As)離子至該？型區域， 形成源極區域4以及汲極區域5，藉此可形成N型Mos電晶 體。另一方面，若植入磷（P)離子至元件區域13，則形成n 型區域，植入氟化硼（BF2)離子至該N型區域，形成源極區 域4以及汲極區域5，藉此可形成？型M〇s電晶體。又，於本 實施形態中，同時形成1^型]^08電晶體與1>型]^〇§電晶體， το成後成為CMOS電晶體。再者，包含上述通道區域（閘極 電極2下之區域）、源極區域4以及汲極區域5之區域成為活 性層6。又，閘極電極2下之上述通道區域植入有用以調整 100540.doc -23- 1259508 臨限值電壓之雜質離子。 其後，如圖3⑷所不，作為閘極絕緣膜3，藉由乾氧化使 15 nm之二氧化矽（Si〇2)成長。 接著，如圖3(e)所示，於閘極絕緣膜3上沉積約3〇()11111之 例如多結晶矽（Si)(以下簡稱「Poly_Si」。）膜’沉積未圖示 之氧氣化磷（POCh)，於85(TC擴散。作為閘極電極2使其進 仃圖案化，植入用以形成LDD構造4a、5a之硼（B)或者磷（p) 離子，自其上沉積約300 nm之二氧化矽（Si〇2)，藉由反應性 離子蝕刻（RIE : Reactive I〇n Etching)進行蝕刻，形成側壁 15 ' 15° 接著，作為源極區域/汲極區域而植入砷（As)離子或氟化 硼（BF2)離子，於約900它下進行活化退火（Annealing)。藉此 形成源極區域4以及汲極區域5。接著，藉由 APCVD(Atm〇spheriC Pressure CVD，常壓CVD)沉積約 1〇〇 nm之二氧化矽（si〇2)，進而藉由使用TE〇s之PECVD(Plasma Enhanced CVD，電漿增強CVD)沉積約4〇〇 nm之二氧化矽 (Si02)膜’藉由CMP(Chemical Mechanical Polishing，化學 性機械研磨法）研磨約100 nm，使表面平坦化，將其作為平 坦化絕緣膜1。 接著，如圖3(f)所示，對於單結晶si晶圓8，自平坦化絕 緣膜1之上方植入例如氫（H)離子。此處，根據5·5χ1〇16 cm·2 之劑（dose)量，藉由丨〇〇 keV之能量植入氫（Η)離子至離子植 入層9。再者，無需僅限於氫（Η)離子，亦可使用例如氦（He) 離子等。又，於本實施形態中，以該離子植入層9於含有單 100540.doc -24- 1259508 結晶Si之活性層6内之深度為LOCOS氧化膜7之下部之Si結 晶内之方式调郎注入能量。 其後，如圖3 (g)所示，將上述者翻倒過來，於另外準備之 作為絕緣基板之絕緣基板25的表面，使用TEOS與氧氣，藉 由電漿CVD形成約1〇〇疆之二氧化矽（Si〇2)，並且重疊超聲 波於氣水、雙氣水以及純水之混合液（s C 1液）之淋浴，進行 清洗以及表面之活性化，位置對準上述平坦化絕緣膜1上的 未圖示之標§己物，如圖4(a)所示，使其密著接合。此處，藉 由凡得瓦爾（Van der Waals)力以及氫鍵，將上述絕緣基板25 與平坦化絕緣膜1接合。再者，亦可代替上述藉由SC1清洗 而實現表面活性化，而曝露於氧電漿中，使表面活性化。 又，圖3(g)中揭示有絕緣基板25與半導體基板1〇相同大小， 但實際上，亦可為多個半導體基板1〇之面積以上的大型玻 璃板。再者，於本實施形態中，絕緣基板25使用例如c〇rning 公司之商品名為「codel737(鹼土類_鋁硼矽酸玻璃）」之玻 璃。 接著，以25 0°C將其進行2小時退火，加強鍵。此後，於 大約6〇〇°C下實施3分鐘熱處理，則如圖4(b)所示，以離子植 入層9(氫離子植入之射程）為界進行劈開，單結晶y晶圓8 得以分離。 接著如圖4(c)所示，於分離後之表面，使用TE〇s以及 氧氣，藉由電漿CVD沉積約100nm之二氧化矽（Si〇2)，以反 心11離子蝕刻（RIE)進行蝕刻。此時，初期使用於氟化碳 (4)中此合有氫之氣體。蝕刻約100 nm後，替換為於氟化 100540.doc -25- 1259508 碳（CF4)中混合有氧之氣體，繼續反應性離子蝕刻（RIE)，於 作為場氧化膜之LOCOS氧化膜7上的單結晶si膜消失時停 止蝕刻。再者，由於終點難以監控，故而此處根據自蝕刻 率什算出之時間而停止餘刻。 其後，如圖4(d)所示，藉由氟化氫緩衝液（HF)輕微蝕刻表 面，提昇基板溫度至38〇t：，藉由使用tE0S2PECVD沉積 約400 nm之二氧化矽（Si〇2)膜，將其作為保護絕緣膜以及層 間絕緣膜2 1。 然後，如圖4(e)所示，於該保護絕緣膜以及層間絕緣膜2 j 開口作為開孔部之接觸孔22、22，沉積金屬配線材料，作 為金屬層23、23。此處，Ti/TiN/Al-Si/TiN/Ti之總膜厚約為 400 run。藉由將其加工為特定圖案，如圖2所示，絕緣基板 25上含有多個單結晶SiiTFT的半導體裝置3〇得以完成。 又，作為如上而形成之半導體裝置之基本電路要素的 CMOS反相器，如圖5(a)所示，與圖5(b)所示之先前cm〇s 反相器相比，面積得以大幅縮小。 如上所說明，本實施形態之半導體基板1〇係形成於較薄 %氧化膜所包圍之元件區域的單結晶以之M〇s電晶體。由 於無井，故而可獲得構造得以簡化、良率提高、以及成本 I1牛低之效果，雖然其自身並未動作，但是轉印至其他玻璃 基板等絕緣基板25後，則高性能動作。又，半導體裝置3〇 於絶緣基板25上具備：Si〇2膜、包含含有多結晶Si之非單 結晶Si薄膜的M0S型非單結晶Si薄膜 體， 曰
Si薄膜之MOS型單結晶Si薄膜電晶體，以及金屬配線。 100540.doc -26- !2595〇8 又’於本實施形態中’於場氧化膜所包圍的分別成為n 通道以及P通道之區域，分別植人特定濃度之删或者華離子 用以決定臨限值電壓，注入間極絕緣膜3、問極電極;，進 而根據需要LDD、HALO或Pocket，植入用以形成源極區域 4、沒極區域5的N+以及广形成平坦化膜等，於特定濃度 特定深度處，單獨植人氫離子或氦離子，或與&、 子-併植入，切斷為特定之形狀，藉由氧電聚、過氧化氫 或R⑶清洗液（SC1)等活化處理表面後，與玻璃等絕緣基 板或者於該等之上形成有非單結晶⑽了或其—部分的二 緣基板25密著，接合後，藉由熱處理，以離子植人層9為界 劈開分離整體單結晶Si部分’將其薄膜化。藉此，於例如 大型玻璃基板等之上，可轉印與非單結晶Si共存之薄膜裝 置。 、、 接著，藉由RIE(Reative Ion Etching)蝕刻該單結晶以表 面γ將其薄膜化，實施餘刻直至上述L〇c〇s氧化膜7上之^ 膜消失為止，藉此於大型玻璃基板上，無需進行精密之位 置對準’亦可定義細微之電晶體之區㉟，實現元件分離。 、再者藉由TE〇S等之PECVD等，形成二氧化矽（以〇2)膜 〗刀離且薄膜化之單結晶S i薄膜表面，單結晶s i膜與該 ^化膜一起以成為特定膜厚之方式，適當選擇蝕刻氣體之 、、且成（例如’ eh與氫等）進行回蝕，藉此可使表面平坦化， ~低最終裝置之洩漏電流。 章在 I f 二 ’ 曰"亥製程’可無需通常之MOSLSI中所必需之井、通道 4當止声等^ 曰寸 < 離子植入或接觸等之區域，從而可大幅減少空 100540.doc •27- 1259508 間、簡化製程。 如上所述’單結晶Si薄膜之膜厚為包圍活性層6之si氧化 膜（LOCOS氧化膜7)的總膜厚之大致丨/2以下，以單結晶si 薄膜之圖案端與包圍活性層6之上述Si氧化膜圖案端的傾 斜部大致重疊之方式形成，從而可實現元件分離之構造， I1中低先鈾島#刻所產生之si島端之缺陷（defect)以及由應力 所導致之洩漏電流。 進而’若沉積保護絕緣膜以及層間絕緣膜2丨於其上，開 口接觸孔22，形成金屬配線23，則裝置完成。 此處，上述保護絕緣膜以及層間絕緣膜21含有保護絕緣 膜以及層間絕緣膜，若該等為具備該功能/特性之材料，則 亦可以同一材料構成。 進而，植入氳離子等後，進而藉由高熔點且難以氧化之 金屬材料配線形成與源極以及汲極之接觸孔，進而沉積平 坦化膜，藉由CMP等進行適於絕緣基板25之接合的平坦 化接合至玻璃基板等絕緣基板2 5，進行熱處理，劈開分 離整體Si，藉此可進一步實現細微化，提高集成密度。 如此，本實施形態之半導體基板1〇以及半導體裝置、 以及該等之製造方法中，使用有單結晶si晶圓8，其具備包 合通道區域1 7、源極區域4以及汲極區域5之活性層6，不具 備井構造以及通道阻絕區域。 因此，由於其含有單結晶Si，因此可形成具備高性能且 特性不均一較少之裝置性能的半導體。 又，於本實施形態中，不存在先前之井、通道阻絕、井 100540.doc -28- 1259508 接觸，因此可縮小元杜 細微化，可提高隹成®積’藉由元件區域u之 谁而，/““、度，成為高度集成之半導體基板1〇。 於不存在先則之井，於深度方向亦可薄化井不 在之程度。其結果為’可於薄膜形成半導體元件，因此形 成+導體裝置30時’例如可實現與含有多結晶以之其他Μ 共存’可藉由薄膜以相互配線之方式連接兩者。進而，由 於形成於薄膜上’因此於大型玻璃基板等絕緣基板Μ中， 亦可以無高精度之微影之方式實現細微單結晶城置之元 :分離。it而，由於未形成井等，因此製造步驟亦較為簡 早 〇 又，於本實施形態中，以包圍活性層6周圍之方式形成有 膜厚厚於閘極絕緣膜3之L0C0S氧化膜7。故而，藉由該 LOCOS氧化膜7，可確實實現元件分離。 其結果為，可提供半導體基板10及其製造方法，其於大 型絕緣基板25形成非單結晶Si半導體元件以及單結晶以半 導體元件，製造集成化高性能之系統的半導體裝置3〇時， 可簡化單結晶Si部分之製造步驟，且轉印至大型絕緣基板 25後，可以無高精度之微影之方式實現細微之單結晶以半 導體元件之元件分離。再者，於本實施形態中，絕緣基板 25雖然為大型者，但本發明中絕緣基板25未必侷限於大型 者。 又’本貫施形怨之半導體基板10以及半導體裝置3〇、以 及違寺之製造方法中’活性層6之源極區域4以及沒極區域5 至少含有LDD構造。因此，汲.極附近的雜質之濃度分佈變 100540.doc -29- 1259508 化變得緩慢，可降低沒極區域5附近之電場強度，從而可提 高可靠性。 又，本實施形態之半導體基板10以及半導體裳置3〇、以 及該等之製造方法中，平坦化絕緣膜1之上面得以平坦化。 因此，可接合平坦之玻璃基板等絕緣基板25於平坦化絕緣 膜1上。 然而，於通常之MOSLSI中，形成約500 nm以上，至少3〇〇 nm以上之LOCOS氧化膜，與此相對，本實施形態之半導體 ❿ 基板以及半導體裝置30、以及該等之製造方法中，作為 場區域16，使薄一位、約30 nm以上且約1/2之200 nm以下 之LOCOS氧化膜7成長。 • 藉此，可大幅縮短氧化處理時間，藉由乾氧化而非濕氧 -化，處理可達到實用性水準，特別是可大幅緩和伴隨氧化 膜端之氧化而產生的應力，可形成特性穩定之電晶體。又， 由於氧化膜較薄，因此可降低鳥喙現象（Bird，s beak)，可精 度良好地定義細微之電晶體之元件區域。 又’本貫施形態之半導體基板1 〇以及半導體裝置3 〇、以 及該等之製造方法中，於單結晶Si晶圓8中之特定深度處， 幵/成有藉由植入氫離子以及惰性元素離子中所選擇之j種 或複數種離子而形成的離子植入層9，因此若實施熱處理， 則可於離子植入層9中劈開分離且薄膜化。藉此，可於例如 大型絕緣基板等上轉印與非單結晶Si共存之薄膜裝置。 又本具施开》態之半導體基板1 0以及半導體裝置3 〇、以 及該等之製造方法中，於L〇c〇s氧化膜7下方之單結晶si 100540.doc -30- 1259508
晶圓8中之特定深度處，形成有離子植入層9,因此，藉由 蝕刻所劈開分離且薄膜化之單結晶以薄膜表面直至L〇c〇S 虱化膜7之植入側表面為止，表面得以平坦化，可降低最終 裝置之洩漏電流。 、 又，本實施形態之半導體基板10以及半導體裝置3〇、以 及該等之製造方法中’可於薄膜上形成L〇c〇s氧化膜7,因 此：藉由乾氧化而形成。故而，可大幅緩和伴隨氧化膜端 之氧化而產生之應力，從而可形成特性穩定之電晶體。 又，本實施形態之半導體裝置30含有絕緣基板25，以及 形成於該絕緣基板25上之單結晶Si半導體元件，因此例如 玻璃板等絕緣基板25與單結晶Si半導體元件成為一體。 並且，單結晶Si半導體元件含有：形成於絕緣基板乃之 方之閘極电極2，形成於閘極電極2上之閘極絕緣膜3，形 成^閘極纟巴緣膜3上且包含通道區域丨7、源極區域4以及汲 極區域5之含有單結晶Si層的活性層6，开^於活性層6周圍 之LOCOS氧化膜7 ’以及形成於活性層6以及L〇c〇s氧化膜7 上之保護絕緣膜及層間絕緣膜2 i。 其結果為，可提供半導體裝置30，其於大型絕緣基板乃 上形成非單結晶Si半導體元件與單結晶Si半導體元件，製造 集成化高性能之系統者時，可簡化單結晶Si部分之製造步 且轉印至大型絕緣基板2 5後，可以無高精度之微影之 方式實現細微之單結晶Si半導體元件之元件分離。 又於本貫施形態之半導體裝置3 0中，含有金屬配線層 23 ’其形成於保護絕緣膜以及層間絕緣膜21上，且通過設 100540.doc -31 - 1259508 置於該保護絕緣膜以及層間絕緣膜2丨之接觸孔22、22，連 接於源極區域4以及汲極區域5。 又，本實施形態之半導體裝置30之製造方法包含：將藉 由上述半導體基板1〇之製造方法所製造之半導體基板接 5至絶緣基板2 5上的步驟；單結晶s i基板剝離步驟，其藉 由實施熱處理，以離子植入層9為界分割單結晶以晶圓8， 剝離單結晶Si晶圓8之一部分；餘刻絕緣基板25上之單結晶 Si晶圓8，使LOCOS氧化膜7之表面曝光之步驟；於活性層6 以及LOCOS氧化膜7上形成保護絕緣膜以及層間絕緣膜2 } 之步驟；以及於保護絕緣膜以及層間絕緣膜2丨上，形成金 屬配線層23的步驟，該金屬配線層23通過形成於該保護絕 緣膜以及層間絕緣膜21之連接孔22、22，與上述源極區域4 以及汲極區域5相連接。 根據上述内谷’含有金屬配線層23，其形成於保護絕緣 膜以及層間絕緣膜21上，通過設置於該保護絕緣膜以及層 間絕緣膜21之連接孔22、22，與上述源極區域4以及汲極區 域5相連接。因此，半導體裝置3〇成為含有金屬配線層23 者’其猎由该金屬配線層而與其他電路或電源等連接。又， 可於將含有單結晶Si半導體元件之半導體基板1〇黏合至絕 緣基板25後，形成金屬配線層23。 其結果為，可提供半導體裝置30及其製造方法，其於大 型、纟巴緣基板2 5上形成非單結晶S i半導體元件以及單結晶$ i 半V體元件，製造集成化尚性能之系統的半導體裝置3 〇 ，可簡化單結晶Si部分之製造步驟，且轉印至大型絕緣 100540.doc -32- 1259508 a曰 基板25後，可以無高精度之微影之方式實現細微之單結 Si半導體元件之元件分離。 又，本實施形態之半導體基板10以及半導體裝置3〇、以 及該等之製造方法中’藉由钱刻所劈開分離且薄膜化之單 結晶si薄膜表面’ τ使活性層6之上面位於低於L〇c〇s氧化 膜7之上面的位置’從而可降低最終裝置之茂漏電流。
又，本實施形恕之半導體基板1G以及半導體裝置％、以 及該等之製造方法中’活性層6之端部以重疊kL〇c〇s氧化 膜7之端部的傾斜部之方式而形成，因此可實現元件分離之 構造’降低先前島㈣造成之Si島端之缺陷以及應力所導 致之洩漏電流。 又，本實施形態之半導體裝置3〇及其製造方法中，如圖6 所示，於絕緣基板25之一部分區域形成有單結晶&半導體 元件，而另一方面，於其他區域形成有非單結晶以半導體 元件。 故而，於絕緣基板25上，可使單結晶Si半導體元件與非 單結晶S i半導體元件共存。 然而，先前於液晶顯示裝置等顯示裝置中，於玻璃基板 等絕緣基板25形成含有非單結晶以半導體元件之各像素之 開關電晶體，進而形成其配線圖案後，關於驅動顯示部之 顯不驅動電路或用以輸出特定信號至該顯示驅動電路之處 理電路’藉由含有單結晶Si半導體元件之C〇G或c〇f安裝， 其後連接至上述配線圖案。 然而’根據本實施形態，如圖7所示，非單結晶Si半導體 100540.doc
-33- 1259508 7G件之至少-部分係構成各像素之開關電晶體者，又，藉 由單結晶Si半導體元件所構成之電晶體係構成驅動顯示^ 71之顯示驅動電路72、73或用以輸出特定信號至該顯示驅 動電路72、73之處理電路74、75者，且用作顯示裝置7〇之 構成基板，上述各像素之開關電晶體構成顯示部π。 故而，於絕緣基板25形成非單結晶Si半導體元件之至少 一部分以及單結晶Si半導體元件之—部分後，可共通形二 兩者之配線層。其結果為，可提供生產性較高，且用以形 _ 成咼品質顯示裝置之半導體裝置30。 又’於本實施形態之半導體裝置30之各製造方法中，藉 由含有雙氧水之清洗水清洗半導體基板1〇以及絕緣基板25 ' 之表面’或藉由曝露於含有氧之電漿而活化後，實施基板 ^ 接合步驟。 藉此，可藉由凡得瓦爾（Van der Waals)力或氫鐽，以無接 合劑之方式接合半導體基板1 〇與絕緣基板2 5。再者，該鍵 於之後之熱處理步驟中變化為強固之Si-Ο鍵。 • 又’於本實施形態之半導體裝置30之製造方法中，以約 25 0°C以上且600°C以下之溫度實施單結晶Si基板剝離步驟 中之熱處理。 藉此，加熱單結晶Si半導體元件直至例如氫離子自Si脫離 之溫度為止，可提高對於絕緣基板25之接合強度，並且可 以離子植入層9為界使單結晶Si晶圓8之一部分劈開剝離。 [實施形態2] 關於本發明之其他實施形態，依據圖8至圖11加以說明， 100540.doc -34- 1259508 則如下所述。再者，本實施形態中所說明内容之外之構成 與上述實施形態1相同。又，為便於說明，關於與上述實施 形態1之圖式所示之部件具有同一功能之部件，賦以同一符 號，省略其說明。 於上述實施形態1之半導體基板10以及半導體裝置30 中，如圖2所示，通過保護絕緣膜以及層間絕緣膜21之接觸 孔22、22，直接將作為外部取出電極之金屬配線層23、23 連接於源極區域4以及汲極區域5。 但是，於本實施形態之半導體裝置50中，如圖8所示，其 不同之處在於：作為連接至源極區域4以及沒極區域5之第1 配線層的第1金屬配線42、42，暫時取出至下述半導體基板 40以及半導體裝置50之背面側，於元件區域丨3周圍之場區 域16，再次作為形成於半導體基板4〇以及半導體裝置5〇之 表面的第2配線層之第2金屬配線45而形成。 即’本貫施形態之半導體基板4 0如同圖所示，含有絕緣 基板25，以及形成於該絕緣基板25上之單結晶以半導體元 件。 並且，單結晶Si半導體元件含有··形成於絕緣基板25上 方之閘極電極2，形成於該閘極電極2上之閘極絕緣膜3，形 成於δ亥閘極絕緣膜3上且包含通道區域丨7、源極區域4以及 汲極區域5之含有單結晶Si層的活性層6 ,形成於活性層6周 圍之LOCOS氧化膜7，以及形成於活性層6以&L〇c〇s氧化 膜7上之保護絕緣膜以及層間絕緣膜2丨，進而含有作為形成 於絕緣基板25與閘極電極2之間之絕緣膜的層間絕緣膜 100540.doc -35- 1259508 43 ’形成於該層間絕緣膜43之上面側之至少1層之第1金屬 配線42、42，以及形成於保護絕緣膜以及層間絕緣膜2 1上 且連接於第1金屬配線42、42之第2金屬配線45。 上述活性層6成為如下之活性層6 :為控制臨限值，於較 淺之摻雜有逆導電型雜質之元件區域含有N+或P+之雜質注 入部作為源極區域4以及汲極區域5且包含單結晶Si，未形 成井構造。 又’第1金屬配線42、42通過形成於絕緣膜1以及閘極絕 緣膜3之作為各連接孔的接觸孔41、41，分別與上述源極區 域4以及沒極區域5相連接，且曝露於該絕緣膜1之背面。進 而’第2金屬配線45連接於第1金屬配線42、42，且通過形 成於上述絕緣膜1、閘極絕緣膜3、以及保護絕緣膜以及層 間絕緣膜21之作為連接孔的接觸孔44，形成於該護絕緣膜 以及層間絕緣膜2 1之表面。 又’半導體裝置50如同圖所示，含有形成上述半導體基 板40於玻璃基板等絕緣基板25上者。具體而言，半導體裝 置5 0於絕緣基板25上，形成於使用TEOS，藉由電漿CVD所 形成之二氧化石夕（Si〇2)膜26上。 關於上述構成之半導體基板4〇以及半導體裝置50之製造 方法，依據圖9(a)〜圖9(g)、以及圖i〇(a)〜圖i〇(e)加以說明。 再者，圖9(a)〜圖9(f)之步驟與上述實施形態1之圖3(a)〜圖 3(f)之步驟相同。 即，如圖9(a)所示，與上述實施形態1相同，首先，準備 含有單結晶矽（Si)之單結晶Si晶圓8，氧化其表面，形成大 100540.doc -36- 1259508 約30 nm之較薄之二氧化矽^…^膜丨丨。接著，藉由電漿 CVD(Chemical Vap0r Depositon，化學氣體沉積法）將氮化 夕（SiN)膜12整體沉積至該二氧化^(Si〇2)膜11整體上，其 伋，保留成為元件區域之部分氮化矽（3^)膜12，蝕刻除去 凡件區域之外的部分氮化矽（SiN)膜12。 接著，如圖9(b)所示，以氮化矽（SiN)膜12為掩模，作為 場氧化膜，藉由乾氧化使約12〇 nmi含有二氧化矽0丨〇2) 之氧化膜成長，從而形成LOCOS氧化膜7。 接著，如圖9(c)所示，蝕刻除去上述氮化矽（8^)膜12， 於藉由作為場氧化膜之L〇COS氧化膜7所包圍之元件區域 13，為控制N通道區域或p通道區域之任一方的通道區域中 之臨限值電壓，分別植入硼（B)離子或者磷（p)離子，蝕刻除 去二氧化矽（Si〇2)膜U。再者，包含上述通道區域（閘極電 極2之下之區域）、源極區域4以及汲極區域5之區域成為活 ^生層6又，閘極電極2下之上述通道區域植入有用以調整 臨限值電壓之雜質離子。 其後，如圖9(d)所示，作為閘極絕緣膜3，藉由乾氧化， 使15 nm之二氧化矽（Si〇2)成長。 接著，如圖9(e)所示，於閘極絕緣膜3上沉積約3〇〇 之 例如^结晶化石夕_下簡稱「Poly_Si」。)膜，沉積未圖 不之虱氯化峨（P0C13) ’於80(rc下擴散。作為閘極電極2使 其進行圖案化，植入用以形成LDD構造4a、5a之硼（B)或者 % (p)離以及用以實施針對短通道效應之對策而植入盘 LDD相反類型之HAL0離子，自其上沉積約3〇〇nm之二氧;匕 100540.doc -37- 1259508 矽（Si02)，藉由反應性離子蝕刻（RIE : Reactive Ion Etching) 進行蝕刻，形成側壁1 5、1 5。 接著，作為源極區域4以及汲極區域5，植入砷（As)離子 或氟化硼（BF2)離子，於約900 °C下進行活化退火 (Annealing)。藉此，形成源極區域4以及沒極區域5。接著， 藉由 APCVD(Atm〇spheric Pressure CVD，常壓 CVD)沉積約 100 nm之二氧化矽（Si02)，進而藉由使用有TEOS之 PECVD(Plasma Enhanced CVD，電漿增強 CVD)沉積約 400 nm之二氧化石夕（Si02)膜，藉由 CMP(Chemical Mechanical Polishing ，化學機械研磨）研磨約100 nm，使表面平坦化， 將其作為平坦化絕緣膜1。 接著，如圖9(f)所示，對於單結晶Si晶圓8，自絕緣膜1之 上方植入氫（H)離子。此處，以5.5x1016 cm·2之劑（dose)量， 藉由100 keV之能量植入氫（H)離子至離子植入層9。於本實 施形態中，該離子植入層9於包含單結晶Si之活性層6内之 深度為LOCOS氧化膜7下部之Si結晶中，以此方式設定能 量。 自此處開始，本實施形態之步驟不同於上述實施形態1。 即，於本實施形態中，如圖9(g)所示，於其上進而沉積200 nm之二氧化矽（Si02)膜，開口接觸孔41、41，於其上沉積 金屬配線材料，使其作為第1金屬配線42、42。此處，考慮 到耐熱溫度，第1金屬配線42、42之Ti/TiN/Ti之總膜厚約為 400 nm。將其加工為特定圖案。 接著，藉由使用有TEOS之PECVD，於其上沉積約400 nm 100540.doc -38- 1259508 之一氧化矽（Si〇2)膜，保留除第1金屬配線42、42及其周圍 、卜之邛刀，藉由反應性離子餘刻（RIE)進行钱刻。進而， 沉積500 nm之二氧化矽（Si〇2)膜，藉由CMp平坦化，使之成 為層間絕緣膜43。 、其後，如圖10(a)所示，以特定形狀切斷上述者，於另外 準備之包含玻璃基板之絕緣基板25之表面，使用te〇s以及 氧氣藉由私漿CVD形成約1〇〇 nm之二氧化矽（si〇2)，重疊 超聲波至SCI清洗液之淋浴，進行清洗與表面之活性化，位 置對準上述層間絕緣膜43上之未圖示之標記物，如圖⑺⑻ 斤7τ使其搶著接合。此處，藉由凡得瓦爾化1士) 或氫鍵將上述絶緣基板25與絕緣膜1接合。又，同圖（b) 中揭示有絕緣基板25與半導體基板4〇相同大小，但實際 上，其係面積大於多個半導體基板4〇之面積的玻璃板。再 者於本錢施形恶中，絕緣基板25使用例如c〇rning公司之 商°"名為「C〇del737(鹼土類·鋁硼矽酸玻璃）」之玻璃。 接著，以250 C將其進行2小時退火，加強鍵。此後，於 約60(TC下實施3分鐘熱處理，則如圖ι〇⑷所*，以離子植 入層9(氫離子植入之峰值位置）為界進行劈開，單結晶^晶 圓8得以分離。 接著如圖i〇(d)所示，於分離後之表面，使用TE0S及氧 氣:藉由電漿CVD沉積約100nm之二氧化石夕_2)，以反應 f生離子蝕刻（RIE)進行蝕刻。此時，初期使用於氟化碳 中此:有氫之氣體。蝕刻約100 nm後，替換為於氟化碳（Cf4) 中混合有氧之氣體，繼續反應性離子蝕刻（rie)，於作為場 100540.doc -39- 1259508 氧化膜之LOCOS氧化膜7上的單結晶Si膜消失時，停止蝕 刻。再者，由於終點難以監控，故而此處根據自蝕刻率計 鼻出之時間停止钱刻。
然後，如圖10(e)所示，藉由氟化氫緩衝液（HF)輕微蝕刻 、 表面，提昇基板溫度至380°C，藉由使用有TE〇S2PEcVD 沉積約400 nm之二氧化矽（Si〇2)膜，將其作為保護絕緣膜以 及層間絕緣膜2 1。 繼而，於該保護絕緣膜以及層間絕緣膜21處，開口作為 _ 連接孔之接觸孔44，沉積金屬配線材料，作為第2金屬配線 45。此處，Ti/TiN/A1_si/TiN/Ti之總膜厚約為4〇〇咖。藉由 將其加工為特定圖案，如圖8所示，絕緣基板25上含有單結 * 晶Si之半導體裝置的半導體裝置50得以完成。 • 再者，於上述半導體裝置50中，自第1金屬配線42直接與 第2金屬配線45相連接，但上述第2金屬配線45並不侷限於 此，例如如圖11所示，亦可經由含有閘極層2a之中繼用電 • 極連接至弟1金屬配線層4 2，於此情形時，由於用以連接第 2金屬配線45至含有閘極層2a之中繼用電極的接觸孔較 淺’從而可提高良率。即，經由通向閘極之接觸孔連接第i 金屬配線42，另一方面於其背面側與第2金屬配線45連接。 如此，本實施形態之半導體基板50含有絕緣基板25，以 及形成於該絕緣基板25上之單結晶Si半導體元件。 並且，單結晶Si半導體元件含有：形成於絕緣基板25之 上方之閘極電極2，形成於該閘極電極2上之閘極絕緣膜3， 形成於該閘極絕緣膜3上且含有通道區域17、源極區域4以 100540.doc -40- 1259508 及汲極區域5之包含單結晶Si層的活性層6，形成於活性層6 周圍之LOCOS氧化膜7，以及形成於活性層6以及l〇c：〇s氧 化膜7上之保護纟巴緣膜及層間絕緣膜2 1 ,進而含有形成於絕 緣基板25與閘極電極2之間之作為絕緣膜的層間絕緣膜 4 3，形成於该層間絕緣膜* 3之上面側之至少1層之第1金屬 配線42，以及形成於保護絕緣膜以及層間絕緣膜21上且連 接於第1金屬配線42之第2金屬配線45。 故而，可形成含有第2金屬配線45之半導體裝置50。又， 藉由將该半導體基板4 〇接合至絕緣基板2 5，可製造半導體 裝置50。 二而於形成第1金屬配線42之情形時，包含上述情形， 通常為提高積體電路之集成密度，必須形成複數個配線 層，有效地使用空間。但是，其原因在於：若元件區域變 得微小，則配線圖案會難以形成。 因此，本實施形態之半導體基板4〇以及半導體裝置5〇 中，含有至少1層之第1金屬配線42，其形成於平坦化絕緣 膜1之下面側，以及第2金屬配線45，其形成於保護絕緣膜 及層間絕緣膜21上且連接於第1金屬配線42。 故而，可利用元件區域之背面側之空間，有效地排列配 線’從而可提高集成密度。 又’於本實施形態之半導體基板40中，於平坦化絕緣膜1 上形成有至少1層配線層之第i金屬配線42，因此可以該第i 金屬配線42作為來自源極區域4以及汲極區域5之外部取出 用電極。再者，於圖9(g)中，第1金屬配線42雖為一層，但 100540.doc -41 - 1259508 並不侷限於此，亦可設置複數個金屬配線層。 又，本實施形態之半導體基板40以及半導體裝置50、及 該等之製造方法中，第1金屬配線42包含耐熱溫度（熔點或 者與Si之反應溫度中之任一項較低者）約為50〇t以上之材 料’因此於製造步驟中，無需熔解第1金屬配線42等。 再者，本發明並不侷限於上述各實施形態，於申請專利 範圍内可進行各種變更，本發明之技術性範圍中亦包含適 當組合不同實施形態中分別揭示之技術手段而獲得之實施 ⑩形態。 如上所述，本發明之半導體基板、半導體裝置、以及該 等之製造方法中，+導體基板使用單結晶Si基板，其具備 含有通道區域、源極區域以及汲極區域之活性層，不具備 井構造及通道阻絕區域。始而 士 甘 ^故而，由於其含有單結晶Si，從 而可形成具有高性能且拉. b且特性不均一較少之裝置性能半導 體。 守 又，本發明中，不存 + #在先刚之井、通道阻絕、井接 因此可縮小元件區域之面積，藉由元件區域之細微化， k南集成密度’成為高度集成之半導體基板。 未構成先前之井構造’因此於深度方向亦可薄化無需考 井之程度。其結果為，可於薄膜形成半導體 形成半導體裝置之情形時 ，故而
Si之TFT丘… 實現與包含其他多結 八存’可错由薄膜以相互配線之方式 . 者。進而，藉由餘刻劈開分離後之Si薄臈；： 離™型玻璃基板等絕緣基板中，亦可 100540.doc •42- 1259508 :从：之方式實現細微之單結晶以裝 而，由於去瓜> 4 匕计刀離。進 、/成井專，因此製造步驟亦變得簡單。 又，於本發明中，以包圍活
氧仆趙„ 之方式形成有LOCOS 、，/、膜厚厚於閘極絕緣膜。 化膜，可確每杏招-姓、撕 猎由該LOCOS氧 」隹戶、戶、現70件分離。
其結果為，可提供一種丰暮舻I ¥體基板、半導體裝置、以及 〆寺之1k方法，其於大型絕緣基 小土双工形烕非早結晶Si本 V體元件以及單結晶si半導體 丁 表梃票成化向性能之 糸統的半導體裝置時，彳簡化單結,asi部分之製造步驟， 且轉印至大型絕緣基板後，可以無高精度之微影之方式實 現細微單結晶Si裝置之元件分離。 貝 又’本發明之半導體基板中，i述活性層t源極區域以 及汲極區域含有LDD構造。 故而，汲極附近的雜質之濃度分佈變化變得緩慢，可降 低汲極區域附近之電場強度，從而可提高可靠性。 又，本發明之半導體基板中，藉由CMP等，上述絕緣膜 之上面得以高度平坦化。 故而，可接合平坦之例如玻璃基板等絕緣基板於絕緣膜 上。 又，本發明之半導體基板中，於絕緣膜上形成有至少1 層例如包含金屬之配線層。 因此，藉由該配線層，可與其他電路或電源等連接。 又，本發明之半導體基板中，上述LOCOS氧化膜之膜厚 約為30 nm以上且約200 nm以下。 100540.doc -43 · 1259508 即，於通常之MOSLSI中，形成約5〇〇 nm以上，至少3的 以上之LOCOS氧化膜，與此相對，本發明中，使薄—位： 約3〇咖以上，且約1/2之200咖以下的LOCOS氧化膜作為 場區域而成長。 藉此’可大幅縮短氧化處理時間，藉由乾氧化而 t，處理可達到實用性水準，特別是可大幅緩和伴隨氧1 端之氧化而產生的應力，可形成特性穩定之電晶體。又， 由於氧化膜較薄’因此可降低鳥嗓現象（Bird，sbeak)，精度 良好地定義細微之電晶體之元件區域。 月又 又’本發明之半導體基板中’於單結晶Si基板中之特定 深度處’形成有藉由植入氫離子以及惰性元素離子中所選 擇之1種或複數種離子而形成的離子植入層。再者，可根據 所形成之單結晶Si基板之目標厚度決定上述特定深产。 因此，進行熱處理後，於離子植入層中柯劈開；離且 缚版化。藉此，可轉印與非單結晶Si共存之薄膜裳置於例 如大型絕緣基板等上。 又’本發明之半導體基板中，於上述LQCQS氧化膜下方 之上述單結晶Si基板中之特定深度處，形成有上述離子植 ^層°因此’藉由钱刻所劈開分離且薄膜化之單結晶^薄 膜表面直至LOCOS氧化臈之植人側表面為止，可實現元件 分離，可降低最終裝置之洩漏電流。 又，本發明之半導體基板之製造方法中，藉由乾氧化形 成上述LOCOS氧化膜。 即，由於可將LOCOS氧化膜形成於薄膜上，因此可藉由 I00540.doc -44- 1259508 乾氧化而形成，且可大幅緩和伴隨氧化膜端之氧化而產生 之應力。故而，可形成特性穩定之電晶體。 又，本發明之半導體裝置中，上述活性層之上面位於低 於上述LOCOS氧化膜之上面的位置上。 根據上述發明，蝕刻所劈開分離且薄膜化之單結晶以薄 膜表面，藉此活性層之上面位於低於上述1〇(：：〇8氧化膜之 上面的位置上。藉此，可形成互相分離之元件，從而可降 低最終裝置之洩漏電流。 又，本發明之半導體裝置中，上述活性層之端部以重疊 於上述LOCOS氧化膜之端部之傾斜部的方式而形成。 因此’可實現元件分離之構造’並且可降滅前之島姓 刻所導致之Si島端之缺陷以及應力所導致之茂漏電流。 又，本發明之半導體裝置中，上述第丨配線層包含耐熱溫 度（熔點或者與Si之反應溫度中之任一項較低者）為約5〇〇t 以上之材料。 因此，於製造步驟中，無需熔解第丨金屬配線等步驟。 又，本發明之半導體裝置中，於上述絕緣基板之一部分 區域形成有上述單結晶Si半導體元件，另一方面，於其他 區域形成有構成電晶體之非單結晶Si半導體元件。 因此，於絕緣基板上，可使單結晶Si半導體元件與非單 結晶S i半導體元件共存。 又’本發明之半導體裝置中，上述非單結晶Si半導體元 件之=少-部分係構成心構成顯示部的各像素之開關電 晶體等者’另—方面’ #由上述單結晶料導體元件所構 100540.doc -45- 1259508 成之甩晶體係構成驅動顯示部之顯示驅動電路，或用以輪 出特定仏唬至該顯示驅動電路之處理電路等者，且作為顯 示裝置之構成電路而使用。 即，於先丽之液晶顯示裝置等顯示裝置中，於玻璃基板 等絕緣基板形成含有非單結晶si半導體元件之各像素之開 關电曰曰體’進而形成其配線圖案後，關於驅動顯示部之顯 示驅動電路或用以輸出特定信號至該顯示驅動電路之處理 屯路，藉由含有單結晶Si半導體元件之c〇G或安裝，其 後’連接至上述配線圖案。或者，自外部之印刷基板供給。 然而，根據本發明，非單結晶以半導體元件之至少一部 分係構成用以構成顯示部的各像素之開關電晶體者，又， 藉由單結晶Si半導體元件所構成之電晶體係構成用以驅動 顯示部之顯示驅動電路或用以輸出特定信號至該顯示驅動 電路之處理電路者。 故而，可於絕緣基板形成非單結晶以半導體元件之至少 一部分以及單結晶Si半導體元件之一部分後，形成兩者之 配線層。其結果為，可提供生產性較高且用以形成高品質 顯示裝置之半導體裝置。 又於本發明之半導體裝置之製造方法中，藉由含有雙 氧水之SCI等清洗水清洗上述半導體基板以及絕緣基板之 表面，或藉由曝露於含有氧之電漿而活性化後，實施上述 基板之接合步驟。 藉此，藉由凡得瓦爾（Van der Waals)力或氫鍵，於無接合 劑之狀態下可接合半導體基板與絕緣基板。 100540.doc -46- 1259508 又，於本發明之半導體裝置之製造方法中，以約以 上且約60(TC以下之溫度進行上述單結晶以基板剝離步驟 中之熱處理。 藉此，加熱單結晶Si半導體元件直至例如氫離子自Si脫離 之溫度為止，可提高對於絕緣基板之接合強度，並且可以 離子植人層為界使單結晶Si基板之—部分劈開剥離。 再者，發明之詳細說明項中所述之具體實施態樣或實施 例均係使本發明之技術内容明瞭者，不應僅侷限於該類具 體例進行狹Μ之解釋，於本發明之精神以及下述中請專利 範圍内，可做各種變更加以實施。 【圖式簡單說明】 圍係表示本發明之半導體基板之一實施形態的剖面圖。 =表示於利用上述半導體基板所形成之半導體裝置 形成五屬配線層的半導體裝置之構成之剖面圖。 圖3⑷〜圖3(g)係表示上述半導體基板以及半導體 製造步驟的剖面圖。 圖4⑷〜圖4⑷係表示上述半導體裝置之製造步驟中圖 3(g)之後續製造步驟的剖面圖。 ®5(a)係表示㈣孔形成時上述半導體裝置之大小的平 =置:):表示作為比較的先前之接觸孔形成時上述半 V體衣置之大小的平面圖。 單二導:上述絕緣基板上單結晶料導體元件與非 早—Sl切體元件共存之半導料置的剖面圖。 圖7係表示顯示裝置之構成之平面圖，該顯示褒 100540.doc •47- 1259508 凡件而構成各像素之開關電晶體之顯 早結晶Si半導體元件所構成之電晶體 圖8係表示本發明之其他實施形態者 的構成之剖面圖。 圖9(a)〜圖9(g)係表示上诚本墓興装 上疋平¥體基板以及半導體裝置之 製造步驟的剖面圖。
圖10(a)〜圖l〇(e)係上述半導體梦 <干V骽衣置之製造步驟，係表示 圖9(g)之後縯製造步驟之剖面圖。 圖11係表示圖8所示之丰宴辦驻罢々枚 <干冷媸衣置之變形例的半導體裝 圖I2⑷〜® 12⑴係表示本發明之參考形態者，係表 導體裝置之製造步驟的剖面圖。 ^ 圖13係表示先前之井構造之半導體裝置的剖面圖。 【主要元件符號說明】
由非單結晶S i半導體 示部，以及具有藉由 之處理電路。 係表示半導體裝置 1 平坦化絕緣膜（第1絕緣膜） 2 閘極電極 2a 閘極層（中繼用電極） 3 閘極絕緣膜 4 源極區域 4a LDD構造 5 汲極區域 5a LDD構造 6 活性層[含有通道區域（閘極電極之下夕厂丄 | <區域）、 100540.doc -48- 源極區域以及汲極區域之區域] LOCOS氧化膜 單結晶Si晶圓（單結晶Si基板） 離子植入層[藉由氫離子以及惰性元素離子中所 選擇之1種或複數種離子之植入而形成的離子植 入層（峰值位置）] 半導體基板 二氧化矽（Si02)膜 氮化矽（SiN)膜 元件區域 側壁 場區域 通道區域 保護絕緣膜及層間絕緣膜 接觸孔（連接孔） 金屬配線層（配線層） 絕緣基板 二氧化矽（Si02)膜 半導體裝置 半導體基板 接觸孔 第1金屬配線（第1配線層） 層間絕緣膜 第2金屬配線（第2配線層） -49- 1259508 50 半導體裝置 70 顯示裝置 71 顯示部 72 顯示驅動電路 73 顯示驅動電路 74 圖像處理電路（處理電路） 75 控制電路（處理電路） 101 通道阻絕注入部
100540.doc -50-

Claims (1)

1259508 十、申請專利範圍： 1 · 一種半導體基板，其特徵在於含有： 單結晶Si基板，其包含以下裝置構造之至少一部分：具 備含有通道區域、源極區域及汲極區域之活性層、不具 備井構造及通道阻絕區域； 閘極絕緣膜，其形成於上述單結晶以基板上； 閘極電極，其形成於上述閘極絕緣膜上； L 0 C 0 S氧化膜，其形成於上述活性層周圍之上述單結 晶Si基板上，且膜厚比上述閘極絕緣膜厚；及 絶緣膜’其形成於上述閘極電極及L〇c〇s氧化膜上。 •如明求項1之半導體基板，其中上述活性層之源極區域及 沒極區域至少含有LDD構造。 3 ·如明求項1之半導體基板，其中上述絕緣膜之上面被平坦 化0 4.
6. 8. 女明求項1、2或3之半導體基板，其中上述絕緣膜上形成 有至少1層配線層。 如巧求項1、2或3之半導體基板，其中上述L〇c〇S氧化膜 之膜厚為約3 0 nm以上且約2 0 0 nm以下。 如請求項4之半導體基板，其中上述L〇c〇s氧化膜之膜厚 為約30 nm以上且約2〇〇 nm以下。 如請求項1、2或3之半導體基板，其中於上述單結晶以基 板中之特定深度，形成有藉由植入選自氫離子及惰性元 素離子中之1種或複數種離子而形成的離子植入層。 如請求項4之半導體基板，其中於上述單結晶以基板之特 100540.doc 1259508 以及惰性元素離子
定深度，形成有藉由植入選自氫離子 中之1種或複數種離子而形成的離子植
一種半導體裝置 其特徵在於含有絕緣基板及形成於該 絕緣基板上之單結晶Si半導體元件，且 上述早結晶S i半導體元件含有： 形成於上述絕緣基板上方之閘極電極； 形成於上述閘極電極上之閘極絕緣膜； 形成於上述閘極絕緣膜上且含有通道區域、源極區域 及沒極區域之由單結晶以層構成的活性層； 形成於上述活性層周圍之L〇C〇s氧化膜；及 形成於上述活性層及L〇C〇S氧化膜上之層間絕緣膜。 12·如請求項u之半導體裝置，其中含有配線層，其形成於 上述層間絕緣膜上，且通過設置於該層間絕緣臈之連接 孔連接於上述源極區域以及汲極區域。 1 3 · —種半導體裝置，其特徵在於含有絕緣基板及形成於該 絕緣基板上之單結晶Si半導體元件，且 上述單結晶Si半導體元件含有： 形成於上述絕緣基板上方之閘極電極； 100540.doc 1259508 形成於上述閘極電極上之閘極絕緣膜； 形成於上述閘極絕緣膜上且含有通道區域、源極區域 及汲極區域之由單結晶Si層構成的活性層； 形成於上述活性層周圍之LOCOS氧化膜；及 形成於上述活性層及LOCOS氧化膜上之層間絕緣膜； 進而含有： 形成於上述絕緣基板與閘極電極之間之絕緣膜； 形成於上述絕緣膜下面側之至少1層第1配線層；及 形成於上述層間絕緣膜上且連接於上述第1配線層之 第2配線層。 14·如請求項13之半導體裝置，其中上述第2配線層經由含有 閘極層之中繼用電極，連接於第1配線層。 15.如請求項11至14中任何一項之半導體裝置，其中上述活 性層上面在低於上述LOCOS氧化膜上面之位置。 16·如請求項11至14中任何一項之半導體裝置，其中上述活 性層之端部以重疊於上述1^0(：：08氧化膜之端部之傾斜部 的方式所形成。 17. 如請求項13之半導體裝置，其中上述第丨配線層包含耐熱 溫度（熔點或者與Si之反應溫度中之任一項較低者）為= 5 0 0 °C以上之材料。 18. 如請求項11至14中任何一項之半導體裝置，其中於上述 絕緣基板之一部分區域形成有含有上述單結晶Si之半導 體元件，而於其他區域形成有含有非單結晶Si之半導體元 件。 100540.doc 1259508 19. 述非單結晶S i半導體元 ，該電晶體係控制構成 如請求項18之半導體裝置，其中上 件之至少一部分係構成電晶體者 顯示部之各像素之顯示者，且 由上述單結晶Si半導體元件所構成之電晶體係構成驅 動顯不部之顯示駆動電路及/或用以輸出特定信號至該顯 示驅動電路之處理電路㈣，且單以形成於構成顯示 部之基板上。
20. —種半導體基板之製造方法，其特徵在於含有： 於單結晶Si基板之元件區域外形成1^〇(：〇8氧化膜之步 於上述單結晶S i基板之元件區域形成問極絕緣膜之步 驟； 於上述閘極絕緣膜上形成閘極電極之步驟； 於上述單結晶Si基板之元件區域，藉由選擇性地進行雜 質植入而形成源極區域及汲極區域與通道區域，形成含 _ 有上述通道區域、源極區域及汲極區域之活性層的步驟； 於上述閘極電極、閘極絕緣膜&L0C0S氧化膜上形成 上面被平坦化之絕緣膜的步驟；及 經由上述平坦化絕緣膜，進行選自氫離子及惰性元素 離子中之1種或複數種離子植入，藉此於上述單結晶以基 板中之特定殊度形成離子植入層的步驟。 2 1，一種半導體基板之製造方法，其特徵在於含有： 於單結晶Si基板之元件區域外形成L〇c〇s氧化膜之步 驟， 100540.doc 1259508 於上述單結晶S i基板之元件區域形成閘極絕緣膜之步 驟； 於上述閘極絕緣膜上形成閘極電極之步驟； 於上述單結晶Si基板之元件區域，選擇性地進行雜質植 入，藉此形成源極區域及汲極區域與通道區域，形成含 有上述通道區域、源極區域及汲極區域之活性層的步驟； 於上述閘極電極、閘極絕緣膜及L〇c〇s氧化膜上形成 _ 上面被平坦化之第1絕緣膜的步驟； 、、二由上述被平坦化之第1絕緣膜，進行選自氫離子及惰 陡元素離子中之1種或複數種離子植入，藉此於上述單結 曰曰S i基板中之特定深度形成離子植入層之步驟； 於上述第1絕緣膜上方形成至少丨層第丨配線層之步 驟；及 於上述第1配線層上形成第2絕緣膜之步驟。 22.如請求項20或21之半導體基板之製造方法，其中藉由乾 _ 式氧化形成上述LOCOS氧化膜。 23· —種半導體裝置之製造方法，其特徵在於含有·· 基板接合步驟，其將藉由請求項2〇之半導體基板之製 造方法所製造的半導體基板接合至絕緣基板上； 單結晶Si基板剝離步驟，其藉由實施熱處理，以上述離 子植入層為界而分割上述單結晶si基板，剝離單結晶“ 基板之一部分； 蝕刻上述絕緣基板上之單結晶si之一部分，使上述 L〇C〇S氧化膜之表面露出之步驟； 100540.doc 1259508 於上述活性層及L0C0S氧化膜上形成層間絕緣膜 驟；及 於上述層間絕緣膜上，形成通過形成於該層間絕緣膜 之連接孔而與上述源極區域及汲極區域連接之配的 步驟。 24. —種半導體裝置之製造方法，其特徵在於含有： 基板接合步驟，其將藉由請求項21之半導體基板之製 造方法所製造的半導體基板接合至絕緣基板上； 單結晶Si基板剝離步驟，其藉由實施熱處理，以上述離 子植入層為界而分割上述單結晶Si基板，剝離單結晶si 基板之一部分； 蝕刻上述絕緣基板上之上述單結晶y基板，使上述 LOCOS氧化膜之表面露出的步驟； 於上述活性層及LOCOS氧化膜上形成層間絕緣膜之步 驟；及 於上述層間絕緣膜上，形成與上述第1配線層連接之第 2配線層之步驟。 25·如請求項23或24之半導體裝置之製造方法，其中藉由含 有雙氧水之清洗水清洗上述半導體基板及絕緣基板之表 面’或藉由曝露於含有氧之電漿而活性化後，進行上述 基板接合步驟。 26·如請求項23或24之半導體裝置之製造方法，其中以約25〇 °C以上且約600°C以下之溫度進行上述單結晶Si基板剝離 步驟中之熱處理。 100540.doc
TW094109172A 2004-03-26 2005-03-24 Semiconductor substrate, semiconductor device, and manufacturing methods for them TWI259508B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004093694A JP4319078B2 (ja) 2004-03-26 2004-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200603216A TW200603216A (en) 2006-01-16
TWI259508B true TWI259508B (en) 2006-08-01

Family

ID=34858526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094109172A TWI259508B (en) 2004-03-26 2005-03-24 Semiconductor substrate, semiconductor device, and manufacturing methods for them

Country Status (6)

Country Link
US (3) US7528446B2 (zh)
EP (1) EP1580813A3 (zh)
JP (1) JP4319078B2 (zh)
KR (1) KR100643746B1 (zh)
CN (1) CN1674222B (zh)
TW (1) TWI259508B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665797B1 (ko) * 2005-07-11 2007-01-09 동부일렉트로닉스 주식회사 게이트 산화막 계면의 전하 포획 밀도를 감소시키는 반도체소자 제조 방법
US8008205B2 (en) * 2006-03-08 2011-08-30 Sharp Kabushiki Kaisha Methods for producing a semiconductor device having planarization films
WO2008084628A1 (ja) * 2007-01-10 2008-07-17 Sharp Kabushiki Kaisha 半導体装置の製造方法、表示装置の製造方法、半導体装置、半導体素子の製造方法、及び、半導体素子
KR100885895B1 (ko) * 2007-07-02 2009-02-26 삼성전자주식회사 반도체 장치의 제조 방법
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
US8501585B2 (en) * 2007-10-10 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8455331B2 (en) * 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5275608B2 (ja) * 2007-10-19 2013-08-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
WO2009084137A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
US20100289037A1 (en) * 2008-01-15 2010-11-18 Shin Matsumoto Semiconductor device, manufacturing method thereof and display device
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP5430907B2 (ja) * 2008-10-31 2014-03-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8642380B2 (en) * 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2012142560A (ja) * 2010-12-15 2012-07-26 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
WO2012139633A1 (en) * 2011-04-12 2012-10-18 X-Fab Semiconductor Foundries Ag Bipolar transistor with gate electrode over the emitter base junction
FR2985369B1 (fr) * 2011-12-29 2014-01-10 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
JP6027771B2 (ja) * 2012-05-28 2016-11-16 キヤノン株式会社 半導体装置、半導体装置の製造方法及び液体吐出装置
FR2996682B1 (fr) 2012-10-10 2014-11-28 Commissariat Energie Atomique Procede ameliore d'interconnexion pour micro-imageur
KR20150011472A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9570576B2 (en) * 2013-12-10 2017-02-14 Infineon Technologies Ag Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation
US9218958B2 (en) 2013-12-10 2015-12-22 Infineon Technologies Ag Method for forming a semiconductor device
CN206516630U (zh) * 2015-01-09 2017-09-22 硅源公司 三维集成电路
US10049915B2 (en) * 2015-01-09 2018-08-14 Silicon Genesis Corporation Three dimensional integrated circuit
US9466729B1 (en) 2015-05-08 2016-10-11 Qualcomm Incorporated Etch stop region based fabrication of bonded semiconductor structures
US9974130B2 (en) 2015-05-21 2018-05-15 Infineon Technologies Ag Driving several light sources
US9781800B2 (en) 2015-05-21 2017-10-03 Infineon Technologies Ag Driving several light sources
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
CN105185816A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2021035529A1 (zh) 2019-08-27 2021-03-04 京东方科技集团股份有限公司 电子装置基板及其制作方法、电子装置
US9786657B1 (en) * 2016-04-04 2017-10-10 Globalfoundries Inc. Semiconductor structure including a transistor including a gate electrode region provided in a substrate and method for the formation thereof
WO2018069977A1 (ja) * 2016-10-11 2018-04-19 シャープ株式会社 電子機器、電子機器の制御方法、プログラム
US9918367B1 (en) 2016-11-18 2018-03-13 Infineon Technologies Ag Current source regulation
TWI616792B (zh) * 2017-05-03 2018-03-01 友達光電股份有限公司 觸控顯示裝置的製造方法
JP2019054153A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法
FR3077924B1 (fr) * 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
CN110364427A (zh) * 2019-07-17 2019-10-22 德淮半导体有限公司 晶圆键合方法
EP4020447B1 (en) 2019-08-23 2024-03-27 BOE Technology Group Co., Ltd. Pixel circuit and driving method therefor, and display substrate and driving method therefor, and display device
EP4020575A4 (en) 2019-08-23 2022-12-14 BOE Technology Group Co., Ltd. DISPLAY DEVICE AND METHOD OF MANUFACTURING IT
CN114864647A (zh) 2019-08-23 2022-08-05 京东方科技集团股份有限公司 显示装置及其制备方法
CN112840461A (zh) 2019-08-23 2021-05-25 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN112490293B (zh) * 2020-12-08 2022-10-11 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003848B1 (ko) * 1991-10-17 1997-03-22 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조방법
CA2126446C (en) 1992-01-22 2003-07-15 Duy-Phach Vu Single crystal silicon arrayed devices for projection displays
JPH07161947A (ja) 1993-12-03 1995-06-23 Fujitsu Ltd Ｓｏｉ基板を用いた半導体装置及びその製造方法
EP0689085B1 (en) * 1994-06-20 2003-01-29 Canon Kabushiki Kaisha Display device and manufacture method for the same
JP3973715B2 (ja) 1995-06-05 2007-09-12 富士通株式会社 半導体記憶装置及びその製造方法
US6831322B2 (en) * 1995-06-05 2004-12-14 Fujitsu Limited Semiconductor memory device and method for fabricating the same
US5776789A (en) * 1995-06-05 1998-07-07 Fujitsu Limited Method for fabricating a semiconductor memory device
JP3483671B2 (ja) 1995-09-05 2004-01-06 富士通株式会社 半導体装置及びその製造方法
JPH10125880A (ja) 1996-10-18 1998-05-15 Sony Corp 張り合わせｓｏｉ基板の作製方法
JP3948035B2 (ja) 1996-10-18 2007-07-25 ソニー株式会社 張り合わせｓｏｉ基板の作成方法
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JP3371756B2 (ja) 1997-05-16 2003-01-27 株式会社デンソー 半導体基板の製造方法
JP3859821B2 (ja) * 1997-07-04 2006-12-20 株式会社半導体エネルギー研究所 半導体装置
JPH11297972A (ja) 1998-04-10 1999-10-29 Fujitsu Ltd 半導体装置の製造方法
KR100267013B1 (ko) * 1998-05-27 2000-09-15 윤종용 반도체 장치 및 그의 제조 방법
JP2000150633A (ja) 1998-11-12 2000-05-30 Sony Corp 半導体装置およびその製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2003282885A (ja) 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW200603216A (en) 2006-01-16
KR100643746B1 (ko) 2006-11-10
US7528446B2 (en) 2009-05-05
JP4319078B2 (ja) 2009-08-26
CN1674222B (zh) 2011-02-23
US20110269284A1 (en) 2011-11-03
EP1580813A2 (en) 2005-09-28
JP2005285850A (ja) 2005-10-13
US8563406B2 (en) 2013-10-22
EP1580813A3 (en) 2007-03-21
KR20060044735A (ko) 2006-05-16
US20050245046A1 (en) 2005-11-03
US20090191671A1 (en) 2009-07-30
CN1674222A (zh) 2005-09-28
US8293621B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
TWI259508B (en) Semiconductor substrate, semiconductor device, and manufacturing methods for them
JP4794810B2 (ja) 半導体装置の製造方法
TWI260746B (en) Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP4651924B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
KR101441941B1 (ko) 반도체 장치, 반도체 표시 장치 및 반도체 장치의 제작방법
TWI255555B (en) Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
EP1564802A2 (en) Thin film semiconductor device and method for fabricating the same
TW200306002A (en) Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
WO2007111008A1 (ja) 半導体素子の転写方法及び半導体装置の製造方法並びに半導体装置
JP4837240B2 (ja) 半導体装置
WO2009084311A1 (ja) 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
TWI258837B (en) Semiconductor device, producing method of semiconductor substrate, and producing method of semiconductor device
US8039401B2 (en) Structure and method for forming hybrid substrate
US8101502B2 (en) Semiconductor device and its manufacturing method
WO2009084312A1 (ja) 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
JP2010141246A (ja) 半導体装置の製造方法
JP4847718B2 (ja) 半導体装置及びその製造方法並びに表示装置
US20110006376A1 (en) Semiconductor device, semiconductor device manufacturing method, and display device
JP4515525B2 (ja) 半導体装置
US20100270658A1 (en) Semiconductor device and method for producing same
US20130037816A1 (en) Semiconductor device and manufacturing method thereof
JP2005079384A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees