JP6027771B2 - 半導体装置、半導体装置の製造方法及び液体吐出装置 - Google Patents

半導体装置、半導体装置の製造方法及び液体吐出装置 Download PDF

Info

Publication number
JP6027771B2
JP6027771B2 JP2012121388A JP2012121388A JP6027771B2 JP 6027771 B2 JP6027771 B2 JP 6027771B2 JP 2012121388 A JP2012121388 A JP 2012121388A JP 2012121388 A JP2012121388 A JP 2012121388A JP 6027771 B2 JP6027771 B2 JP 6027771B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
semiconductor device
transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012121388A
Other languages
English (en)
Other versions
JP2013247300A5 (ja
JP2013247300A (ja
Inventor
鈴木　敏
敏 鈴木
鈴木　伸幸
伸幸 鈴木
大村　昌伸
昌伸 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012121388A priority Critical patent/JP6027771B2/ja
Priority to US13/889,630 priority patent/US8814298B2/en
Publication of JP2013247300A publication Critical patent/JP2013247300A/ja
Publication of JP2013247300A5 publication Critical patent/JP2013247300A5/ja
Application granted granted Critical
Publication of JP6027771B2 publication Critical patent/JP6027771B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

本発明は半導体装置、半導体装置の製造方法及び液体吐出装置に関する。
Ｐ型ウェル領域内に形成されたＮチャネルＭＯＳトランジスタでは、Ｐ型ウェル領域と素子分離領域との界面付近でＰウェル領域内のＰ型不純物濃度が低下し、Ｎ型反転層が生じやすくなる。このＮ型反転層を介してソース・ドレインが短絡することを防ぐために、特許文献１では素子分離領域の側面に接してＰ型拡散層が形成される。特許文献１ではさらに、このＰ型拡散層からソース領域・ドレイン領域を離して配置することによって、ＮチャネルＭＯＳトランジスタの接合耐圧の低下を抑制する。
特開平２-１５６７２号公報
特許文献１のＮチャネルＭＯＳトランジスタではＳＴＩ法を用いて素子分離領域が形成されるため、素子分離領域の側面に接するようにＰ型拡散層を形成するのは容易である。しかしながら、ＬＯＣＯＳ法を用いて素子分離領域を形成した場合には、素子分離領域の下に形成されたＰ型拡散層からバーズビークの先端がはみ出てしまう場合がある。特許文献１のようにこのＰ型拡散層からソース領域・ドレイン領域を離して配置するだけでは、耐圧性能の低下を抑制しつつソース・ドレインの短絡を抑制することができない。そこで、本発明の１つの側面は、ＬＯＣＯＳ法を用いて素子分離領域が形成されたトランジスタにおいて、耐圧性能の低下を抑制しつつソース・ドレインの短絡を抑制する技術を提供することを目的とする。
上記課題に鑑みて、本発明の１つの実施形態に係る半導体装置は、第１導電型のウェル領域と、前記第１導電型とは異なる第２導電型のソース領域及びドレイン領域を有し、前記ソース領域が前記ウェル領域に配置され、前記ドレイン領域が前記ウェル領域に隣接した前記第２導電型の半導体領域に配置されたトランジスタと、前記ウェル領域において前記ソース領域の周囲に配置されたＬＯＣＯＳ領域と、前記ＬＯＣＯＳ領域の下に配置された前記第１導電型のチャネルストップ領域とを有し、前記ソース領域は、前記トランジスタのチャネル幅方向において前記ＬＯＣＯＳ領域のバーズビークの先端から離れて配置され、前記チャネルストップ領域は、前記バーズビークの先端から前記ソース領域とは反対側に離れて配置されることを特徴とする。
上記手段により、ＬＯＣＯＳ法を用いて素子分離領域が形成されたトランジスタにおいて、耐圧性能の低下を抑制しつつソース・ドレインの短絡を抑制する技術が提供される。
本発明の実施形態の半導体装置１００の構造例を説明する図。 本発明の実施形態の半導体装置１００の不純物濃度プロファイル例を説明する図。 本発明の実施形態の半導体装置１００の製造方法例を説明する図。 本発明の実施形態の半導体装置１００の製造方法例を説明する図。 本発明の実施形態の半導体装置５００の構造例を説明する図。 本発明の実施形態の液体吐出装置用の半導体装置を説明する図。 本発明の実施形態の液体吐出装置用の半導体装置を説明する図。 本発明の実施形態の液体吐出装置用の半導体装置を説明する図。 本発明の実施形態の液体吐出ヘッドの例を説明する図。 本発明の実施形態の液体吐出ヘッドの例を説明する図。 本発明の実施形態の液体吐出装置の例を説明する図。
添付の図面を参照しつつ、本発明の様々な実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付して重複する説明を省略する。また、各実施形態は適宜変更、組み合わせが可能である。以下の各実施形態では第１導電型としてＰ型を用い、第２導電型としてＮ型を用いる場合を説明するが、この逆の極性を用いてもよい。
図１を用いて本発明の実施形態に係る半導体装置１００の構造例を説明する。半導体装置１００は絶縁ゲート型トランジスタの一例であるＮチャネルＭＯＳトランジスタを有し、図１はこのトランジスタが形成された部分に着目する。図１（ａ）は当該部分の平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図であり、図１（ｃ）は図１（ａ）のＢ−Ｂ線断面図である。ソース領域１０４及びドレイン領域１０５は絶縁層１０３の下に配置されているが、図１（ａ）の平面図では説明のためにソース領域１０４及びドレイン領域１０５を視認可能に描いている。
半導体装置１００の半導体基板はＮ型の半導体領域１０１を有し、この半導体領域１０１には不純物がドープされたＰ型のウェル領域１０２が形成されている。Ｎ型の半導体領域１０１はＮ型の半導体基板の一部であってもよいし、Ｐ型の半導体基板に形成されたＮ型のウェル領域であってもよい。半導体装置１００はウェル領域１０２の上に絶縁層１０３を有し、絶縁層１０３の一部がトランジスタのゲート絶縁膜として機能する。半導体装置１００はウェル領域１０２内に間隔を置いて配置されたＮ型のソース領域１０４及びドレイン領域１０５を有し、ソース領域１０４とドレイン領域１０５との間にチャネル領域１０６を有する。半導体装置１００は、ウェル領域１０２の上、且つソース領域１０４、ドレイン領域１０５及びチャネル領域１０６の周囲に、ＬＯＣＯＳ法で形成された素子分離領域であるＬＯＣＯＳ領域１０８を有する。ＬＯＣＯＳ領域１０８はトランジスタを他の素子から絶縁して分離する。素子分離特性を向上するために、半導体装置１００はＬＯＣＯＳ領域１０８の下のウェル領域１０２内にＰ型のチャネルストップ領域１０９を有しうる。半導体装置１００はチャネル領域１０６の上に絶縁層１０３を介してゲート電極１１０を有する。ゲート電極１１０はチャネル幅に平行な方向１０７に延びており、ＬＯＣＯＳ領域１０８の一部を覆う。
図１（ａ）では参考のためにＬＯＣＯＳ領域１０８の輪郭１１１が点線で示される。本実施形態において、輪郭１１１はＬＯＣＯＳ領域１０８と絶縁層１０３との間の境界に位置する。ＬＯＣＯＳ領域１０８はバーズビークと呼ばれる膜厚が段階的に薄くなる遷移領域を経て輪郭１１１に至る。すなわち、バーズビークの先端が輪郭１１１に位置する。
ソース領域１０４及びドレイン領域１０５は、チャネル幅に平行な方向１０７においてＬＯＣＯＳ領域１０８から（すなわち、輪郭１１１から）間隔Ｌをおいて配置される。このように間隔をおいて配置することによって、ＬＯＣＯＳ領域１０８の下に位置し、且つチャネルストップ領域１０９が配置されていないウェル領域１０２内の領域１１２を介したリーク電流を抑制できる。
ここで、図２を用いて図１の半導体装置１００の効果を説明する。図２は図１（ｃ）のＣ−Ｃ線における不純物濃度プロファイルの一例を示すグラフである。グラフ２０１はＬＯＣＯＳ領域１０８の表面から深さ方向に測定したリンの不純物濃度を示し、グラフ２０２はＬＯＣＯＳ領域１０８の表面から深さ方向に測定したボロンの不純物濃度を示す。半導体装置１００では、例えばリンをドープして形成された半導体領域１０１にボロンをカウンターでドープしてウェル領域１０２が形成される。そのため、ウェル領域１０２は不純物としてリンとボロンとの両方を含む。図１のウェル領域１０２内の領域１１２にはチャネルストップ領域１０９が配されておらず、ボロン濃度はチャネルストップ領域１０９と比べて低い。また、ＬＯＣＯＳ領域１０８を形成するための熱酸化中に領域１１２内のボロンがＬＯＣＯＳ領域１０８へ拡散することによって、領域１１２内のボロン濃度が低下する。さらに、ウェル領域１０２に含まれるリンがＬＯＣＯＳ領域１０８との間の界面付近に偏在することがある。そのため、図２の点線２０３で囲まれた部分のように、ウェル領域１０２の浅い部分に位置する領域１１２では、リン濃度がボロン濃度を上回る場合がある。その結果、領域１１２において反転層が生じやすくなる。チャネル幅に平行な方向１０７においてＬＯＣＯＳ領域１０８とソース領域１０４とを隣接して配置し、且つＬＯＣＯＳ領域１０８とドレイン領域１０５とを隣接して配置した場合には領域１１２を通じてリーク電流を生じる恐れがある。領域１１２までチャネルストップ領域１０９が延びていたとしても、チャネルストップ領域１０９の不純物濃度が低い場合には同様に領域１１２において反転層が生じやすい。
領域１１２までチャネルストップ領域１０９を延ばし、領域１１２のボロン濃度を高くすることによって領域１１２を介したリーク電流を抑制できる。しかし、この場合にはＰ型のチャネルストップ領域１０９とＮ型のドレイン領域１０５との間のＰＮ接合における耐圧性能が低下してしまう。
そこで、本実施形態に係る半導体装置１００は、ソース領域１０４及びドレイン領域１０５を、チャネル幅に平行な方向１０７において、ＬＯＣＯＳ領域１０８から間隔Ｌをおいて配置することで、領域１１２を介したリーク電流を抑制する。例えば、ウェル領域１０２にリンが１Ｅ＋１６ｃｍ-3以上ドープされており、ソース領域１０４及びドレイン領域１０５にヒ素が１Ｅ＋１９ｃｍ-3以上ドープされている場合に、間隔Ｌを０．３μｍ以上とする。それにより、ソース領域１０４とドレイン領域１０５との間に生じるリーク電流を効果的に抑制できる。上記の例ではソース領域１０４とドレイン領域１０５との両方をＬＯＣＯＳ領域１０８から離して配置したが、どちらか一方のみを離して配置し、他方をＬＯＣＯＳ領域１０８に隣接して配置しても領域１１２を介したリーク電流を抑制できる。また、半導体装置１００ではチャネルストップ領域１０９がバーズビークの先端（輪郭１１１）からソース領域１０４及びドレイン領域１０５とは反対側に間隔をおいて配置されている。そのため、チャネルストップ領域１０９もソース領域１０４及びドレイン領域１０５から離れて配置されることになり、トランジスタの耐圧性能の低下を抑制できる。
続いて、図３及び図４を参照しつつ、半導体装置１００の製造方法の一例を説明する。図３は図１（ｂ）の断面図に対応する各製造工程における半導体装置１００の断面図を説明する。
まず、図３（ａ）に示されるように、半導体基板内のＮ型の半導体領域１０１内にＰ型のウェル領域１０２が形成され、その上に酸化膜３０１が配置された構造体を準備する。以下にこの構造体を形成するための工程例を示す。半導体基板の上にシリコン酸化膜３０１を形成し、シリコン酸化膜３０１を通じてＮ型不純物としてリンを半導体基板の全面にイオン注入して、Ｎ型不純物層を形成する。シリコン酸化膜３０１の厚さは例えば１００ｎｍとし、リンは例えばドーズ量５Ｅ＋１２ｃｍ-2で注入する。次に、酸化膜３０１を通じてＰ型不純物としてボロンをＮ型不純物層にイオン注入してＰ型不純物層を形成する。この際、Ｎ型のウェル領域として使用する領域をマスク（第１マスク）で覆い、ボロンが注入されないようにする。ボロンは例えばドーズ量１Ｅ＋１３ｃｍ-2で注入する。Ｐ型不純物層はＮ型不純物層に対してカウンタードープすることによって形成されるため、Ｐ型不純物の濃度はＮ型不純物の濃度よりも高くする必要があり、例えばＰ型不純物の濃度をＮ型不純物の濃度の２倍以上とする。次に、電気炉を用いて例えば１１００℃１８０分の高熱拡散を半導体基板に施し、Ｐ型不純物層及びＮ型不純物層をドライブインさせ、Ｎ型の半導体領域１０１内にＰ型のウェル領域１０２を形成する。
次に、図３（ｂ）に示されるように、シリコン酸化膜３０１の上にシリコン窒化膜３０２を形成し、フォトリソグラフィー及びエッチングを行ってチャネルストップ領域が形成される位置に開口を形成する。Ｎ型の半導体領域を覆う位置には開口を形成しない。続いて、シリコン窒化膜３０２の開口からボロンを例えばドーズ量１Ｅ＋１４ｃｍ-2で注入して、ウェル領域１０２内にＰ型の不純物領域３０３を形成する。
次に、図３（ｃ）に示されるように、例えば水素燃焼酸化によってシリコン酸化膜３０１を選択的に成長させ、膜厚が約７００ｎｍのＬＯＣＯＳ領域１０８を形成する。この酸化によって不純物領域３０３は拡散され、チャネルストップ領域１０９が形成される。
次に、図３（ｄ）に示されるように、シリコン窒化膜３０２を除去し、成長せずに残ったシリコン酸化膜３０１を除去する。その後、再度酸化膜をチャネル領域が形成されるべき領域の上に形成し、この酸化膜を通じてボロンをイオン注入し、チャネル領域１０６を形成する。チャネル領域１０６を形成するためのボロンの濃度はトランジスタの閾値に応じて選択される。続いて、この酸化膜を除去した後に、チャネル領域１０６の上に例えば膜厚が約１０ｎｍの酸化膜である絶縁層１０３を形成する。
次に、図４に示されるように、ゲート電極１１０及びマスク（第２マスク）４０１を形成して、その後ソース領域１０４及びドレイン領域１０５を形成する。図４（ａ）はソース領域１０４及びドレイン領域１０５が形成された後の半導体装置１００の状態を示し、図４（ｂ）は図４（ａ）のＤ−Ｄ線断面図であり、図４（ｃ）は図４（ａ）のＥ−Ｅ線断面図である。この段階で、ＬＯＣＯＳ領域１０８の膜厚は目減りして例えば約６５０ｎｍとなっており、バーズビーク部分の長さＮは例えば約０．７μｍとなっている。この状態において、絶縁層１０３の上に例えばポリシリコンからなるゲート電極１１０を形成する。次に、半導体基板をレジストで覆い、ソース領域１０４及びドレイン領域１０５が形成される領域を露出する開口をこのレジストに形成してマスク４０１を形成する。このマスク４０１の開口を通じて例えばヒ素をドーズ量５Ｅ＋１５ｃｍ-2でイオン注入することによって、ソース領域１０４及びドレイン領域１０５を形成する。マスク４０１は、ソース領域１０４が形成される領域及びドレイン領域１０５が形成される領域のうち、トランジスタのチャネル幅に平行な方向１０７においてＬＯＣＯＳ領域１０８のバーズビークの先端（即ち、輪郭１１１）から間隔Ｌだけ覆う。すなわち、バーズビークの先端のうち、チャネル幅に直交する方向に延びる部分がマスク４０１で覆われる。それによって、この領域にはソース領域１０４及びドレイン領域１０５が形成されない。例えば、マスク４０１の開口の端部と、ＬＯＣＯＳ領域１０８の段差との距離Ｍが１．４μｍとなるようにマスク４０１をパターニングする。この例ではバーズビークの長さが０．７μｍであるので、０．４μｍのアライメントずれが発生しても、ＬＯＣＯＳ領域１０８とソース領域１０４及びドレイン領域１０５との間の間隔Ｌを０．３μｍ以上にできる。
続いて、図５を用いて本発明の実施形態に係る半導体装置５００の構造例を説明する。半導体装置５００は表面電界緩和型トランジスタの一例であるＮチャネルＭＯＳトランジスタを有し、図５はこのトランジスタが形成された部分に着目する。図５（ａ）は当該部分の平面図であり、図５（ｂ）は図５（ａ）のＦ−Ｆ線断面図であり、図５（ｃ）は図５（ａ）のＧ−Ｇ線断面図であり、図５（ｄ）は図５（ａ）のＨ−Ｈ線断面図である。ソース領域５０５及びドレイン領域５０７は絶縁層５０４、５０８の下に位置するが、図５（ａ）の平面図では説明のためにソース領域５０５及びドレイン領域５０７を視認可能に描いている。
半導体装置５００のＰ型の半導体基板５０１はＰ型のウェル領域５０２及びＮ型のウェル領域５０３とを有する。ウェル領域５０２は半導体基板５０１にＰ型の不純物を注入することで形成されうる。これに代えて、Ｎ型のウェル領域５０３にＰ型の不純物を注入してＰ型のウェル領域５０２を形成してもよい。ウェル領域５０３はドレイン電界緩和層として機能する。半導体装置５００はウェル領域５０２の上に絶縁層５０４を有し、絶縁層５０４の一部がトランジスタのゲート絶縁膜として機能する。半導体装置５００はウェル領域５０２内にＮ型のソース領域５０５と、ソース領域５０５に隣接するチャネル領域５０６とを有する。半導体装置５００はウェル領域５０３内に、ウェル領域５０３よりも高濃度のＮ型のドレイン領域５０７を有する。ドレイン領域５０７の上には絶縁層５０８が配置される。半導体装置５００は、ウェル領域５０２、５０３の上、且つソース領域５０５及びチャネル領域１０６の周囲と、ドレイン領域５０７の周囲とにＬＯＣＯＳ領域５０９を有する。ＬＯＣＯＳ領域５０９はトランジスタを他の素子から絶縁して分離する。素子分離特性を向上するために、半導体装置５００はＬＯＣＯＳ領域５０９の下のウェル領域５０２内にＰ型のチャネルストップ領域５１０を有しうる。半導体装置５００はチャネル領域５０６の上に絶縁層５０４を介してゲート電極５１１を有する。ゲート電極５１１はチャネル幅に平行な方向５１２に延びており、ＬＯＣＯＳ領域５０９の一部を覆う。ゲート電極５１１はウェル領域５０２とウェル領域５０３との間の境界を越えて延び、ウェル領域５０３に形成されたＬＯＣＯＳ領域５０９に重なる。
図５（ａ）では参考のためにＬＯＣＯＳ領域５０９の輪郭５１３が点線で示される。すなわち、バーズビークの先端が輪郭５１３に位置する。本実施形態において、輪郭５１３はＬＯＣＯＳ領域５０９と絶縁層５０４との間の境界及びＬＯＣＯＳ領域５０９と絶縁層５０８との間の境界に位置する。
ソース領域５０５は、チャネル幅に平行な方向５１２においてＬＯＣＯＳ領域５０９のバーズビークの先端から（すなわち、輪郭５１３から）間隔Ｌをおいて配置される。このように離して配置することによって、半導体装置１００の場合と同様に、ＬＯＣＯＳ領域５０９の下に位置し、且つチャネルストップ領域５１０が配置されていないウェル領域５０２内の領域５１４を介したリーク電流を抑制できる。例えば、ウェル領域５０２にリンが１Ｅ＋１６ｃｍ-3以上ドープされており、ソース領域５０５及びドレイン領域５０７にヒ素が１Ｅ＋１９ｃｍ-3以上ドープされている場合に、間隔Ｌを０．３μｍ以上とする。それにより、ソース領域１０４とドレイン領域１０５との間に生じるリーク電流を効果的に抑制できる。半導体装置５００は既存の表面電界緩和型トランジスタの製造方法に上述の図４で説明したマスク４０１の作成工程を組み合わせることで実現されるため、詳細な説明は省略する。
本発明の一部の実施形態は液体吐出装置に係る。特に複写機、ファクシミリ、ワードプロセッサ、コンピュータ等の情報機器の出力用端末として用いられる記録装置、又はＤＮＡチップ、有機トランジスタ、カラーフィルタなどの作製に用いられる装置などに適用できる液体吐出装置に係る。液体吐出装置として、インクジェットプリンタのような記録装置を例に挙げて説明する。図６〜図８を参照して本発明の実施形態の液体吐出装置用の半導体装置６００について詳細に説明する。図７は図６の半導体装置６００のＩ−Ｉ線断面図であり、図８は図６の半導体装置６００を等価回路である。
半導体装置６００はＰ型の半導体基板６０１、Ｎ型のウェル領域６０２、ゲート電極６０３、Ｐ型のベース領域６０４、Ｎ型のソース領域６０５、Ｎ型のドレイン領域６０６、６０７を有しうる。半導体装置６００はまた、ベース電極取出し用の拡散層６０８、コンタクト６０９、ソース電極６１０、ドレイン電極６１１を有しうる。また、半導体装置６００は、スイッチング素子としてのトランジスタ７０１、Ｔｒ１、Ｔｒ２、Ｔｒ３、負荷としての電気熱変換体７０２〜７０４、スイッチ７０５〜７０７を有しうる。トランジスタ７０１、Ｔｒ１、Ｔｒ２、Ｔｒ３は上述の半導体装置１００、５００に含まれるトランジスタと同様の構成を有しうる。
電気熱変換体７０２〜７０４は、半導体基板６０１の主表面上に薄膜プロセスにて、集積化され配列されている。同様に、スイッチング素子Ｔｒ１〜Ｔｒ３は、半導体基板６０１の主表面に配列されている。必要に応じて、電気熱変換体とスイッチング素子の配列方向とを互いに平行にすれば、より集積度を上げることができる。また、この場合には、図６〜図８に示すようにスイッチング素子を配列してもよい。ここでは、電気熱変換体に接続されるトランジスタの構造が全て同じであり、しかも、トランジスタアレイ内におけるトランジスタ間には専用のＬＯＣＯＳ領域を必要としない構成を採用している。
１つのセグメントは、ドレイン領域を間に挟んで２つのゲート電極と２つのソース領域が配された構成となっており、このうちソース領域は隣接するセグメントと共有化されている。図７の例では、２つのセグメントのドレインを電気熱変換体の一方の端子に接続し、共通ソースを０Ｖのような相対的に低い基準電圧を供給する低基準電圧源に接続している。電気熱変換体の他方の端子は、例えば＋１０〜＋３０Ｖ程度の相対的に高い基準電圧ＶＤＤを供給する高基準電圧源に接続されている。
この半導体装置の動作について、その概略を説明する。Ｐ型の半導体基板６０１及びソース領域６０５に、例えば接地電位のような基準電圧を与える。そして、電気熱変換体７０２〜７０４の一方の端子に基準電圧ＶＤＤを供給する。このうち、例えば電気熱変換体７０２のみに電流を流す場合には、スイッチ７０５のみをオンして、スイッチング素子Ｔｒ１を構成する２つのセグメントのトランジスタのゲート電極６０３にゲート電圧ＶＧを供給して、スイッチング素子Ｔｒ１をオンする。そうすると、電源端子から電気熱変換体７０２、スイッチング素子Ｔｒ１を通して接地端子に電流が流れ、電気熱変換体７０２において熱が発生する。そして、周知のとおり、この熱が液体の吐出に利用される。
ソース領域６０５を間に挟んで２つのゲート電極６０３が配されており、このベース領域６０４とソース領域６０５は、どちらもゲート電極６０３をマスクとして自己整合的に形成できる。そのため、アライメントによる寸法差を生じることがなく、且つトランジスタ７０１のしきい値をばらつきなく製造することができ、高歩留りを実現し、高信頼性を得られる。
図７、図８に示した形態では、並列接続されたトランジスタの２つのドレイン（２つのセグメント）が、独立して駆動可能な１つの負荷に接続された例を示している。そして、ゲートに負荷を駆動するためのオン信号が与えられると、トランジスタがオン状態となり、一つのドレインからその両側にあるチャネルを通して共通化されたソースに電流が流れるように構成されている。隣接セグメント間では、境界にあるソースを共通に使うことができる。加えて、Ｐ型の半導体基板６０１にドレインから流れるリーク電流を十分に抑制できる。
一部の実施形態による液体吐出ヘッドは、半導体装置６００の絶縁層上に発熱抵抗体（薄膜抵抗体）を形成し、液体吐出口やそれに連通する液路を形成するために、成形樹脂やフィルムなどからなる天板などの吐出口形成部材を組み合わせて作製できる。この液体吐出ヘッドに容器を接続してプリンター本体に搭載し、本体の電源回路からの電源電圧を供給し、画像処理回路からの画像データを供給すれば、インクジェットプリンタとして動作する。
図９は本発明の液体吐出ヘッドの実施形態を説明する図であり、液体吐出ヘッドの一部分を示している。液体吐出ヘッドは電流が流れることで熱を発生し、その熱によって発生する気泡によって吐出口９０２からインクを吐出するための電気熱変換素子９０３を複数有する。電気熱変換素子９０３は上述の実施形態に係る半導体装置が形成された基板９０１上に、列状に配されている。この電気熱変換素子９０３のそれぞれには、各電気熱変換素子９０３を駆動するための電気信号を供給する電極９０４が設けられており、電極９０４の一端は上述したトランジスタに電気的に接続されている。
液体吐出ヘッドには、電気熱変換素子９０３に対向する位置に設けられた吐出口９０２へインクを供給するための流路９０５がそれぞれの吐出口９０２に対応して設けられている。これらの吐出口９０２および流路９０５を構成する壁が溝付き部材９０６に設けられており、これらの溝付き部材９０６を上述の基板９０１に接続することで流路９０５と複数の流路にインクを供給するための共通液室（液体収容器）９０７とが設けられている。
図１０は基板９０１を組み込んだ液体吐出ヘッドの構造を示し、枠体１００１に基板９０１が組み込まれている。この基板９０１上には上述のような吐出口９０２や流路９０５を構成する溝付き部材９０６が取り付けられている。そして、装置側からの電気信号を受け取るためのコンタクトパッド１００２が設けられており、フレキシブルプリント配線基板１００３を介して基板９０１に、装置本体の制御器から駆動信号となる電気信号が供給される。
図１１は本発明の実施形態に係る液体吐出装置を説明する図であり、インクジェット記録装置ＩＪＲＡの概観を示す。駆動モータ１１０１の正逆回転に連動して駆動力伝達ギア１１０２、１１０３を介して回転するリードスクリュー１１０４のら線溝１１０５に対して係合するキャリッジＨＣは、ピン（不図示）を有し、矢印ａ、ｂ方向に往復移動される。紙押え板１１０６は、記録媒体搬送機能を有するプラテンに対してキャリッジ移動方向にわたって紙を押圧する。フォトカプラ１１０７、１１０８は、キャリッジのレバー１１０９のこの域での存在を確認して駆動モータ１１０１の回転方向切換等を行うためのホームポジション検知機能を有する。吸引部は記録ヘッドの前面をキャップするキャップ内を吸引し、キャップ内開口１１１０を介して記録ヘッドの吸引回復を行う。部材１１１１はクリーニングブレード１１１２を前後方向に移動可能にし、クリーニングブレード１１１２及び部材１１１１は本体支持板１１１３に支持されている。吸引回復の吸引を開始するためのレバー１１１４は、キャリッジと係合するカム１１１５の移動に伴って移動し、駆動モータからの駆動力がクラッチ切換等の公知の伝達部で移動制御される。
これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側領域に来たときにリードスクリュー１１０４の作用によってそれらの対応位置で所望の処理が行えるように構成されている。しかし、周知のタイミングで所望の作動を行うようにすればよい。本装置は、電源電圧や画像信号や駆動制御信号などを基板９０１に供給するための電気回路からなる制御器駆動信号供給部（不図示）を有している。

Claims (13)

  1. 第１導電型のウェル領域と、
    前記第１導電型とは異なる第２導電型のソース領域及びドレイン領域を有し、前記ソース領域が前記ウェル領域に配置され、前記ドレイン領域が前記ウェル領域に隣接した前記第２導電型の半導体領域に配置されたトランジスタと、
    前記ウェル領域において前記ソース領域の周囲に配置されたＬＯＣＯＳ領域と、
    前記ＬＯＣＯＳ領域の下に配置された前記第１導電型のチャネルストップ領域とを有し、
    前記ソース領域は、前記トランジスタのチャネル幅方向において前記ＬＯＣＯＳ領域のバーズビークの先端から離れて配置され、
    前記チャネルストップ領域は、前記バーズビークの先端から前記ソース領域とは反対側に離れて配置されることを特徴とする半導体装置。
  2. 前記ウェル領域にリンが１Ｅ＋１６ｃｍ-3以上ドープされており、
    前記ソース領域及び前記ドレイン領域にヒ素が１Ｅ＋１９ｃｍ-3以上ドープされており、
    前記ソース領域が、前記トランジスタのチャネル幅方向において前記ＬＯＣＯＳ領域のバーズビークの先端から０．３μｍ以上離れていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１導電型の第２ウェル領域と、
    前記第２ウェル領域に配置された前記第２導電型の第２ソース領域及び第２ドレイン領域を有する第２トランジスタと、
    前記第２ウェル領域において前記第２ソース領域及び前記第２ドレイン領域の周囲に配置された第２ＬＯＣＯＳ領域と、
    前記第２ＬＯＣＯＳ領域の下に配置された前記第１導電型の第２チャネルストップ領域とを更に有し、
    前記第２ソース領域及び前記第２ドレイン領域は、前記第２トランジスタのチャネル幅方向において前記第２ＬＯＣＯＳ領域のバーズビークの先端から離れて配置され、
    前記第２チャネルストップ領域は、前記バーズビークの先端から前記第２ソース領域及び前記第２ドレイン領域とは反対側に離れて配置されることを特徴とする請求項１又は２に記載の半導体装置。
  4. 基板内に形成された第１導電型のウェル領域と、
    前記第１導電型とは異なる第２導電型のソース領域及びドレイン領域を有し、前記ソース領域が前記ウェル領域に配置され、前記ドレイン領域が前記ウェル領域に隣接した前記第２導電型の半導体領域に配置されたトランジスタと、
    前記ウェル領域において前記ソース領域の周囲に配置された絶縁膜と、
    前記絶縁膜の下に配置された前記第１導電型のチャネルストップ領域とを有し、
    前記基板の表面に対する平面視において、前記ソース領域と、前記チャネルストップ領域とは、前記トランジスタのチャネル幅方向に沿って並んでいるとともに、互いに離れて配置され、
    前記絶縁膜は、前記ソース領域と前記チャネルストップ領域との間に、前記チャネル幅方向に沿って膜厚が一定の第１部分と、前記チャネル幅方向に沿って膜厚が変化する第２部分とを含むことを特徴とする半導体装置。
  5. 前記ウェル領域にリンが１Ｅ＋１６ｃｍ-3以上ドープされており、
    前記ソース領域及び前記ドレイン領域にヒ素が１Ｅ＋１９ｃｍ-3以上ドープされており、
    前記ソース領域が、前記トランジスタのチャネル幅方向において、前記第１部分と前記第２部分との境界から０．３μｍ以上離れていることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１導電型の第２ウェル領域と、
    前記第２ウェル領域に配置された前記第２導電型の第２ソース領域及び第２ドレイン領域を有する第２トランジスタと、
    前記第２ウェル領域において前記第２ソース領域及び前記第２ドレイン領域の周囲に配置された第２絶縁膜と、
    前記第２絶縁膜の下に配置された前記第１導電型の第２チャネルストップ領域とを有し、
    前記基板の表面に対する平面視において、前記第２ソース領域及び前記第２ドレイン領域と、前記第２チャネルストップ領域とは、前記第２トランジスタのチャネル幅方向に沿って並んでいるとともに、互いに離れて配置され、
    前記第２絶縁膜は、前記第２ソース領域及び前記第２ドレイン領域と前記第２チャネルストップ領域との間に、前記第２トランジスタのチャネル幅方向に沿って膜厚が一定の第１部分と、前記第２トランジスタのチャネル幅方向に沿って膜厚が変化する第２部分とを含むことを特徴とする請求項４又は５に記載の半導体装置。
  7. 前記ウェル領域は、前記第２導電型の不純物と、当該不純物よりも濃度が高い前記第１導電型の不純物とを含むことを特徴とする請求項１乃至６の何れか１項に記載の半導体装置。
  8. 前記トランジスタを複数有するとともに、複数の電気熱変換体を更に有し、
    前記複数の電気熱変換体の配列方向と前記複数のトランジスタの配列方向とが平行であることを特徴とする請求項１乃至７の何れか１項に記載の半導体装置。
  9. １つの前記電気熱変換体に対して少なくとも２つの前記トランジスタの前記ドレイン領域が接続されているとともに、前記複数のトランジスタの前記ソース領域が互いに接続されていることを特徴とする請求項８に記載の半導体装置。
  10. 前記電気熱変換体に対応した液体吐出口が配置されていることを特徴とする請求項８又は９に記載の半導体装置。
  11. 前記電気熱変換体は半導体基板の上に配置された薄膜抵抗体であることを特徴とする請求項８乃至１０の何れか１項に記載の半導体装置。
  12. 電気熱変換体に対応した液体吐出口が配置されている請求項１乃至１１の何れか１項に記載の半導体装置と、
    前記電気熱変換体により前記液体吐出口から吐出される液体を収容する液体収容器と、
    前記半導体装置の前記トランジスタを駆動するための駆動制御信号を供給する制御器とを備えることを特徴とする液体吐出装置。
  13. トランジスタを有する半導体装置の製造方法であって、
    第１導電型のウェル領域の上と、前記ウェル領域に隣接した前記第１導電型とは異なる第２導電型の半導体領域の上とに酸化膜が配置された半導体基板を準備する工程と、
    前記トランジスタのソース領域及びドレイン領域が形成されるべき領域を覆うとともに、ＬＯＣＯＳ領域が形成されるべき領域を露出する第１マスクを前記半導体基板の上に形成する工程と、
    前記第１マスクの開口を通じて前記ウェル領域に前記第１導電型の不純物を注入する工程と、
    前記酸化膜を選択的に成長させてＬＯＣＯＳ領域を形成してから、前記第１マスクを除去する工程と、
    前記ソース領域及び前記ドレイン領域が形成されるべき領域を露出するとともに、前記ＬＯＣＯＳ領域のバーズビークの先端から、前記トランジスタのチャネル幅方向に直交する方向に延びる部分を覆う第２マスクを前記ウェル領域、前記半導体領域及び前記ＬＯＣＯＳ領域の上に形成する工程と、
    前記第２マスクの開口を通じて前記半導体基板に第２導電型の不純物を注入することによって、前記ウェル領域に前記ソース領域を形成するとともに前記半導体領域に前記ドレイン領域を形成する工程とを有することを特徴とする製造方法。
JP2012121388A 2012-05-28 2012-05-28 半導体装置、半導体装置の製造方法及び液体吐出装置 Expired - Fee Related JP6027771B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012121388A JP6027771B2 (ja) 2012-05-28 2012-05-28 半導体装置、半導体装置の製造方法及び液体吐出装置
US13/889,630 US8814298B2 (en) 2012-05-28 2013-05-08 Semiconductor device, method of manufacturing semiconductor device, and liquid discharge apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012121388A JP6027771B2 (ja) 2012-05-28 2012-05-28 半導体装置、半導体装置の製造方法及び液体吐出装置

Publications (3)

Publication Number Publication Date
JP2013247300A JP2013247300A (ja) 2013-12-09
JP2013247300A5 JP2013247300A5 (ja) 2015-05-07
JP6027771B2 true JP6027771B2 (ja) 2016-11-16

Family

ID=49621271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012121388A Expired - Fee Related JP6027771B2 (ja) 2012-05-28 2012-05-28 半導体装置、半導体装置の製造方法及び液体吐出装置

Country Status (2)

Country Link
US (1) US8814298B2 (ja)
JP (1) JP6027771B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187263A (ja) 2012-03-06 2013-09-19 Canon Inc 半導体装置、記録装置及びそれらの製造方法
JP6362376B2 (ja) * 2014-03-27 2018-07-25 キヤノン株式会社 液体吐出用基板、液体吐出用ヘッド、および、記録装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226942A (ja) * 1985-04-01 1986-10-08 Matsushita Electronics Corp 半導体集積回路の素子間分離方法
JPS63157437A (ja) * 1986-12-22 1988-06-30 Sony Corp 半導体装置の製造方法
JPH0770714B2 (ja) * 1987-09-30 1995-07-31 富士通株式会社 高耐圧半導体装置
JPH0215672A (ja) 1988-07-04 1990-01-19 Sony Corp 半導体装置
US5072267A (en) * 1989-06-28 1991-12-10 Nec Corporation Complementary field effect transistor
JP3049725B2 (ja) * 1990-03-21 2000-06-05 ソニー株式会社 Ｍｏｓトランジスタ
JPH03283574A (ja) * 1990-03-30 1991-12-13 Yokogawa Electric Corp 半導体装置およびその製造方法
JPH0536679A (ja) * 1991-07-31 1993-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH05335407A (ja) * 1992-06-01 1993-12-17 Miyagi Oki Denki Kk 半導体装置の製造方法
JPH06216380A (ja) * 1992-10-07 1994-08-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH10284479A (ja) * 1997-04-07 1998-10-23 Nittetsu Semiconductor Kk 半導体集積回路の製造方法
JP3363810B2 (ja) * 1998-12-04 2003-01-08 三洋電機株式会社 半導体装置とその製造方法
JP2000357794A (ja) * 1999-06-17 2000-12-26 Nec Corp 半導体装置
JP2002313942A (ja) * 2000-12-28 2002-10-25 Canon Inc 半導体装置およびその製造方法とそれを用いた液体吐出装置
JP2003086790A (ja) * 2001-06-27 2003-03-20 Ricoh Co Ltd 半導体装置及びその製造方法、並びにその応用装置
JP4272854B2 (ja) * 2002-07-10 2009-06-03 キヤノン株式会社 半導体装置及びそれを用いた液体吐出装置
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
JP2006261487A (ja) * 2005-03-18 2006-09-28 Yamaha Corp フィールド酸化膜形成法
JP4587003B2 (ja) * 2008-07-03 2010-11-24 セイコーエプソン株式会社 半導体装置
JP5296450B2 (ja) * 2008-08-13 2013-09-25 セイコーインスツル株式会社 半導体装置
JP5487034B2 (ja) * 2010-07-20 2014-05-07 株式会社東芝 半導体装置および半導体装置の製造方法
JP2013187263A (ja) 2012-03-06 2013-09-19 Canon Inc 半導体装置、記録装置及びそれらの製造方法

Also Published As

Publication number Publication date
JP2013247300A (ja) 2013-12-09
US8814298B2 (en) 2014-08-26
US20130314463A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP5425142B2 (ja) 半導体装置の製造方法
KR100498997B1 (ko) 반도체장치 및 그 제조방법, 그리고 액체젯장치
JPH0669497A (ja) 発熱体駆動用半導体装置
JP4437388B2 (ja) 半導体装置
US20170084739A1 (en) Laterally diffused metal-oxide-semiconductor transistor and manufacturing method thereof
JP6027771B2 (ja) 半導体装置、半導体装置の製造方法及び液体吐出装置
JP4125153B2 (ja) 半導体装置及びそれを用いた液体吐出装置
JP4272854B2 (ja) 半導体装置及びそれを用いた液体吐出装置
US9463618B2 (en) Liquid discharge substrate, liquid discharge head, and recording device
JP2002313942A (ja) 半導体装置およびその製造方法とそれを用いた液体吐出装置
JP4011927B2 (ja) 半導体装置及び液体吐出装置
JP2006245597A (ja) 半導体装置の製造方法
JP4761032B2 (ja) 半導体装置
JP4827817B2 (ja) 半導体装置およびそれを用いた液体吐出装置
JP2003142596A (ja) 半導体装置及びその製造方法並びにインクジェットヘッド
JP2009188200A (ja) 半導体装置
JPH04211180A (ja) 光電変換装置及び該装置を有する情報処理装置
JP2016009807A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R151 Written notification of patent or utility model registration

Ref document number: 6027771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees