JPH0536679A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、素子分離技術におけるチャネル・
ストッパの形成において、注入されるイオンの横方向の
拡散を抑え接合耐圧の劣化を招くことなしに、素子分離
能力を向上させる半導体装置の製造方法を提供する。 【構成】 半導体基板上に素子分離領域開口部を設けた
耐酸化選択マスク膜を堆積し、局所酸化法により局所酸
化半導体膜を形成する素子分離膜形成工程を備えた半導
体装置の製造方法であって、局所酸化の熱工程の前ある
いは後にエッチバック法により耐酸化マスクの素子分離
領域開口部内壁に形成したサイド・ウォール・スペーサ
をイオン注入用マスクとして半導体基板の素子分離領域
の中央部に選択的にチャネル・ストッパを形成する工程
を備えたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであって、特に局所酸化法及びチャネル・ス
トッパ形成による素子分離技術の改善に向けられてい
る。

【０００２】

【従来の技術】局所酸化法（ＬＯＣＯＳ；Local Oxidat
ion of Silicon）、あるいはバーズ・ビークを低減する
ためにこれに多結晶シリコン・バッファ層を加えた改良
型ＬＯＣＯＳ（ＰＢＬ；Polysilicon Buffered LOCOS）
は半導体素子の製造技術における素子分離膜形成のため
の重要な基幹技術である。また、ＬＳＩ技術の進歩に伴
い素子の高集積化、微細化が進み、この素子分離領域の
幅も非常に小さいものが必要になってきている。

【０００３】素子分離領域の幅が小さくなると、ＬＯＣ
ＯＳによりそこに形成される局所酸化シリコン膜の厚さ
も小さくなり、素子分離膜として十分でなくなる。この
ためｎ型絶縁ゲート型トランジスタでは、従来より素子
分離膜の下にチャネル・ストッパと呼ばれるｐ型領域を
ホウ素イオン（Ｂ）の注入により形成して隣接する素子
を電気的に分離していた。

【０００４】現状のトランジスタではソース及びドレイ
ンを浅く形成することは困難であり、深い領域でパンチ
スルーが発生するため素子分離能力の高いチャネル・ス
トッパを必要とする。しかし、素子分離膜を挟んで隣接
する２つのｎ型絶縁ゲート型トランジスタではソースま
たはドレインが素子分離膜との接合部でチャネル・スト
ッパ領域に接触しているため、素子分離能力向上のため
にイオン注入量を増加して、素子分離能力の高いチャネ
ル・ストッパを設けようとすると結果的に接合耐圧の劣
化を引き起こし、さらに接合容量を増加させ素子の動作
速度を遅らせる問題も招くことになる。

【０００５】また、チャネル・ストッパを形成するため
注入したイオンの拡散は、素子分離領域を越え、チャネ
ル領域にまで及ぶため狭チャネル効果を引き起こす原因
となっている。そこで、ＬＯＣＯＳでの熱酸化処理後に
イオン注入を行い、熱処理によるイオンの拡散を抑え、
イオンの拡散を最小限に留める方法が検討されている
（参考文献：J.P.Krusius,et al.,IEEE Transactions o
n Electron Devices,vol.38,No.2,1991）。

【０００６】このように、チャネル・ストッパ形成にお
けるイオンの注入量や注入後の拡散により引き起こされ
るトランジスタの接合耐圧の劣化や狭チャネル効果など
が微細化を妨げる大きな要因となっている。

【０００７】そこで、素子分離領域の中央部に選択的に
高濃度のチャネル・ストッパを形成し、これらの問題を
緩和する方法が開発されている（特公昭６２−１９０７
７号公報参照）。この方法は、窒化シリコン膜のエッチ
ングを段階的に行うもので、素子分離領域の開口部をエ
ッチングにより形成する工程の前に、同領域内にイオン
注入のための小さな開口部をエッチングにより形成する
工程と、この小さな開口部を有する窒化シリコン膜をマ
スクとして中央部に高濃度のイオンを、あるいは、素子
分離領域の両側部に拡散を防止するためのイオンを選択
的に注入する工程を順に備える方法である。

【０００８】しかし、この方法では素子分離領域の幅が
サブミクロン・レベルになるとイオン注入用の開口部の
形成時にその位置合わせが極めて困難になり、現実的に
は素子分離能力の高いチャネル・ストッパを形成するた
めに素子分離領域の中央部に精度良くイオン注入を行う
ことは非常に難しいとされている。

【０００９】

【発明が解決しようとする課題】本発明の半導体装置の
製造方法は、サブミクロン幅の素子分離技術におけるチ
ャネル・ストッパの形成において、注入されたイオンの
横方向の拡散を抑え、また、ソースまたはドレインの素
子分離膜との接合部付近の高いイオン濃度による接合耐
圧の劣化を招くことなしに効果的なイオン注入ができ、
素子分離能力を向上させることを特徴とする。

【００１０】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、ＬＯＣＯＳ及びチャネル・ストッパ形成によ
る素子分離技術において、局所酸化半導体膜形成工程の
前あるいは後にエッチバック法により、素子分離領域開
口部内壁に形成した側壁（サイド・ウォール・スペー
サ）をマスクに用いて、素子分離領域中央部に選択的に
イオンを注入してチャネル・ストッパを形成することを
特徴とする。

【００１１】

【作用】チャネル・ストッパをソースまたはドレインの
素子分離膜との接合端より離れた素子分離領域中央部に
選択的に形成することで、接合耐圧の劣化を招くことな
しにチャネル・ストッパ領域のイオン濃度を上げること
ができ素子分離能力を向上させることができる。

【００１２】

【実施例】図１（Ａ）〜（Ｇ）に本発明実施例としての
半導体装置の製造方法における素子分離膜の形成工程を
示す。また、本実施例ではｐ型絶縁ゲート型トランジス
タ形成のための素子分離領域の形成工程を示す。

【００１３】第１の工程（図１Ａ）では、ｎ型シリコン
基板１上に下敷酸化シリコン膜２（ＳｉＯ₂）を２００
Åの厚さに形成し、この上にバッファ層３及び窒化シリ
コン膜４（Ｓｉ₃Ｎ₄）を順にそれぞれ７００Å、１５０
０Åの厚さに堆積する。下敷酸化シリコン膜２は窒化シ
リコン膜４との熱膨張率の差により生じるシリコン基板
１への影響を緩和する機能を有し、酸素雰囲気、９５０
℃における熱酸化により形成する。また、窒化シリコン
膜４は７７０℃における減圧ＣＶＤにより形成する。バ
ッファ層３は特に設けなくても構わないが、バーズ・ビ
ークの形成を低減させるために、一般に減圧ＣＶＤによ
り形成した非晶質シリコン膜、多結晶シリコン膜及びそ
の多層膜などがこれに用いられる。

【００１４】第２の工程（図１Ｂ）では、窒化シリコン
膜４にパターニング処理を施して素子分離領域４ａを開
口形成する。この開口幅Ｗは、例えば０．５μｍ程度で
ある。

【００１５】第３の工程（図１Ｃ）では、窒化シリコン
膜４を耐酸化選択マスクとして局所酸化シリコン膜５を
形成する。この時、局所酸化は１０００℃におけるウェ
ット熱酸化により行う。

【００１６】第４の工程では、エッチバック法によりサ
イド・ウォール・スペーサ６ａを窒化シリコン膜４の素
子分離領域４ａの開口部内壁に形成する。

【００１７】まず、局所酸化シリコン膜５を形成した素
子分離領域４ａを含む窒化シリコン膜４上にレジスト６
を１０００Åの厚さに一様に塗布する（図１Ｄ）。この
場合、レジスト６にはイオン注入用のマスクとして機能
する材料を用いる。

【００１８】続いて、このレジスト６の表面からその厚
さ方向へＲＩＥ法（反応性イオン・エッチング）により
異方性エッチバック処理を施す。この時、レジスト６が
その全表面より一様にエッチングされていき、やがて局
所酸化シリコン膜５の突起した中央部５ａの表面が露出
したところで処理が停止される。このように露出した中
央部５ａの幅ωが素子分離領域４ａの幅Ｗより数１００
０Å程度小さくなるようにエッチングを制御すると、少
なくとも素子分離領域４ａの開口部内壁に厚さ数１００
０Å程度のレジストが残り、これがサイド・ウォール・
スペーサ６ａを形成する（図１Ｅ）。また、この時、窒
化シリコン膜４の上のレジスト６ｂも残り、サイド・ウ
ォール・スペーサ６ａと共にイオン注入のマスクとして
働く。

【００１９】第５の工程（図１Ｆ）では、素子分離領域
４ａの中央部に選択的にチャネル・ストッパ７を形成す
るためにサイド・ウォール・サペーサ６ａをマスクとし
てヒ素イオン（Ａｓ）のイオン注入７ａを行う。この
際、効果的なチャネル・ストッパ７の形成のため、イオ
ン注入７ａはエネルギーを制御して多段注入により行う
とより深い領域へのイオンの注入を行うことができる。
この場合、ある程度、大きなエネルギーでイオン注入を
行っても、レジスト６ｂがチャネル領域へのイオンの侵
入を防ぐ。

【００２０】このようにして、トランジスタのソースま
たはドレインの素子分離膜との接合部から離れた素子分
離領域中央部にチャネル・ストッパを選択的に形成する
ことができる。しかも、その接合部の耐圧を劣化させる
ことなしにチャネル・ストッパのイオン濃度を上げるこ
とが可能になる。

【００２１】第６の最終工程（図１Ｇ）では、不要にな
ったサイド・ウォール・サペーサ６ａ、レジスト６ｂ、
窒化シリコン膜４及びその他不要領域のシリコン層をそ
れぞれエッチング処理により除去して素子分離膜８を形
成する。

【００２２】次に図２（Ａ）〜（Ｇ）に本発明の他実施
例としての半導体装置の製造方法における素子分離膜の
形成工程を示す。

【００２３】第１の工程（図２Ａ）では、前実施例の第
１〜２の工程と同様の工程によりｎ型シリコン基板９上
に下敷酸化シリコン膜１０を形成し、この上にバッファ
層１１及び窒化シリコン膜１２を順に堆積する。続いて
窒化シリコン膜１２にレジスト１３を用いてパターニン
グ処理を施して素子分離領域１２ａを開口形成する。こ
の時、パターニング処理後にレジスト１３は局所酸化シ
リコン膜を形成する熱酸化処理の工程までは特に除去し
なくても構わない。

【００２４】第２の工程では、前実施例の第４の工程と
同様のエッチバック法によりサイド・ウォール・スペー
サ１４ａを窒化シリコン膜１２の素子分離領域１２ａの
開口部内壁に形成する。

【００２５】まず、パターニングした窒化シリコン膜１
２に素子分離領域１２ａを含め、再びレジスト１４を１
０００Åの厚さに一様に塗布する（図２Ｂ）。この場
合、レジスト１４には、酸化シリコン、または多結晶シ
リコンなどを用いてもよいが、前実施例と同様、イオン
注入用のマスクとして機能する材料が好ましい。

【００２６】続いて、前実施例第４の工程と同様に、異
方性エッチバック法によりこのレジスト１４の表面から
その厚さ方向へエッチング処理を施し、素子分離領域１
２ａのバッファ層１１ａが露出したところで処理を止め
ると、少なくともレジスト１４の肉厚の部分、即ち素子
分離領域１２ａの開口部内壁に厚さ数１０００Å程度の
レジストが残り、これがサイド・ウォール・スペーサ１
４ａを形成する（図２Ｃ）。

【００２７】第３の工程（図２Ｄ）では、前実施例の第
５の工程と同様に素子分離領域１２ａの中央部に選択的
にチャネル・ストッパ１５を形成するためにサイド・ウ
ォール・スペーサ１４ａをマスクとしてＡｓのイオン注
入１５ａを行う。この時、最終的に局所酸化膜の下にチ
ャネル・ストッパ１５が形成するように、次の熱酸化工
程により形成される局所酸化膜の厚さを考慮して、十分
なイオン注入が行えるよう、例えば注入量５．０×１０
¹²ｃｍ^-2のＡｓを３００ｋｅＶで注入する。

【００２８】第４の工程（図２Ｅ）では、熱酸化処理を
行うためサイド・ウォール・スペーサ１４ａ及びレジス
ト１４を除去する。レジスト１４に酸化シリコン、ある
いは多結晶シリコンを用いた場合、除去せずにそのまま
残存させてもよいが、この場合、素子分離領域１２ａと
共に熱酸化され異形の素子分離膜を形成するため、最終
工程において整形処理を施す工程を要する。

【００２９】第５の工程（図２Ｆ）では、前実施例の第
３の工程と同様にパターニングされた窒化シリコン膜１
２を耐酸化選択マスクとして局所酸化シリコン膜１６を
１０００℃におけるウェット熱酸化により形成する。

【００３０】この時の熱工程により、先に注入したイオ
ンはある程度拡散するが、トランジスタのソースまたは
ドレインと素子分離膜とが接合する部位から離れた素子
分離領域中央部に選択的にイオン注入を行うため、接合
部までその影響は及ばず、接合耐圧を劣化させることな
しにチャネル・ストッパを形成でき、また、そのイオン
濃度を上げることも可能になり、素子分離能力を向上さ
せることができる。

【００３１】第６の最終工程（図２Ｇ）では、前実施例
の最終工程と同様に窒化シリコン膜１２及び不要領域の
シリコン層をそれぞれエッチング処理により除去して素
子分離膜１７を形成する。

【００３２】

【発明の効果】本発明によれば、ＬＯＣＯＳ及びチャネ
ル・ストッパ形成によるサブミクロン幅の素子分離技術
において、ソースまたはドレインの素子分離膜との接合
部から離れた素子分離領域の中央部にチャネル・ストッ
パを選択的に形成することができるため、接合耐圧の劣
化を招くことなしにチャネル・ストッパ領域のイオン濃
度を上げ、素子分離能力を向上させることが可能にな
る。

【図面の簡単な説明】

【図１】本発明実施例の方法を示す工程別断面図であ
る。

【図２】本発明他実施例の方法を示す工程別断面図であ
る。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 豆野 和延 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 井上 恭典 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内

Claims (1)

1. 【特許請求の範囲】 【請求項１】 半導体基板上に素子分離領域開口部を設
   けた耐酸化選択マスクを堆積し、局所酸化法により局所
   酸化半導体膜を形成する素子分離膜形成工程を備えた半
   導体装置の製造方法であって、前記局所酸化膜形成のた
   めの熱工程の前あるいは後にエッチバック法により前記
   耐酸化膜の前記素子分離領域開口部内壁に形成したサイ
   ド・ウォール・スペーサをイオン注入用マスクとして前
   記半導体基板の前記素子分離領域の中央部に選択的にチ
   ャネル・ストッパを形成する工程を備えたことを特徴と
   する。