JP3049725B2 - Ｍｏｓトランジスタ - Google Patents
ＭｏｓトランジスタInfo
- Publication number
- JP3049725B2 JP3049725B2 JP2070827A JP7082790A JP3049725B2 JP 3049725 B2 JP3049725 B2 JP 3049725B2 JP 2070827 A JP2070827 A JP 2070827A JP 7082790 A JP7082790 A JP 7082790A JP 3049725 B2 JP3049725 B2 JP 3049725B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- mos transistor
- offset
- gate electrode
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術［第８図、第９図］ D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図乃至第７図］ a.第１の実施例［第１図乃至第３図］ b.変形例［第４図］ c.第２の実施例［第５図乃至第７図］ H.発明の効果 （A.産業上の利用分野） 本発明はMOSトランジスタ、特にドレイン領域とチャ
ンネルストッパとの間にオフセット領域を設けて耐圧を
高めたMOSトランジスタに関する。
ンネルストッパとの間にオフセット領域を設けて耐圧を
高めたMOSトランジスタに関する。
（B.発明の概要） 本発明は、上記のMOSトランジスタにおいて、 ソース領域・ドレイン領域間を流れるリーク電流を小
さくするため、 オフセット領域のソース領域側まで延ばした部分とソ
ース領域との間にチャンネルと同じ導電型で略同じ不純
物濃度のリーク防止領域を設け、 あるいは、更には、ゲート電極を、上記リーク防止領
域上方に位置したソース領域側に延びた部分を有する形
状にしたものである。
さくするため、 オフセット領域のソース領域側まで延ばした部分とソ
ース領域との間にチャンネルと同じ導電型で略同じ不純
物濃度のリーク防止領域を設け、 あるいは、更には、ゲート電極を、上記リーク防止領
域上方に位置したソース領域側に延びた部分を有する形
状にしたものである。
（C.従来技術）［第８図、第９図］ 例えば、蛍光表示管用IC等の内部のドライバとして用
いる高耐圧MOSトランジスタ（耐圧数十Ｖ）として第８
図（Ａ）、（Ｂ）に示すものが知られている。同図
（Ａ）は断面図、同図（Ｂ）はソース領域、ドレイン領
域、ゲート電極及びオフセット領域を示す平面図であ
る。
いる高耐圧MOSトランジスタ（耐圧数十Ｖ）として第８
図（Ａ）、（Ｂ）に示すものが知られている。同図
（Ａ）は断面図、同図（Ｂ）はソース領域、ドレイン領
域、ゲート電極及びオフセット領域を示す平面図であ
る。
１はn--型半導体基板、２はｎ型チャンネルストパで
ある。該チャンネルストッパ２は普通のMOSトランジス
タではフィールド絶縁膜である選択酸化膜（３）の下側
に必ず存在しているものであるが、高耐圧MOSトランジ
スタでは耐圧を高めるために選択酸化膜３の下側であっ
てチャンネルストッパが存在していないオフセット領域
４が設けられている。５はゲート酸化膜、６はゲート電
極、７は層間絶縁膜、８はp+型ソース領域、９はp+型ド
レイン領域、10はp-型ドレイン領域、11はソース電極取
出し用コンタクトホール、12はドレイン電極取出し用コ
ンタクトホール、13はソース電極、14はドレイン電極で
ある。
ある。該チャンネルストッパ２は普通のMOSトランジス
タではフィールド絶縁膜である選択酸化膜（３）の下側
に必ず存在しているものであるが、高耐圧MOSトランジ
スタでは耐圧を高めるために選択酸化膜３の下側であっ
てチャンネルストッパが存在していないオフセット領域
４が設けられている。５はゲート酸化膜、６はゲート電
極、７は層間絶縁膜、８はp+型ソース領域、９はp+型ド
レイン領域、10はp-型ドレイン領域、11はソース電極取
出し用コンタクトホール、12はドレイン電極取出し用コ
ンタクトホール、13はソース電極、14はドレイン電極で
ある。
本発明MOSトランジスタは、高い不純物濃度のドレイ
ン領域９を低い不純物濃度のドレイン領域10により囲ん
でおり、更に該ドレイン領域10と高い不純物濃度を有す
るチャンネルストッパ２とを直接接しないようにオフセ
ットさせている。かかるドレイン領域10とチャンネルス
トッパ２との間のオフセットさせた部分をオフセット領
域４という。このオフセット領域４は半導体基板そのも
のといえ、本例ではn--型の半導体領域となっている。
ン領域９を低い不純物濃度のドレイン領域10により囲ん
でおり、更に該ドレイン領域10と高い不純物濃度を有す
るチャンネルストッパ２とを直接接しないようにオフセ
ットさせている。かかるドレイン領域10とチャンネルス
トッパ２との間のオフセットさせた部分をオフセット領
域４という。このオフセット領域４は半導体基板そのも
のといえ、本例ではn--型の半導体領域となっている。
このようにオフセット領域４を設けることによって、
換言すれば、ドレイン領域９、10と、チャンネルストッ
パ２とをオフセットさせて直接接しないようにすること
によって耐圧を高めているのである。この点が高耐圧MO
Sトランジスタの普通のMOSトランジスタとの大きく異な
るところである。
換言すれば、ドレイン領域９、10と、チャンネルストッ
パ２とをオフセットさせて直接接しないようにすること
によって耐圧を高めているのである。この点が高耐圧MO
Sトランジスタの普通のMOSトランジスタとの大きく異な
るところである。
第９図（Ａ）、（Ｂ）はオフセット領域４をどのよう
に形成するかを工程順に示す断面図である。
に形成するかを工程順に示す断面図である。
（Ａ）半導体基板１の表面部を全面的に加熱酸化して酸
化膜５をパッド層として形成した後、選択酸化の際にマ
スクとして用いるSiNからなる耐酸化マスク15を上記酸
化膜５上に選択的に形成する。その後、レジストからな
るオフセット領域形成用マスク16を形成し、その状態で
チャンネルストッパ形成用不純物（本例ではｎ型不純
物）をイオン打込みする。第９図（Ａ）はそのイオン打
込時における状態を示す。
化膜５をパッド層として形成した後、選択酸化の際にマ
スクとして用いるSiNからなる耐酸化マスク15を上記酸
化膜５上に選択的に形成する。その後、レジストからな
るオフセット領域形成用マスク16を形成し、その状態で
チャンネルストッパ形成用不純物（本例ではｎ型不純
物）をイオン打込みする。第９図（Ａ）はそのイオン打
込時における状態を示す。
このように、オフセット領域形成用のマスク16を設け
て不純物のイオン打込みをすることによってオフセット
領域４を形成することができるのである。ちなみに、普
通のMOSトランジスタでは耐酸化マスク15のみをマスク
としてチャンネルストッパ形成用の不純物イオン打込み
を行っている。
て不純物のイオン打込みをすることによってオフセット
領域４を形成することができるのである。ちなみに、普
通のMOSトランジスタでは耐酸化マスク15のみをマスク
としてチャンネルストッパ形成用の不純物イオン打込み
を行っている。
（Ｂ）その後、上記レジストからなるオフセット領域形
成用のマスク16を除去し、第９図（Ｂ）に示すように、
耐酸化マスク15をマスクとして加熱酸化を行ってフィー
ルド選択酸化膜３を形成する。
成用のマスク16を除去し、第９図（Ｂ）に示すように、
耐酸化マスク15をマスクとして加熱酸化を行ってフィー
ルド選択酸化膜３を形成する。
尚、オフセット領域４はゲート電極６よりもドレイン
９領域側のみにあれば良いように考えられるかもしれな
いが、ドレイン側からの空乏層の拡がり、多結晶シリコ
ンからなるゲート電極の位置ずれ、線幅のバラツキ等を
考慮するとゲート電極６よりもソース領域側にまで延ば
す必要がある。4aはそのオフセット領域４のゲート電極
６よりもソース領域８側に延びた部分である。
９領域側のみにあれば良いように考えられるかもしれな
いが、ドレイン側からの空乏層の拡がり、多結晶シリコ
ンからなるゲート電極の位置ずれ、線幅のバラツキ等を
考慮するとゲート電極６よりもソース領域側にまで延ば
す必要がある。4aはそのオフセット領域４のゲート電極
６よりもソース領域８側に延びた部分である。
（D.発明が解決しようとする問題点） ところで、上記従来の高耐圧MOSトランジスタにおい
てはオフセット領域４がソース領域８、ドレイン領域９
と同じ導電型の不純物に汚染されて反転し、ソース領域
８・ドレイン領域９間にオフセット領域４を通じてリー
ク電流が流れる虞れがあるという問題があった。この問
題をより詳細に説明すると次のとおりである。
てはオフセット領域４がソース領域８、ドレイン領域９
と同じ導電型の不純物に汚染されて反転し、ソース領域
８・ドレイン領域９間にオフセット領域４を通じてリー
ク電流が流れる虞れがあるという問題があった。この問
題をより詳細に説明すると次のとおりである。
オフセット領域４は半導体基板１（あるいは半導体ウ
エル）そのものであり、不純物濃度がもともと低い（本
例ではn--型）。従って、ソース領域８、ドレイン領域
９と同じ導電型の不純物（本例ではｐ型不純物）によっ
て汚染された場合には反転し易いのである。
エル）そのものであり、不純物濃度がもともと低い（本
例ではn--型）。従って、ソース領域８、ドレイン領域
９と同じ導電型の不純物（本例ではｐ型不純物）によっ
て汚染された場合には反転し易いのである。
そして、半導体基板に対するウエル拡散やフィールド
絶縁膜形成のための選択酸化の際にはオフセット領域４
上方は薄いシリコン酸化膜５で覆われているにすぎない
ので不純物で汚染され易い。というのは、ソース領域
８、ドレイン領域９、チャンネル領域は、シリコン酸化
膜５及びSiN等からなる耐酸化マスク15によって覆われ
ているので汚染されにくいが、薄いシリコン酸化膜５の
みによって覆われているところは汚染され易いからであ
る。
絶縁膜形成のための選択酸化の際にはオフセット領域４
上方は薄いシリコン酸化膜５で覆われているにすぎない
ので不純物で汚染され易い。というのは、ソース領域
８、ドレイン領域９、チャンネル領域は、シリコン酸化
膜５及びSiN等からなる耐酸化マスク15によって覆われ
ているので汚染されにくいが、薄いシリコン酸化膜５の
みによって覆われているところは汚染され易いからであ
る。
従って、不純物による汚染によってオフセット領域の
導電型が反転し、その反転したオフセット領域を通して
ドレイン・ソース間にリーク電流が流れる虞れがあるの
である。
導電型が反転し、その反転したオフセット領域を通して
ドレイン・ソース間にリーク電流が流れる虞れがあるの
である。
本発明はこのような問題点を解決すべく為されたもの
であり、ソース領域・ドレイン領域間を流れるリーク電
流を小さくすることを目的とする。
であり、ソース領域・ドレイン領域間を流れるリーク電
流を小さくすることを目的とする。
（E.問題点を解決するための手段） 本発明MOSトランジスタの第１のものは、オフセット
領域のソース領域側まで延ばした部分とソース領域との
間にチャンネルと同じ導電型で略同じ不純物濃度のリー
ク防止領域を設けたことを特徴とする。
領域のソース領域側まで延ばした部分とソース領域との
間にチャンネルと同じ導電型で略同じ不純物濃度のリー
ク防止領域を設けたことを特徴とする。
本発明MOSトランジスタの第２のものは、オフセット
領域のソース領域側まで延ばした部分とソース領域との
間にチャンネルと同じ導電型で略同じ不純物濃度のリー
ク防止領域を設け、且つゲート電極を、該リーク防止領
域上方に位置したソース領域側に延びた部分を有する形
状にしたことを特徴とする。
領域のソース領域側まで延ばした部分とソース領域との
間にチャンネルと同じ導電型で略同じ不純物濃度のリー
ク防止領域を設け、且つゲート電極を、該リーク防止領
域上方に位置したソース領域側に延びた部分を有する形
状にしたことを特徴とする。
（F.作用） 本発明MOSトランジスタの第１のものによれば、チャ
ンネルと同じ導電型で略同じ不純物濃度のリーク防止領
域を、オフセット領域のソース領域側まで延ばした部分
とソース領域との間に設けたので、リーク防止領域によ
ってリーク電流を阻むことができる。というのは、リー
ク防止領域は低不純物濃度のため耐圧を低めないだけで
なく、その部分の抵抗が大きくなるからである。
ンネルと同じ導電型で略同じ不純物濃度のリーク防止領
域を、オフセット領域のソース領域側まで延ばした部分
とソース領域との間に設けたので、リーク防止領域によ
ってリーク電流を阻むことができる。というのは、リー
ク防止領域は低不純物濃度のため耐圧を低めないだけで
なく、その部分の抵抗が大きくなるからである。
本MOSトランジスタの第２のものによれば、オフセッ
ト領域とソース領域との間に介在させたリーク防止領域
が低不純物濃度なので耐圧を低めず、且つ高抵抗でリー
ク電流の抑制ができるのみならず、ゲート電極がリーク
防止領域の上方に位置する部分を有しているから、選択
酸化時にはその部分がSiN等からなる耐酸化マスクで覆
われていることになり、従って、汚染されないので導電
型が反転する虞がなく、延いてはリーク電流をより小さ
くすることができる。
ト領域とソース領域との間に介在させたリーク防止領域
が低不純物濃度なので耐圧を低めず、且つ高抵抗でリー
ク電流の抑制ができるのみならず、ゲート電極がリーク
防止領域の上方に位置する部分を有しているから、選択
酸化時にはその部分がSiN等からなる耐酸化マスクで覆
われていることになり、従って、汚染されないので導電
型が反転する虞がなく、延いてはリーク電流をより小さ
くすることができる。
（G.実施例）［第１図乃至第７図］ 以下、本発明MOSトランジスタを図示実施例に従って
詳細に説明する。
詳細に説明する。
（a.第１の実施例）［第１図乃至第３図］ 第１図、第２図は本発明MOSトランジスタの第１の実
施例を示すものであり、第１図は断面図、第２図はソー
ス領域、ドレイン領域、チャンネル領域、ゲート電極、
オフセット領域及びリーク防止領域の位置関係を示す平
面図である。
施例を示すものであり、第１図は断面図、第２図はソー
ス領域、ドレイン領域、チャンネル領域、ゲート電極、
オフセット領域及びリーク防止領域の位置関係を示す平
面図である。
本MOSトランジスタは、第８図（Ａ）、（Ｂ）に示し
た高耐圧MOSトランジスタと共通する部分を有し、その
共通部分については既に説明済であるので第８図におい
て使用したのと同じ符号を付して図示するに留めて詳細
な説明を省略し、相違する点についてのみ詳細に説明す
る。
た高耐圧MOSトランジスタと共通する部分を有し、その
共通部分については既に説明済であるので第８図におい
て使用したのと同じ符号を付して図示するに留めて詳細
な説明を省略し、相違する点についてのみ詳細に説明す
る。
本MOSトランジスタは、オフセット領域４のゲート電
極６よりもソース側に延びた部分4a、4aと、ソース領域
８との間にチャンネルと同じ導電型で、略同じ不純物濃
度のリーク防止領域17、17が設けられている。そして、
ゲート電極６を部分的にソース側に延ばし、そのゲート
電極６の延ばした部分6a、6aの下側にリーク防止領域1
7、17が位置するようにされている。
極６よりもソース側に延びた部分4a、4aと、ソース領域
８との間にチャンネルと同じ導電型で、略同じ不純物濃
度のリーク防止領域17、17が設けられている。そして、
ゲート電極６を部分的にソース側に延ばし、そのゲート
電極６の延ばした部分6a、6aの下側にリーク防止領域1
7、17が位置するようにされている。
第３図（Ａ）乃至（Ｃ）は製造方法を工程順に説明す
るための平面図である。
るための平面図である。
（Ａ）同図（Ａ）はチャンネルストッパ形成時の状態を
示し、15は選択酸化の際にマスクとなる耐酸化マスク、
16はオフセット領域形成のためのレジストからなるマス
クであり、該マスク16の下側に位置する領域であって耐
酸化マスク15から上側より見て食み出した領域［同図
（Ａ）のハッチングを施した領域］がオフセット領域４
となる。尚、この段階ではゲート電極６は存在していな
いが、位置関係を解りやすくするためゲート電極６が形
成される位置を２点鎖線で示した。
示し、15は選択酸化の際にマスクとなる耐酸化マスク、
16はオフセット領域形成のためのレジストからなるマス
クであり、該マスク16の下側に位置する領域であって耐
酸化マスク15から上側より見て食み出した領域［同図
（Ａ）のハッチングを施した領域］がオフセット領域４
となる。尚、この段階ではゲート電極６は存在していな
いが、位置関係を解りやすくするためゲート電極６が形
成される位置を２点鎖線で示した。
尚、リーク防止領域17、17は耐酸化マスク15によって
覆われた領域内に位置することになる。
覆われた領域内に位置することになる。
（Ｂ）同図（Ｂ）はチャンネルストッパの形成、選択酸
化、ゲート電極６の形成を終え、p-型領域10の形成のた
めのイオン打込みをするときの状態を示す。18はそのイ
オン打込みをするときのマスクを示す。
化、ゲート電極６の形成を終え、p-型領域10の形成のた
めのイオン打込みをするときの状態を示す。18はそのイ
オン打込みをするときのマスクを示す。
ここで重要なのは、マスク18がリーク防止領域17、17
となる部分にｐ型不純物が打込まれるを防止するべくリ
ーク防止領域17、17となる部分を覆っていることであ
る。
となる部分にｐ型不純物が打込まれるを防止するべくリ
ーク防止領域17、17となる部分を覆っていることであ
る。
（Ｃ）同図（Ｃ）はp-型領域10の形成のためのイオン打
込み、p+型のソース領域８及びドレイン領域９を形成す
るためのｐ型不純物のイオン打込みをするときの状態を
示す。19はそのイオン打込みをするときのマスクを示
す。
込み、p+型のソース領域８及びドレイン領域９を形成す
るためのｐ型不純物のイオン打込みをするときの状態を
示す。19はそのイオン打込みをするときのマスクを示
す。
ここで重要なのは、上記マスク19がリーク防止領域1
7、17となる部分にｐ型不純物が打込まれるのを防止す
るべくリーク防止領域17、17となる部分を覆っているこ
とである。
7、17となる部分にｐ型不純物が打込まれるのを防止す
るべくリーク防止領域17、17となる部分を覆っているこ
とである。
このように、リーク防止領域17、17は選択酸化の際に
は耐酸化マスク15の下側に位置しており、汚染から護ら
れている。そして、ゲート電極６のソース側に延びた部
分6a、6aの下側に位置し、しかもp-型ドレイン領域10を
形成するためのイオン打込みに際しても、p+型ソース領
域８及びドレイン領域９を形成するためのイオン打込み
に際してもゲート電極によってマスクされているので、
該リーク防止領域17、17はチャンネルと同じ導電型で、
同じ不純物濃度を維持できるのである。従って、ｐ型不
純物による汚染によって反転する虞れがなく、第２図に
示すようにリーク防止領域17、17によってドレイン領域
・ソース領域間のオフセット領域４を介してのリーク電
流の流れ（矢印で示す）を阻止することができるのであ
る。
は耐酸化マスク15の下側に位置しており、汚染から護ら
れている。そして、ゲート電極６のソース側に延びた部
分6a、6aの下側に位置し、しかもp-型ドレイン領域10を
形成するためのイオン打込みに際しても、p+型ソース領
域８及びドレイン領域９を形成するためのイオン打込み
に際してもゲート電極によってマスクされているので、
該リーク防止領域17、17はチャンネルと同じ導電型で、
同じ不純物濃度を維持できるのである。従って、ｐ型不
純物による汚染によって反転する虞れがなく、第２図に
示すようにリーク防止領域17、17によってドレイン領域
・ソース領域間のオフセット領域４を介してのリーク電
流の流れ（矢印で示す）を阻止することができるのであ
る。
（b.変形例）［第４図］ 第４図は第１図及び第２図に示したMOSトランジスタ
の変形例を示す平面図である。
の変形例を示す平面図である。
本MOSトランジスタはゲート電極６の形状を従来の場
合と同じに（即ち、ソース側に延びた部分を設けないよ
うに）しつつ、ソース領域８とオフセット領域４のソー
ス側に延びた部分4a、4aとの間にリーク防止領域17、17
が介在するようにしたものである。
合と同じに（即ち、ソース側に延びた部分を設けないよ
うに）しつつ、ソース領域８とオフセット領域４のソー
ス側に延びた部分4a、4aとの間にリーク防止領域17、17
が介在するようにしたものである。
このMOSトランジスタの製造方法は第１図及び第２図
に示したMOSトランジスタのそれと基本的に異なるとこ
ろはない。即ち、リーク防止領域17、17は選択酸化の際
における耐酸化マスク15（第３図参照）の下側に位置す
るところに形成するようにし、そして、p-型ドレイン領
域10を形成するためのｐ型不純物のイオン打込みのとき
もp+型ソース領域８、ドレイン領域９を形成するための
ｐ型不純物のイオン打込みのときもリーク防止領域17、
17を形成すべきところをレジストによりマスクしておく
のである。
に示したMOSトランジスタのそれと基本的に異なるとこ
ろはない。即ち、リーク防止領域17、17は選択酸化の際
における耐酸化マスク15（第３図参照）の下側に位置す
るところに形成するようにし、そして、p-型ドレイン領
域10を形成するためのｐ型不純物のイオン打込みのとき
もp+型ソース領域８、ドレイン領域９を形成するための
ｐ型不純物のイオン打込みのときもリーク防止領域17、
17を形成すべきところをレジストによりマスクしておく
のである。
本MOSトランジスタによっても第１図、第２図に示し
たMOSトランジスタと同様にリーク防止領域17、17によ
って矢印で示すリーク電流を阻むことができる。
たMOSトランジスタと同様にリーク防止領域17、17によ
って矢印で示すリーク電流を阻むことができる。
リーク防止領域17、17の幅はチャンネル長の1/2程度
であれば充分であり、それ以上広くしなくて良い。
であれば充分であり、それ以上広くしなくて良い。
（c.第２の実施例）［第５図乃至第７図］ 第５図、第６図は本発明MOSトランジスタの第２の実
施例を示すもので、第５図は断面図、第６図はソース領
域、ドレイン領域、チャンネル領域、ゲート電極及びオ
フセット領域の位置関係を示す平面図である。
施例を示すもので、第５図は断面図、第６図はソース領
域、ドレイン領域、チャンネル領域、ゲート電極及びオ
フセット領域の位置関係を示す平面図である。
本MOSトランジスタも第８図（Ａ）、（Ｂ）に示したM
OSトランジスタと共通する部分を有し、その共通部分に
ついては既に説明済であるので第８図において使用した
のと同じ符号を付して図示するに留めて詳細な説明を省
略し、相違する点についてのみ詳細に説明する。
OSトランジスタと共通する部分を有し、その共通部分に
ついては既に説明済であるので第８図において使用した
のと同じ符号を付して図示するに留めて詳細な説明を省
略し、相違する点についてのみ詳細に説明する。
本MOSトランジスタは第１図、第２図に示した実施例
とは異なりリーク防止領域なるものは設けず、オフセッ
ト領域４をフィールドを覆う選択酸化膜３の内側に位置
させている。即ち、従来において、オフセット領域４は
選択酸化際のマスクである耐酸化マスク15の外側に設け
られていたのでｐ型不純物に汚染されてｐ型反転が生じ
たのであるが、そこで、そのオフセット領域４を耐酸化
マスク15の内側に設けるようにするというのが本MOSト
ランジスタなのである。従って、オフセット領域４はフ
ィールド絶縁膜３よりも内側に位置しており、これがリ
ーク防止の役割をも果たすのである。これが本実施例の
第１の実施例との大きな違いである。
とは異なりリーク防止領域なるものは設けず、オフセッ
ト領域４をフィールドを覆う選択酸化膜３の内側に位置
させている。即ち、従来において、オフセット領域４は
選択酸化際のマスクである耐酸化マスク15の外側に設け
られていたのでｐ型不純物に汚染されてｐ型反転が生じ
たのであるが、そこで、そのオフセット領域４を耐酸化
マスク15の内側に設けるようにするというのが本MOSト
ランジスタなのである。従って、オフセット領域４はフ
ィールド絶縁膜３よりも内側に位置しており、これがリ
ーク防止の役割をも果たすのである。これが本実施例の
第１の実施例との大きな違いである。
第７図（Ａ）乃至（Ｃ）は第５図、第６図に示したMO
Sトランジスタの製造方法を工程順に示す断面図であ
る。
Sトランジスタの製造方法を工程順に示す断面図であ
る。
（Ａ）同図（Ａ）に示すように、普通のMOSトランジス
タの製造と同様に耐酸化マスク15を形成した状態でチャ
ンネルストッパ２形成のためのｎ型不純物のイオン打込
みをする。
タの製造と同様に耐酸化マスク15を形成した状態でチャ
ンネルストッパ２形成のためのｎ型不純物のイオン打込
みをする。
（Ｂ）次に、同図（Ｂ）に示すように上記耐酸化マスク
15をマスクとして半導体基板１の表面を酸化することに
よりフィールド選択酸化膜３を形成する。
15をマスクとして半導体基板１の表面を酸化することに
よりフィールド選択酸化膜３を形成する。
（Ｃ）その後、ゲート電極６の形成を終えp-型ドレイン
領域を形成するためのｐ型不純物のイオン打込みをする
ときに、同図（Ｃ）に示すように、オフセット領域４を
形成すべき部分をそこに不純物が打込まれないようにレ
ジスト膜16を形成し、その状態でイオン打込みする。20
はそれによって形成されたp-型半導体領域である。
領域を形成するためのｐ型不純物のイオン打込みをする
ときに、同図（Ｃ）に示すように、オフセット領域４を
形成すべき部分をそこに不純物が打込まれないようにレ
ジスト膜16を形成し、その状態でイオン打込みする。20
はそれによって形成されたp-型半導体領域である。
それ以後は、普通の製造方法と同じ方法で製造すれば
よい。
よい。
このようなMOSトランジスタによれば、チャンネルス
トッパ２とドレイン領域10との間に、ウエル拡散時及び
選択酸化時にSiNからなる耐酸化マスクによってマスク
されており従って不純物によって汚染されていないオフ
セット領域４を位置させたので、オフセット領域４にお
いて導電型が反転する虞れはない。従って、リーク電流
の発生を防止することができる。
トッパ２とドレイン領域10との間に、ウエル拡散時及び
選択酸化時にSiNからなる耐酸化マスクによってマスク
されており従って不純物によって汚染されていないオフ
セット領域４を位置させたので、オフセット領域４にお
いて導電型が反転する虞れはない。従って、リーク電流
の発生を防止することができる。
即ち、本実施例のMOSトランジスタにおいてはオフセ
ット領域４がリーク防止領域としても機能し得るのであ
る。
ット領域４がリーク防止領域としても機能し得るのであ
る。
（H.発明の効果） 以上に述べたように、本発明MOSトランジスタの第１
のものは、ドレイン領域とチャンネルストッパとの間に
オフセット領域を設けたMOSトランジスタであって、上
記オフセット領域をゲート電極の下側を経てソース領域
側まで延ばし、上記オフセット領域とソース領域との間
に、チャンネルと同じ導電型で同程度の不純物濃度のリ
ーク防止領域を設けたことを特徴とするものである。
のものは、ドレイン領域とチャンネルストッパとの間に
オフセット領域を設けたMOSトランジスタであって、上
記オフセット領域をゲート電極の下側を経てソース領域
側まで延ばし、上記オフセット領域とソース領域との間
に、チャンネルと同じ導電型で同程度の不純物濃度のリ
ーク防止領域を設けたことを特徴とするものである。
従って、本発明MOSトランジスタの第１のものによれ
ば、チャンネルと同じ導電型で略同じ不純物濃度のリー
ク防止領域を、オフセット領域のソース領域側まで延ば
した部分とソース領域との間に設けたので、リーク防止
領域によってリーク電流を阻むことができる。というの
は、リーク防止領域は低濃度のため耐圧を低めないだけ
でなく、ゲート電極の下側に位置しているので、選択酸
化膜時にはその部分がSiN等からなる耐酸化マスクで覆
われていることになり、従って、汚染されず汚染による
導電型の反転の虞れがないからである。
ば、チャンネルと同じ導電型で略同じ不純物濃度のリー
ク防止領域を、オフセット領域のソース領域側まで延ば
した部分とソース領域との間に設けたので、リーク防止
領域によってリーク電流を阻むことができる。というの
は、リーク防止領域は低濃度のため耐圧を低めないだけ
でなく、ゲート電極の下側に位置しているので、選択酸
化膜時にはその部分がSiN等からなる耐酸化マスクで覆
われていることになり、従って、汚染されず汚染による
導電型の反転の虞れがないからである。
本発明MOSトランジスタの第２のものは、ドレイン領
域とチャンネルストッパとの間にオフセット領域を設け
たMOSトランジスタであって、上記オフセット領域をゲ
ート電極の下側を経てソース領域側まで延ばし、上記オ
フセット領域とソース領域との間に、チャンネルと同じ
導電型で同程度の不純物濃度のリーク防止領域を設け、
上記ゲート電極が、上記リーク防止領域の上方に位置
し、上記ソース領域側に延びた部分を有することを特徴
とする。
域とチャンネルストッパとの間にオフセット領域を設け
たMOSトランジスタであって、上記オフセット領域をゲ
ート電極の下側を経てソース領域側まで延ばし、上記オ
フセット領域とソース領域との間に、チャンネルと同じ
導電型で同程度の不純物濃度のリーク防止領域を設け、
上記ゲート電極が、上記リーク防止領域の上方に位置
し、上記ソース領域側に延びた部分を有することを特徴
とする。
従って、本MOSトランジスタの第２のものによれば、
オフセット領域とソース領域との間に介在させたリーク
防止領域が低不純物濃度なので耐圧を低めず、且つ高抵
抗でリーク電流の抑制ができるのみならず、選択酸化時
にはその部分がSiN等からなる耐酸化マスクで覆われて
いることになり、従って、汚染されないので導電型が反
転する虞がなく、延いてはリーク電流をより小さくする
ことができる。
オフセット領域とソース領域との間に介在させたリーク
防止領域が低不純物濃度なので耐圧を低めず、且つ高抵
抗でリーク電流の抑制ができるのみならず、選択酸化時
にはその部分がSiN等からなる耐酸化マスクで覆われて
いることになり、従って、汚染されないので導電型が反
転する虞がなく、延いてはリーク電流をより小さくする
ことができる。
第１図乃至第３図は本発明MOSトランジスタの第１の実
施例を説明するためのもので、第１図は断面図、第２図
は平面図、第３図（Ａ）乃至（Ｃ）は製造方法を工程順
に示す平面図、第４図は第１図及び第２図に示したMOS
トランジスタの変形例を示す平面図、第５図乃至第７図
は本発明MOSトランジスタの第２の実施例を説明するた
めのもので、第５図は断面図、第６図は平面図、第７図
（Ａ）乃至（Ｃ）は製造方法を工程順に示す断面図、第
８図（Ａ）、（Ｂ）は高耐圧MOSトランジスタの従来例
を示すもので、同図（Ａ）は断面図、同図（Ｂ）は平面
図、第９図（Ａ）、（Ｂ）は従来におけるオフセット領
域の形成方法を工程順に示す断面図である。 符号の説明 ２……チャンネルストッパ、３……選択酸化膜、４……
オフセット領域、 ８……ソース領域、９、10……ドレイン領域、 17……リーク防止領域。
施例を説明するためのもので、第１図は断面図、第２図
は平面図、第３図（Ａ）乃至（Ｃ）は製造方法を工程順
に示す平面図、第４図は第１図及び第２図に示したMOS
トランジスタの変形例を示す平面図、第５図乃至第７図
は本発明MOSトランジスタの第２の実施例を説明するた
めのもので、第５図は断面図、第６図は平面図、第７図
（Ａ）乃至（Ｃ）は製造方法を工程順に示す断面図、第
８図（Ａ）、（Ｂ）は高耐圧MOSトランジスタの従来例
を示すもので、同図（Ａ）は断面図、同図（Ｂ）は平面
図、第９図（Ａ）、（Ｂ）は従来におけるオフセット領
域の形成方法を工程順に示す断面図である。 符号の説明 ２……チャンネルストッパ、３……選択酸化膜、４……
オフセット領域、 ８……ソース領域、９、10……ドレイン領域、 17……リーク防止領域。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336
Claims (2)
- 【請求項１】ドレイン領域とチャンネルストッパとの間
にオフセット領域を設けたMOSトランジスタであって、 上記オフセット領域をゲート電極の下側を経てソース領
域側まで延ばし、 上記オフセット領域とソース領域との間に、チャンネル
と同じ導電型で同程度の不純物濃度のリーク防止領域を
設けた ことを特徴とするMOSトランジスタ - 【請求項２】ドレイン領域とチャンネルストッパとの間
にオフセット領域を設けたMOSトランジスタであって、 上記オフセット領域をゲート電極の下側を経てソース領
域側まで延ばし、 上記オフセット領域とソース領域との間に、チャンネル
と同じ導電型で同程度の不純物濃度のリーク防止領域を
設け、 上記ゲート電極が、上記リーク防止領域の上方に位置
し、上記ソース領域側に延びた部分を有する ことを特徴とするMOSトランジスタ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070827A JP3049725B2 (ja) | 1990-03-21 | 1990-03-21 | Ｍｏｓトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2070827A JP3049725B2 (ja) | 1990-03-21 | 1990-03-21 | Ｍｏｓトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03272181A JPH03272181A (ja) | 1991-12-03 |
| JP3049725B2 true JP3049725B2 (ja) | 2000-06-05 |
Family
ID=13442802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2070827A Expired - Fee Related JP3049725B2 (ja) | 1990-03-21 | 1990-03-21 | Ｍｏｓトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049725B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4623294B2 (ja) * | 2005-09-12 | 2011-02-02 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP5555864B2 (ja) * | 2009-12-22 | 2014-07-23 | 株式会社ブルックマンテクノロジ | 絶縁ゲート型半導体素子及び絶縁ゲート型半導体集積回路 |
| JP6027771B2 (ja) * | 2012-05-28 | 2016-11-16 | キヤノン株式会社 | 半導体装置、半導体装置の製造方法及び液体吐出装置 |
-
1990
- 1990-03-21 JP JP2070827A patent/JP3049725B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03272181A (ja) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3723410B2 (ja) | 半導体装置とその製造方法 | |
| EP0798785B1 (en) | High-voltage-resistant MOS transistor, and corresponding manufacturing process | |
| US6448611B1 (en) | High power semiconductor device and fabrication method thereof | |
| US6940145B2 (en) | Termination structure for a semiconductor device | |
| US6897525B1 (en) | Semiconductor device and method of manufacturing the same | |
| US4950617A (en) | Method of manufacturing semiconductor device | |
| JPH08264787A (ja) | パワーｍｏｓｆｅｔのエッジターミネーション方法および構造 | |
| JP3206026B2 (ja) | 高電圧用ｍｉｓｆｅｔを備える半導体装置 | |
| JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| US20050263843A1 (en) | Semiconductor device and fabrication method therefor | |
| JP3448546B2 (ja) | 半導体装置とその製造方法 | |
| KR100555280B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6713331B2 (en) | Semiconductor device manufacturing using one element separation film | |
| JP3049725B2 (ja) | Ｍｏｓトランジスタ | |
| JPH04127540A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JP3734413B2 (ja) | 静電保護用ｍｏｓ型ダイオード、並びに入出力保護回路及びそれを備えた半導体装置 | |
| JPS6046547B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JP3276872B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH01194349A (ja) | 半導体装置 | |
| JPH05275693A (ja) | Ｍｏｓ型ｆｅｔの製造方法 | |
| JPH07335871A (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
| JPH10256534A (ja) | Ｄｍｏｓ構造を有する半導体装置およびその製造方法 | |
| JP3223125B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0462975A (ja) | 半導体装置 | |
| JPH05283680A (ja) | Ｍｏｓ型半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |