CN110364427A - 晶圆键合方法 - Google Patents

晶圆键合方法 Download PDF

Info

Publication number
CN110364427A
CN110364427A CN201910647385.3A CN201910647385A CN110364427A CN 110364427 A CN110364427 A CN 110364427A CN 201910647385 A CN201910647385 A CN 201910647385A CN 110364427 A CN110364427 A CN 110364427A
Authority
CN
China
Prior art keywords
wafer
film layer
bonding method
wafer bonding
ultrasonication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910647385.3A
Other languages
English (en)
Inventor
刘博佳
王海宽
郭松辉
林宗贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910647385.3A priority Critical patent/CN110364427A/zh
Publication of CN110364427A publication Critical patent/CN110364427A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种晶圆键合的方法，在第一晶圆和第二晶圆上形成含有硅氧键的膜层，并对含有硅氧键的膜层进行超声波处理，通过共振原理打断膜层中Si‑O及水中的H‑OH，以在所述第一晶圆和所述第二晶圆表面形成Si‑OH，最后将表面形成有Si‑OH的第一晶圆和第二晶圆键合。本发明采用超声波工艺在键合前对第一晶圆和第二晶圆的表面进行激活处理，相对现有等离子体激活的键合方式，减少了对晶圆的损伤，提高了器件的可靠性。

Description

晶圆键合方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种晶圆键合方法。
背景技术
晶圆键合技术是指通过化学和物理作用将两片晶圆紧密结合起来的方法，晶圆键合往往与表面硅加工相结合，用在微机电系统的加工工艺中。晶圆键合虽然不是微机械加工的直接手段，却在微机加工有着重要的地位，通过与其他加工手段相结合，即可对微结构提供支撑和保护，又可以实现机械结构之间或机械结构与电路之间的电学连接。晶圆键合质量的好坏会对微机械系统的性能产生直接影响。
在背照式图像传感器制造过程中，需要将器件晶圆和载体晶圆键合在一起，现有技术是采用等离子体激活的方式将器件晶圆和载体晶圆键合，等离子体激活键合是直接晶圆键合方法，包含使用氧气或惰性气体等离子体对晶圆表面活化，等离子体表面活化的不定向性，容易对器件晶圆和载体晶圆造成损伤。
发明内容
为解决上述技术问题，本发明提供一种晶圆键合方法，以减少等离子体激活的键合方式对晶圆的损伤。
本发明提供一种晶圆键合方法，包括：
提供第一晶圆和第二晶圆，所述第一晶圆上形成有含有硅氧键的第一膜层，所述第二晶圆上形成有含有硅氧键的第二膜层；
对所述第一膜层和所述第二膜层进行超声波处理；以及，
使所述第一膜层和所述第二膜层物理接触，以对所述第一晶圆和所述第二晶圆进行键合。
可选的，在对所述第一膜层和所述第二膜层进行超声波处理之前，所述晶圆键合方法还包括：对所述第一膜层和所述第二膜层进行清洗处理。
可选的，清洗所述第一膜层和所述第二膜层所采用的清洗液包括去离子水。
可选的，形成所述含有硅氧键层的第一膜层的步骤包括采用化学气相沉积法或炉管沉积法在所述第一键合面上沉积氧化硅层。
可选的，形成所述含有硅氧键层的第二膜层的步骤包括于所述第二晶圆上形成氧化硅层。
可选的，对所述第一膜层和所述第二膜层进行超声波处理所采用的超声介质包括去离子水。
可选的，所述超声波处理的超声波频率为20KHZ～100KHZ，工艺时间为10秒～180秒。
可选的，所述超声波处理的超声波的能量大于464kJ/mol。
可选的，所述第一晶圆为载体晶圆，所述第二晶圆为器件晶圆。
可选的，所述晶圆键合方法包括应用于前照式CMOS或背照式CMOS中。
本发明提供一种晶圆键合的方法，在第一晶圆和第二晶圆上形成含有硅氧键的膜层，并对含有硅氧键的膜层进行超声波处理，通过共振原理打断膜层中Si-O及水中的H-OH，以在所述第一晶圆和所述第二晶圆表面形成Si-OH，最后将表面形成有Si-OH的第一晶圆和第二晶圆键合。本发明采用超声波工艺在键合前对第一晶圆和第二晶圆的表面进行激活处理，相对现有等离子体激活的键合方式，减少了对晶圆的损伤，提高了器件的可靠性。
附图说明
图1为本发明一实施例所提供的晶圆键合方法的流程图；
图2为本发明一实施例所提供的晶圆键合方法中第一晶圆的结构示意图；
图3为本发明一实施例所提供的晶圆键合方法中第二晶圆的结构示意图；
图4为本发明一实施例所提供的晶圆键合方法中第一膜层和第二膜层键合后的结构示意图；
图5为本发明一实施例所提供的晶圆键合方法中第一膜层超声波处理的反应机理示意图；
图6为本发明一实施例所提供的晶圆键合方法中第一膜层和第二膜层键合过程的反应机理示意图。
附图标记说明：
10-第一晶圆；
10a-第一键合面；
11-第一膜层；
20-第二晶圆；
20a-第二键合面；
21-第二膜层；
30-键合界面。
具体实施方式
以下结合附图和具体实施例对本发明的晶圆键合方法作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在说明书和权利要求书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
参考图1，本实施例提供一种晶圆键合方法，包括：
S01：提供第一晶圆和第二晶圆，所述第一晶圆上形成有含有硅氧键的第一膜层，所述第二晶圆上形成有含有硅氧键的第二膜层；
S02:对所述第一膜层和所述第二膜层进行超声波处理；以及，
S03:使所述第一膜层和所述第二膜层物理接触，以对所述第一晶圆和所述第二晶圆进行键合。
下面将结合附图详细说明本发明实施例的晶圆键合方法。
图2和图3分别为本发明实施例所提供的晶圆键合方法中第一晶圆和第二晶圆的结构示意图。参考图2和图3，执行步骤S01，提供第一晶圆10和第二晶圆20，所述第一晶圆10包括第一键合面10a，所述第二晶圆20包括第二键合面20a，所述第一键合面10a上形成有含有硅氧键的第一膜层11，所述第二键合面20a上形成有含有硅氧键的第二膜层21。
所述第一晶圆10和所述第二晶圆20的可以采用同一工艺制成，也可是采用不同材料制成。作为区别，本实施例中所述第一晶圆10为载体晶圆(Device wafer)，所述第二晶圆20为器件晶圆(Carrier Wafer)。所述第一晶圆10或所述第二晶圆20可以采用集成电路制作技术根据相应的布图设计进行制作，例如在所述第一晶圆10或所述第二晶圆20上通过薄膜沉积、光刻、刻蚀、离子注入等工作形成诸如NMOS和/或PMOS等器件，以及介质层和金属层构成的互连层和位于互连层之上的焊盘等结构，从而在第一晶圆10或所述第二晶圆20中制作呈阵列排布的独立芯片。所述芯片可以为各种类型的芯片，例如，存储芯片、通讯芯片、处理器芯片、MEMS芯片等。示例性地，所述第一晶圆10或所述第二晶圆20所选用的衬底的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，所述衬底还可以是这些半导体材料构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeO)等，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)等，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。以上为本领域技术人员所熟知的内容，不再一一举例。本实施例中，所述第一晶圆10为起承载作用含有功能较少的载体晶圆，所述第一晶圆10可以为金属基板、硅晶圆、玻璃基板、有机基板等。所述第二晶圆20作为器件晶圆，选用硅衬底，并在硅衬底上设置有光电二极管、转换器件、金属布线等结构，进而制作呈阵列排列的图像传感器芯片。
首先，所述第一晶圆10包括第一键合面10a，所述第二晶圆20包括第二键合面20a，所述第一键合面10a上形成有含有硅氧键的第一膜层11，所述第二键合面20a上形成有含有硅氧键的第二膜层21。例如可以采用化学气相沉积法或炉管沉积法在所述第一键合面10a上沉积氧化硅层作为第一膜层；同理，可以采用化学气相沉积法或炉管沉积法在所述第二键合面20a上沉积氧化硅层作为第二膜层。
接下来，执行步骤S02，对所述第一膜层11和所述第二膜层21进行超声波处理。
在进行超声波处理前，需要对所述第一晶圆10和所述第二晶圆20进行清洗，本实施例中对所述第一晶圆10和所述第二晶圆20清洗所采用的清洗液为去离子水(DIW)，例如将所述第一晶圆10和所述第二晶圆20浸泡在含有去离子水的水槽中，进行表面清洗，去除晶圆表面的颗粒，清洗时间约为清洗30秒；清洗后对所述第一膜层11和所述第二膜层21进行干燥，可以采用物理甩干、IPA干燥工艺或热灯烘烤等对所述第一晶圆10和所述第二晶圆20的表面进行干燥。在本发明其他实施例中，也可以采用其他清洗和干燥的方式，对所述述第一晶圆10和所述第二晶圆20进行干燥，本发明不做限制。
对所述第一晶圆10和所述第二晶圆20进行清洗干燥后，去除清洗水槽的清洗液，注入去离子水作为超声介质，开启超声波发生器，对所述第一晶圆10和所述第二晶圆20进行超声波处理。参考图5所示，水分子被分解为氢离子和氢氧根离子，所述第一膜层11和所述第二膜层21中的硅氧键(Si-O)在共振作用下断裂，与水中的氢氧根离子(OH-)和氢离子(H+)形成硅羟基(Si-OH)。超声波能量计算公式为：
其中，P为介质密度，A为振幅，U为波速。P、A和U都位工艺设定的固定值，只需调整超声波频率W即可改变超声波能量。本实施例中，超声波频率为10KHZ～100KHZ，例如可以为20KHZ、50KHZ、80KHZ等，工艺时间为10秒～180秒，例如可以为50秒、80秒、120秒等。在标准情况下，硅氧键(Si-O)的化学键能为460kJ/mol，水中H-OH的化学键能为464kJ/mol。对所述第一晶圆10和所述第二晶圆20进行超声波处理过程中，超声波能量大于464kJ/mol，即可打断所述第一膜层11和所述第二膜层21中Si-O和水中的H-OH。
接着，参考图4和图6，执行步骤S03，使所述第一膜层11和所述第二膜层21物理接触，以对所述第一晶圆10和所述第二晶圆20进行键合。晶超声波处理后的第一膜层11和第二膜层21上形成有硅羟基(Si-OH)，将所述第一膜层11和所述第二膜层21物理接触进行物理接触，所述第一膜层11和所述第二膜层21中的Si-OH进行反应，在所述第一晶圆10和所述第二晶圆20间形成键合界面30，进而将所述第一晶圆10和所述第二晶圆20键合。
在本发明其他实施例中，对所述第一晶圆10和所述第二晶圆20进行超声波处理的过程中可以在无水乙醇、异丙醇、甲醇等介质中进行，超声波的频率和超声时间相应进行调整。例如可以将所述第一晶圆10和所述第二晶圆20分别置于两个独立的超声槽中，超声结束后再将两者进行物理接触，是所述第一晶圆10和所述第二晶圆20实现键合。在实现上述键合工艺后可对所述第一晶圆10和所述第二晶圆20进行退火工艺，进一步稳定所述第一晶圆10和所述第二晶圆20之间的键合。
本实施例中提供的所述晶圆键合方法包括应用于前照式CMOS或背照式CMOS中。
综上所述，本发明提供一种晶圆键合的方法，在第一晶圆和第二晶圆上形成含有硅氧键的膜层，并对含有硅氧键的膜层进行超声波处理，通过共振原理打断膜层中Si-O及水中的H-OH，以在所述第一晶圆和所述第二晶圆表面形成Si-OH，最后将表面形成有Si-OH的第一晶圆和第二晶圆键合。本发明采用超声波工艺在键合前对第一晶圆和第二晶圆的表面进行激活处理，相对现有等离子体激活的键合方式，减少了对晶圆的损伤，提高了器件的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种晶圆键合方法，其特征在于，包括：
提供第一晶圆和第二晶圆，所述第一晶圆上形成有含有硅氧键的第一膜层，所述第二晶圆上形成有含有硅氧键的第二膜层；
对所述第一膜层和所述第二膜层进行超声波处理；以及，
使所述第一膜层和所述第二膜层物理接触，以对所述第一晶圆和所述第二晶圆进行键合。
2.根据权利要求1所述的晶圆键合方法，其特征在于，在对所述第一膜层和所述第二膜层进行超声波处理之前，所述晶圆键合方法还包括：对所述第一膜层和所述第二膜层进行清洗处理。
3.根据权利要求1所述的晶圆键合方法，其特征在于，清洗所述第一膜层和所述第二膜层所采用的清洗液包括去离子水。
4.根据权利要求1所述的晶圆键合方法，其特征在于，形成含有硅氧键层的第一膜层的步骤包括采用化学气相沉积法或炉管沉积法沉积氧化硅层。
5.根据权利要求1所述的晶圆键合方法，其特征在于，形成含有硅氧键层的第二膜层的步骤包括于所述第二晶圆上形成氧化硅层。
6.根据权利要求1所述的晶圆键合方法，其特征在于，对所述第一膜层和所述第二膜层进行超声波处理所采用的超声介质包括去离子水。
7.根据权利要求6所述的晶圆键合方法，其特征在于，所述超声波处理的超声波频率为20KHZ～100KHZ，工艺时间为10秒～180秒。
8.根据权利要求7所述的晶圆键合方法，其特征在于，所述超声波处理的超声波能量大于464kJ/mol。
9.根据权利要求1所述的晶圆键合方法，其特征在于，所述第一晶圆为载体晶圆，所述第二晶圆为器件晶圆。
10.根据权利要求1所述的晶圆键合方法，其特征在于，所述晶圆键合方法包括应用于前照式CMOS或背照式CMOS中。
CN201910647385.3A 2019-07-17 2019-07-17 晶圆键合方法 Pending CN110364427A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910647385.3A CN110364427A (zh) 2019-07-17 2019-07-17 晶圆键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910647385.3A CN110364427A (zh) 2019-07-17 2019-07-17 晶圆键合方法

Publications (1)

Publication Number Publication Date
CN110364427A true CN110364427A (zh) 2019-10-22

Family

ID=68220110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910647385.3A Pending CN110364427A (zh) 2019-07-17 2019-07-17 晶圆键合方法

Country Status (1)

Country Link
CN (1) CN110364427A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174728A (zh) * 2023-11-02 2023-12-05 合肥新晶集成电路有限公司 晶圆处理方法及晶圆结构
CN117423716A (zh) * 2023-12-19 2024-01-19 合肥晶合集成电路股份有限公司 背照式半导体结构刻蚀方法及刻蚀装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674222A (zh) * 2004-03-26 2005-09-28 夏普株式会社 半导体基板、半导体装置、及它们的制造方法
CN109411340A (zh) * 2018-10-31 2019-03-01 德淮半导体有限公司 晶圆键合方法
CN109698285A (zh) * 2017-10-23 2019-04-30 昆山维信诺科技有限公司 薄膜封装结构与阻水膜的键合方法、机构和显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674222A (zh) * 2004-03-26 2005-09-28 夏普株式会社 半导体基板、半导体装置、及它们的制造方法
CN109698285A (zh) * 2017-10-23 2019-04-30 昆山维信诺科技有限公司 薄膜封装结构与阻水膜的键合方法、机构和显示面板
CN109411340A (zh) * 2018-10-31 2019-03-01 德淮半导体有限公司 晶圆键合方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174728A (zh) * 2023-11-02 2023-12-05 合肥新晶集成电路有限公司 晶圆处理方法及晶圆结构
CN117174728B (zh) * 2023-11-02 2024-02-20 合肥新晶集成电路有限公司 晶圆处理方法及晶圆结构
CN117423716A (zh) * 2023-12-19 2024-01-19 合肥晶合集成电路股份有限公司 背照式半导体结构刻蚀方法及刻蚀装置
CN117423716B (zh) * 2023-12-19 2024-04-09 合肥晶合集成电路股份有限公司 背照式半导体结构刻蚀方法及刻蚀装置

Similar Documents

Publication Publication Date Title
US11664357B2 (en) Techniques for joining dissimilar materials in microelectronics
US6744116B1 (en) Thin film using non-thermal techniques
US7456080B2 (en) Semiconductor on glass insulator made using improved ion implantation process
AU721781B2 (en) Substrate processing method and apparatus and Soi substrate
US7691730B2 (en) Large area semiconductor on glass insulator
US8202785B2 (en) Surface treatment for molecular bonding
US20070032084A1 (en) Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
KR19990029854A (ko) 막구조를 기체로부터 박리하는 공정을 갖는 반도체 소자 형성법
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
CN110364427A (zh) 晶圆键合方法
RU2217842C1 (ru) Способ изготовления структуры кремний-на-изоляторе
JP4064151B2 (ja) Ａｒｓシステムを製造する方法
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
US6548375B1 (en) Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
JPH10150176A (ja) 半導体基体とその作製方法
JP2008177182A (ja) 薄膜デバイスの製造方法
CN108242393A (zh) 一种半导体器件的制造方法
CN113903656A (zh) 一种碳化硅晶圆加工工艺
JP4700652B2 (ja) 層構造の製造方法
JP2003094398A (ja) Ａｒｓシステムを製造する方法
WO2023179898A1 (en) Method of forming a composite substrate
JP5443833B2 (ja) 貼り合わせｓｏｉ基板の製造方法
JPH01302740A (ja) 誘電体分離半導体基板およびその製造方法
CN102403324A (zh) 半导体器件的制造方法、半导体器件及相机组件
CN113113306A (zh) 一种利用耐高温托盘进行化合物半导体晶圆高温回火工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191022

WD01 Invention patent application deemed withdrawn after publication