JP4064151B2 - Ａｒｓシステムを製造する方法 - Google Patents

Ａｒｓシステムを製造する方法 Download PDF

Info

Publication number
JP4064151B2
JP4064151B2 JP2002146878A JP2002146878A JP4064151B2 JP 4064151 B2 JP4064151 B2 JP 4064151B2 JP 2002146878 A JP2002146878 A JP 2002146878A JP 2002146878 A JP2002146878 A JP 2002146878A JP 4064151 B2 JP4064151 B2 JP 4064151B2
Authority
JP
Japan
Prior art keywords
wafer
rotor
stator
depositing
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002146878A
Other languages
English (en)
Other versions
JP2003094397A (ja
JP2003094397A5 (ja
Inventor
ホーン・リー
チュン−チン・ヤング
ピーター・ハートウェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2003094397A publication Critical patent/JP2003094397A/ja
Publication of JP2003094397A5 publication Critical patent/JP2003094397A5/ja
Application granted granted Critical
Publication of JP4064151B2 publication Critical patent/JP4064151B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1418—Disposition or mounting of heads or record carriers
    • G11B9/1427—Disposition or mounting of heads or record carriers with provision for moving the heads or record carriers relatively to each other or for access to indexed parts without effectively imparting a relative movement
    • G11B9/1436—Disposition or mounting of heads or record carriers with provision for moving the heads or record carriers relatively to each other or for access to indexed parts without effectively imparting a relative movement with provision for moving the heads or record carriers relatively to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00896—Temporary protection during separation into individual elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/10—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using electron beam; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q80/00—Applications, other than SPM, of scanning-probe techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は原子分解能ストーレッジ（Atomic Resolution Storage、ＡＲＳ）システムに関し、詳細には、セレン化(selenidation)ウェーハ・ボンディングを用いるＡＲＳシステムのための製造プロセスに関する。
【０００２】
【従来の技術】
ＡＲＳシステムは、一平方インチ当たり１テラビット（１，０００ギガビット）より高い記憶密度を有する親指の爪サイズの素子を提供する。ＡＲＳ技術は原子プローブ顕微鏡の進歩に基づいており、原子プローブ顕微鏡は、１原子ほど小さいプローブ電界エミッタ先端部が、数ナノメートル内の精度のイメージを生成するために、材料の表面を走査する顕微鏡である。プローブ記憶技術は、原子サイズのプローブ電界エミッタ先端部のアレイを用いて、記憶媒体上のスポットに対してデータの読出しおよび書込みを行う。
【０００３】
ＡＲＳシステムは典型的には３つの結合されるシリコン（Ｓｉ）ウェーハ、すなわちエミッタウェーハとしても知られる先端部ウェーハと、可動子ウェーハとしても知られるロータウェーハと、ステータウェーハとを含む。ウェーハは、当分野においてよく知られるウェーハボンディング技術を用いて互いに結合される。
【０００４】
ＡＲＳシステムが動作する場合に、ナノメートル精度の位置制御を行うために、ロータウェーハおよびステータウェーハが、導電性電極を被着することにより処理される必要がある。図１Ａ〜図１Ｆは、ＡＲＳシステム１００のための従来の製造プロセスを示す。
【０００５】
図１Ａを参照すると、ロータウェーハ１２０のステータ側（下側）（図１Ａには上下逆に示される）が最初に、ロータウェーハ１２０のステータ側にチタン／チタン窒化物（Ｔｉ／ＴｉＮ）電極等の導電性電極１３４（ａ）を被着させる(deposit)ことにより処理される。多結晶シリコン（ポリＳｉ）層１０２、および絶縁性シリコン酸化物（ＳｉＯ２）層のような絶縁層１０４（ａ）も、ロータウェーハ１２０のステータ側に被着される。ポリＳｉ１０２は、ウェーハ上に被着させるＳｉの典型的な形であり、より導電性の高いＳｉを形成するために「ドープされる」場合がある。この時点で、ロータウェーハ１２０は概ね６００μｍの厚みを有する。
【０００６】
図１Ｂを参照すると、ステータウェーハ１３０内にＣＭＯＳ回路１３２が形成され、その後、導電性Ｔｉ／ＴｉＮ電極等の電極１３４（ｂ）の導電層と、絶縁性ＳｉＯ２層のような絶縁層１０４（ｂ）と、シリコン窒化物（Ｓｉ３Ｎ４）層１０６とでステータウェーハ１３０のロータ側が処理される。Ｓｉ３Ｎ４層１０６は、別の絶縁（誘電体）層として用いられる場合がある。
【０００７】
図１Ｃは次に行われる、ロータウェーハ１２０とステータウェーハ１３０とのボンディングを示す。先端部ウェーハ（図示せず）およびステータウェーハ１３０は通常５００〜６００μｍであるので、ロータウェーハ１２０は、ボンディング後に、たとえば約１００μｍの厚みまでトレンチを形成される必要がある。ロータウェーハ１２０は典型的には、ウェーハ研削機を用いて媒体側において研削される。
【０００８】
しかしながら、ロータウェーハ１２０の極端な処理および研削によって、ウェーハ表面上に、応力、転位、機械的双晶、積層不具合、および不純物の混入のような損傷を生じる恐れがある。典型的には、研削の後に、化学機械研磨（ＣＭＰ）と呼ばれるプロセスが行われ、そのプロセスによれば、損傷を少なくしながらウェーハ表面を残す、より「緩やかな」プロセスにおいて、別の１〜５μｍのＳｉウェーハが除去される。
【０００９】
図１Ｄは、電気信号の経路を決定し、ロータウェーハ１２０を駆動するための、導電性Ｔｉ／ＴｉＮ電極等の導電性電極１３４（ｃ）を被着させることによる、ロータウェーハ１２０の媒体側のメタライゼーション（金属化）を示す。絶縁性ＳｉＯ２層のような絶縁層１０４（ｃ）が、電気的な絶縁および表面保護を目的として、ロータウェーハ１２０の媒体側にある導電性電極１３４（ｃ）の下側あるいは上側にコーティングされる場合がある。
【００１０】
図１Ｅを参照すると、深くＳｉエッチングすることにより、支持ばねが形成される。最初に、フォトレジスト（ＰＲ）薄膜層のようなマスク層１５０が、ロータウェーハ１２０の媒体側にある導電性電極１３４（ｃ）上に被着される場合がある。マスク層１５０の所定の部分がエッチングされて、マスク層１５０のエッチングされた部分に対応するロータウェーハ１２０の部分が露出されるようになる。次に、ロータウェーハ１２０の露出された部分が、マスク層１５０をマスクとして用いて、深くＳｉエッチングすることにより除去され、浮上支持(suspension)ばねが形成される。
【００１１】
図１Ｆは、ＡＲＳシステム１００の最終ステップを示しており、絶縁性ＳｉＯ２層１０４（ｃ）を処理し、それをマスクとして用いてエッチングし、マスク用のＰＲ層１５０を除去し、さらにレーザダイシングし、レーザダイシング技術を用いて、コンピュータによってレーザを誘導しながら、ウェーハを個別の長方形の素子、すなわちダイスにカットする。
【００１２】
一連のウェーハ処理ステップの後、導電性電極１３４（ｃ）を含むＡＲＳ記憶媒体のための表面１６０が形成され、読出し／書込み動作を行うために、先端部ウェーハ内の電極と導通する場合がある。
【００１３】
【発明が解決しようとする課題】
しかしながら、ＡＲＳシステム１００のための上記の製造プロセスは以下の問題を有する。第１に、ＡＲＳ記憶媒体のための表面１６０は、薄層化プロセス、すなわち研削およびＣＭＰによって損傷を受けやすくなる場合がある。
【００１４】
さらに、データ入力および出力を含む全体的なシステム動作を制御するＣＭＯＳ回路１３２は、非常に熱に影響を受けやすい。ＣＭＯＳ回路１３２は、他の構造が形成され、処理される前にステータウェーハ１３０内に形成されるので、従来の製造プロセスは厳しい熱制限(heat budget)問題を抱えていた。すなわち、ウェーハは高温で処理することができなかった。
【００１５】
同様に、ロータウェーハ１２０の媒体側の後続の処理および他の処理ステップに起因して、ロータウェーハ１２０とステータウェーハ１３０との間のウェーハボンディングの劣化の確率が高くなる場合がある。
【００１６】
熱処理に起因して形成後にＣＭＯＳ回路１３２への損傷の確率が高いことは、後続の処理に起因するウェーハボンディングの劣化とともに、可動子処理の完了時にウェーハ上で多数の正確に機能している素子を表す歩留まりを低減し、製造コストを上昇させる場合がある。
【００１７】
【課題を解決するための手段】
ＡＲＳシステムを処理するための方法は、ロータウェーハのような第１のウェーハの、媒体側のような第１の側に保護層を被着させることを含む。その方法はさらに、ロータウェーハとハンドルウェーハとを結合すること、ロータウェーハのステータ側においてロータウェーハを薄層化すること、ステータウェーハを処理すること、ロータウェーハとステータウェーハとを結合すること、ハンドルウェーハを分離すること、およびロータウェーハの媒体側に導電性電極を被着させることによりロータウェーハの媒体側を処理することを含む。
【００１８】
ＡＲＳシステムを処理するための方法の一実施形態は、保護層をパターニングすることと、保護層を選択的にエッチングすることと、保護層をマスクとして用いて、第１のウェーハを選択的に深くＳｉエッチングすることにより支持ばねを形成することをさらに含む。
【００１９】
ＡＲＳシステムを処理するための方法の別の実施形態は、第２のウェーハ内に相補形金属酸化膜半導体（ＣＭＯＳ）回路を形成することと、保護層を除去することと、レーザダイシングすることとをさらに含む。
【００２０】
ＡＲＳシステムのための改善された製造プロセスは、ウェーハ薄層化プロセス、すなわち研削およびＣＭＰの前に、ロータウェーハの媒体側に導電性電極を被着させ、それにより、媒体表面上の導電性電極を研削プロセスから保護する。さらに、相対的に後の段階で、ステータウェーハ内にＣＭＯＳ回路が形成される。それゆえ、ＣＭＯＳ回路が熱処理によって損傷を受ける可能性は低くなる。さらに、必要なプロセスの中には、緩められた熱制限で実行されるものもある。最後に、ロータウェーハおよびステータウェーハのウェーハボンディングは後の段階で実行されるので、ウェーハボンディングの劣化の確率が低くなる。したがって、素子の歩留まりが改善され、それにより製造コストが削減される場合がある。
【００２１】
製造プロセスフローの好ましい実施形態が、以下に添付の図面を参照しながら詳細に記載されることになる。図面においては、同様の参照番号は同様の素子を指す。
【００２２】
【発明の実施の形態】
図２Ａおよび図２Ｂは典型的なＡＲＳシステム２００を示す。ＡＲＳシステム２００は、１０００Ｇｂ／ｉｎ２までの高いデータ記憶容量を有する。ＡＲＳシステム２００は小さく、丈夫で、持ち運び可能である。さらに、ＡＲＳシステム２００は低消費電力である。なぜなら、ある動作を実行するように要求されないときには、ＡＲＳシステム２００は典型的には電力を消費しないためである。
【００２３】
図２Ａを参照すると、ＡＲＳシステム２００は３つの結合されるＳｉウェーハ、すなわち本願明細書において第３のウェーハとも呼ばれる先端部ウェーハ２１０と、可動子ウェーハとしても知られるロータウェーハ２２０と、ステータウェーハ２３０とを含む。ロータウェーハ２２０は、典型的には１００μｍ厚であり、先端部ウェーハ２１０およびステータウェーハ２３０より非常に薄い。ウェーハ２１０、２２０、２３０は、図２Ａに示されるように、当分野においてよく知られているウェーハボンディング技術を用いて互いに結合される。
【００２４】
各ウェーハ間の結合は、ＡＲＳチップの内部環境を保持できるようにする、超高真空（ＵＨＶ）封止部２０２を用いて高真空に封止される内部キャビティを必要とする。またウェーハ間結合は、低抵抗の電気的接触も必要とする。たとえば、図２Ａに示されるように、ロータウェーハ２２０のステータ側にある導電性電極は、ステータウェーハ２３０のロータ側にある導電性電極と結合される場合がある。ロータウェーハ２２０の媒体側にある導電性電極は、ステータウェーハ２３０内に配置されるＣＭＯＳ回路２３２に接続される場合がある。先端部電子回路２１２は、ＡＲＳシステム２００内の記憶媒体２２２とのインターフェースを形成するために必要とされる電界エミッタ先端部２１４（図２Ｂに示される）を制御する。媒体記録用セル２２４（図２Ｂに示される）を含む記憶媒体２２２は、ＡＲＳシステム２００にデータのビットを格納する。
【００２５】
ＣＭＯＳ回路２３２を含む読出し／書込み（Ｒ／Ｗ）電子回路も、導電性電極２３４（ｂ）の下側のステータウェーハ２３０内に配置される。Ｒ／Ｗ電子回路は、記憶媒体２２２内のデータビットの読出しあるいは書込みを制御し、記憶媒体２２２内のデータビットにアクセスし、データビット値を判定することができる。
【００２６】
ウェーハ貫通孔(thourgh-wafer vias)２２６によって、電気的なＲ／Ｗ信号（図示せず）が、ステータウェーハ２３０内のＣＭＯＳ回路２３２から、ロータウェーハ２２０の媒体側にある導電性電極に、および先端部ウェーハ２１０内の先端部電子回路２１２に伝送されるようになる。
【００２７】
図２ＢはＡＲＳシステム２００の動作を示す。１つの電界エミッタ先端部２１４は、高電界を有する電界エミッタ先端部２１４内の金属から電子を抽出することにより、電子ビーム２１６を形成する。電子ビーム２１６は集束され、小さなデータスポットを加熱し、そのデータスポットの物理状態あるいは相を変更することにより、記憶媒体２１２上にデータビットを書き込むために用いられる。また電子ビーム２１６を用いて、記憶媒体２２２内のデータビット状態（値）を判定することもできる。エミッタ先端部アレイ２１８は電界エミッタ先端部２１４からなるアレイであり、その下側では、記憶媒体２２２がナノメートルの精度で移動する。
【００２８】
図２Ｂに示される支持ばね２４０は、電界エミッタ先端部２１４とステータウェーハ２３０との間にロータウェーハ２２０を保持し、データビットが電界エミッタ先端部２１４に対して移動できるようにし、それにより各電界エミッタ先端部２１４が多数のデータビットにアクセスできるようにする。
【００２９】
ＡＲＳシステム２００が動作する場合に、ナノメートル精度の位置制御を行うために、ロータウェーハ２２０およびステータウェーハ２３０が、導電性電極を被着させることにより処理される必要がある。ＡＲＳシステム２００のためのこの改善された製造プロセスの流れは、ロータウェーハ２２０の媒体側に導電性電極を被着させ、ロータウェーハ２２０とステータウェーハ２３０とを結合するための新規の方法を提供する。ＡＲＳシステム２００において用いられる導体および他の電子部品素子は典型的にはＳｉから形成される。Ｓｉは塵が電子部品素子に損傷を与える場合があるため、清浄で、平坦にする必要がある。その改善された製造プロセスの流れによって、ＡＲＳ記憶媒体のための表面を過酷なウェーハ薄層化プロセスから保護できるようになり、ＡＲＳ媒体表面に対して高い感度を有する電子部品素子を用いることができるようになる。さらに、熱に影響を受けやすいＣＭＯＳ回路２３２が、何らかの素子処理後に形成されるため、いくつかの必要な素子処理のための熱制限を緩めることができる。さらに、ウェーハボンディングが比較的後の段階で実行されるため、その改善された製造プロセスの流れは、ロータウェーハ２２０とステータウェーハ２３０との間のウェーハの劣化の確率を低減し、歩留まりを改善し、製造コストを削減できるようにする。
【００３０】
改善された製造プロセスの一実施形態が図３〜図１０に示される。図３Ａを参照すると、Ｔｉ／ＴｉＮ電極４３４（ｃ）の導電層を後続の処理から保護するために、保護層３５０がロータウェーハ２２０の媒体表面４６０上にコーティングされる場合がある。保護層３５０は、その処理後に媒体表面４６０から選択的に除去される場合があるが、保護された導電性電極４３４（ｃ）に損傷を与えることはない。また保護層３５０はＩｎ２Ｓｅ３結合層（後に記載される）に接着される場合がある。たとえば、ＳｉＯ２層あるいはＢＰＳＧ（borophosphosilicate glass）薄膜が、ロータウェーハ２２０のための接着性保護層３５０として用いられる場合がある。
【００３１】
次に、ハンドルウェーハ５３０を用いる新規のウェーハボンディング技術が使用され得る。ロータウェーハ２２０は非常に脆弱であり、薄層化プロセスおよび後続のプロセス中に取り扱うことが困難になる場合があるため、取扱いを容易にするために、ハンドルウェーハ５３０がロータウェーハ２２０と結合される場合がある。ハンドルウェーハ５３０は網目状で、再利用可能であり、アルミナのような堅い材料から形成される場合がある。
【００３２】
図３Ｂは、ハンドルウェーハ５３０が、たとえばセレン化反応を用いて、ロータウェーハ２２０の媒体側と如何に結合されるかを示す。ロータウェーハ２２０は、典型的なＣＭＯＳ処理と適合性のある任意のタイプのウェーハボンディング技術を用いて、ハンドルウェーハ５３０と結合される場合がある。ウェーハボンディング技術は、たとえばＫｉｓｈ，Ｊｒ.他による「Method For Bonding Compound Semiconductor Wafers To Create An Ohmic Interface」というタイトルの米国特許第５，６６１，３１６号に記載されており、その特許は参照して本願明細書に援用される。
【００３３】
セレン化インジウム（Ｉｎ２Ｓｅ３）の多層５１０が、２００℃以上のセレン化反応によって接着剤として用いられる場合がある。セレン化反応は、均質な、ＩｎおよびＳｅの薄膜を交互に積み重ねた積層体がともに加熱され、アニールされて、二成分の化合物Ｉｎ２Ｓｅ３を形成する処理ステップである。アニーリングプロセスが、ロータウェーハ２２０上の保護層３５０とも接触するＩｎ２Ｓｅ３層５１０からなる積層体で行われる場合には、二成分化合物は、同様にロータウェーハ２２０にも接着する場合がある。それゆえ、アニールされたＩｎ２Ｓｅ３層は、ハンドルウェーハ５３０をロータウェーハ２２０に保持する結合層５２０として機能することができる。Ｉｎ２Ｓｅ３多層積重層５１０（アニール前）、５２０（アニール後）が図３Ａに示される。アニール後、ハンドルウェーハ５３０は、ロータウェーハ２２０と結合される。次に、ウェーハ薄層化プロセスが実行される場合があり、ロータウェーハ２２０が、ステータ側において、約６００μｍから約１００μｍの厚みにまで薄層化される。ウェーハ薄層化は初期段階で実行されるので、次に形成される導電性電極は、研削プロセスから保護される場合がある。
【００３４】
図４では、取扱いを容易にするためにハンドルウェーハ５３０と結合されている薄層化されたロータウェーハ２２０が、ロータウェーハ２２０のステータ側に、Ｔｉ／ＴｉＮ電極のような導電性電極４３４（ａ）を被着させることにより処理される、ロータウェーハ２２０のステータ側に対して反転される場合がある。ポリＳｉ４０２および絶縁性ＳｉＯ２層のような絶縁層４０４（ａ）も、ロータウェーハ２２０のステータ側に被着される場合がある。ポリＳｉ４０２は、ウェーハ貫通孔２２６用の導体として用いられる場合がある。
【００３５】
図５を参照すると、ＣＭＯＳ回路２３２がステータウェーハ２３０内に形成され、その後、ステータウェーハ２３０のロータ側にＴｉ／ＴｉＮ電極のような導電性電極４３４（ｂ）を被着させることにより、ステータウェーハ２３０のロータ側が処理される場合がある。絶縁性ＳｉＯ２層のような絶縁層４０４（ｂ）、および絶縁性Ｓｉ３Ｎ４層のような別の絶縁層２０６も、ステータウェーハ２３０のロータ側に被着される場合がある。熱に影響を受けやすいＣＭＯＳ回路２３２は比較的後の段階で形成されるため、上記の任意の素子の処理は、熱制限に関係なく実行される場合がある。さらに、後続の素子の処理が低減されるので、ＣＭＯＳ回路２３２が損傷を受ける可能性は小さくなり、素子の歩留まりが改善される場合がある。
【００３６】
次に、図６に示されるように、ロータウェーハ２２０およびステータウェーハ２３０は、ウェーハボンディング技術を用いて結合される場合がある。導電性電極４３４（ａ）、４３４（ｂ）は、読出し／書込み動作を行うために、互いに導通する場合がある。ロータウェーハ２２０とステータウェーハ２３０とを結合した後、図７に示されるように、Ｉｎ２Ｓｅ３結合層５２０を選択的にウエットエッチングすることにより、ハンドルウェーハ５３０が分離される場合がある。ハンドルウェーハ５３０が除去された後、等方性ウエットエッチングあるいはガスエッチングにより、保護層３５０がロータウェーハ２２０から除去される場合がある。
【００３７】
図８を参照すると、次に、ロータウェーハ２２０の媒体側に、導電性Ｔｉ／ＴｉＮ電極のような導電性電極４３４（ｃ）を被着させ、ＡＲＳ記憶媒体２２２のための表面４６０を形成することにより、ロータウェーハ２２０の媒体側が処理される場合がある。絶縁性ＳｉＯ２層のような絶縁層４０４（ｃ）が、電気的絶縁および表面保護のために、ロータウェーハ２２０の媒体側にある導電性電極４３４（ｃ）の下側あるいは上側にコーティングされる場合がある。ロータウェーハ２２０の媒体側の処理は、ＡＲＳ製造プロセスの終了時近くに実行されるので、媒体表面２２２はウェーハ研削プロセスから保護されることができ、それに応じて導電性電極４３４（ｃ）が保護されることができる。
【００３８】
図９を参照すると、ロータウェーハ２２０を選択的に深くＳｉエッチングすることにより、支持ばね２４０が形成される場合がある。支持ばね２４０は、典型的にはマイクロエレクトロメカニカルシステム（ＭＥＭＳ）素子を得るために形成され、それを用いて、電界エミッタ先端部２１４とステータウェーハ２３０との間にロータウェーハ２２０を保持し、データビットが電界エミッタ先端部２１４に対して移動できるようにし、それにより各電界エミッタ先端部２１４が多数のデータビットにアクセスできるようにする。ＭＥＭＳは、Ｓｉチップ上の電気回路に加えて、集積回路技術を用いて可動部品を形成することに関連している。最初に、保護層３５０の所定の部分がエッチングされ、保護層３５０のエッチングされた部分に対応するロータウェーハ２２０の部分が露出される場合がある。次に、ロータウェーハ２２０の露出された部分が、保護層３５０をマスクとして用いて、深くＳｉエッチングすることにより除去されることができる。マスクとしての保護層３５０には、たとえば、ハードマスク用の酸化物層あるいはソフトマスク用のＰＲ層を用いることができる。最後に、コンピュータによって誘導されるレーザを用いて、ロータウェーハ２２０を個々の長方形の素子、すなわちダイスにカットするために、レーザダイシングが実行される場合がある。
【００３９】
上記の製造プロセスは、ウェーハ薄層化プロセス、すなわち研削およびＣＭＰの後に、ロータウェーハ２２０の媒体側に導電性電極４３４（ｃ）を被着させ、それにより媒体表面４６０上の導電性電極４３４（ｃ）が研削プロセスから保護される。さらに、相対的に後の段階で、ステータウェーハ２３０内にＣＭＯＳ回路２３２が形成される。それゆえ、ＣＭＯＳ回路２３２が熱処理によって損傷を受ける可能性は低い。さらに、必要な処理の中には、緩められた熱制限で実行されるものもある。最後に、ロータウェーハ２２０およびステータウェーハ２３０のウェーハボンディングは後の段階で実行されるので、ウェーハボンディングの劣化の確率は低くなる。したがって、素子の歩留まりは改善され、それにより製造コストが削減される場合がある。
【００４０】
図１１は、ＡＲＳシステム２００のための改善された製造プロセスのステップを示すフローチャートである。第１のステップは、ロータウェーハ２２０の媒体側に保護層３５０をコーティングすることを含む（ステップ６１２）。その後、ロータウェーハ２２０の媒体側は、たとえば、セレン化反応を用いて、取扱いを容易にするためにハンドルウェーハ５３０と結合される場合がある（ステップ６１４）。Ｉｎ２Ｓｅ３の多層５１０がアニールされ、ハンドルウェーハ５３０をロータウェーハ２２０に保持する結合層５２０として機能する場合がある。次に、ロータウェーハ２２０が、ステータ側において、約１００μｍの厚みにまで薄層化される場合がある（ステップ６１６）。
【００４１】
次のステップは、ロータウェーハ２２０のステータ側に、ポリＳｉ４０２と、導電性電極４３４（ａ）と、絶縁層４０４（ａ）とを被着させることにより、ロータウェーハ２２０のステータ側を処理することを含む（ステップ６１８）。その後、ステータウェーハ２３０が処理される場合がある（ステップ６２０）。ステータウェーハ２３０の処理は、ステータウェーハ２３０内にＣＭＯＳ回路２３２を形成すること（ステップ６２２）と、ステータウェーハ２３０のロータ側に、導電性電極４３４（ｂ）を被着させることにより、ステータウェーハ２３０のロータ側を処理すること（ステップ６２４）とを含む。絶縁層４０４（ａ）および別の絶縁層２０６も、ステータウェーハ２３０のロータ側に被着される場合もある。
【００４２】
次に、ハンドルウェーハ５３０で支持しながらロータウェーハ２２０が反転され、ステータ側においてステータウェーハ２３０と結合される場合がある（ステップ６２６）。ロータウェーハ２２０とステータウェーハ２３０とをボンディングした後、ハンドルウェーハ５３０が、結合層５２０を選択的にウエットエッチングすることにより分離される場合がある（ステップ６２８）。同様に、等方性ウエットエッチングあるいはガスエッチングにより、保護層３５０が除去される場合がある（ステップ６３０）。
【００４３】
次のステップは、ロータウェーハ１２０の媒体側に導電性電極１３４（ｃ）を被着させることにより、ロータウェーハ１２０の媒体側を処理することを含む（ステップ６３２）。最後に、最初に保護層３５０をパターニングし、その後、ロータウェーハ２２０の露出された部分を深くＳｉエッチングすることにより、支持ばね１４０が形成される場合がある（ステップ６３４）。その改善された製造プロセスは、レーザダイシングで終了する場合があり、それによれば、コンピュータによって誘導されるレーザを用いて、ロータウェーハ２２０が個別の長方形の素子にカットされる（ステップ６３６）。
【００４４】
製造プロセスのフローは、典型的な実施形態とともに記載されているが、これらの教示に鑑みて、多くの変更形態が当業者には容易に明らかになり、本特許出願はその任意の変形形態を網羅することを意図していることは理解されよう。
【００４５】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
（実施態様１）第１のウェーハ（２２０）の第１の側に保護層（３５０）を被着させ（６１２）、前記第１のウェーハ（２２０）とハンドルウェーハ（５３０）とを結合し（６１４）、前記第１のウェーハ（２２０）の第２の側において前記第１のウェーハ（２２０）を薄層化させ（６１６）、第２のウェーハ（２３０）を処理し（６２０）、前記第１のウェーハ（２２０）と前記第２のウェーハ（２３０）とを結合させ（６２６）、前記ハンドルウェーハ（５３０）を分離し（６２８）、前記第１のウェーハ（２２０）の前記第１の側に導電性電極（４３４（ｃ））を被着させることにより、前記第１のウェーハ（２２０）の前記第１の側を処理すること（６３２）とを含む方法。
（実施態様２）前項１記載の方法は、支持ばね（２４０）を形成すること（６３４）をさらに含むことを特徴とする方法。
（実施態様３）前記支持ばねを形成する前記ステップは、前記保護層（３５０）をパターニングさせ、前記保護層（３５０）を選択的にエッチングし、前記保護層（３５０）をマスクとして用いて、前記第１のウェーハ（２２０）を選択的に深くＳｉエッチングすることとを含む前項２に記載の方法。
（実施態様４）前記保護層を被着させる前記ステップは、酸化物層あるいはフォトレジスト（ＰＲ）層を被着させることを含む前項１に記載の方法。
（実施態様５）前記保護層を被着させる前記ステップは、ＢＰＳＧ（borophosphosilicate glass）層を被着させることを含む前項１に記載の方法。
（実施態様６）前記第１のウェーハと前記ハンドルウェーハとを結合する前記ステップは、前記第１のウェーハ（２２０）と、網目状のハンドルウェーハ（５３０）とを結合することを含む前項１に記載の方法。
（実施態様７）前記第１のウェーハと前記ハンドルウェーハとを結合する前記ステップは、セレン化反応を用いることを含む前項１に記載の方法。
（実施態様８）前記分離するステップは、結合層（５２０）を選択的にウエットエッチングすることにより前記ハンドルウェーハ（５３０）を分離することを含む前項７に記載の方法。
（実施態様９）前記第１のウェーハ（２２０）の前記第２の側に、導電性電極（４３４（ａ））を被着させることにより、前記第１のウェーハ（２２０）の前記第２の側を処理すること（６１８）をさらに含む前項１に記載の方法。
【図面の簡単な説明】
【図１Ａ】従来のＡＲＳシステムの製造方法を説明するための図。
【図１Ｂ】従来のＡＲＳシステムの製造方法を説明するための図。
【図１Ｃ】従来のＡＲＳシステムの製造方法を説明するための図。
【図１Ｄ】従来のＡＲＳシステムの製造方法を説明するための図。
【図１Ｅ】従来のＡＲＳシステムの製造方法を説明するための図。
【図１Ｆ】従来のＡＲＳシステムの製造方法を説明するための図。
【図２Ａ】本発明に用いられる典型的なＡＲＳシステムの断面図。
【図２Ｂ】本発明に用いられる典型的なＡＲＳシステムの部分詳細図。
【図３Ａ】本発明の一実施例であるＡＲＳシステムの製造プロセスを説明するための図。
【図３Ｂ】本発明の一実施例であるＡＲＳシステムの製造プロセスを説明するための図。
【図４】本発明の一実施例であるＡＲＳシステムの製造プロセスを説明するための図。
【図５】本発明の一実施例であるＡＲＳシステムの製造プロセスを説明するための図。
【図６】本発明の一実施例であるＡＲＳシステムの製造プロセスを説明するための図。
【図７】本発明の一実施例であるＡＲＳシステムの製造プロセスを説明するための図。
【図８】本発明の一実施例であるＡＲＳシステムの製造プロセスを説明するための図。
【図９】本発明の一実施例であるＡＲＳシステムの製造プロセスを説明するための図。
【図１０】本発明の一実施例であるＡＲＳシステムの製造プロセスを説明するための図。
【図１１】本発明の一実施例であるＡＲＳシステムの製造プロセスの動作を説明するためのフローチャート。
【符号の説明】
２００:原子分解能ストーレッジ（ＡＲＳ）システム
２１０：先端部ウェーハ
２２０：ロータウェーハ
２３０：スタータウェーハ
２３２：ＣＭＯＳ回路
２４０：支持ばね
３５０：保護層
４３４：導電性電極
４０４：絶縁層
５２０：結合層
５３０：ハンドルウェーハ

Claims (14)

  1. 原子分解能ストーレッジ（ＡＲＳ）システムで使用されるマイクロエレクトロメカニカルシステム（ＭＥＭＳ）素子を製造する方法であって、該マイクロエレクトロメカニカルシステム（ＭＥＭＳ）素子が、第１の側に記録用セルを含むとともに第２のウェーハに対して移動するように適合されている第１のウェーハを含むものにおいて、
    第１のウェーハ（２２０）の第１の側に保護層（３５０）を被着するステップ（６１２）、
    前記第１のウェーハ（２２０）の前記第１の側とハンドルウェーハ（５３０）を結合するステップ（６１４）、
    前記第１のウェーハ（２２０）の第２の側において前記第１のウェーハ（２２０）を薄層化するステップ（６１６）、
    第２のウェーハの（２３０）の第１の側に導電性電極（４３４（ｂ））を被着することにより、前記第２のウェーハ（２３０）を処理するステップ（６２０）、
    前記第１のウェーハ（２２０）の前記第２の側と前記第２のウェーハ（２３０）の前記第１の側を結合するステップ（６２６）、
    前記ハンドルウェーハ（５３０）を分離するステップ（６２８）、
    前記第１のウェーハ（２２０）の前記第１の側に導電性電極（４３４（ｃ））を被着することにより、前記第１のウェーハ（２２０）の前記第１の側を処理するステップ（６３２）
    を含む方法。
  2. 前記第１のウェーハ（２２０）の前記第１の側を処理するステップ（６３２）の後に、支持ばね（２４０）を形成するステップ（６３４）をさらに含む請求項１に記載の方法。
  3. 前記支持ばねを形成する前記ステップが、
    前記保護層（３５０）をパターニングするステップ、
    前記保護層（３５０）を選択的にエッチングするステップ、
    前記保護層（３５０）をマスクとして用いて、前記第１のウェーハ（２２０）を選択的に深くＳｉエッチングするステップを含む請求項２に記載の方法。
  4. 前記ハンドルウェーハ（５３０）を分離するステップ（６２８）の後に、前記保護層を除去するステップ（６３０）をさらに含む請求項１に記載の方法。
  5. 前記支持ばね（２４０）を形成するステップ（６３４）の後に、レーザダイシングするステップ（６３６）をさらに含む請求項２又は３に記載の方法。
  6. 前記保護層を被着する前記ステップが、酸化物層あるいはフォトレジスト（ＰＲ）層を被着するステップを含む請求項１に記載の方法。
  7. 前記保護層を被着する前記ステップが、ＢＰＳＧ（ホウ酸添加燐酸珪酸ガラス）層を被着するステップを含む請求項１に記載の方法。
  8. 前記第１のウェーハと前記ハンドルウェーハを結合する前記ステップが、前記第１のウェーハ（２２０）と網目状のハンドルウェーハ（５３０）を結合するステップを含む請求項１に記載の方法。
  9. 前記第１のウェーハと前記ハンドルウェーハを結合する前記ステップが、セレン化反応を用いるステップを含む請求項１に記載の方法。
  10. 前記分離するステップが、結合層（５２０）を選択的にウエットエッチングすることにより、前記ハンドルウェーハ（５３０）を分離するステップを含む請求項９に記載の方法。
  11. 前記第１のウェーハ（２２０）を薄層化するステップ（６１６）の後に、前記第１のウェーハ（２２０）の前記第２の側に導電性電極（４３４（ａ））を被着することにより、前記第１のウェーハ（２２０）の前記第２の側を処理するステップ（６１８）をさらに含む請求項１に記載の方法。
  12. 前記第２のウェーハ（２３０）を処理する前記ステップ（６２０）が、前記第２のウェーハにＣＭＯＳ（相補型金属酸化膜半導体）回路（２３２）を形成するステップ（６２２）を含む請求項１に記載の方法。
  13. 前記第２のウェーハ（２３０）を処理する前記ステップ（６２０）が、前記第２のウェーハの表面に導電性電極（４３４（ｂ））を被着することにより、前記第２のウェーハの表面を処理するステップ（６２４）を含む請求項１に記載の方法。
  14. 原子分解能ストーレッジ（ＡＲＳ）システムで使用されるマイクロエレクトロメカニカルシステム（ＭＥＭＳ）素子を製造する方法であって、該マイクロエレクトロメカニカルシステム（ＭＥＭＳ）素子が、第１の側に記録用セルを含むとともにステータウェーハに対して移動するように適合されているロータウェーハを含むものにおいて、
    ロータウェーハ（２２０）の媒体側に保護層（３５０）を被着するステップ（６１２）、
    前記ロータウェーハ（２２０）の前記媒体側とハンドルウェーハ（５３０）を結合するステップ（６１４）、
    前記ロータウェーハ（２２０）のステータ側において前記ロータウェーハ（２２０）を薄層化するステップ（６１６）、
    前記ロータウェーハ（２２０）の前記ステータ側に導電性電極（４３４（ａ））を被着することにより、前記ロータウェーハ（２２０）の前記ステータ側を処理するステップ（６１８）、
    ステータウェーハ（２３０）のロータ側に導電性電極（４３４（ｂ））を被着することにより、前記ステータウェーハ（２３０）を処理するステップ（６２０）、
    前記ロータウェーハ（２２０）の前記ステータ側と前記ステータウェーハ（２３０）の前記ロータ側を結合するステップ（６２６）、
    前記ハンドルウェーハ（５３０）を分離するステップ（６２８）、
    前記保護層（３５０）を除去するステップ（６３０）、
    前記ロータウェーハ（２２０）の前記媒体側に導電性電極（４３４（ｃ））を被着することにより、前記ロータウェーハ（２２０）の前記媒体側を処理するステップ（６３２）、
    支持ばね（２４０）を形成するステップ（６３４）、
    レーザダイシングするステップ（６３６）
    を含む方法。
JP2002146878A 2001-05-21 2002-05-21 Ａｒｓシステムを製造する方法 Expired - Fee Related JP4064151B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/860,453 US6436794B1 (en) 2001-05-21 2001-05-21 Process flow for ARS mover using selenidation wafer bonding before processing a media side of a rotor wafer
US860453 2001-05-21

Publications (3)

Publication Number Publication Date
JP2003094397A JP2003094397A (ja) 2003-04-03
JP2003094397A5 JP2003094397A5 (ja) 2005-04-07
JP4064151B2 true JP4064151B2 (ja) 2008-03-19

Family

ID=25333259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002146878A Expired - Fee Related JP4064151B2 (ja) 2001-05-21 2002-05-21 Ａｒｓシステムを製造する方法

Country Status (4)

Country Link
US (1) US6436794B1 (ja)
EP (1) EP1260481A3 (ja)
JP (1) JP4064151B2 (ja)
CN (1) CN1387250A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996013140A1 (en) * 1994-10-20 1996-05-02 Matsushita Electric Industrial Co., Ltd. High-frequency heating device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621096B2 (en) * 2001-05-21 2003-09-16 Hewlett-Packard Develpoment Company, L.P. Device isolation process flow for ARS system
US20040124538A1 (en) * 2002-12-31 2004-07-01 Rafael Reif Multi-layer integrated semiconductor structure
US7307003B2 (en) * 2002-12-31 2007-12-11 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
US7064055B2 (en) * 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
US6819587B1 (en) 2003-06-12 2004-11-16 Hewlett-Packard Development Company, L.P. Thermal-assisted nanotip magnetic memory storage device
US7161875B2 (en) 2003-06-12 2007-01-09 Hewlett-Packard Development Company, L.P. Thermal-assisted magnetic memory storage device
US6885582B2 (en) 2003-06-12 2005-04-26 Hewlett-Packard Development Company, L.P. Magnetic memory storage device
US6930368B2 (en) * 2003-07-31 2005-08-16 Hewlett-Packard Development Company, L.P. MEMS having a three-wafer structure
US7423954B2 (en) * 2003-12-17 2008-09-09 Hewlett-Packard Development Company, L.P. Contact probe storage sensor pod
US7436753B2 (en) 2003-12-17 2008-10-14 Mejia Robert G Contact probe storage FET sensor
US7808061B2 (en) * 2006-07-28 2010-10-05 Hewlett-Packard Development Company, L.P. Multi-die apparatus including moveable portions
CN105293419B (zh) * 2015-10-15 2016-12-07 华东光电集成器件研究所 一种防止悬浮层刻蚀损伤的mems器件
JP6341959B2 (ja) * 2016-05-27 2018-06-13 浜松ホトニクス株式会社 ファブリペロー干渉フィルタの製造方法
TWI717519B (zh) 2016-05-27 2021-02-01 日商濱松赫德尼古斯股份有限公司 法布立-培若干涉濾光器之製造方法
EP3505987B1 (en) 2016-08-24 2023-10-11 Hamamatsu Photonics K.K. Fabry-perot interference filter
CN110797315B (zh) * 2019-11-06 2021-06-11 烟台睿创微纳技术股份有限公司 一种晶圆级封装分割方法及晶圆级封装器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472608A (ja) * 1990-05-18 1992-03-06 Toshiba Corp 化合物半導体ウェハの製造方法および製造装置
TW289837B (ja) 1994-01-18 1996-11-01 Hwelett Packard Co
US5472914A (en) * 1994-07-14 1995-12-05 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits and method
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
US5557596A (en) 1995-03-20 1996-09-17 Gibson; Gary Ultra-high density storage device
JPH08316145A (ja) * 1995-05-12 1996-11-29 Fuji Electric Co Ltd 半導体薄膜の成膜方法
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
US6411589B1 (en) * 1998-07-29 2002-06-25 Hewlett-Packard Company System and method for forming electrostatically actuated data storage mechanisms
US6346459B1 (en) * 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996013140A1 (en) * 1994-10-20 1996-05-02 Matsushita Electric Industrial Co., Ltd. High-frequency heating device

Also Published As

Publication number Publication date
JP2003094397A (ja) 2003-04-03
EP1260481A3 (en) 2003-12-03
US6436794B1 (en) 2002-08-20
CN1387250A (zh) 2002-12-25
EP1260481A2 (en) 2002-11-27

Similar Documents

Publication Publication Date Title
JP4064151B2 (ja) Ａｒｓシステムを製造する方法
US6989575B2 (en) Formation of arrays of microelectronic elements
WO2023044308A1 (en) Method of bonding thin substrates
US6744116B1 (en) Thin film using non-thermal techniques
US7667945B2 (en) Bipolar carrier wafer and mobile bipolar electrostatic wafer arrangement
JP2005317979A (ja) 集積受動デバイス
JP2003062800A (ja) Ａｒｓシステムのためのデバイス分離プロセスフロー
CN107644837A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
JP5363536B2 (ja) 他の素子の処理の間のメモリセルの活性層の保護
US6440820B1 (en) Process flow for ARS mover using selenidation wafer bonding after processing a media side of a rotor wafer
JP2008526009A (ja) 回路を接地面に移動する方法
CN107644838A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN111834296A (zh) 半导体器件和方法
JP2003094397A5 (ja)
CN114226984B (zh) 一种晶圆的切割方法
JP2002026287A (ja) ＦｅＲＡＭ素子の製造方法
US20090001488A1 (en) Cantilever with integral probe tip
JPH07506937A (ja) 熱的に整合された読取り／検出器構造とその製造方法
CN111415937B (zh) 存储器及其形成方法
US5017998A (en) Semiconductor device using SOI substrate
CN107644841A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
JPWO2007099595A1 (ja) 半導体装置およびその製造方法
JP2003094398A5 (ja)
CN110364427A (zh) 晶圆键合方法
US20050104106A1 (en) Ferroelectric polymer memory with a thick interface layer

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040318

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees