CN1387250A - 利用硒化晶片接合的用于原子分辨率存储移动器的加工方法 - Google Patents

利用硒化晶片接合的用于原子分辨率存储移动器的加工方法 Download PDF

Info

Publication number
CN1387250A
CN1387250A CN02120300A CN02120300A CN1387250A CN 1387250 A CN1387250 A CN 1387250A CN 02120300 A CN02120300 A CN 02120300A CN 02120300 A CN02120300 A CN 02120300A CN 1387250 A CN1387250 A CN 1387250A
Authority
CN
China
Prior art keywords
wafer
processing
rotor
stator
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02120300A
Other languages
English (en)
Inventor
H·李
C·C·杨
P·哈特维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1387250A publication Critical patent/CN1387250A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1418—Disposition or mounting of heads or record carriers
    • G11B9/1427—Disposition or mounting of heads or record carriers with provision for moving the heads or record carriers relatively to each other or for access to indexed parts without effectively imparting a relative movement
    • G11B9/1436—Disposition or mounting of heads or record carriers with provision for moving the heads or record carriers relatively to each other or for access to indexed parts without effectively imparting a relative movement with provision for moving the heads or record carriers relatively to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00896—Temporary protection during separation into individual elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/10—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using electron beam; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q80/00—Applications, other than SPM, of scanning-probe techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用于原子分辨率存储系统(200)的改进的加工方法,其中在晶片薄化加工即研磨和CMP之前,在转子晶片(220)的介质侧上淀积导电电极(434(c)),因而保护介质表面上(460)上的导电电极(434(c))免受研磨加工的影响。此外,在较后的阶段在定子晶片(230)中形成CMOS电路(232)。因此,CMOS电路(232)不易被热加工破坏。此外,一些所需的加工可以在放宽的热积聚条件下进行。最后,因为转子晶片(220)和定子晶片(230)的接合在较后的阶段进行,所以具有较小的可能性使晶片接合变劣。因此,可以提高器件产量,降低制造成本。

Description

利用硒化晶片接合的用于原子分辨率存储移动器的加工方法
技术领域
本发明的技术领域涉及原子分辨率存储(ARS)系统，尤其涉及采用硒化晶片接合的用于ARS系统的加工流程。
背景
ARS系统提供一种存储密度大于每平方英寸1兆兆位(1000G)的指甲盖大小的装置。ARS技术建立在原子探针显微术发展的基础上，其中像一个原子那样小的探针场发射器尖扫描材料的表面，从而产生精确在几个纳米内的图像。探针存储技术可以使用原子大小的探针场发射器尖的阵列，用于在存储介质上的点读写数据。
ARS系统一般包括3个接合的硅(Si)晶片，即尖晶片，也称为发射器晶片，转子晶片，也称为移动器(mover)晶片，以及定子晶片。晶片通过使用本领域中熟知的晶片接合技术被接合在一起。
为了使ARS系统能够工作，转子晶片和定子晶片需要被加工，即淀积导电电极，以便进行纳米精度的位置控制。图1(a)-1(f)表示用于ARS系统100的现有技术的加工流程。
参看图1(a)，转子晶片120的定子侧(底侧)(图1(a)所示是倒置的)首先通过在转子晶片120的定子侧上淀积导电电极134(a)，例如钛/氮化钛(Ti/TiN)电极，进行加工。多晶硅(Poly Si)层102和绝缘层104(a)，例如绝缘的氧化硅(SiO2)层，也可以被淀积在转子晶片120的定子侧上。多晶硅102是被淀积在晶片上的一般形式的硅，并且可以通过“掺杂”使硅更为导电。这里，转子晶片120的厚度大约是600微米。
参看图1(b)，在定子晶片130上形成CMOS电路132，然后，利用电极134(b)的导电层，例如导电的Ti/TiN电极的导电层，绝缘层104(b)，例如绝缘的SiO2层，以及氮化硅(Si3N4)层106加工定子晶片130的转子侧。Si3N4层106可被用作另一种绝缘(介电)层。
图1(c)表示随后进行的转子晶片120和定子晶片130的接合。因为尖晶片(未示出)和定子晶片130的厚度一般为500-600微米，所以在接合之后，转子晶片120可能需要被开槽，例如使得其厚度大约为100微米。转子晶片120一般使用晶片研磨机在介质侧上研磨。
不过，转子晶片120的剧烈的加工和研磨可能引起破坏，例如，应力，错位，机械孪晶，叠置故障，以及在晶片表面引入杂质。在研磨之后，一般进行被称为化学机械抛光(CMP)的加工，其以较“温和”的加工再把硅晶片去除1-5微米，使得晶片表面破坏较小。
图1(d)表示转子晶片120的介质侧的金属化，它是利用淀积导电电极134(c)进行的，例如导电的Ti/TiN电极，用于传递电信号和驱动转子晶片120。绝缘层104(c)，例如绝缘的SiO2层，可以涂敷在转子晶片120的介质侧上的导电电极134(c)的下面或上面，用于电气绝缘和表面保护。
参见图1(e)，通过深的硅刻蚀形成悬簧。首先，掩模层150，例如光刻胶(PR)膜层，可被淀积在转子晶片120的介质侧上的导电电极134(c)上。刻蚀掉掩模层150的预定部分，使得露出相应于掩模层150的刻蚀部分的转子晶片120的部分。接着，使用掩膜层150作为掩模利用深的硅刻蚀除去转子晶片120的暴露的部分，从而形成悬簧。
图1(f)表示ARS系统100的加工的最后的步骤：利用掩模刻蚀绝缘的SiO2层104(c)，除去掩盖的PR层150，并进行激光切割，这是一种在计算机控制的激光下把晶片切成单个的矩形器件，即切片的技术。
在一系列晶片加工步骤之后，形成作为ARS存储介质的表面160，其包括导电电极134(c)，并可以和尖晶片中的电子电路导通，以便进行读/写操作。
然而，上述的ARS系统100的加工流程具有以下缺点，首先，用作ARS存储介质的表面160可能容易地被薄化加工例如研磨和CMP所破坏。
此外，控制整个系统的操作的，其中包括数据输入和输出的CMOS电路132对热非常敏感。因为CMOS电路132在其它的结构被形成和加工之前便被形成在定子晶片130中，所以现有技术的加工流程具有严重的热积聚问题，即，晶片不能在高温下被加工。
类似地，由于转子晶片120的介质侧的随后的加工和其它的加工步骤，可能使在转子晶片120和定子晶片130之间的晶片接合发生劣化的可能性较大。
在形成之后由于热加工使得CMOS电路具有高的被破坏的可能性以及由于随后的加工使得晶片接合容易劣化，可以降低产量，所述产量表示在完成移动器加工时在晶片上具有的功能正确的器件的数量，从而使得制造成本较高。
发明概述
一种用于加工ARS系统的方法包括在第一晶片(例如转子晶片)的第一侧(例如介质侧)上淀积保护层。所述的方法还包括：接合转子晶片和处理晶片，使转子晶片在其定子侧薄化，加工定子晶片，接合转子晶片和定子晶片，拆下处理晶片，以及通过在转子晶片的介质侧上淀积导电电极加工转子晶片的介质侧。
用于加工ARS系统的所述方法的一个实施例还包括：借助于图形化保护层，有选择地刻蚀保护层，并利用保护层作为掩模对第一晶片有选择地进行深的硅刻蚀，形成悬簧。
用于加工ARS系统的方法的另一个实施例还包括：在第二晶片中形成互补的金属氧化物半导体(CMOS)电路，除去保护层，以及进行激光切割。
改进的用于ARS系统的加工流程在晶片薄化加工即研磨和CMP之前淀积导电电极，因而保护介质表面上的导电电极免受研磨加工的影响。此外，COMS电路在相对后期的阶段中才被形成在定子晶片上。因此，CMOS电路不易受到热加工的破坏。此外，一些必须进行的加工可以在放宽的热积聚下进行。最后，转子晶片和定子晶片的晶片接合在较后的阶段进行，所以使得晶片接合劣化的可能性较小。因而，可以提高器件产量，从而导致降低成本。
附图说明
下面参照附图详细说明本发明的优选实施例，附图中相同的标号表示相同的元件，其中：
图1(a)-1(f)表示现有技术的ARS系统加工流程；
图2(a)和2(b)表示一种示例的ARS系统；
图3-10表示示例的ARS系统的示例的加工流程；以及
图11是说明示例的ARS系统的示例的加工流程的流程图。
详细说明
图2(a)和图2(b)说明一种示例的ARS系统200。ARS系统200具有高达1000Gb/英寸2的高的数据存储容量。ARS系统200是一种体积小，坚固耐用和便携的系统。此外，ARS系统200具有低的功率消耗，这是因为当不要求ARS系统200进行操作时，一般没有功率消耗。
参看图2(a)，ARS系统200包括3个接合的硅晶片，即尖晶片210，在本说明书中也叫第三晶片，转子晶片220，也叫移动器晶片，以及定子晶片230。转子晶片220一般100微米厚，其比尖晶片210和定子晶片230薄得多。晶片210，220，230使用本领域中熟知的接合技术被接合在一起，如图2(a)所示。
每个晶片和晶片的接合要求使用超高真空(UHV)密封202在高真空下对内部空腔密封，以便维持ARS芯片的内部环境。晶片和晶片的接合还要求低电阻的电接触。例如，如图2(a)所示，在转子晶片220的定子侧上的导电电极可以和在定子晶片230上的转子侧的导电电极相连，在转子晶片220的介质侧上的导电电极可以和位于定子晶片230上的CMOS电路232相连。尖电子电路212控制需要和ARS系统200中的存储介质222接合的场发射器尖214(图2(b))。存储介质222，其包括介质记录单元224(图2(b))，在ARS系统200中存储数据位。
读/写(R/W)电子电路，其包括CMOS电路232，也位于导电电极234(b)下方的定子晶片230上。读/写电子电路可以控制在存储介质222中的数据位的读写，并访问存储介质222中的数据位，以便确定数据位的值。
晶片通路226使得R/W电信号(未示出)能够从定子晶片230中的CMOS电路232传输到转子晶片220的介质侧上的导电电极和在尖晶片210中的尖电子电路212。
图2(b)说明ARS系统200的操作。一个场发射器尖214通过利用高电场将电子拉出场发射器尖214中的金属，从而产生电子束216。电子束216被聚焦，并通过加热微小的数据点因而改变数据点的状态或相以便在介质212上写数据位。电子束216还可以用于确定存储介质222中的数据位状态(值)。发射器尖阵列218是场发射器尖214的一个阵列，在其下方存储介质222以纳米的精度移动。
如图2(b)所示，悬簧240可以把转子晶片220保持在场发射器尖214和定子晶片230之间，使得数据位能够相对于场发射器尖214移动，因而使得每个场发射器尖214能够访问多个数据位。
为了使ARS系统200能够操作，转子晶片220和定子晶片230需要通过淀积导电电极进行加工，以便实现纳米精度的位置控制。这种改进的ARS系统200的加工流程提供了一种用于在转子晶片220的介质侧上淀积导电电极以及接合转子晶片220和定子晶片230的一种新的方法。在ARS系统200中使用的导体和其它电子装置一般由硅制成，所述的硅需要进行清洁和光滑加工，因为灰尘可以破坏电子装置。这种改进的加工流程可以帮助保护ARS存储介质的表面免遭剧烈的晶片薄化加工，使得可以对ARS介质表面使用具有高灵敏度的电子装置。此外，因为热敏的CMOS电路232在大部分器件加工之后被制造，所以对于所需器件加工的热积聚的要求可以放宽。此外，由于晶片接合在较后的阶段进行，所以改进的加工流程可以降低在转子晶片220和定子晶片230之间的晶片劣化的可能性，从而增加产量和降低制造成本。
一种改进的加工流程的实施例如图3-10所示。参见图3(a)，可以在转子晶片220的介质表面460上涂敷保护层350，以便保护Ti/TiN电极434(c)的导电层免受以后加工的影响。在该加工之后可以从介质表面460有选择地除去保护层350，使得不破坏被保护的导电电极434(c)。保护层350还可以粘接在In2Se3接合层上(后面说明)。例如，可以使用SiO2层或硼磷硅酸盐玻璃(BPSG)膜作为用于转子晶片220的粘接保护层350。
接着，对于处理晶片530可以利用一种新的晶片接合技术。因为转子晶片220在薄化和进一步加工期间可以成为非常易碎和难于加工的，所以可以使处理晶片530和转子晶片220接合以便使得容易加工。处理晶片530可以是网形的，可以重新使用的，并由刚性材料例如铝制成。
图3(b)说明处理晶片530是如何使用例如硒化反应和转子晶片220的介质侧接合的。转子晶片220可以使用和一般的CMOS加工兼容的任何类型的晶片接合技术和处理晶片530相接合。晶片接合技术例如在Kish，Jr.等人的名称为“Method For Bonding CompoundSemiconductor Wafers To Create An Ohmic Interface”的美国专利5661316中描述了，该专利列于此处作为参考。
多层的硒化铟(In2Se3)510通过在200℃以上的硒化反应可被用作黏胶。硒化反应是一种加工步骤，用于使同质的交替的In和Se的膜的层叠体被共同加热和退火，从而形成二元的化合物In2Se3。如果在In2Se3层510还和转子晶片220上的保护层350接触的条件下进行退火加工，则所述二元化合物可以粘接在转子晶片220上。因此，退火的In2Se3层可以作为粘接层520，用于把处理晶片430粘接到转子晶片220上。图3(a)中示出了In2Se3的多个叠置层510(退火之前)，520(退火之后)。在退火之后，处理晶片530和转子晶片220相接合。接着，可以进行薄化加工，其中转子晶片220在定子侧被薄化，使其厚度从大约600微米变为大约100微米。因为晶片薄化在早期阶段进行，所以可以保护在随后形成的导电电极免受研磨加工的影响。
在图4中，为了容易加工而和处理晶片530相接合的被薄化的转子晶片220可以被翻转，以便通过在转子晶片220的定子侧上淀积导电电极434(a)，例如Ti/TiN电极来加工转子晶片220的定子侧。多晶硅(Poly Si)402和绝缘层404(a)，例如SiO2绝缘层可以被淀积在转子晶片220的定子侧上。多晶硅402可以用作晶片通路226的导体。
参见图5，CMOS电路232可被形成在定子晶片230上，然后在定子晶片230的转子侧上进行淀积导电电极434(b)加工，例如Ti/TiN电极的加工。绝缘层404(b)，例如SiO2绝缘层，和另一种绝缘层，例如Si3N4绝缘层也可以淀积在定子晶片230的转子侧上。因为在较后的阶段形成热敏的CMOS电路232，在此之前的任何器件加工可以进行而不管热积聚。此外，由于具有较少的随后的器件加工，CMOS电路232被破坏的可能性较小，因而可以提高器件产量。
接着，如图6所示，转子晶片220和定子晶片230可以利用晶片接合技术被接合。导电电极434(a)，434(b)可以彼此导通，以便进行读/写操作。在转子晶片220和定子晶片230接合之后，可以通过有选择地对In2Se3接合层520进行湿刻蚀除去处理晶片530。在处理晶片530被除去之后，可以通过各向同性的湿刻蚀或蒸汽刻蚀从转子晶片220上除去保护层350。
参见图8，接着转子晶片230的介质侧可以通过在转子晶片220的介质侧上进行淀积导电电极434(c)例如导电的Ti/TiN电极的加工，从而形成ARS存储介质222的表面460。绝缘层404(c)例如SiO2绝缘层可以被涂敷在转子晶片220的介质侧上的导电电极434(c)的下方或上方，用于电气绝缘和表面保护。因为转子晶片230的介质侧的加工在接近ARS加工流程结束时进行，所以可以保护介质表面222免受晶片研磨加工的影响，并因而保护导电电极434(c)。
参见图9，悬簧240可以通过对转子晶片220有选择地进行深硅刻蚀而被形成。悬簧240，其一般被构成用于微电子机械系统(MEMS)，可用于把转子晶片220保持在场发射器尖214和定子晶片230之间，使得数据位能够相对于场发射器尖214移动，因而使得每个场发射器尖214访问多个数据位。MEMS指的是使用集成电路技术，除了在硅晶片上制造电路之外，还制造运动部件。首先，可以刻蚀保护层350的预定部分，使得露出相应于保护层350的刻蚀的部分的转子晶片220的部分。接着，使用保护层350作为掩模利用深硅刻蚀除去转子晶片220的暴露的部分。作为掩模的保护层350，例如利用是硬掩模氧化物层或软掩模PR层。最后，可以利用计算机控制的激光进行激光切割把转子晶片220切割成为各个矩形器件，即小方块。
上述的加工流程在晶片薄化加工即研磨和CMP之后在转子晶片220的介质侧上淀积导电电极434(c)，因而保护介质表面460上的导电电极434(c)不受研磨加工的影响。此外，CMOS电路232也在较后的阶段在定子晶片230上形成。因此，CMOS电路232不容易被热加工破坏。此外，一些所需的加工可以在放宽的热积聚下进行。最后，因为转子晶片220和定子晶片230的晶片接合在较晚的阶段进行，所以较少可能使晶片接合变劣。因而，可以提高器件产量，降低制造成本。
图11是说明用于ARS系统200的改进的加工流程的步骤的流程图。第一步涉及通过在转子晶片220的介质侧上涂敷保护层350(步骤612)。接着，例如使用硒化反应使转子晶片220的介质侧和处理晶片530接合，以便容易进行加工(步骤614)。多层的In2Se3510可以被退火，并可以作为接合层520把处理晶片530固定到转子晶片220上。接着，转子晶片220可以在定子侧被薄化而成为大约100微米的厚度(步骤616)。
下一步涉及通过在转子晶片220的定子侧上淀积多晶硅402，导电电极434(a)以及绝缘层404(a)进行转子晶片220的定子侧的加工(步618)。然后，可以加工定子晶片230(步骤620)。定子晶片230的加工涉及在定子晶片230上形成CMOS电路232(步骤622)，以及通过在定子晶片230的转子侧上淀积导电电极434(b)来加工定子晶片230的转子侧。绝缘层404(b)和另一个绝缘层206也可以被淀积在定子晶片230的转子侧上。
接着，借助于处理晶片530，转子晶片220可以被翻转，并可以在定子侧和定子晶片230接合(步骤626)。在接合转子晶片220和转子晶片230之后，可以通过有选择地湿刻蚀接合层520除去处理晶片530(步骤628)。类似地，可以通过各向同性的湿刻蚀或蒸汽刻蚀，除去保护层350(步骤630)。
下一步涉及通过在转子晶片120的介质侧上淀积导电电极134(c)进行转子晶片120的介质侧的加工(步骤632)。最后，可以通过首先图形化保护层350然后深硅刻蚀转子晶片220的暴露的部分而形成悬簧140(步骤634)。改进的加工流程可以包括激光切片，其中利用计算机控制的激光把转子晶片220切割成为各个矩形的小片(步骤636)。
虽然加工流程已经结合示例的实施例进行了说明，但是，应当理解，根据这些教导，本领域技术人员显然可以作出许多变型，因而本申请旨在包括所有这些变型。

Claims (10)

1.一种用于加工原子分辨率存储系统(200)的方法包括：
在第一晶片(220)的第一侧上淀积(612)保护层(350)；
接合(614)第一晶片(220)和处理晶片(530)；
使第一晶片(220)在其第二侧被薄化(616)；
加工(620)第二晶片(230)；
接合(626)第一晶片(220)和第二晶片(230)；
除去(628)处理晶片(530)；以及
通过在第一晶片(220)的第一侧上淀积导电电极(434(c))加工(632)第一晶片(220)的第一侧。
2.如权利要求1所述的方法，还包括形成(634)悬簧(240)。
3.如权利要求2所述的方法，其中形成悬簧的步骤包括：
图形化保护层(350)；
有选择地刻蚀保护层(350)；以及
利用保护层(350)作为掩模对第一晶片(220)有选择地进行深的硅刻蚀。
4.如权利要求1所述的方法，其中淀积保护层的步骤包括淀积氧化物层或光刻胶(PR)层。
5.如权利要求1所述的方法，其中淀积保护层的步骤包括淀积硼磷硅酸盐玻璃(BPSG)层。
6.如权利要求1所述的方法，其中接合第一晶片和处理晶片的步骤包括接合网状的处理晶片(530)和第一晶片(220)。
7.如权利要求1所述的方法，其中接合第一晶片和处理晶片的步骤包括采用硒化反应。
8.如权利要求7所述的方法，其中去除步骤包括借助于对接合层(520)有选择地进行湿刻，从而去除处理晶片(530)。
9.如权利要求1所述的方法，还包括通过在第一晶片(220)的第二侧上淀积导电电极(434(a))加工(618)第一晶片(220)的第二侧。
10.如权利要求1所述的方法，其中加工第二晶片的步骤包括通过在第二晶片(230)的表面上淀积导电电极(434(b))，加工(624)第二晶片(230)的表面。
CN02120300A 2001-05-21 2002-05-21 利用硒化晶片接合的用于原子分辨率存储移动器的加工方法 Pending CN1387250A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/860453 2001-05-21
US09/860,453 US6436794B1 (en) 2001-05-21 2001-05-21 Process flow for ARS mover using selenidation wafer bonding before processing a media side of a rotor wafer

Publications (1)

Publication Number Publication Date
CN1387250A true CN1387250A (zh) 2002-12-25

Family

ID=25333259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02120300A Pending CN1387250A (zh) 2001-05-21 2002-05-21 利用硒化晶片接合的用于原子分辨率存储移动器的加工方法

Country Status (4)

Country Link
US (1) US6436794B1 (zh)
EP (1) EP1260481A3 (zh)
JP (1) JP4064151B2 (zh)
CN (1) CN1387250A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105293419A (zh) * 2015-10-15 2016-02-03 华东光电集成器件研究所 一种防止悬浮层刻蚀损伤的mems器件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69536097D1 (de) * 1994-10-20 2010-09-30 Panasonic Corp Hochfrequenzheizvorrichtung
US6621096B2 (en) * 2001-05-21 2003-09-16 Hewlett-Packard Develpoment Company, L.P. Device isolation process flow for ARS system
US20040124538A1 (en) * 2002-12-31 2004-07-01 Rafael Reif Multi-layer integrated semiconductor structure
US7064055B2 (en) * 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
US7067909B2 (en) * 2002-12-31 2006-06-27 Massachusetts Institute Of Technology Multi-layer integrated semiconductor structure having an electrical shielding portion
US7161875B2 (en) 2003-06-12 2007-01-09 Hewlett-Packard Development Company, L.P. Thermal-assisted magnetic memory storage device
US6885582B2 (en) 2003-06-12 2005-04-26 Hewlett-Packard Development Company, L.P. Magnetic memory storage device
US6819587B1 (en) 2003-06-12 2004-11-16 Hewlett-Packard Development Company, L.P. Thermal-assisted nanotip magnetic memory storage device
US6930368B2 (en) * 2003-07-31 2005-08-16 Hewlett-Packard Development Company, L.P. MEMS having a three-wafer structure
US7436753B2 (en) 2003-12-17 2008-10-14 Mejia Robert G Contact probe storage FET sensor
US7423954B2 (en) * 2003-12-17 2008-09-09 Hewlett-Packard Development Company, L.P. Contact probe storage sensor pod
US7808061B2 (en) * 2006-07-28 2010-10-05 Hewlett-Packard Development Company, L.P. Multi-die apparatus including moveable portions
US11041755B2 (en) 2016-05-27 2021-06-22 Hamamatsu Photonics K.K. Production method for Fabry-Perot interference filter
JP6341959B2 (ja) * 2016-05-27 2018-06-13 浜松ホトニクス株式会社 ファブリペロー干渉フィルタの製造方法
CN109477958A (zh) 2016-08-24 2019-03-15 浜松光子学株式会社 法布里-珀罗干涉滤光器
CN110797315B (zh) * 2019-11-06 2021-06-11 烟台睿创微纳技术股份有限公司 一种晶圆级封装分割方法及晶圆级封装器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472608A (ja) * 1990-05-18 1992-03-06 Toshiba Corp 化合物半導体ウェハの製造方法および製造装置
TW289837B (zh) 1994-01-18 1996-11-01 Hwelett Packard Co
US5472914A (en) * 1994-07-14 1995-12-05 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits and method
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
US5557596A (en) 1995-03-20 1996-09-17 Gibson; Gary Ultra-high density storage device
JPH08316145A (ja) * 1995-05-12 1996-11-29 Fuji Electric Co Ltd 半導体薄膜の成膜方法
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
US6411589B1 (en) * 1998-07-29 2002-06-25 Hewlett-Packard Company System and method for forming electrostatically actuated data storage mechanisms
US6346459B1 (en) * 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105293419A (zh) * 2015-10-15 2016-02-03 华东光电集成器件研究所 一种防止悬浮层刻蚀损伤的mems器件
CN105293419B (zh) * 2015-10-15 2016-12-07 华东光电集成器件研究所 一种防止悬浮层刻蚀损伤的mems器件

Also Published As

Publication number Publication date
JP4064151B2 (ja) 2008-03-19
EP1260481A3 (en) 2003-12-03
EP1260481A2 (en) 2002-11-27
US6436794B1 (en) 2002-08-20
JP2003094397A (ja) 2003-04-03

Similar Documents

Publication Publication Date Title
CN1387250A (zh) 利用硒化晶片接合的用于原子分辨率存储移动器的加工方法
US7605022B2 (en) Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby
KR100738145B1 (ko) 기판 제조 방법 및 이 방법에 의한 기판
CN1933157B (zh) 半导体器件及其制造方法
CN1292473C (zh) 混合平面和FinFET CMOS器件
JP2003062800A (ja) Ａｒｓシステムのためのデバイス分離プロセスフロー
CN1116361A (zh) 直接圆片结合结构和方法
CN1387251A (zh) 利用硒化晶片接合的用于原子分辨率存储移动器的加工方法
CN101188216B (zh) 半导体器件
CN102339769A (zh) 临时半导体结构键合方法和相关的键合半导体结构
US6670283B2 (en) Backside protection films
KR20070063598A (ko) 다른 요소의 공정 중 메모리 셀의 액티브층 보호 방법
JP4772302B2 (ja) 微小電気機械システムおよびその製造方法
JPH07506937A (ja) 熱的に整合された読取り／検出器構造とその製造方法
JPH05503812A (ja) 半導体装置とそれの製造方法
US6248508B1 (en) Manufacturing a circuit element
WO2008019039A2 (en) Memory cell with nanodots as charge storage elements and corresponding manufacturing method
JP2003094398A5 (zh)
US6265325B1 (en) Method for fabricating dual gate dielectric layers
US5589419A (en) Process for fabricating semiconductor device having a multilevel interconnection
CN1064779C (zh) 半导体器件中的隔离方法
CN115938926B (zh) 半导体结构的制备方法及半导体结构
KR100560307B1 (ko) 반도체 소자 제조방법
JP3530700B2 (ja) Ｓｏｉ半導体基板及びその製造方法
CN1324672C (zh) 浅沟渠隔离结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication