JP3530700B2 - Ｓｏｉ半導体基板及びその製造方法 - Google Patents
Ｓｏｉ半導体基板及びその製造方法Info
- Publication number
- JP3530700B2 JP3530700B2 JP02892497A JP2892497A JP3530700B2 JP 3530700 B2 JP3530700 B2 JP 3530700B2 JP 02892497 A JP02892497 A JP 02892497A JP 2892497 A JP2892497 A JP 2892497A JP 3530700 B2 JP3530700 B2 JP 3530700B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal silicon
- substrate
- silicon substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板及びそ
の製造方法に関するものである。
の製造方法に関するものである。
【０００２】
【従来の技術】電気絶縁膜上に形成した半導体シリコン
（ＳＯＩ；Silicon On Insulator）は、高速化・高集積
化が可能な半導体基板として近年注目を集めている。Ｓ
ＯＩ半導体基板は、図１０に断面構造を示すように、厚
さ５００〜１０００μｍのシリコン基板１２１上に数十
ｎｍ〜数μｍの厚さのシリコン酸化膜などの電気絶縁物
１２２を形成し、その上に厚さ数十ｎｍ〜数μｍの単結
晶シリコン層（ＳＯＩ層）１２３を形成したものであ
る。
（ＳＯＩ；Silicon On Insulator）は、高速化・高集積
化が可能な半導体基板として近年注目を集めている。Ｓ
ＯＩ半導体基板は、図１０に断面構造を示すように、厚
さ５００〜１０００μｍのシリコン基板１２１上に数十
ｎｍ〜数μｍの厚さのシリコン酸化膜などの電気絶縁物
１２２を形成し、その上に厚さ数十ｎｍ〜数μｍの単結
晶シリコン層（ＳＯＩ層）１２３を形成したものであ
る。
【０００３】ＳＯＩ半導体基板に形成した半導体集積回
路は、電気絶縁膜１２２上の単結晶シリコン層（ＳＯＩ
層）１２３が非常に薄いために、特に集積回路が相補型
ＭＩＳ（Metal Insulator Semiconductor ）トランジス
タである場合、ソース・基板間、ドレイン・基板間、ゲ
ート・基板間いずれの電気容量も従来のバルクシリコン
基板に比べて低減され、集積回路の高速化が可能となる
利点を有している。加えて、電気絶縁膜１２２が存在す
ることにより、隣接する２つのトランジスタの間の素子
分離領域を非常に狭く作ることができ、さらなる高集積
化が可能になる利点も有している。
路は、電気絶縁膜１２２上の単結晶シリコン層（ＳＯＩ
層）１２３が非常に薄いために、特に集積回路が相補型
ＭＩＳ（Metal Insulator Semiconductor ）トランジス
タである場合、ソース・基板間、ドレイン・基板間、ゲ
ート・基板間いずれの電気容量も従来のバルクシリコン
基板に比べて低減され、集積回路の高速化が可能となる
利点を有している。加えて、電気絶縁膜１２２が存在す
ることにより、隣接する２つのトランジスタの間の素子
分離領域を非常に狭く作ることができ、さらなる高集積
化が可能になる利点も有している。
【０００４】ところで、ＳＯＩ半導体基板は、そこに作
製された集積回路が動作しているときに流れる電流によ
って生じる温度上昇のため、ＭＩＳトランジスタのゲー
ト絶縁膜中にキャリアの捕獲準位が多数発生し、トラン
ジスタ特性の変動がおこり、さらには集積回路の信頼性
が損なわれることとなる。この欠点を克服するものとし
て特開平６−３０２７９１号公報に記載されている技術
がある。これは、図１１（ａ）の平面図及び図１１
（ｂ）のＡ−Ａ’断面図に示すように、単結晶シリコン
基板１１１中に局所的に電気絶縁膜１１２を埋め込むよ
うにするものである。このように電気絶縁膜１１２を局
所的に埋め込むことにより、電気絶縁膜１１２のない領
域を通って熱が単結晶シリコン基板１１１に放散される
ため、単結晶シリコン層（ＳＯＩ層）１１３に熱が蓄積
されにくくなり、集積回路の信頼性を向上することがで
きる。
製された集積回路が動作しているときに流れる電流によ
って生じる温度上昇のため、ＭＩＳトランジスタのゲー
ト絶縁膜中にキャリアの捕獲準位が多数発生し、トラン
ジスタ特性の変動がおこり、さらには集積回路の信頼性
が損なわれることとなる。この欠点を克服するものとし
て特開平６−３０２７９１号公報に記載されている技術
がある。これは、図１１（ａ）の平面図及び図１１
（ｂ）のＡ−Ａ’断面図に示すように、単結晶シリコン
基板１１１中に局所的に電気絶縁膜１１２を埋め込むよ
うにするものである。このように電気絶縁膜１１２を局
所的に埋め込むことにより、電気絶縁膜１１２のない領
域を通って熱が単結晶シリコン基板１１１に放散される
ため、単結晶シリコン層（ＳＯＩ層）１１３に熱が蓄積
されにくくなり、集積回路の信頼性を向上することがで
きる。
【０００５】
【発明が解決しようとする課題】上記のように優れた特
徴を有するＳＯＩ半導体基板ではあるが、集積回路が形
成される薄い単結晶シリコン層の真下に絶縁膜が存在す
るために、集積回路を作製する工程、例えばイオン注入
工程やプラズマに被爆する工程などで、埋め込み絶縁膜
上の単結晶シリコン層（ＳＯＩ層）と単結晶シリコン基
板との間に電位差が生じる。あるいは、ゲートと単結晶
シリコンとの間でも同様に電位差が生じる。
徴を有するＳＯＩ半導体基板ではあるが、集積回路が形
成される薄い単結晶シリコン層の真下に絶縁膜が存在す
るために、集積回路を作製する工程、例えばイオン注入
工程やプラズマに被爆する工程などで、埋め込み絶縁膜
上の単結晶シリコン層（ＳＯＩ層）と単結晶シリコン基
板との間に電位差が生じる。あるいは、ゲートと単結晶
シリコンとの間でも同様に電位差が生じる。
【０００６】このように絶縁膜がウェハ全面に埋め込ま
れている従来のＳＯＩ半導体基板では、集積回路形成の
工程で表裏のシリコン膜間に電位差が生じるため、この
電位差による静電気放電で埋め込み絶縁膜が破壊される
ことがある。このため、集積回路作製中にＳＯＩ半導体
基板の埋め込み絶縁膜とトランジスタのゲート絶縁膜が
所期の役割を果たさなくなる。さらに二次的な効果とし
て、完成した集積回路においても静電気放電に対する耐
性が劣化する。
れている従来のＳＯＩ半導体基板では、集積回路形成の
工程で表裏のシリコン膜間に電位差が生じるため、この
電位差による静電気放電で埋め込み絶縁膜が破壊される
ことがある。このため、集積回路作製中にＳＯＩ半導体
基板の埋め込み絶縁膜とトランジスタのゲート絶縁膜が
所期の役割を果たさなくなる。さらに二次的な効果とし
て、完成した集積回路においても静電気放電に対する耐
性が劣化する。
【０００７】本発明は、このような従来技術の問題点に
鑑みてなされたもので、温度上昇を抑制すると共に静電
気放電に対する耐性の向上したＳＯＩ半導体基板を提供
することを目的とする。
鑑みてなされたもので、温度上昇を抑制すると共に静電
気放電に対する耐性の向上したＳＯＩ半導体基板を提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明においては、単結
晶シリコン基板中に、絶縁膜とともに導体又は半導体を
局所的に形成することにより前記目的を達成する。
晶シリコン基板中に、絶縁膜とともに導体又は半導体を
局所的に形成することにより前記目的を達成する。
【０００９】すなわち、本発明の半導体基板は、単結晶
シリコン基板に絶縁膜とともに導体又はドープされた半
導体が各々局所的に埋め込まれていることを特徴とす
る。絶縁膜と導体又はドープされた半導体とは、基板面
に平行な方向に交互に配置される。
シリコン基板に絶縁膜とともに導体又はドープされた半
導体が各々局所的に埋め込まれていることを特徴とす
る。絶縁膜と導体又はドープされた半導体とは、基板面
に平行な方向に交互に配置される。
【００１０】また、本発明による半導体基板の製造方法
は、単結晶シリコン基板の局所的な位置に単結晶シリコ
ンと反応して絶縁膜を形成する原子をイオン注入し、そ
の後にアニールすることによって前記単結晶シリコン基
板に絶縁膜を局所的に埋め込む第１の工程と、単結晶シ
リコン基板の局所的な位置に単結晶シリコンと反応して
導電性があるケイ化物を形成する原子をイオン注入し、
その後にアニールすることによって単結晶基板にケイ化
物を局所的に埋め込む第２の工程とを含むことを特徴と
する。
は、単結晶シリコン基板の局所的な位置に単結晶シリコ
ンと反応して絶縁膜を形成する原子をイオン注入し、そ
の後にアニールすることによって前記単結晶シリコン基
板に絶縁膜を局所的に埋め込む第１の工程と、単結晶シ
リコン基板の局所的な位置に単結晶シリコンと反応して
導電性があるケイ化物を形成する原子をイオン注入し、
その後にアニールすることによって単結晶基板にケイ化
物を局所的に埋め込む第２の工程とを含むことを特徴と
する。
【００１１】前記第２の工程では、単結晶シリコン基板
上にフォトレジストを塗布し、フォトリソグラフィ工程
により単結晶シリコンの内部にケイ化物を形成する箇所
の上のフォトレジストを除去し、単結晶シリコンと反応
してケイ化物を形成する原子をイオン注入し、その後に
アニールすることによって、所望の位置にケイ化物を埋
め込むことができる。
上にフォトレジストを塗布し、フォトリソグラフィ工程
により単結晶シリコンの内部にケイ化物を形成する箇所
の上のフォトレジストを除去し、単結晶シリコンと反応
してケイ化物を形成する原子をイオン注入し、その後に
アニールすることによって、所望の位置にケイ化物を埋
め込むことができる。
【００１２】前記第２の工程では、前記単結晶シリコン
基板の表面に絶縁膜を形成し、前記絶縁膜の上にフォト
レジストを塗布し、フォトリソグラフィ工程により単結
晶シリコンの内部にケイ化物を形成する箇所のフォトレ
ジストを除去し、単結晶シリコンと反応してケイ化物を
形成する原子をイオン注入し、単結晶シリコン上に残っ
ているフォトレジストを除去し、その後、アニールする
ことによって、所望の位置にケイ化物を埋め込むことも
できる。
基板の表面に絶縁膜を形成し、前記絶縁膜の上にフォト
レジストを塗布し、フォトリソグラフィ工程により単結
晶シリコンの内部にケイ化物を形成する箇所のフォトレ
ジストを除去し、単結晶シリコンと反応してケイ化物を
形成する原子をイオン注入し、単結晶シリコン上に残っ
ているフォトレジストを除去し、その後、アニールする
ことによって、所望の位置にケイ化物を埋め込むことも
できる。
【００１３】また、本発明による半導体基板の製造方法
は、単結晶シリコン基板の局所的な位置に単結晶シリコ
ンと反応して絶縁膜を形成する原子をイオン注入し、そ
の後にアニールすることによって単結晶シリコン基板に
絶縁膜を局所的に埋め込む第１の工程と、単結晶シリコ
ン基板の局所的な位置に単結晶シリコンに固溶して導電
性あるいは半導体のシリコンを形成する原子をイオン注
入し、その後にアニールすることによって単結晶シリコ
ン基板にドープを受けたシリコンを局所的に埋め込む第
２の工程とを含むことを特徴とする。
は、単結晶シリコン基板の局所的な位置に単結晶シリコ
ンと反応して絶縁膜を形成する原子をイオン注入し、そ
の後にアニールすることによって単結晶シリコン基板に
絶縁膜を局所的に埋め込む第１の工程と、単結晶シリコ
ン基板の局所的な位置に単結晶シリコンに固溶して導電
性あるいは半導体のシリコンを形成する原子をイオン注
入し、その後にアニールすることによって単結晶シリコ
ン基板にドープを受けたシリコンを局所的に埋め込む第
２の工程とを含むことを特徴とする。
【００１４】また、本発明による半導体基板の製造方法
は、単結晶シリコン基板の局所的な位置に単結晶シリコ
ンと反応して絶縁膜を形成する原子をイオン注入し、そ
の後にアニールすることによって単結晶シリコン基板に
絶縁膜を局所的に埋め込む第１の工程と、単結晶シリコ
ン基板の局所的な位置に導電性あるいは半導体の金属の
少なくとも一種類をイオン注入し、その後にアニールす
ることによって単結晶シリコン基板に導電性あるいは半
導体の金属を局所的に埋め込む第２の工程とを含むこと
を特徴とする。
は、単結晶シリコン基板の局所的な位置に単結晶シリコ
ンと反応して絶縁膜を形成する原子をイオン注入し、そ
の後にアニールすることによって単結晶シリコン基板に
絶縁膜を局所的に埋め込む第１の工程と、単結晶シリコ
ン基板の局所的な位置に導電性あるいは半導体の金属の
少なくとも一種類をイオン注入し、その後にアニールす
ることによって単結晶シリコン基板に導電性あるいは半
導体の金属を局所的に埋め込む第２の工程とを含むこと
を特徴とする。
【００１５】また、本発明による所望の位置にケイ化物
及びシリコン酸化膜が埋め込まれた半導体基板の製造方
法は、第１の単結晶シリコン基板上にシリコンと反応し
てケイ化物を形成する原子を局所的に堆積させ、そのの
ちアニールしてケイ化物を第１の単結晶シリコン基板表
面に局在的に形成する工程と、第１の単結晶シリコン基
板表面に局所的に厚いシリコン酸化膜を形成し、そのの
ちシリコン酸化膜と単結晶シリコン基板の表面が同一の
表面になるまでシリコン酸化膜を除去してシリコン酸化
膜を第１の単結晶シリコン基板表面に局在的に形成する
工程と、第１の単結晶シリコン基板と第２の単結晶シリ
コン基板とを、第１の単結晶シリコン上に形成したケイ
化物及びシリコン酸化膜を内部にして高温雰囲気中にて
貼り合わせる工程と、貼り合わされた第１の単結晶シリ
コン基板又は第２の単結晶シリコン基板を、シリコン酸
化膜の上に所望の厚みの単結晶シリコン層が残るまで研
磨あるいはエッチング等により除去する工程とを含むこ
とを特徴とする。
及びシリコン酸化膜が埋め込まれた半導体基板の製造方
法は、第１の単結晶シリコン基板上にシリコンと反応し
てケイ化物を形成する原子を局所的に堆積させ、そのの
ちアニールしてケイ化物を第１の単結晶シリコン基板表
面に局在的に形成する工程と、第１の単結晶シリコン基
板表面に局所的に厚いシリコン酸化膜を形成し、そのの
ちシリコン酸化膜と単結晶シリコン基板の表面が同一の
表面になるまでシリコン酸化膜を除去してシリコン酸化
膜を第１の単結晶シリコン基板表面に局在的に形成する
工程と、第１の単結晶シリコン基板と第２の単結晶シリ
コン基板とを、第１の単結晶シリコン上に形成したケイ
化物及びシリコン酸化膜を内部にして高温雰囲気中にて
貼り合わせる工程と、貼り合わされた第１の単結晶シリ
コン基板又は第２の単結晶シリコン基板を、シリコン酸
化膜の上に所望の厚みの単結晶シリコン層が残るまで研
磨あるいはエッチング等により除去する工程とを含むこ
とを特徴とする。
【００１６】また、本発明による所望の位置にケイ化物
及びシリコン酸化膜が埋め込まれた半導体基板の製造方
法は、第１の単結晶シリコン基板に単結晶シリコンに固
溶して導電性あるいは半導体のシリコンを形成する原子
を局所的にイオン注入し、そののちアニールして導電性
あるいは半導体のシリコンを局所的に形成する工程と、
第１の単結晶シリコン基板表面に局所的に厚いシリコン
酸化膜を形成し、そののちシリコン酸化膜と単結晶シリ
コン基板の表面が同一の表面になるまでシリコン酸化膜
を除去してシリコン酸化膜を第１の単結晶シリコン基板
表面に局在的に形成する工程と、第１の単結晶シリコン
基板と第２の単結晶シリコン基板とを、第１の単結晶シ
リコン上に形成した導電性あるいは半導体のシリコン及
びシリコン酸化膜を内部にして高温雰囲気中にて貼り合
わせる工程と、貼り合わされた第１の単結晶シリコン基
板又は第２の単結晶シリコン基板を、シリコン酸化膜の
上に所望の厚みの単結晶シリコン層が残るまで研磨ある
いはエッチング等により除去する工程とを含むことを特
徴とする。
及びシリコン酸化膜が埋め込まれた半導体基板の製造方
法は、第１の単結晶シリコン基板に単結晶シリコンに固
溶して導電性あるいは半導体のシリコンを形成する原子
を局所的にイオン注入し、そののちアニールして導電性
あるいは半導体のシリコンを局所的に形成する工程と、
第１の単結晶シリコン基板表面に局所的に厚いシリコン
酸化膜を形成し、そののちシリコン酸化膜と単結晶シリ
コン基板の表面が同一の表面になるまでシリコン酸化膜
を除去してシリコン酸化膜を第１の単結晶シリコン基板
表面に局在的に形成する工程と、第１の単結晶シリコン
基板と第２の単結晶シリコン基板とを、第１の単結晶シ
リコン上に形成した導電性あるいは半導体のシリコン及
びシリコン酸化膜を内部にして高温雰囲気中にて貼り合
わせる工程と、貼り合わされた第１の単結晶シリコン基
板又は第２の単結晶シリコン基板を、シリコン酸化膜の
上に所望の厚みの単結晶シリコン層が残るまで研磨ある
いはエッチング等により除去する工程とを含むことを特
徴とする。
【００１７】また、本発明による所望の位置にケイ化物
及びシリコン酸化膜が埋め込まれた半導体基板の製造方
法は、第１の単結晶シリコン基板上に局所的に凹部を形
成し、凹部に導体を堆積させ、そののち表面を研磨する
ことにより導体を第１の単結晶シリコン基板表面に局在
的に形成する工程と、第１の単結晶シリコン基板表面に
局所的に厚いシリコン酸化膜を形成し、そののちシリコ
ン酸化膜と単結晶シリコン基板の表面が同一の表面にな
るまでシリコン酸化膜を除去してシリコン酸化膜を第１
の単結晶シリコン基板表面に局在的に形成する工程と、
第１の単結晶シリコン基板と第２の単結晶シリコン基板
とを、第１の単結晶シリコン上に形成した導体及びシリ
コン酸化膜を内部にして高温雰囲気中にて貼り合わせる
工程と、貼り合わされた第１の単結晶シリコン基板又は
第２の単結晶シリコン基板を、シリコン酸化膜の上に所
望の厚みの単結晶シリコン層が残るまで研磨あるいはエ
ッチング等により除去する工程とを含むことを特徴とす
る。
及びシリコン酸化膜が埋め込まれた半導体基板の製造方
法は、第１の単結晶シリコン基板上に局所的に凹部を形
成し、凹部に導体を堆積させ、そののち表面を研磨する
ことにより導体を第１の単結晶シリコン基板表面に局在
的に形成する工程と、第１の単結晶シリコン基板表面に
局所的に厚いシリコン酸化膜を形成し、そののちシリコ
ン酸化膜と単結晶シリコン基板の表面が同一の表面にな
るまでシリコン酸化膜を除去してシリコン酸化膜を第１
の単結晶シリコン基板表面に局在的に形成する工程と、
第１の単結晶シリコン基板と第２の単結晶シリコン基板
とを、第１の単結晶シリコン上に形成した導体及びシリ
コン酸化膜を内部にして高温雰囲気中にて貼り合わせる
工程と、貼り合わされた第１の単結晶シリコン基板又は
第２の単結晶シリコン基板を、シリコン酸化膜の上に所
望の厚みの単結晶シリコン層が残るまで研磨あるいはエ
ッチング等により除去する工程とを含むことを特徴とす
る。
【００１８】本発明の半導体基板によると、集積回路の
作製中に生じる単結晶シリコン層（ＳＯＩ層）と単結晶
シリコン基板との間の電位差は、導体（あるいはドープ
された半導体）の存在によりゼロあるいはゼロに近い値
となる。
作製中に生じる単結晶シリコン層（ＳＯＩ層）と単結晶
シリコン基板との間の電位差は、導体（あるいはドープ
された半導体）の存在によりゼロあるいはゼロに近い値
となる。
【００１９】
【発明の実施の形態】以下、図面を参照した本発明の実
施の形態を説明する。図１は本発明によるＳＯＩ半導体
基板の構造を示す模式図であり、（ａ）はＳＯＩ半導体
基板の平面図、（ｂ）は（ａ）の破線Ｘ−Ｘ’上の断面
図である。このＳＯＩ半導体基板は、単結晶シリコン基
板１０１に、シリコン酸化膜等の絶縁膜１０２、及び金
属などの導体もしくはドープされた半導体１０４を局所
的に埋め込んで構成されている。単結晶シリコン１０１
には、その結晶方向を示すためにオリエンテーションフ
ラットと呼ばれる切断線１０５が設けられている。絶縁
膜１０２は、例えば数百Å〜数μｍの厚さを持ってい
る。
施の形態を説明する。図１は本発明によるＳＯＩ半導体
基板の構造を示す模式図であり、（ａ）はＳＯＩ半導体
基板の平面図、（ｂ）は（ａ）の破線Ｘ−Ｘ’上の断面
図である。このＳＯＩ半導体基板は、単結晶シリコン基
板１０１に、シリコン酸化膜等の絶縁膜１０２、及び金
属などの導体もしくはドープされた半導体１０４を局所
的に埋め込んで構成されている。単結晶シリコン１０１
には、その結晶方向を示すためにオリエンテーションフ
ラットと呼ばれる切断線１０５が設けられている。絶縁
膜１０２は、例えば数百Å〜数μｍの厚さを持ってい
る。
【００２０】図２に、図１に示す本発明のＳＯＩ半導体
基板を利用して形成した回路群の一例の模式図を示す。
ＳＯＩ半導体基板は、単結晶シリコン基板１３１内に、
厚さ数百Å〜数μｍの半導体Ｎ型シリコン１３２及び厚
さ数百Å〜数μｍのシリコン酸化膜（絶縁膜）１３３を
各々局所的に埋め込んで構成されている。
基板を利用して形成した回路群の一例の模式図を示す。
ＳＯＩ半導体基板は、単結晶シリコン基板１３１内に、
厚さ数百Å〜数μｍの半導体Ｎ型シリコン１３２及び厚
さ数百Å〜数μｍのシリコン酸化膜（絶縁膜）１３３を
各々局所的に埋め込んで構成されている。
【００２１】回路１３４及び回路１３６は単結晶シリコ
ン基板１３１内に絶縁膜１３３が埋め込まれた領域に形
成され、回路１３５は単結晶シリコン基板１３１内に半
導体１３２が埋め込まれた領域に形成されている。各回
路１３４，１３５，１３６はそれぞれ電気的に接続さ
れ、ある働きを持つ一つの集積回路を形成している。
ン基板１３１内に絶縁膜１３３が埋め込まれた領域に形
成され、回路１３５は単結晶シリコン基板１３１内に半
導体１３２が埋め込まれた領域に形成されている。各回
路１３４，１３５，１３６はそれぞれ電気的に接続さ
れ、ある働きを持つ一つの集積回路を形成している。
【００２２】回路１３５を作ろうとする領域の下には埋
め込み絶縁膜はなく埋め込み半導体１３２があるため、
イオン注入及びプラズマに被爆する工程では埋め込み半
導体１３２に対してＳＯＩ半導体基板の表側に発生する
電荷をＳＯＩ半導体基板の裏側に逃がす。それゆえ、埋
め込み半導体１３２を挟んだＳＯＩ半導体基板の表裏が
同電位になる傾向になり、静電気放電による周辺部の埋
め込み絶縁膜１３３の破壊が抑制され、回路１３５を構
成するトランジスタ群の信頼性が高く安定した回路とな
る。
め込み絶縁膜はなく埋め込み半導体１３２があるため、
イオン注入及びプラズマに被爆する工程では埋め込み半
導体１３２に対してＳＯＩ半導体基板の表側に発生する
電荷をＳＯＩ半導体基板の裏側に逃がす。それゆえ、埋
め込み半導体１３２を挟んだＳＯＩ半導体基板の表裏が
同電位になる傾向になり、静電気放電による周辺部の埋
め込み絶縁膜１３３の破壊が抑制され、回路１３５を構
成するトランジスタ群の信頼性が高く安定した回路とな
る。
【００２３】次に、図１に示したＳＯＩ半導体基板の製
造方法について説明する。図３は、本発明によるＳＯＩ
半導体基板の製造方法の一例を示す工程断面図である。
まず、図３（ａ）に示すように、単結晶シリコン基板１
６１の上に、厚さが数μｍのフォトレジスト１６２を全
面に塗布する。次に、図３（ｂ）のように、フォトリソ
グラフィ工程によって、酸素を単結晶シリコン基板１６
１の中にイオン注入すべき箇所のフォトレジストを除去
する。１６３はフォトリソグラフィ工程によって残った
フォトレジストを示す。次に、図３（ｃ）のように、フ
ォトレジストを１６３をマスクとして、酸素イオンＯ+
を単結晶シリコン基板１６１中にイオン注入する。酸素
イオンをイオン注入するときの加速エネルギーは、埋め
込みシリコン酸化膜を単結晶シリコン基板１６１のどの
くらいの深さに形成するかによって決定される。イオン
注入時の酸素イオンの量は、１０18ｃｍ-2のオーダであ
る。次に、図３（ｄ）のように、フォトレジストを除去
する。この後、９００℃以上のアニールを加えると、単
結晶シリコンとイオン注入された酸素原子が反応し、良
好なシリコン酸化膜１６５が形成される。そして、シリ
コン酸化膜１６５の上には結晶性の良好な単結晶シリコ
ンすなわちＳＯＩ層１６６が形成されることとなる。
造方法について説明する。図３は、本発明によるＳＯＩ
半導体基板の製造方法の一例を示す工程断面図である。
まず、図３（ａ）に示すように、単結晶シリコン基板１
６１の上に、厚さが数μｍのフォトレジスト１６２を全
面に塗布する。次に、図３（ｂ）のように、フォトリソ
グラフィ工程によって、酸素を単結晶シリコン基板１６
１の中にイオン注入すべき箇所のフォトレジストを除去
する。１６３はフォトリソグラフィ工程によって残った
フォトレジストを示す。次に、図３（ｃ）のように、フ
ォトレジストを１６３をマスクとして、酸素イオンＯ+
を単結晶シリコン基板１６１中にイオン注入する。酸素
イオンをイオン注入するときの加速エネルギーは、埋め
込みシリコン酸化膜を単結晶シリコン基板１６１のどの
くらいの深さに形成するかによって決定される。イオン
注入時の酸素イオンの量は、１０18ｃｍ-2のオーダであ
る。次に、図３（ｄ）のように、フォトレジストを除去
する。この後、９００℃以上のアニールを加えると、単
結晶シリコンとイオン注入された酸素原子が反応し、良
好なシリコン酸化膜１６５が形成される。そして、シリ
コン酸化膜１６５の上には結晶性の良好な単結晶シリコ
ンすなわちＳＯＩ層１６６が形成されることとなる。
【００２４】続いて、図３（ｅ）に示すように、新たに
フォトリソグラフィ工程によって、シリコンと反応して
ケイ化物を形成する金属を単結晶シリコンの中にイオン
注入すべき箇所以外の箇所にフォトレジスト１６７層を
形成する。このときのイオン注入箇所は、隣接する局所
的なシリコン酸化膜１６５の間に設定される。次に、図
３（ｆ）のように、単結晶シリコン基板１６１中に金属
イオンＭ1 +をイオン注入する。このとき注入する金属イ
オンは、例えば遷移金属イオンであるチタンイオン、タ
ングステンイオンとすることができる。あるいはアルミ
ニウムイオンでもよい。また、複数の金属イオン、例え
ばチタンイオンとタングステンイオンを同時に注入して
もよい。金属イオンをイオン注入するときの加速エネル
ギーは、埋め込みケイ化物を単結晶シリコン基板１６１
のどのくらいの深さに形成するかによって決定される。
次に、図３（ｇ）のように、フォトレジスト膜１６７を
除去する。この後、７００℃以上のアニールを加える
と、単結晶シリコンとイオン注入された金属が反応し、
良好なケイ化物１６９が形成される。ケイ化物１６９の
上には単結晶シリコン１７１が存在する。
フォトリソグラフィ工程によって、シリコンと反応して
ケイ化物を形成する金属を単結晶シリコンの中にイオン
注入すべき箇所以外の箇所にフォトレジスト１６７層を
形成する。このときのイオン注入箇所は、隣接する局所
的なシリコン酸化膜１６５の間に設定される。次に、図
３（ｆ）のように、単結晶シリコン基板１６１中に金属
イオンＭ1 +をイオン注入する。このとき注入する金属イ
オンは、例えば遷移金属イオンであるチタンイオン、タ
ングステンイオンとすることができる。あるいはアルミ
ニウムイオンでもよい。また、複数の金属イオン、例え
ばチタンイオンとタングステンイオンを同時に注入して
もよい。金属イオンをイオン注入するときの加速エネル
ギーは、埋め込みケイ化物を単結晶シリコン基板１６１
のどのくらいの深さに形成するかによって決定される。
次に、図３（ｇ）のように、フォトレジスト膜１６７を
除去する。この後、７００℃以上のアニールを加える
と、単結晶シリコンとイオン注入された金属が反応し、
良好なケイ化物１６９が形成される。ケイ化物１６９の
上には単結晶シリコン１７１が存在する。
【００２５】図４は、本発明によるＳＯＩ半導体基板の
製造方法の他の例を示す工程断面図である。図３におい
ては単結晶シリコン基板内にシリコン酸化膜１６５とケ
イ化物１６９とを局所的に埋め込んだが、ここではケイ
化物に代えてドープされた導体あるいは半導体のシリコ
ンを局所的に形成する。図４に示す作製方法の前半の工
程、すなわち単結晶シリコン基板１６１内に絶縁膜とし
てシリコン酸化膜１６５を局所的に形成する工程である
図４（ａ）〜（ｅ）及びそれに続くイオン注入用のマス
クを形成する工程である図４（ｅ）は図３（ａ）〜
（ｅ）と同一であるので、詳細な説明を省略する。
製造方法の他の例を示す工程断面図である。図３におい
ては単結晶シリコン基板内にシリコン酸化膜１６５とケ
イ化物１６９とを局所的に埋め込んだが、ここではケイ
化物に代えてドープされた導体あるいは半導体のシリコ
ンを局所的に形成する。図４に示す作製方法の前半の工
程、すなわち単結晶シリコン基板１６１内に絶縁膜とし
てシリコン酸化膜１６５を局所的に形成する工程である
図４（ａ）〜（ｅ）及びそれに続くイオン注入用のマス
クを形成する工程である図４（ｅ）は図３（ａ）〜
（ｅ）と同一であるので、詳細な説明を省略する。
【００２６】図４（ｆ）において、シリコンに固溶して
導体あるいは半導体となるドーパントのイオンＭ2 +をイ
オン注入する。このイオンは、砒素、リン、ボロン等と
することができる。次に、図４（ｇ）のように、フォト
レジスト膜１６７を除去し、８００℃以上のアニールを
加えると、単結晶シリコンの中にドーパントが導入さ
れ、シリコンが導体あるいは半導体１７３として働くよ
うになる。このドープされて導体あるいは半導体１７３
として働くシリコンの上には単結晶シリコン１７５が存
在する。
導体あるいは半導体となるドーパントのイオンＭ2 +をイ
オン注入する。このイオンは、砒素、リン、ボロン等と
することができる。次に、図４（ｇ）のように、フォト
レジスト膜１６７を除去し、８００℃以上のアニールを
加えると、単結晶シリコンの中にドーパントが導入さ
れ、シリコンが導体あるいは半導体１７３として働くよ
うになる。このドープされて導体あるいは半導体１７３
として働くシリコンの上には単結晶シリコン１７５が存
在する。
【００２７】以上、図３及び図４で説明したＳＯＩ半導
体基板の製造方法では、酸素イオン、金属イオンあるい
はドーパントをイオン注入するとき、注入すべき箇所の
選択は、単結晶シリコンの上に塗布したフォトレジスト
膜を所望の箇所だけ除去することで行った。しかしなが
ら、イオン注入すべき位置の選択方法は、以下に説明す
るように、単結晶シリコンの上に塗布したフォトレジス
ト膜を所望の箇所だけ除去して行う方法だけとは限らな
い。
体基板の製造方法では、酸素イオン、金属イオンあるい
はドーパントをイオン注入するとき、注入すべき箇所の
選択は、単結晶シリコンの上に塗布したフォトレジスト
膜を所望の箇所だけ除去することで行った。しかしなが
ら、イオン注入すべき位置の選択方法は、以下に説明す
るように、単結晶シリコンの上に塗布したフォトレジス
ト膜を所望の箇所だけ除去して行う方法だけとは限らな
い。
【００２８】図５は、本発明によるＳＯＩ半導体基板の
製造方法の他の例を示す工程断面図である。まず、図５
（ａ）に示すように、単結晶シリコン基板１９１上にシ
リコン酸化膜などの絶縁膜１９２を形成し、その上にフ
ォトレジスト膜１９３を形成する。次に、図５（ｂ）の
ように、フォトリソグラフィ工程により、酸素イオンを
単結晶シリコン基板１９１の中にイオン注入すべき箇所
のフォトレジストと絶縁膜を除去する。１９４と１９５
はそれぞれ、フォトリソグラフィ工程によって残ったフ
ォトレジストと絶縁膜を示す。次に、図５（ｃ）のよう
に、単結晶シリコン基板１９１中に酸素イオンＯ+ をイ
オン注入する。酸素イオンＯ+ をイオン注入する時の加
速エネルギーは、ＳＯＩ層下に形成されるシリコン酸化
膜をＳＯＩ層表面からどのくらいの深さに形成するかに
依存する。イオン注入時の酸素イオンの量は、１０18ｃ
ｍ-2のオーダである。次に、図５（ｄ）のように、酸素
イオン注入後にフォトレジスト膜１９４と絶縁膜１９５
を除去することにより、表面全体が平坦な単結晶シリコ
ン基板１９１となる。このあと、９００℃以上のアニー
ル工程を加えると、単結晶シリコンとイオン注入された
酸素イオン原子とが反応し、良好なシリコン酸化膜１９
７が局所的に形成される。シリコン酸化膜１９７の上に
は単結晶シリコン層すなわちＳＯＩ層１９８が存在す
る。
製造方法の他の例を示す工程断面図である。まず、図５
（ａ）に示すように、単結晶シリコン基板１９１上にシ
リコン酸化膜などの絶縁膜１９２を形成し、その上にフ
ォトレジスト膜１９３を形成する。次に、図５（ｂ）の
ように、フォトリソグラフィ工程により、酸素イオンを
単結晶シリコン基板１９１の中にイオン注入すべき箇所
のフォトレジストと絶縁膜を除去する。１９４と１９５
はそれぞれ、フォトリソグラフィ工程によって残ったフ
ォトレジストと絶縁膜を示す。次に、図５（ｃ）のよう
に、単結晶シリコン基板１９１中に酸素イオンＯ+ をイ
オン注入する。酸素イオンＯ+ をイオン注入する時の加
速エネルギーは、ＳＯＩ層下に形成されるシリコン酸化
膜をＳＯＩ層表面からどのくらいの深さに形成するかに
依存する。イオン注入時の酸素イオンの量は、１０18ｃ
ｍ-2のオーダである。次に、図５（ｄ）のように、酸素
イオン注入後にフォトレジスト膜１９４と絶縁膜１９５
を除去することにより、表面全体が平坦な単結晶シリコ
ン基板１９１となる。このあと、９００℃以上のアニー
ル工程を加えると、単結晶シリコンとイオン注入された
酸素イオン原子とが反応し、良好なシリコン酸化膜１９
７が局所的に形成される。シリコン酸化膜１９７の上に
は単結晶シリコン層すなわちＳＯＩ層１９８が存在す
る。
【００２９】続いて、図５（ｅ）に示すように、局所的
にシリコン酸化膜１９７が埋め込まれた単結晶シリコン
基板１９１上にシリコン酸化膜などの絶縁膜１９９を形
成し、その上にフォトレジスト膜２００を形成する。次
に、図５（ｆ）のように、フォトリソグラフィ工程によ
り、シリコンと反応してケイ化物を形成する金属イオン
を単結晶シリコン基板１９１の中にイオン注入すべき箇
所のフォトレジストと絶縁膜を除去する。このイオン注
入箇所は、隣接する局所的なシリコン酸化膜１９７の間
に設定される。２０１と２０２はそれぞれ、フォトリソ
グラフィ工程によって残った絶縁膜とフォトレジストを
示す。次に、図５（ｇ）のように、単結晶シリコン基板
１９１中にシリコンと反応してケイ化物を形成するチタ
ン、タングステン、アルミニウム等の金属イオンＭ1 +を
注入する。次に、図５（ｈ）のように、金属イオン注入
後フォトレジスト膜２０２と絶縁膜２０１を除去するこ
とにより、表面全体が平坦な単結晶シリコン基板１９１
となる。このあと、７００℃以上のアニール工程を加え
ると、単結晶シリコンとイオン注入された金属イオン原
子とが反応し、良好なケイ化物２０４が局所的に形成さ
れる。
にシリコン酸化膜１９７が埋め込まれた単結晶シリコン
基板１９１上にシリコン酸化膜などの絶縁膜１９９を形
成し、その上にフォトレジスト膜２００を形成する。次
に、図５（ｆ）のように、フォトリソグラフィ工程によ
り、シリコンと反応してケイ化物を形成する金属イオン
を単結晶シリコン基板１９１の中にイオン注入すべき箇
所のフォトレジストと絶縁膜を除去する。このイオン注
入箇所は、隣接する局所的なシリコン酸化膜１９７の間
に設定される。２０１と２０２はそれぞれ、フォトリソ
グラフィ工程によって残った絶縁膜とフォトレジストを
示す。次に、図５（ｇ）のように、単結晶シリコン基板
１９１中にシリコンと反応してケイ化物を形成するチタ
ン、タングステン、アルミニウム等の金属イオンＭ1 +を
注入する。次に、図５（ｈ）のように、金属イオン注入
後フォトレジスト膜２０２と絶縁膜２０１を除去するこ
とにより、表面全体が平坦な単結晶シリコン基板１９１
となる。このあと、７００℃以上のアニール工程を加え
ると、単結晶シリコンとイオン注入された金属イオン原
子とが反応し、良好なケイ化物２０４が局所的に形成さ
れる。
【００３０】図６は、本発明によるＳＯＩ半導体基板の
製造方法の他の例を示す工程断面図である。図５で説明
した方法では単結晶シリコン基板内にシリコン酸化膜１
９７とともにケイ化物２０４を局所的に埋め込んだが、
ここではケイ化物に代えてドープされた導体あるいは半
導体のシリコンを局所的に形成する。図６に示した製造
方法の前半の工程、すなわち単結晶シリコン基板１９１
内に絶縁膜としてシリコン酸化膜１９７を局所的に形成
する工程である図６（ａ）〜（ｄ）及びそれに続くイオ
ン注入用のマスクを形成する工程である図６（ｅ）〜
（ｆ）は図５（ａ）〜（ｆ）と同一であるので、詳細な
説明を省略する。
製造方法の他の例を示す工程断面図である。図５で説明
した方法では単結晶シリコン基板内にシリコン酸化膜１
９７とともにケイ化物２０４を局所的に埋め込んだが、
ここではケイ化物に代えてドープされた導体あるいは半
導体のシリコンを局所的に形成する。図６に示した製造
方法の前半の工程、すなわち単結晶シリコン基板１９１
内に絶縁膜としてシリコン酸化膜１９７を局所的に形成
する工程である図６（ａ）〜（ｄ）及びそれに続くイオ
ン注入用のマスクを形成する工程である図６（ｅ）〜
（ｆ）は図５（ａ）〜（ｆ）と同一であるので、詳細な
説明を省略する。
【００３１】図６（ｇ）においては、シリコンに固溶し
て導体あるいは半導体となるドーパントのイオン（ヒ
素、リン、ボロン等）Ｍ2 +をイオン注入する。イオン注
入する箇所は、隣接する局所的なシリコン酸化膜１９７
の間とする。次に、図６（ｈ）のように、フォトレジス
ト膜２０２と絶縁膜２０１を除去し、８００℃以上のア
ニールを加えると、単結晶シリコンの中にドーパントが
導入され、シリコンが導体あるいは半導体２０８として
働くようになる。ドープされて導体又は半導体として作
用するシリコン２０８上には単結晶シリコン２１０が存
在する。
て導体あるいは半導体となるドーパントのイオン（ヒ
素、リン、ボロン等）Ｍ2 +をイオン注入する。イオン注
入する箇所は、隣接する局所的なシリコン酸化膜１９７
の間とする。次に、図６（ｈ）のように、フォトレジス
ト膜２０２と絶縁膜２０１を除去し、８００℃以上のア
ニールを加えると、単結晶シリコンの中にドーパントが
導入され、シリコンが導体あるいは半導体２０８として
働くようになる。ドープされて導体又は半導体として作
用するシリコン２０８上には単結晶シリコン２１０が存
在する。
【００３２】図３から図６により説明した本発明のＳＯ
Ｉ半導体基板の製造方法は、半導体シリコン基板に酸素
イオンを注入することにより局所的な埋め込み酸化膜を
作製したが、埋め込み酸化膜は二枚の単結晶シリコン基
板を貼り合わせる方法、いわゆる貼り合わせ法によって
も形成することができる。次に、貼り合わせ法による本
発明のＳＯＩ半導体基板の製造方法について説明する。
Ｉ半導体基板の製造方法は、半導体シリコン基板に酸素
イオンを注入することにより局所的な埋め込み酸化膜を
作製したが、埋め込み酸化膜は二枚の単結晶シリコン基
板を貼り合わせる方法、いわゆる貼り合わせ法によって
も形成することができる。次に、貼り合わせ法による本
発明のＳＯＩ半導体基板の製造方法について説明する。
【００３３】図７は、本発明によるＳＯＩ半導体基板を
貼り合わせ法によって製造する方法の例を示す工程断面
図である。まず、図７（ａ）に示すように、単結晶シリ
コン基板２２１上にシリコン酸化膜などの絶縁膜２２２
を形成し、その上にフォトレジスト膜２２３を形成す
る。次に、図７（ｂ）のように、フォトリソグラフィ工
程によりフォトレジスト膜の所望の位置に窓２２４を開
ける。次に、図７（ｃ）のように、フォトレジスト膜の
窓の箇所の絶縁膜２２２を除去する。次に、図７（ｄ）
のように、絶縁膜上に残っているフォトレジスト膜を除
去し、シリコンと反応してケイ化物を形成するチタン、
タングステン、アルミニウム等の金属膜２２５を堆積さ
せる。この後、７００℃以上の温度でアニールを加える
と、図７（ｅ）のように、金属膜２２５と単結晶シリコ
ン２２１が反応してケイ化物２２６を形成する。次に、
図７（ｆ）のように、単結晶シリコン基板２２１の表面
を所望の深さまでドライエッチング・研磨等で除去す
る。この時、表面が研磨されて平らになったケイ化物２
２７中に未反応金属が含有していても問題はない。
貼り合わせ法によって製造する方法の例を示す工程断面
図である。まず、図７（ａ）に示すように、単結晶シリ
コン基板２２１上にシリコン酸化膜などの絶縁膜２２２
を形成し、その上にフォトレジスト膜２２３を形成す
る。次に、図７（ｂ）のように、フォトリソグラフィ工
程によりフォトレジスト膜の所望の位置に窓２２４を開
ける。次に、図７（ｃ）のように、フォトレジスト膜の
窓の箇所の絶縁膜２２２を除去する。次に、図７（ｄ）
のように、絶縁膜上に残っているフォトレジスト膜を除
去し、シリコンと反応してケイ化物を形成するチタン、
タングステン、アルミニウム等の金属膜２２５を堆積さ
せる。この後、７００℃以上の温度でアニールを加える
と、図７（ｅ）のように、金属膜２２５と単結晶シリコ
ン２２１が反応してケイ化物２２６を形成する。次に、
図７（ｆ）のように、単結晶シリコン基板２２１の表面
を所望の深さまでドライエッチング・研磨等で除去す
る。この時、表面が研磨されて平らになったケイ化物２
２７中に未反応金属が含有していても問題はない。
【００３４】次に、図７（ｇ）において、ケイ化物２２
７が形成された単結晶シリコン基板２２１上に再び熱酸
化によりシリコン酸化膜２３０を形成し、Ｓｉ3Ｎ4など
の絶縁膜２２８を堆積させた後、フォトレジスト２２９
を塗布する。次に、図７（ｈ），（ｉ）に示すように、
フォトレジスト２２９及び絶縁膜２２８の所望の位置に
フォトリソグラフ及びドライエッチングにより窓２３２
を形成する。次に、図７（ｊ）のように、フォトレジス
ト２２９を除去する。次に、図７（ｋ）において、熱酸
化することによりシリコン酸化膜２３４を形成する。次
に、図７（ｌ）において、研磨などでシリコン基板２２
１を所望の厚さにする。こうして、表面にケイ化物２２
７の領域とシリコン酸化膜２３６の領域が各々局所的に
形成されたシリコン単結晶基板２２１が得られる。この
ようにして形成された基板をＡ基板と呼ぶこととする。
７が形成された単結晶シリコン基板２２１上に再び熱酸
化によりシリコン酸化膜２３０を形成し、Ｓｉ3Ｎ4など
の絶縁膜２２８を堆積させた後、フォトレジスト２２９
を塗布する。次に、図７（ｈ），（ｉ）に示すように、
フォトレジスト２２９及び絶縁膜２２８の所望の位置に
フォトリソグラフ及びドライエッチングにより窓２３２
を形成する。次に、図７（ｊ）のように、フォトレジス
ト２２９を除去する。次に、図７（ｋ）において、熱酸
化することによりシリコン酸化膜２３４を形成する。次
に、図７（ｌ）において、研磨などでシリコン基板２２
１を所望の厚さにする。こうして、表面にケイ化物２２
７の領域とシリコン酸化膜２３６の領域が各々局所的に
形成されたシリコン単結晶基板２２１が得られる。この
ようにして形成された基板をＡ基板と呼ぶこととする。
【００３５】続いて、図７（ｍ）に示すように、新たな
単結晶シリコン基板２３８（Ｂ基板と呼ぶ）を用意す
る。次に、図７（ｎ）のように、１１００℃以上の高温
酸素雰囲気中でＡ基板とＢ基板をシリコン酸化膜２３６
とケイ化物２３７を内側にして貼り合わせる。この時、
Ａ基板とＢ基板の周囲にシリコン酸化膜２３９が形成さ
れる。次に、図７（ｏ）にように、シリコン酸化膜２３
６の上に残す単結晶シリコン２４０が所望の厚さとなる
ようにＢ基板の側を研磨する。その結果、シリコン酸化
膜２３６とケイ化物２３７が単結晶シリコン内に埋め込
まれた図１（ｂ）に示すようなＳＯＩ半導体基板が完成
する。単結晶シリコン基板の周囲のシリコン酸化膜２３
９は除去してもよい。なお、この例では先に導体（ケイ
化物）を形成し、その後に絶縁膜を形成しているが、導
体と絶縁膜の形成順序は逆にしてもよい。
単結晶シリコン基板２３８（Ｂ基板と呼ぶ）を用意す
る。次に、図７（ｎ）のように、１１００℃以上の高温
酸素雰囲気中でＡ基板とＢ基板をシリコン酸化膜２３６
とケイ化物２３７を内側にして貼り合わせる。この時、
Ａ基板とＢ基板の周囲にシリコン酸化膜２３９が形成さ
れる。次に、図７（ｏ）にように、シリコン酸化膜２３
６の上に残す単結晶シリコン２４０が所望の厚さとなる
ようにＢ基板の側を研磨する。その結果、シリコン酸化
膜２３６とケイ化物２３７が単結晶シリコン内に埋め込
まれた図１（ｂ）に示すようなＳＯＩ半導体基板が完成
する。単結晶シリコン基板の周囲のシリコン酸化膜２３
９は除去してもよい。なお、この例では先に導体（ケイ
化物）を形成し、その後に絶縁膜を形成しているが、導
体と絶縁膜の形成順序は逆にしてもよい。
【００３６】図８は、本発明によるＳＯＩ半導体基板を
貼り合わせ法によって製造する方法の他の例を示す工程
断面図である。この例では、熱酸化して埋め込み酸化膜
となるシリコン酸化膜を形成し、一方、導体（または半
導体）は窪みへの堆積により形成する。
貼り合わせ法によって製造する方法の他の例を示す工程
断面図である。この例では、熱酸化して埋め込み酸化膜
となるシリコン酸化膜を形成し、一方、導体（または半
導体）は窪みへの堆積により形成する。
【００３７】まず、図８（ａ）に示すように、単結晶シ
リコン基板２５１上にシリコン酸化膜２５２を形成し、
Ｓｉ3Ｎ4などの絶縁膜２５３を堆積させた後、フォトレ
ジスト２５４を塗布する。次に、図８（ｂ），（ｃ）の
ように、フォトレジスト２５４及び絶縁膜２５３の所望
の位置にフォトリソグラフ及びドライエッチングにより
窓２５５を形成する。次に、フォトレジストを除去し熱
酸化することにより、図８（ｄ）のように、シリコン酸
化膜２５６を形成する。次に、図８（ｅ）のように、絶
縁膜及びシリコン酸化膜を除去することにより窪み２５
７を形成する。次に、図８（ｆ）のように、チタン、タ
ングステンなどの遷移金属やアルミニウムなどの導体又
は半導体２５８を堆積させる。次に、図８（ｇ）のよう
に、ＣＭＰなどの研磨装置で体積面を研磨し、導体又は
半導体２５９を所望の厚さにする。
リコン基板２５１上にシリコン酸化膜２５２を形成し、
Ｓｉ3Ｎ4などの絶縁膜２５３を堆積させた後、フォトレ
ジスト２５４を塗布する。次に、図８（ｂ），（ｃ）の
ように、フォトレジスト２５４及び絶縁膜２５３の所望
の位置にフォトリソグラフ及びドライエッチングにより
窓２５５を形成する。次に、フォトレジストを除去し熱
酸化することにより、図８（ｄ）のように、シリコン酸
化膜２５６を形成する。次に、図８（ｅ）のように、絶
縁膜及びシリコン酸化膜を除去することにより窪み２５
７を形成する。次に、図８（ｆ）のように、チタン、タ
ングステンなどの遷移金属やアルミニウムなどの導体又
は半導体２５８を堆積させる。次に、図８（ｇ）のよう
に、ＣＭＰなどの研磨装置で体積面を研磨し、導体又は
半導体２５９を所望の厚さにする。
【００３８】続いて、図８（ｈ）に示すように、表面に
所望の厚さの導体又は半導体２５９が局所的に形成され
た単結晶シリコン基板２５１上にシリコン酸化膜２６１
を形成し、Ｓｉ3Ｎ4などの絶縁膜２６２を堆積させた
後、フォトレジスト２６３を塗布する。次に、図８
（ｉ），（ｊ）のように、フォトレジスト２６３及び絶
縁膜２６２の所望の位置にフォトリソグラフ及びドライ
エッチングにより窓２６０を形成する。次に、図８
（ｊ）のように、フォトレジストを除去する。次に、図
８（ｋ）にように、熱酸化することによりシリコン酸化
膜２６４を形成する。次に、図８（ｌ）のように、研磨
などで単結晶シリコン基板２５１を所望の厚さにする。
このようにして形成された基板をＡ基板と呼ぶことにす
る。
所望の厚さの導体又は半導体２５９が局所的に形成され
た単結晶シリコン基板２５１上にシリコン酸化膜２６１
を形成し、Ｓｉ3Ｎ4などの絶縁膜２６２を堆積させた
後、フォトレジスト２６３を塗布する。次に、図８
（ｉ），（ｊ）のように、フォトレジスト２６３及び絶
縁膜２６２の所望の位置にフォトリソグラフ及びドライ
エッチングにより窓２６０を形成する。次に、図８
（ｊ）のように、フォトレジストを除去する。次に、図
８（ｋ）にように、熱酸化することによりシリコン酸化
膜２６４を形成する。次に、図８（ｌ）のように、研磨
などで単結晶シリコン基板２５１を所望の厚さにする。
このようにして形成された基板をＡ基板と呼ぶことにす
る。
【００３９】続いて、図８（ｍ）に示すように、新たな
単結晶シリコン基板２６８（Ｂ基板と呼ぶ）を用意す
る。次に、図８（ｎ）のように、１１００℃以上の高温
酸素雰囲気中でＡ基板とＢ基板をシリコン酸化膜２６６
とケイ化物２６７を内側にして貼り合わせる。この時、
Ａ基板とＢ基板の周囲にシリコン酸化膜２６９が形成さ
れる。次に、図８（ｏ）にように、シリコン酸化膜２６
６の上に残す単結晶シリコン２７０が所望の厚さとなる
ようにＢ基板の側を研磨する。こうして、シリコン酸化
膜２６６とケイ化物２６７が単結晶シリコン内に埋め込
まれた図１（ｂ）に示すようなＳＯＩ半導体基板が完成
する。
単結晶シリコン基板２６８（Ｂ基板と呼ぶ）を用意す
る。次に、図８（ｎ）のように、１１００℃以上の高温
酸素雰囲気中でＡ基板とＢ基板をシリコン酸化膜２６６
とケイ化物２６７を内側にして貼り合わせる。この時、
Ａ基板とＢ基板の周囲にシリコン酸化膜２６９が形成さ
れる。次に、図８（ｏ）にように、シリコン酸化膜２６
６の上に残す単結晶シリコン２７０が所望の厚さとなる
ようにＢ基板の側を研磨する。こうして、シリコン酸化
膜２６６とケイ化物２６７が単結晶シリコン内に埋め込
まれた図１（ｂ）に示すようなＳＯＩ半導体基板が完成
する。
【００４０】図９は、本発明によるＳＯＩ半導体基板を
貼り合わせ法によって製造する方法の他の例を示す工程
断面図である。この例では、熱酸化して埋め込み酸化膜
となるシリコン酸化膜を形成し、一方、導体（または半
導体）はドーパントをイオン注入することにより形成す
る。
貼り合わせ法によって製造する方法の他の例を示す工程
断面図である。この例では、熱酸化して埋め込み酸化膜
となるシリコン酸化膜を形成し、一方、導体（または半
導体）はドーパントをイオン注入することにより形成す
る。
【００４１】まず、図９（ａ）に示すように、単結晶シ
リコン基板２８１上にフォトレジスト２８２を塗布す
る。次に、図９（ｂ）のように、フォトリソグラフィ工
程によりフォトレジスト膜の所望の位置にドーパントを
注入するための窓２８３を開ける。次に、図９（ｃ）の
ように、シリコンに固溶して導体あるいは半導体となる
ドーパントのイオン（ヒ素、リン、ボロン等）２８４を
イオン注入する。次に、図９（ｄ）のように、フォトレ
ジストを除去する。次に、図９（ｅ）のように、８００
℃以上のアニールを加えると、単結晶シリコンの中にド
ーパントが導入され、シリコンが導体あるいは半導体２
８６として働くようになる。このとき、イオン種のドー
ズ量によって、シリコンが導体になったり半導体になっ
たりする。なお、次工程のシリコン酸化膜形成のための
酸化の温度がイオン種を活性化するのに充分であれば、
この図９（ｅ）のアニールは省略可能である。
リコン基板２８１上にフォトレジスト２８２を塗布す
る。次に、図９（ｂ）のように、フォトリソグラフィ工
程によりフォトレジスト膜の所望の位置にドーパントを
注入するための窓２８３を開ける。次に、図９（ｃ）の
ように、シリコンに固溶して導体あるいは半導体となる
ドーパントのイオン（ヒ素、リン、ボロン等）２８４を
イオン注入する。次に、図９（ｄ）のように、フォトレ
ジストを除去する。次に、図９（ｅ）のように、８００
℃以上のアニールを加えると、単結晶シリコンの中にド
ーパントが導入され、シリコンが導体あるいは半導体２
８６として働くようになる。このとき、イオン種のドー
ズ量によって、シリコンが導体になったり半導体になっ
たりする。なお、次工程のシリコン酸化膜形成のための
酸化の温度がイオン種を活性化するのに充分であれば、
この図９（ｅ）のアニールは省略可能である。
【００４２】続いて、図９（ｆ）に示すように、導体又
は半導体のシリコン２８６が局所的に形成された単結晶
シリコン基板２８１上にシリコン酸化膜２８７を形成
し、Ｓｉ3Ｎ4などの絶縁膜２８８を堆積させた後、フォ
トレジスト２８９を塗布する。次に、図９（ｇ）のよう
に、フォトレジスト２８９及び絶縁膜２８８の所望の箇
所にフォトリソグラフ及びドライエッチングにより窓２
９０を形成する。次に、図９（ｈ）のように、フォトレ
ジストを除去する。次に、図８（ｉ）にように、熱酸化
することによりシリコン酸化膜２９１を形成する。次
に、図９（ｊ）のように、研磨などで単結晶シリコン基
板２８１を所望の厚さにする。こうして、表面にシリコ
ン酸化膜２９２と導体又は半導体のシリコン２９３が各
々局所的に形成された単結晶シリコン基板２８１が形成
される。このようにして形成された基板をＡ基板と呼ぶ
ことにする。
は半導体のシリコン２８６が局所的に形成された単結晶
シリコン基板２８１上にシリコン酸化膜２８７を形成
し、Ｓｉ3Ｎ4などの絶縁膜２８８を堆積させた後、フォ
トレジスト２８９を塗布する。次に、図９（ｇ）のよう
に、フォトレジスト２８９及び絶縁膜２８８の所望の箇
所にフォトリソグラフ及びドライエッチングにより窓２
９０を形成する。次に、図９（ｈ）のように、フォトレ
ジストを除去する。次に、図８（ｉ）にように、熱酸化
することによりシリコン酸化膜２９１を形成する。次
に、図９（ｊ）のように、研磨などで単結晶シリコン基
板２８１を所望の厚さにする。こうして、表面にシリコ
ン酸化膜２９２と導体又は半導体のシリコン２９３が各
々局所的に形成された単結晶シリコン基板２８１が形成
される。このようにして形成された基板をＡ基板と呼ぶ
ことにする。
【００４３】続いて、図９（ｋ）に示すように、新たな
単結晶シリコン基板２９４（Ｂ基板と呼ぶ）を用意す
る。次に、図９（ｌ）のように、１１００℃以上の高温
酸素雰囲気中でＡ基板とＢ基板をシリコン酸化膜２９２
と導体又は半導体のシリコン２９３を内側にして貼り合
わせる。この時、Ａ基板とＢ基板の周囲にシリコン酸化
膜２９５が形成される。次に、図９（ｍ）にように、シ
リコン酸化膜２９２の上に残す単結晶シリコン２９６が
所望の厚さとなるようにＢ基板の側を研磨する。こうし
て、シリコン酸化膜２９２と導体又は半導体のシリコン
２９３が単結晶シリコン内に埋め込まれた図１（ｂ）に
示すようなＳＯＩ半導体基板が完成する。
単結晶シリコン基板２９４（Ｂ基板と呼ぶ）を用意す
る。次に、図９（ｌ）のように、１１００℃以上の高温
酸素雰囲気中でＡ基板とＢ基板をシリコン酸化膜２９２
と導体又は半導体のシリコン２９３を内側にして貼り合
わせる。この時、Ａ基板とＢ基板の周囲にシリコン酸化
膜２９５が形成される。次に、図９（ｍ）にように、シ
リコン酸化膜２９２の上に残す単結晶シリコン２９６が
所望の厚さとなるようにＢ基板の側を研磨する。こうし
て、シリコン酸化膜２９２と導体又は半導体のシリコン
２９３が単結晶シリコン内に埋め込まれた図１（ｂ）に
示すようなＳＯＩ半導体基板が完成する。
【００４４】
【発明の効果】以上詳細に説明したように、本発明の半
導体基板は、その上に集積回路を作製している工程中に
発生する、単結晶シリコン層（ＳＯＩ層）と単結晶シリ
コン基板との電位差が、ゼロあるいはこれに近い値とな
る。これで、集積回路を作製途中に起こる静電気放電
が、従来のＳＯＩウェハを使用する場合に比べて軽減さ
れる。これによって、集積回路は安定して動作する。さ
らには、完成した集積回路も静電気放電の耐性が向上す
る。
導体基板は、その上に集積回路を作製している工程中に
発生する、単結晶シリコン層（ＳＯＩ層）と単結晶シリ
コン基板との電位差が、ゼロあるいはこれに近い値とな
る。これで、集積回路を作製途中に起こる静電気放電
が、従来のＳＯＩウェハを使用する場合に比べて軽減さ
れる。これによって、集積回路は安定して動作する。さ
らには、完成した集積回路も静電気放電の耐性が向上す
る。
【図１】本発明によるＳＯＩ半導体基板の構造を示す模
式図。
式図。
【図２】本発明のＳＯＩ半導体基板を利用して形成した
回路群の一例を示す図。
回路群の一例を示す図。
【図３】本発明によるＳＯＩ半導体基板の製造方法の一
例を示す工程断面図。
例を示す工程断面図。
【図４】本発明によるＳＯＩ半導体基板の製造方法の他
の例を示す工程断面図。
の例を示す工程断面図。
【図５】本発明によるＳＯＩ半導体基板の製造方法の他
の例を示す工程断面図。
の例を示す工程断面図。
【図６】本発明によるＳＯＩ半導体基板の製造方法の他
の例を示す工程断面図。
の例を示す工程断面図。
【図７】本発明によるＳＯＩ半導体基板の製造方法の他
の例を示す工程断面図。
の例を示す工程断面図。
【図８】本発明によるＳＯＩ半導体基板の製造方法の他
の例を示す工程断面図。
の例を示す工程断面図。
【図９】本発明によるＳＯＩ半導体基板の製造方法の他
の例を示す工程断面図。
の例を示す工程断面図。
【図１０】ＳＯＩ半導体基板の断面構造図。
【図１１】従来のＳＯＩ半導体基板の説明図。
１０１，１１１，１２１，１３１，１６１，１９１，２
２１，２５１，２８１…単結晶シリコン基板 １０２，１１２，１３３，１６５，１９７，２３６，２
６６，２９２…埋め込みシリコン酸化膜 １７３，２０８，２９３…ドープされたシリコン １６９，２０４，２２７，２３７，２６７…ケイ化物 ２２８，２５３，２６２，２８８…絶縁膜 ２３０…シリコン酸化膜 １６２，１６３，１６７，１９３，１９４，２００，２
０２，２２３，２２９，２５４，２６３，２８２，２８
９…フォトレジスト １１３，１６６，１９８，２４０，２７０，２９６…Ｓ
ＯＩ層 ２２５…金属膜 ２３９，２６９，２９５…シリコン酸化膜 ２５７…窪み ２５８…導体又は半導体
２１，２５１，２８１…単結晶シリコン基板 １０２，１１２，１３３，１６５，１９７，２３６，２
６６，２９２…埋め込みシリコン酸化膜 １７３，２０８，２９３…ドープされたシリコン １６９，２０４，２２７，２３７，２６７…ケイ化物 ２２８，２５３，２６２，２８８…絶縁膜 ２３０…シリコン酸化膜 １６２，１６３，１６７，１９３，１９４，２００，２
０２，２２３，２２９，２５４，２６３，２８２，２８
９…フォトレジスト １１３，１６６，１９８，２４０，２７０，２９６…Ｓ
ＯＩ層 ２２５…金属膜 ２３９，２６９，２９５…シリコン酸化膜 ２５７…窪み ２５８…導体又は半導体
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/265
H01L 21/76
H01L 27/12
H01L 21/336
Claims (11)
- 【請求項１】 単結晶シリコン基板に絶縁膜とともに導
電性を有するケイ化物が各々局所的に埋め込まれている
ことを特徴とする半導体基板。 - 【請求項２】 前記絶縁膜と前記導電性を有するケイ化
物とが基板面に平行な方向に交互に配置されていること
を特徴とする請求項１記載の半導体基板。 - 【請求項３】 前記導電性を有するケイ化物は、チタ
ン、タングステン又はアルミニウムのケイ化物であるこ
とを特徴とする請求項１又は２記載の半導体基板。 - 【請求項４】 単結晶シリコン基板の局所的な位置に単
結晶シリコンと反応して絶縁膜を形成する原子をイオン
注入し、その後にアニールすることによって前記単結晶
シリコン基板に絶縁膜を局所的に埋め込む第１の工程
と、 前記単結晶シリコン基板の局所的な位置に単結晶シリコ
ンと反応して導電性があるケイ化物を形成する原子をイ
オン注入し、その後にアニールすることによって前記単
結晶基板にケイ化物を局所的に埋め込む第２の工程とを
含むことを特徴とする半導体基板の製造方法。 - 【請求項５】 請求項４記載の半導体基板の製造方法に
おいて、 前記第２の工程は、前記単結晶シリコン基板上にフォト
レジストを塗布し、フォトリソグラフィ工程により単結
晶シリコンの内部にケイ化物を形成する箇所の上のフォ
トレジストを除去し、単結晶シリコンと反応してケイ化
物を形成する原子をイオン注入し、その後にアニールす
ることによって、所望の位置にケイ化物を埋め込むこと
を特徴とする半導体基板の製造方法。 - 【請求項６】 請求項４記載の半導体基板の製造方法に
おいて、 前記第２の工程は、前記単結晶シリコン基板の表面に絶
縁膜を形成し、前記絶縁膜の上にフォトレジストを塗布
し、フォトリソグラフィ工程により単結晶シリコンの内
部にケイ化物を形成する箇所のフォトレジストを除去
し、単結晶シリコンと反応してケイ化物を形成する原子
をイオン注入し、単結晶シリコン上に残っているフォト
レジストを除去し、その後、アニールすることによっ
て、所望の位置にケイ化物を埋め込むことを特徴とする
半導体基板の製造方法。 - 【請求項７】 単結晶シリコン基板の局所的な位置に単
結晶シリコンと反応して絶縁膜を形成する原子をイオン
注入し、その後にアニールすることによって前記単結晶
シリコン基板に絶縁膜を局所的に埋め込む第１の工程
と、 前記単結晶シリコン基板の局所的な位置に単結晶シリコ
ンに固溶して導電性あるいは半導体のシリコンを形成す
る原子をイオン注入し、その後にアニールすることによ
って前記単結晶シリコン基板にドープされた導体又は半
導体のシリコンを局所的に埋め込む第２の工程とを含
み、 前記第２の工程では、前記絶縁膜と前記ドープされた導
体又は半導体のシリコンとが基板面に平行な面において
交互に配置されるようにして前記ドープされた導体又は
半導体のシリコンを埋め込む ことを特徴とする半導体基
板の製造方法。 - 【請求項８】 請求項４記載の半導体基板の製造方法に
おいて、 前記第２の工程は、前記単結晶シリコン基板の表面に絶
縁膜を形成し、前記絶縁膜の上にフォトレジストを塗布
し、フォトリソグラフィ工程により単結晶シリコンの内
部にケイ化物を形成する箇所のフォトレジストを除去
し、単結晶シリコンに固溶して導電性あるいは半導体の
シリコンを形成する原子 をイオン注入し、その後にアニ
ールすることによって、所望の位置にドープされた導体
又は半導体のシリコンを埋め込むことを特徴とする半導
体基板の製造方法。 - 【請求項９】 第１の単結晶シリコン基板上にシリコン
と反応してケイ化物を形成する原子を局所的に堆積さ
せ、そののちアニールしてケイ化物を前記第１の単結晶
シリコン基板表面に局在的に形成する工程と、 前記第１の単結晶シリコン基板表面に局所的に厚いシリ
コン酸化膜を形成し、そののち前記シリコン酸化膜と単
結晶シリコン基板の表面が同一の表面になるまで前記シ
リコン酸化膜を除去してシリコン酸化膜を前記第１の単
結晶シリコン基板表面に局在的に形成する工程と、 前記第１の単結晶シリコン基板と第２の単結晶シリコン
基板とを、前記第１の単結晶シリコン上に形成したケイ
化物及びシリコン酸化膜を内部にして高温雰囲気中にて
貼り合わせる工程と、 前記貼り合わされた第１の単結晶シリコン基板又は第２
の単結晶シリコン基板を、前記シリコン酸化膜の上に所
望の厚みの単結晶シリコン層が残るまで研磨あるいはエ
ッチング等により除去する工程とを含むことを特徴とす
る所望の位置にケイ化物及びシリコン酸化膜が埋め込ま
れた半導体基板の製造方法。 - 【請求項１０】 第１の単結晶シリコン基板に単結晶シ
リコンに固溶して導電性あるいは半導体のシリコンを形
成する原子を局所的にイオン注入し、そののちアニール
して導電性あるいは半導体のシリコンを局所的に形成す
る工程と、 前記第１の単結晶シリコン基板表面に局所的に厚いシリ
コン酸化膜を形成し、そののち前記シリコン酸化膜と単
結晶シリコン基板の表面が同一の表面になるまで前記シ
リコン酸化膜を除去してシリコン酸化膜を前記第１の単
結晶シリコン基板表面に局在的に形成する工程と、 前記第１の単結晶シリコン基板と第２の単結晶シリコン
基板とを、前記第１の単結晶シリコン上に形成した導電
性あるいは半導体のシリコン及びシリコン酸化膜を内部
にして高温雰囲気中にて貼り合わせる工程と、 前記貼り合わされた第１の単結晶シリコン基板又は第２
の単結晶シリコン基板を、前記シリコン酸化膜の上に所
望の厚みの単結晶シリコン層が残るまで研磨あるいはエ
ッチング等により除去する工程とを含むことを特徴とす
る所望の位置に導体あるいは半導体のシリコン及びシリ
コン酸化膜が埋め込まれた半導体基板の製造方法。 - 【請求項１１】 第１の単結晶シリコン基板上に局所的
に凹部を形成し、前記凹部に導体を堆積させ、そののち
表面を研磨することにより導体を前記第１の単結晶シリ
コン基板表面に局在的に形成する工程と、 前記第１の単結晶シリコン基板表面に局所的に厚いシリ
コン酸化膜を形成し、そののち前記シリコン酸化膜と単
結晶シリコン基板の表面が同一の表面になるまで前記シ
リコン酸化膜を除去してシリコン酸化膜を前記第１の単
結晶シリコン基板表面に局在的に形成する工程と、 前記第１の単結晶シリコン基板と第２の単結晶シリコン
基板とを、前記第１の単結晶シリコン上に形成した導体
及びシリコン酸化膜を内部にして高温雰囲気中にて貼り
合わせる工程と、 前記貼り合わされた第１の単結晶シリコン基板又は第２
の単結晶シリコン基板を、前記シリコン酸化膜の上に所
望の厚みの単結晶シリコン層が残るまで研磨あるいはエ
ッチング等により除去する工程とを含むことを特徴とす
る所望の位置に導体あるいは半導体のシリコン及びシリ
コン酸化膜が埋め込まれた半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02892497A JP3530700B2 (ja) | 1997-02-13 | 1997-02-13 | Ｓｏｉ半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02892497A JP3530700B2 (ja) | 1997-02-13 | 1997-02-13 | Ｓｏｉ半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223552A JPH10223552A (ja) | 1998-08-21 |
| JP3530700B2 true JP3530700B2 (ja) | 2004-05-24 |
Family
ID=12261961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02892497A Expired - Fee Related JP3530700B2 (ja) | 1997-02-13 | 1997-02-13 | Ｓｏｉ半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3530700B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100412132B1 (ko) * | 2001-06-12 | 2003-12-31 | 주식회사 하이닉스반도체 | 씨디엠 이에스디 특성을 향상시킬 수 있는 반도체 소자의제조 방법 |
| FR2864336B1 (fr) * | 2003-12-23 | 2006-04-28 | Commissariat Energie Atomique | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci |
| WO2005083775A1 (en) * | 2004-02-19 | 2005-09-09 | International Business Machines Corporation | FORMATION OF PATTERNED SILICON-ON-INSULATOR (SOI)/SILICON-ON-NOTHING (SON) COMPOSITE STRUCTURE BY POROUS Si ENGINEERING |
-
1997
- 1997-02-13 JP JP02892497A patent/JP3530700B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10223552A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6274421B1 (en) | Method of making metal gate sub-micron MOS transistor | |
| US4577395A (en) | Method of manufacturing semiconductor memory device having trench memory capacitor | |
| EP0166218B1 (en) | Silicon-on-insulator transistors | |
| JP2605008B2 (ja) | 半導体装置の製造方法 | |
| JP3860672B2 (ja) | トランジスタの製造方法およびその製造方法によって製造されたトランジスタ | |
| JP2003204068A (ja) | インプランテッド非対称ドープト・ポリシリコン・ゲートＦｉｎＦＥＴ | |
| JPH03157938A (ja) | Ｍｉｓトランジスタを具備する半導体デバイスを製造する方法 | |
| JPS61503064A (ja) | リンにてゲッタリングされる半導体集積回路 | |
| US20100200925A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6441434B1 (en) | Semiconductor-on-insulator body-source contact and method | |
| US6218251B1 (en) | Asymmetrical IGFET devices with spacers formed by HDP techniques | |
| EP0518611B1 (en) | Method of fabricating a semiconductor structure having MOS and bipolar devices | |
| JPH02502414A (ja) | 半導体素子のための自己整列した相互接続 | |
| JPH08264789A (ja) | 絶縁ゲート半導体装置および製造方法 | |
| JP3199847B2 (ja) | 半導体装置およびその製造方法 | |
| JP3530700B2 (ja) | Ｓｏｉ半導体基板及びその製造方法 | |
| US20040082165A1 (en) | Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate | |
| US6197644B1 (en) | High density mosfet fabrication method with integrated device scaling | |
| US6525381B1 (en) | Semiconductor-on-insulator body-source contact using shallow-doped source, and method | |
| JP4514022B2 (ja) | 電気的にプログラムされたソース／ドレイン直列抵抗を有するｍｏｓトランジスタ | |
| US6373103B1 (en) | Semiconductor-on-insulator body-source contact using additional drain-side spacer, and method | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JPH0147016B2 (ja) | ||
| JPH10242264A (ja) | 半導体装置の製造方法 | |
| US20230299053A1 (en) | Stacked transistor structure with reflection layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |