KR100412132B1 - 씨디엠 이에스디 특성을 향상시킬 수 있는 반도체 소자의제조 방법 - Google Patents
씨디엠 이에스디 특성을 향상시킬 수 있는 반도체 소자의제조 방법 Download PDFInfo
- Publication number
- KR100412132B1 KR100412132B1 KR10-2001-0032871A KR20010032871A KR100412132B1 KR 100412132 B1 KR100412132 B1 KR 100412132B1 KR 20010032871 A KR20010032871 A KR 20010032871A KR 100412132 B1 KR100412132 B1 KR 100412132B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- semiconductor device
- oxide film
- cdm
- mask pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000002513 implantation Methods 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 CDM ESD 특성을 향상시킬 수 있는 반도체 소자의 제조 방법에 관한 것으로, 반도체 칩의 후면 기판 위에 마스크 패턴을 형성한 다음 이 마스크 패턴을 이용하여 산소 이온주입을 실시하는 단계와, 상기 산소 이온주입에 의해 상기 기판 위에 소정의 형상을 갖는 산화막을 형성하는 단계를 구비하며, 상기 산화막을 캐패시터로 이용하여 상기 칩의 전하량을 제어하고, 고속 동작시 상기 칩에서 발생되는 열을 방열시키는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 CDM(Charged Device Model) ESD(ElectroStatic Discharge) 특성을 향상시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 정전기 방전(ElectroStatic Discharge)은 반도체 칩의 신뢰성을 좌우하는 요소 중의 하나로서, 반도체 칩의 취급 시 또는 시스템에 장착하는 경우 발생되어, 칩을 손상시킨다. 따라서, 반도체 소자의 주변 영역에는 정전기로 부터 반도체 소자를 보호하기 위하여, 정전기 방지 회로가 구비되어야 한다.
여기서, 일반적인 정전기 모델링 방법에는 크게 CDM(charge device model), HBM(human body model), MM(machine model)등이 있다.
먼저, CDM 방식은 외부에서 직접 또는 간접으로 ESD 전하를 칩(chip)내에 인가하여 칩의 출력 패드를 통해 방전시킨 다음 이 방전된 전하를 검출함으로써 ESD 전하가 칩내의 소자에 미치는 영향을 테스트하기 위한 모델링 방법이고, HBM 방식은 사람의 몸에 의하여 발생된 정전기(ESD)가 순간적으로 디바이스를 통해 방전시 소자에 미치는 영향을 테스트하기 위한 모델링 방법이며, MM 방식은 하전된 공작대, 또는 기구에 의하여 발생된 정전기가 순간적으로 디바이스를 통해 방전시 소자에 미치는 영향을 테스트하기 위한 모델링 방법이다.
도 1은 종래의 CDM ESD 특성 테스트를 위한 CDM 테스터 장치부(10)와 반도체 칩(20)의 구성을 개략적으로 도시한 도면이다.
여기서, CDM 테스터(tester) 장치부(10)는 ESD 전압을 발생하는 전원부(1), ESD 전압을 스위칭하기 위한 스위치부(SW), 접지 전압(Vss) 노드와 스위치부(SW) 사이에 접속된 캐패시터(C), 스위치부(SW)와 ESD 전압을 출력하는 단자 사이에 직렬로 접속된 저항부(2) 및 인덕턴스부(3)로 구성되어 있다.
종래 기술의 CDM ESD 특성 테스트에서는 전하 플레이트(Charge Plate: CP)에서 전하를 칩에 인가하여 칩의 패드를 통해 방전시키는 방식으로, 칩 전체가 캐패시터가 되어 전하가 칩에 모여 있게된다. 이때, CDM ESD 특성은 칩의 전하 용량에 따라 결정이 되며, 전하 용량이 적을 수록 CDM ESD에 유리하다.
그런데, 이와 같이 구성된 종래의 CDM ESD 특성 테스트 방식에서는 전하량을 제어할 수가 없어 CDM ESD 특성에 제약을 주는 문제점이 있었다. CSP(Chip Scaled Package)의 경우 CDM 테스트시 칩 후면에 직접적으로 차징(charging)되므로, 칩에 차징되는 전류가 다른 패키지형(TSOP, SOJ 등)에 비해 크기 때문에 매우 열악하다. CSP형의 경우 CDM 레벨은 400∼500V 정도이고, TSOP 또는 SOJ형의 경우 CDM 레벨은 1100V 이상이다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 칩의 후면에 캐패시터 산화막을 형성하여 칩에서 받아들일 수 있는 전하량을 제어시킴으로써, CDM ESD 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
도 1은 종래의 CDM ESD 특성 테스트를 위한 CDM 테스터 장치와 반도체 칩의 구성을 개략적으로 도시한 도면
도 2는 본 발명의 반도체 소자의 제조 원리를 설명하기 위한 설명도
도 3a 및 도 3b는 본 발명에 의한 반도체 소자의 제조 공정 단면도
도 3c는 본 발명에 의한 반도체 소자의 제조 공정후 평면도
도 4는 본 발명에 의한 다른 반도체 소자의 단면도
- 도면의 주요 부분에 대한 부호의 설명 -
10 : CDM 테스터 장비부 20 : 반도체 칩
31, 41 : 웨이퍼의 P형 기판 32 : 마스크 패턴
33, 42 : 산화막
상기 목적을 달성하기 위하여, 본 발명에 의한 CDM ESD 특성을 향상시킬 수 있는 반도체 소자의 제조 방법은 반도체 칩의 후면 기판 위에 마스크 패턴을 형성한 다음 이 마스크 패턴을 이용하여 산소 이온주입을 실시하는 단계와, 상기 산소 이온주입에 의해 상기 기판 위에 소정의 형상을 갖는 산화막을 형성하는 단계를 구비하며, 상기 산화막을 캐패시터로 이용하여 상기 칩의 전하량을 제어하고, 고속 동작시 상기 칩에서 발생되는 열을 방열시키는 것을 특징으로 한다.
상기 산화막은 상기 기판의 내부 또는 외부에 형성된 것을 특징으로 한다.
상기 마스크 패턴은 격자 모양, 빗살 무늬 모양, 원 모양, 사선 모양 중 어느 1개를 사용한 것을 특징으로 한다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2는 본 발명의 CDM ESD 특성을 향상시킨 반도체 소자의 제조 원리를 설명하기 위한 설명도이다.
먼저, 전하량(Q)은 캐패시터(C) × 전압(V)이므로, 캐패시터(C)를 감소하면 전하량(Q)은 감소된다.
CDM 테스터 장치부(10)의 패드(포고 핀)(4)와 칩의 후면(전하 플레이트) 사이의 캐패시터(Cb)는 직렬 구조이므로 전체 캐패시터의 용량(Ctotal)은 작은 캐패시터(Cox)의 용량에 좌우된다.
C total = Cb + Cox = (Cb ×Cox) / (Cb + Cox)
도 3a 및 도 3b는 본 발명에 의한 반도체 소자의 제조 공정 단면도이다.
도시된 바와 같이, 웨이퍼(wafer)의 P형 기판(31) 위에 소정의 형상을 갖는 마스크 패턴(32)을 형성한 다음, 이 마스크 패턴(32)을 이용하여 산소(Oxygen) 이온주입을 실시하여 상기 P형 기판(31)의 내부 표면에 일정 갼격을 갖고 부분적으로형성된 산화막(33)을 형성한다. 이 산화막에 의해 캐패시터가 웨이퍼의 P형 기판(31) 위에 부분적으로 형성된다. 이때, 캐패시터를 부분적으로 형성하는 이유는 고속 동작시 발생하는 열을 방출할 수 있는 경로를 형성해 주기 위해서이다.
도 3c는 본 발명에 의한 반도체 소자의 제조 공정후 평면도를 나타낸 것으로, 웨이퍼 위에 산화막에 의한 캐패시터(33)가 일정한 모양으로 부분적으로 형성된 것을 보여준다.
따라서, 칩의 후면에 산소 이온주입을 이용하여 칩의 내부 또는 외부 표면에 산화막을 형성시키고 이를 캐패시터로 이용하여 칩의 전하량을 제어할 수 있으며, 또한 산화막을 웨이퍼 위에 부분적으로 형성시킴으로써 고속 동작시 발생하는 열의 방열 경로를 형성시킬 수 있다.
도 4는 본 발명에 의한 다른 반도체 소자의 단면도로서, 웨이퍼의 P형 기판(41)의 외부 표면 위에 일정 간격을 두고 부분적으로 산화막(42)이 돌출되어 형성된 모양을 나타낸 것이다.
본 발명에서는 웨이퍼 위에 산소 이온주입에 의한 산화막을 형성시키기 위해 산소 이온주입 장비내에 삽입하는 마스크 패턴의 모양을 다양하게 할 수 있다. 즉, 마스크 패턴의 모양을 격자 모양, 빗살 무늬 모양, 원 모양, 사선 모양 등으로 다양하게 형성하여 웨이퍼 위에 형성되는 산화막을 다양하게 구현할 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의한 반도체 소자의 제조 방법에 의하면, 칩의 후면에 산소 이온주입을 이용하여 칩의 내부 또는 외부 표면에 산화막을 형성시키고 이를 캐패시터로 이용하여 칩의 전하량을 제어할 수 있으며, 또한 산화막을 웨이퍼 위에 부분적으로 형성시킴으로써 고속 동작시 발생하는 열의 방열 경로를 형성시킬 수 있다.
Claims (3)
- CDM(Charged Device Model) ESD(ElectroStatic Discharge) 특성을 향상시킬 수 있는 반도체 소자의 제조 방법에 있어서,반도체 칩의 후면 기판 위에 마스크 패턴을 형성한 다음 이 마스크 패턴을 이용하여 산소 이온주입을 실시하는 단계와,상기 산소 이온주입에 의해 상기 기판 위에 소정의 형상을 갖는 산화막을 형성하는 단계를 구비하며,상기 산화막을 캐패시터로 이용하여 상기 칩의 전하량을 제어하고, 고속 동작시 상기 칩에서 발생되는 열을 방열시키는 것을 특징으로 하는 CDM ESD 특성을 향상시킬 수 있는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 산화막은 상기 기판의 내부 또는 외부에 형성된 것을 특징으로 하는 CDM ESD 특성을 향상시킬 수 있는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 마스크 패턴은 격자 모양, 빗살 무늬 모양, 원 모양, 사선 모양 중 어느 1개를 사용한 것을 특징으로 하는 CDM ESD 특성을 향상시킬 수 있는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0032871A KR100412132B1 (ko) | 2001-06-12 | 2001-06-12 | 씨디엠 이에스디 특성을 향상시킬 수 있는 반도체 소자의제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0032871A KR100412132B1 (ko) | 2001-06-12 | 2001-06-12 | 씨디엠 이에스디 특성을 향상시킬 수 있는 반도체 소자의제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020094591A KR20020094591A (ko) | 2002-12-18 |
| KR100412132B1 true KR100412132B1 (ko) | 2003-12-31 |
Family
ID=27708788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0032871A KR100412132B1 (ko) | 2001-06-12 | 2001-06-12 | 씨디엠 이에스디 특성을 향상시킬 수 있는 반도체 소자의제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100412132B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223552A (ja) * | 1997-02-13 | 1998-08-21 | Sharp Corp | Ｓｏｉ半導体基板及びその製造方法 |
| KR20000000890A (ko) * | 1998-06-05 | 2000-01-15 | 윤종용 | 반도체 장치 및 그의 제조방법 |
| KR20000009939U (ko) * | 1998-11-13 | 2000-06-05 | 김영환 | 반도체장치의 정전방전입력보호회로의 레이아웃 |
| KR20000066799A (ko) * | 1999-04-21 | 2000-11-15 | 김영환 | 정전기방전 보호소자 및 그 레이아웃 |
-
2001
- 2001-06-12 KR KR10-2001-0032871A patent/KR100412132B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223552A (ja) * | 1997-02-13 | 1998-08-21 | Sharp Corp | Ｓｏｉ半導体基板及びその製造方法 |
| KR20000000890A (ko) * | 1998-06-05 | 2000-01-15 | 윤종용 | 반도체 장치 및 그의 제조방법 |
| KR20000009939U (ko) * | 1998-11-13 | 2000-06-05 | 김영환 | 반도체장치의 정전방전입력보호회로의 레이아웃 |
| KR20000066799A (ko) * | 1999-04-21 | 2000-11-15 | 김영환 | 정전기방전 보호소자 및 그 레이아웃 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020094591A (ko) | 2002-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276582A (en) | ESD protection using npn bipolar transistor | |
| JP3411634B2 (ja) | 入力の電源電圧を越える要求動作に関するｅｓｄ保護 | |
| US6441437B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
| EP0324185B1 (en) | Input protecting circuit in use with a MOS semiconductor device | |
| KR19980033869A (ko) | 정전기 보호 소자 | |
| Ker et al. | Methodology on extracting compact layout rules for latchup prevention in deep-submicron bulk CMOS technology | |
| US6707109B2 (en) | Semiconductor integrated circuit | |
| Duvvury et al. | Advanced CMOS protection device trigger mechanisms during CDM | |
| JP4194969B2 (ja) | 自動伝送ラインパルスシステム | |
| CN112420688A (zh) | 一种静电保护电路 | |
| KR100412132B1 (ko) | 씨디엠 이에스디 특성을 향상시킬 수 있는 반도체 소자의제조 방법 | |
| Ker et al. | SCR device fabricated with dummy-gate structure to improve turn-on speed for effective ESD protection in CMOS technology | |
| CN112885816A (zh) | 静电保护装置 | |
| US6713841B2 (en) | ESD guard structure | |
| US20050045957A1 (en) | Processing method of silicon controlled rectifier for ESD protection | |
| KR20030002848A (ko) | 반도체 소자의 제조 방법 | |
| US20020043688A1 (en) | Integrated circuit provided with overvoltage protection and method for manufacture thereof | |
| KR20030002847A (ko) | 반도체 소자의 제조 방법 | |
| CN210640240U (zh) | 静电保护装置 | |
| Ker et al. | Native-NMOS-Triggered SCR With Faster Turn-On Speed for Effective ESD Protection in a 0.13-$ rm murm m $ CMOS Process | |
| JP3880943B2 (ja) | 静電気放電保護素子及び半導体装置 | |
| US6421278B1 (en) | Method of improving an electrostatic discharge characteristic in a flash memory device | |
| TW200529404A (en) | Two-way electrostatic discharge protection device | |
| KR20130133364A (ko) | 바이폴라 트랜지스터 특성을 이용한 정전기 방지회로 및 그 제조방법 | |
| TWI385785B (zh) | Electrostatic discharge protection device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |