KR20000000890A - 반도체 장치 및 그의 제조방법 - Google Patents

Abstract

본 발명의 반도체 장치는, 반도체칩상에 NC 핀과 본딩 와이어를 통해 연결되는 NC 핀용 ESD 보호 패드를 구비함으로써 외부 ESD 스트레스에 의한 ESD 손상경로와 내부 ESD 스트레스에 의한 아크방전경로가 상기 NC핀과 NC 핀용 ESD 보호 패드 사이에만 형성되도록 하여 ESD에 의한 인접핀의 손상을 방지할 수 있으며, HBM, MM 또는 CDM과 같은 다양한 테스트 방법을 적용할 수 있다.

Description

반도체 장치 및 그의 제조방법

본 발명은 반도체 장치에 관한 것으로서, 특히 반도체 제품의 ESD (electrostatic discharge) 테스트시 발생할 수 있는 손상을 방지할 수 있는 반도체 장치 및 그 제조방법에 관한 것이다.

일반적으로 반도체 장치는, 내부회로부가 집적된 반도체칩(chip)과 리드프레임(lead frame)을 에폭시(epoxy)수지와 같은 몰딩물질로 패키징한 것으로, 상기 반도체 칩에 형성된 내부회로부는 패드(pad)와 리드 프레임을 본딩 와이어(bonding wire)로 연결하고 리드프레임의 내부리드는 패키지외부로 돌출된 외부리드를 통하여 외부 회로와 연결되는데, 반도체 장치가 고집적화, 소형화 및 고속화되면서 매우 민감해져서 사람의 몸속에 충전된 정전용량이나 주변 전자기기의 영향에 의해 오동작하거나 파괴된다.

도 1 은 반도체 장치 중 회로상 이러한 ESD에 의해 쉽게 손상을 입는 지점(20)을 도시한 것이며, 미설명부호 10은 내부회로부이다.

따라서 이를 방지하기 위해 전세계적으로 ESD에 대한 많은 국제규격이 정해지고 있는데, 이중 JEDEC나 EIAJ 또는 MIL-STD-883-3등의 반도체 집적회로(IC) 제품 ESD 테스트에 관한 국제규격에서는 NC(no charge) 핀(pin)은 테스트 하지 않아도 된다고 기술되어 있으나, 넌 와이어드(non-wired) NC 핀이 ESD 손상 측면에서 매우 중요하다는 것이 증명되면서 세계적으로 가장 권위있는 ESD Association 에서는 넌 와이어드 NC 핀을 반드시 테스트해야 한다고 규격을 정했다.

상기 넌 와이어드 NC 핀은 비록 회로적으로는 내부 칩(chip)과 금속수단으로 연결되어 있지는 않지만 HBM(human body model)이나 MM(machine model)에서와 같이 연속적인 ESD 방전전류가 유입되는 경우 회로적으로 방전경로가 없기 때문에 상기 NC핀 주위의 몰딩 수지에 충전되다가 그 충전전압이 임계치에 도달하게 되면 상기 수지에 충전된 전하가 인접한 핀으로 방전되는데, 이때 상기 수지에 충전된 전하가 방전되는 상기 인접핀은 원래의 내압(withstand voltage) 보다 낮은 ESD 레벨에서 손상을 입게 된다.

또한 CDM(charge device model)에서는 충전된 디바이스의 NC 핀을 방전시키는 경우 리드(lead) 피치(pitch)가 좁으면 아크(arc)방전 때문에 근접핀에 ESD 손상을 줄 수 있으며 특히 이 근접핀이 게이트 입력일때는 게이트 절연막이 파괴되는 문제점이 있다.

따라서 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하여 넌 와이어드 NC핀에 의한 인접핀의 ESD 손상을 방지할 수 있는 반도체 장치를 제공하는 것이다.

본 발명의 다른 목적은 상기 반도체 장치를 효율적으로 제조할 수 있는 제조방법을 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명의 반도체 장치는, 내부회로부가 집적된 반도체칩과, 넌 와이어드 NC 핀을 포함하는 리드프레임을 몰딩물질로 패키징한 반도체장치에 있어서; 상기 반도체칩상에 상기 넌 와이어드 NC 핀과 본딩 와이어를 통해 연결되는 넌 와이어드 NC 핀용 ESD 보호 패드를 구비한 것을 특징으로 한다.

상기 다른 목적을 달성하기 위한 본 발명의 반도체 장치의 제조방법은, 반도체 칩상에 넌 와이어드 NC 핀과 본딩 와이어를 통해 연결되는 넌 와이어드 NC 핀용 보호패드를 구비하는 반도체 장치의 제조방법에 있어서; 상기 넌 와이어드 NC 핀용 보호패드는 제 1 도전형의 기판 내에 제 2 도전형의 불순물을 국부확산시켜 제 1 웰을 형성하는 단계와, 상기 제 1 웰 내에 제 1 도전형의 불순물을 국부확산시켜 제 2 웰을 형성하는 단계와, 상기 제 2 웰 상부에 금속층을 적층시킨 후 패터닝하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

도 1 은 일반적인 반도체 회로에서 ESD에 의한 손상발생 가능한 지점을 도시한 것이고,

도 2 는 본 발명에 의한 반도체 칩의 ESD 보호용 패드의 단면구조를 도시한 것이며,

도 3 은 도 2 의 ESD 보호용 패드와 반도체 패키지의 NC 핀간의 연결을 등가회로로 도시한 것이며,

도 4 는 HBM과 MM의 모델링시 종래의 기술에 의한 반도체 장치와 본 발명에 의한 반도체 장치의 ESD 손상 경로를 비교 도시한 것이며,

도 5 는 CDM의 모델링시 종래의 기술에 의한 반도체 장치와 본 발명에 의한 반도체 장치의 아크방전경로를 비교 도시한 것이다.

*도면의 주요 부분에 대한 부호의 설명*

130,150 : 패키지 131,151 : 리드프레임

132,152 : 넌 와이어드 NC 핀 133 : ESD 경로

134,135,154,155 : 본딩 와이어 140,160 : 반도체 칩

141,161 : 패드 142,162 : ESD 보호용 소자

143,163 : ESD 보호용 패드 153 : 아크 방전 경로

이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명하고자 한다.

도 2a 및 도 2b 는 본 발명에 의한 반도체 장치인 넌 와이어드 NC 핀과 연결되는 넌 와이어드 NC 핀용 ESD 보호패드를 도시한 것이다.

상기 넌 와이어드 NC 핀용 ESD 보호패드는, 제 1 도전형의 기판(100,110) 내에 제 2 도전형의 불순물을 선택적으로 국부확산시켜 형성된 제 1 웰(101,111)과, 상기 제 1 웰(101,111) 내에 상기 기판(100,110)과 동일한 제 1 도전형의 불순물을 선택적으로 국부확산시켜 형성된 제 2 웰(102,112)과, 상기 제 2 웰(102,112) 위에 금속물질을 순차적층시킨후 사진식각을 이용하여 패터닝한 제 1 및 제 2 금속층(103,113, 104,114)로 구성된다.

그리고 도 3a에서는 도 2a 와 같이 상기 제 1 도전형을 n형으로하고 제 2 도전형을 p형으로 하는 경우의 상기 넌 와이어드 NC 핀과 상기 넌 와이어드 NC 핀용 ESD 보호패드(PNP 트랜지스터)의 연결을 등가회로로 도시하고, 도 3b 에서는 도 2b 와 같이 상기 제 1 도전형을 p형으로 하고 상기 제 2 도전형을 n형으로 하는 경우의 상기 넌 와이어드 NC 핀과 상기 넌 와이어드 NC 핀용 ESD 보호패드(NPN 트랜지스터)의 연결을 등가회로로 도시하였다.

여기서 상기 넌 와이어드 NC 핀용 ESD 보호패드는, 반도체 칩사이즈의 제한으로 ESD 보호용 회로를 적용하기 어려운 점을 고려한 것으로 패드 사이즈 정도의 면적만을 이용할 수 있으며, 패드 아래부분을 상기와 같이 기판 종류에 따라 PNP 또는 NPN 구조로 형성함으로써 상기 넌 와이어드 NC 핀이 외부의 노이즈에 의해 파워가 흔들려도 내부의 소자에는 영향을 주지 않도록 하였다.

도 4a 와 도 4b 는 종래의 반도체 장치와 본 발명에 의한 반도체 장치의 HBM과 MM의 ESD 손상경로를 도시한 것으로, 종래에는 도 4a 에 도시한 바와 같이 상기 본딩와이어(30)와 연결되지 않은 상기 넌 와이어드 NC 핀(32)에 충전된 용량이 ESD 경로(33)를 통해 반도체 칩(40)내의 패드를 거쳐 상기 넌 와이어드 NC핀(32)과 인접한 핀에 연결되는 소자를 손상(43)시켰으나, 본 발명에서는 도 4b 에 도시한 바와 같이 상기 넌 와이어드 NC 핀용 ESD 보호패드(143)에서 상기 ESD 경로(133)을 차단함으로써 상기 ESD에 의한 반도체 칩(140) 내의 손상을 방지한다.

또한 CDM의 경우에도 종래에는 도 5a 에 도시한 바와 같이 반도체 칩(60)내의 충전된 소자의 넌 와이어드 NC핀(52)을 방전시키게 되면 참조부호 53과 같은 아크 방전경로를 통해 상기 넌 와이어드 NC핀의 인접 핀에 ESD에 의한 손상을 줄 수 있는데 비해, 도 5b 에 도시한 바와 같이 본 발명의 상기 넌 와이어드 NC 핀용 ESD 보호패드(163)를 적용하게 되면 상기 넌 와이어드 NC 핀(152)과 상기 넌 와이어드 NC 핀용 ESD 보호패드(163) 사이에만 아크 방전 경로(153)가 형성되므로 종래와 같은 인접핀의 손상을 방지할 수 있다.

이상에서와 같이 본 발명에 의하면, 넌 와이어드 NC 핀의 인접핀들이 ESD에 손상을 방지할 수 있으며, HBM, MM 또는 CDM과 같은 다양한 테스트 방법을 적용할 수 있는 효과가 있다.

Claims (3)

1. 내부회로부가 집적된 반도체칩과, 넌 와이어드 NC핀을 포함하는 리드프레임을 몰딩물질로 패키징한 반도체장치에 있어서;

   상기 반도체칩상에 상기 넌 와이어드 NC 핀과 본딩 와이어를 통해 연결되는 넌 와이어드 NC 핀용 ESD 보호 패드를 구비하는 것을 특징으로 하는 반도체장치.
2. 제 1 항에 있어서, 상기 넌 와이어드 NC 핀용 ESD 보호패드는 제 1 도전형 기판의 국부영역에 위치하는 제 2 도전형의 제 1 웰과,

   상기 제 1 웰의 국부영역에 위치하는 제 1 도전형의 제 2 웰, 및

   상기 제 2 웰 상부에 적층된 금속층을 구비하는 것을 특징으로 하는 반도체장치.
3. 반도체 칩상에 넌 와이어드 NC 핀과 본딩 와이어를 통해 연결되는 넌 와이어드 NC 핀용 보호패드를 구비하는 반도체 장치의 제조방법에 있어서;

   상기 넌 와이어드 NC 핀용 보호패드는 제 1 도전형의 기판 내에 제 2 도전형의 불순물을 국부확산시켜 제 1 웰을 형성하는 단계와,

   상기 제 1 웰 내에 제 1 도전형의 불순물을 국부확산시켜 제 2 웰을 형성하는 단계, 및

   상기 제 2 웰 상부에 금속층을 적층시킨 후 패터닝하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.