TWI246378B - Method of mounting electronic component - Google Patents
Method of mounting electronic component Download PDFInfo
- Publication number
- TWI246378B TWI246378B TW093109230A TW93109230A TWI246378B TW I246378 B TWI246378 B TW I246378B TW 093109230 A TW093109230 A TW 093109230A TW 93109230 A TW93109230 A TW 93109230A TW I246378 B TWI246378 B TW I246378B
- Authority
- TW
- Taiwan
- Prior art keywords
- solder
- film
- substrate
- window
- surface layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 229910000679 solder Inorganic materials 0.000 claims abstract description 225
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 239000010408 film Substances 0.000 claims description 119
- 239000010410 layer Substances 0.000 claims description 60
- 239000002344 surface layer Substances 0.000 claims description 45
- 239000010409 thin film Substances 0.000 claims description 23
- 239000000843 powder Substances 0.000 claims description 8
- 239000003795 chemical substances by application Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- 235000012431 wafers Nutrition 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 12
- 230000004907 flux Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000004925 Acrylic resin Substances 0.000 description 8
- 229920000178 Acrylic resin Polymers 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- HZAXFHJVJLSVMW-UHFFFAOYSA-N 2-Aminoethan-1-ol Chemical compound NCCO HZAXFHJVJLSVMW-UHFFFAOYSA-N 0.000 description 5
- 229910020816 Sn Pb Inorganic materials 0.000 description 5
- 229910020922 Sn-Pb Inorganic materials 0.000 description 5
- 229910008783 Sn—Pb Inorganic materials 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000011295 pitch Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- GOOHAUXETOMSMM-UHFFFAOYSA-N Propylene oxide Chemical compound CC1CO1 GOOHAUXETOMSMM-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- GSJBKPNSLRKRNR-UHFFFAOYSA-N $l^{2}-stannanylidenetin Chemical compound [Sn].[Sn] GSJBKPNSLRKRNR-UHFFFAOYSA-N 0.000 description 1
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- 241000282472 Canis lupus familiaris Species 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 208000002599 Smear Layer Diseases 0.000 description 1
- 241000779819 Syncarpia glomulifera Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000013543 active substance Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 150000002466 imines Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000001739 pinus spp. Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- -1 tetramethyl hydroxide Chemical compound 0.000 description 1
- QEMXHQIAXOOASZ-UHFFFAOYSA-N tetramethylammonium Chemical compound C[N+](C)(C)C QEMXHQIAXOOASZ-UHFFFAOYSA-N 0.000 description 1
- 229940098465 tincture Drugs 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
- 229940036248 turpentine Drugs 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11474—Multilayer masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0568—Resist used for applying paste, ink or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0577—Double layer of resist having the same pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
1246378 玖、發明說明: 【發明所屬之技術領域】 發明領域 本發明,係關於用以形成焊錫突起於各種基板的焊錫 5突起之形成方法、電子零件之安裝方法,及電子零件之安 裝構件。 本说明書中單純指云「基板」時,並非界定於印刷電 路基板和晶圓等狹義之基板,而是指包含可成為焊錫突起 之形成對象物全部的廣義之基板而言者。 10 【先前技術】 發明背景 近幾年,對於電子零件之高密度安裝的要求,變成愈 來愈高,就電子零件之安裝方法而言,可看出從借助引線 接合法之面向上方式的安裝方法,朝向使用有焊錫突起之 w面向下方式的安裝方法變化之趨向。作為形成焊錫突起之 方法者,以往,通常多採用所謂之電鍍法和蒸鍍法等。然 而此等方法,卻存在著不但需要大規模及昂貴之設備,且 難以控制焊錫突起之高度和焊錫組成等之缺點。 於是,為了解決如上述之問題,從以往即提案有利用 2〇耐熱性絕緣膜之方法(特開平號公報)和利用薄板 之方法(特開平9-116257號公報)。 依照特開平Ι-!6·號公報中所記載之焊锡突起形成 方法,一如添附之第9a圖所示,成為焊錫突起之形成對象 的基板9,係在基板本體9〇之表面形成有一用來覆蓋娜線 1246378 91之玻璃膜的表層部92同時,在此表層部92之凹部93内設 10 15 有電極94。為了將焊錫突起形成在上述基板9,而首先如第 9b圖所示’在上述表層部92上形成絕緣膜%。此絕緣膜% ’係先將液狀之樹脂塗佈於上述表層部92和電極94之表面 全體之後,蝕刻電極94表面上之樹脂而成者。藉此,可在 電極94之上方形成比上述凹部93更深之凹部%,。其次,如 第9c圖所示,待於上述凹部93,内填充焊膏化之後,加熱此 焊膏5e使之再義,其後,使之翻。如依此方法,則在 表層部92上形成絕緣膜95,藉此可使凹部%,之深度加大, 且使填充於此凹部93,之焊f量增加。因此,如第9d圖所示 ,可形成隆起狀之焊錫突起5〇。 然而,第9a至第9d圖所示之方法,卻有如下之問題。 就是,當在表層部92上形成絕緣賴時,㈣把液狀之樹 脂塗佈於表層部92和電她之表面全體,然後#刻-部分 ,以致將上賴_95之厚度t在其全體部分正確地做成所 而之厚度事Μ為有困難。因此,難以使多數個凹部%,之各 處深度做成均勻,使得往後形成的多數焊駭起50之高度 易產生很大的偏差。這種焊錫突起5()之高度的偏差,使得 在利用焊錫突起㈣求與其他零件電接方面,令人無法滿 意0 又,利用焊錫突起來進行同其他零件之電接時,有時 候要求儘量提高焊錫突起之高度俾使其焊錫量增量。然而 ’依照上述習知之方法,㈣要增大藉液狀樹脂之塗佈來 形成絕緣膜95之厚度地有-定之界限,絲將凹部93,形成 20 1246378 到理想之程度。為此,難以形成焊錫突起50之高度至_定 以上之同度。又,依照此習知方法,即使想在絕緣膜%上 再重$形成與之同樣之絕緣棋,藉此使絕緣膜全體之厚度 增大,但在塗佈該用來形成絕緣膜之液狀樹脂時其樹脂也 5被塗佈得在凹部93,内成厚厚度之狀態,以致難以適當地餘 刻此部分之樹脂。 方面特開平9 116257號公報中所記載之焊錫突起 形成方法,係如第⑽圖所示,利用具有貫穿孔⑽之薄膜8 者。要形成焊錫突起時,首先如第糊所示,在上述薄片 10 8上重疊掩蔽層81,藉此利用掩蔽層81把焊膏填充於上述 薄板8之貫穿孔80,其後如第心圖所示,使掩蔽層Η與薄 ^互相分離。其次,如_圖所示,將上述編載置於 基板82上,並把焊膏5f配置在電極83之上方。當以此狀態 ,加熱上述焊f5f使之躲融時,-如㈣6_示,可形 ^焊錫突起51。其後如第1〇f圖所示,從基板82上去掉上述 /專板8。如依此方法的話,不但可把上述薄板8重覆用於多 數次之焊錫突起形成作業’且可使形成在薄板8之多數個貫 穿孔80之深度和開口直徑,在各處成為均勻。 然而,如依照此第10a圖至第1 〇f圖所示之習知方 20法的話,必須預先製作具有多數個貫穿孔80(對應於 基板82之多數個電極83)之薄片8。為此,除了上述薄 片8之製作工夫很費事以外,如隨著積體電路圖案之 微細化而多數個電極83之間距變為微細的話,有上 述薄板8之製作變為困難之可能性。又,如多數個電 1246378 極83之間距變為微細時,此等多數個電極83與薄板8 之多數個貫穿孔80之位置對準精度也會降低。其結 果,依上述後者之手段時,如多數個電極83之間距 被微細化的話,將焊膏^正確地位置對準於各電極Μ 上之事則變成困難,例如可能產生互相鄰接之焊錫 突起51、51不當地導電接觸等之不妥當。 再者,在特開平7-273439號公報中,揭露有可解 決上述兩個習知例之問題的焊錫突起形成方法。即 ,依照該公報中所揭露之焊錫突起形成方法,首先 在形成有電路圖案之基板表面形成第一耐焊劑層之 後,蝕刻該第一耐焊劑層,使開口孔形成於一對應 10 15 於電路圖案中之電極的部分。其次,在第一耐焊劑 之表面貼上第二耐焊劑層之後,蝕刻此第二耐焊劑 層’使開口孔形成於一對應於第一耐焊劑層之開口 孔的部分。接著,在兩耐焊劑層之開口孔填充焊膏 ,加熱熔融後使之凝固,藉此在電路圖案之各電^ 上形成烊錫突起。最後,在不溶解第一耐焊劑下, 藉由用來溶解第二耐焊劑層之溶解液,使第二耐焊 劑層溶解除掉。 20 如依照上述之方法,則可利用第一耐焊劑層之厚度及 苐二耐烊劑層之厚度,使用以填充烊f之凹部(由兩耐洋層 之開口孔所形成)之深度增大,以形成烊錫突起成充份之^ J而且,在》谷解除去第二耐焊劑層後第一耐焊劑層仍留 下來,所以可防止焊錫突起間之短路,從而可應付電極間 1246378 之微細間距化。 然而,依照上述特開平7-273439號公報中所記載 之方法,若基板係將跟第二耐焊劑層同一性質之樹 脂作為主成分時,在溶解第二耐焊劑層時也溶解到 5 基板之一部分,而成為不良之原因。又,必需要進 行用來溶解除去第二耐焊劑之處理,難謂有良好之 作業效率。再者,當要接合電子零件時,必須將電 子零件側之焊錫突起位置對準於基板側之焊錫突 起,所以有位置對準不佳之情況時,製品之可靠性 10 則降低。 【發明内容】 發明概要 於是,本發明之目的之一,係在於提供一種新穎之焊 錫之突起之形成方法,俾一面可藉簡易之作業來正確地形 15 成多數個焊錫突起成所需之高度,一面防止基板不當地被 溶解。 本發明之另一目的,係在提供新穎之方法及構造,俾 可在不伴隨用來溶解除去為形成焊錫突起而使用的樹脂層 之工程下,把電子零件有效地安裝在基板。 20 依照本發明之第一側面,提供一種焊錫突起之形成方 法,其係包含一將焊錫填充於設在基板表面部的多數個凹 部内之工程、及一使該焊錫熔融•凝固藉此在上述各凹部 内形成焊錫突起之工程的、焊錫突起之形成方法者;其特 徵在於: 1246378 作為填充焊錫於上述多數個凹部内以前之工程者,係 纟上述表層部上貼上或載置薄膜之王程;及一在 該薄膜設置多數個連通於上述多數個凹部的窗口部之工程 > 丨迷溥膜,係由其主成份跟構成上述基板之材料相異 之材料所構成。 10 15 如依照本發明之上述第一侧面,由於在填充焊錫 於基板表層部之多數個凹部内以前之階段,將薄膜 貼上或載置於上述表層部,在此薄膜設置多數個連 通於上述多數個凹部之窗口部;所以在填充焊錫於 上述多數個凹部内時’也可將焊錫填充於上述薄膜 之多數個窗口部内’因此,可使配在基板之電極上 的焊錫之高度變高。又,只要使用各處之厚度均句 之薄膜即6又在该薄膜之多數個窗口部之深度也必 然在各處成為均勻’可使配在基板之多數個電極上 的知錫之咼度在各處均齊備一定之高度。因此,可 防止多數個焊錫突起之高度尺寸產生大偏差。又, 於本土明’焊錫突起之高度成為對應於薄膜厚度之 尺寸’使得將焊錫突起設定於所需之高度也變為容 易。再者’使用厚厚度者作為上述薄臈,或將上述 缚膜重疊多數張,藉此使焊錫突起之 高之高度也可。 田 、而且,由於上述薄膜,係由跟基板之構成材料相異之 材料所構成’所以用溶解液溶解除去該薄膜時不會有不小 20 1246378 心侵蝕基板之事。從這種觀點,例如基板由環氧系樹脂所 成時,上述薄膜則用兩烯酸系或醯亞胺樹脂來構成即可。 又,若將上述薄膜載置(代替貼上)於基板表層部時,在焊錫 突起形成後可輕易剝離除掉該薄膜,可減低薄膜之餘渣因 5 附著於電極而引起連接不良之可能性。 較為理想者,上述基板之表層部,宜在基板本體之表 面含有财焊劑層,而此财焊劑層則被露光及顯像以便在上 述各電極之上方形成開口孔。 較為理想者,上述薄膜,宜為感光性薄膜,而在上述 10 薄膜設置上述多數個窗口部之工程則為,對於上述薄膜進 行露光及顯像之工程。又,代之,在上述薄膜設置上述多 數個開口孔之工程也可為,對於上述薄膜進行雷射照射之 工程。 將焊錫填充於上述基板表層部之凹部的工程,宜 15 藉著從上述薄膜之窗口填充焊膏、或焊錫粉末、或 熔融焊錫來進行。又,填充熔融焊錫時,待在上述 薄膜形成窗口之後,在常壓或減壓下將上述基板浸 潰於熔融焊錫浴即可。 依照本發明之第二側面,提供一種電子零件之安 20 裝方法,其係用來裝載電子零件於一具有形成有多 數個凹部之表層部的基板上,透過焊錫來連接該電 子零件之電極與上述各凹部之電極的安裝方法者; 其特徵在於: 其作為裝載電子零件於上述基板上以前之工程 11 1246378 ,係包含.一將薄膜貼上或載置於上述表層部之工 · 程;-在此薄膜設置連通於上述多數個凹部之多數 個窗口部的工程;及-將焊錫填充於上述多數個窗 ^ 口部及上述多數個凹部之工程; 5彳錄載1子科於上述基板上之後,使上述焊錫炫融 0 依照以上之安裝方法’由於在4吏配置在電極上之 焊錫炼融之階段,在基板上已裝載有電子零件,所 以一使上述焊錫熔融,即可藉該焊錫來機械地及電 鲁 10地連接上述電子零件之電極與基板之電極。因此, 不需要在基板側獨立地形成焊錫突起,或去掉薄膜 ,可藉較少之作業工程來安裝電子零件於基板。肖 . 果,可提高電子零件之安裝作業效率,而且,可Z 上述薄膜之窗口部利用於位置對準電子零件側之焊 15錫突起,因此較之突起對突起之面對面之場面,更 易於位置對準,可靠性也提高。 不用》兒由本發明之第二側面所提供之電子零4牛 Φ 之安裝方法中’其將焊錫填充於基板表層部所形成之 多數個凹部為止之作業工程,係因共同於由本發明之 20第·^面所提供之辉錫突起形成方法之作業工程,而 可獲仔與由上述本發明之第一側面所獲得者相同之優 點#即’依照由本發明第二側面所提供之電子零件的 由於可使貼上在基板表層部之薄膜的多數 個窗口部深度成為各處均勻,所以也可使用來連接基 12 1246378 板之多數個電極與電子零件的焊錫之量,在各 。又’將薄膜之厚度增大等,也可簡單地進行將用來1 基板之多數個電極與電子零件之焊錫的量增量之事接 ,在薄膜設置多數個窗口部以便對應於基板之多數個2 的作業,也可簡單且正確地進行,且可適當地應付多數= 電極之微細間距化。
依照本發明之第三側面,提供一種電子零件之安裳構 造’其係在具有表層部(形成有多數個凹部)的基板上裝载有 電子零件,且透過焊錫來連接該電子零件之電極與j述各 10基板之各凹部電極的、電子零件之安裝構造者;其特徵在 於: 在上述表層部,形成有具有連通於上述各凹部的多數 個窗口部的薄膜。 本發明之上述第三側面,係將由上述第二側面之安爭 15方法所得之安裝構造作為對象者,因而可期待同於由上述 第二側面所得之效果。
本發明之其他特徵及優點,可從以下說明之本發明之 實施形態,更加明瞭。 圖式簡單說明 20 第1a至If圖,為要部斷面圖,係顯示本發明焊錫突起 之形成方法的一例。 第2a至2c圖,為要部斷面圖,係顯示第la圖所示之電 路基板的製作工程。 第3圖,為要部斷面圖,係顯示藉由第“至^圖所示之 13 1246378 方法將電子零件安裝於形成有焊錫突起之基板的方法之一 例。 第4圖為一要部斷面圖,係顯示由第3圖之安裝方法所 得之電子零件的安裝構造。 5 第5a圖及第5b圖,為要部斷面圖,係顯示藉由第la至
If圖所示之方法將電子零件安裝於形成有焊錫突起之基板 的其他例。 第6a至第6e圖,為要部斷面圖,係顯示本發明焊錫突 起之形成方法的其他例。 10 第7圖為一要部斷面圖,係顯示使用熔融焊錫之焊錫填 充作業之一例。 第8a至8f圖為斷面圖,係顯示本發明電子零件之安裝 方法之一例。 第9a至9d圖為要部斷面圖,係顯示習知焊錫突起形成 15 方法之一例。 第10a至10f圖,為斷面圖,係顯示習知方法之其他例。 I:實施方式3 較佳實施例之詳細說明 以下,一面參照圖式,一面具體地說明本發明之合適 20 的實施形態。 第la至If圖為要部斷面圖,係顯示本發明焊錫突起之 形成方法的一例。第2a至2c圖為要部斷面圖,第2a至2c圖 為要部斷面圖,係顯示第la圖所示之電路基板的製作工程 14 1246378 第la圖所示之電路基板1,係在基板本體i〇之表面形成 有一形成有多數個凹部11的一定厚度之表層部12。上述基 板本體10,為例如玻璃纖維(或玻璃編織物)增強環氧樹脂製 〇 5 上述電路基板1,係如第2a圖所示,本來就在基板本體 10之表面具有一形成有多數個電極2和導通於該等電極2之 配線部(省略圖示)的構造。將上述表層部12形成於上述基板 本體10上之作業,係首先如第2b圖所示,在基板本體1〇之 表面,形成一厚度大於各電極2之光致抗蝕劑層12,。其次 10 ,如第2c圖所示,進行使用光掩模3的光致抗蝕劑層12,之 露光處理、及其顯像處理。若使用例如正型者作為上述光 致抗蝕劑層12’時,在上述光致抗蝕刻層12,中,於上述各電 極2之形成處及其周邊進行露光,藉此可藉其後之顯像處理 ,在上述各電極2之上方及其周邊部除掉光致抗蝕劑。在這 15種一連串之工程下,如第la圖所示,可在基板本體10之表 面作成設有由光致抗蝕劑層所成之上述表層部12的構成。 後述之焊錫突起之形成作業,可接下來進行設置上述表層 部12之作業。 當要在上述第la圖所示之基板丨形成焊錫突起時,首先 2〇如第1b圖所示,在上述表層部12之表面貼上或载置一具有 —定厚度之薄膜4。若使用玻璃纖維增強環氧樹脂來構成電 路基板1時,使用例如丙烯酸系樹脂或醯亞胺系樹脂等之感 光性材料來構成該薄膜4的話,隨後用溶解除掉薄膜辦可 防止電路基板1被侵蝕之事。藉該薄4之貼上或載置來封閉 15 1246378 上述表層部之各凹部11的上部開口。 其次,如第1C圖所示,在上述薄膜4,設置連通於上述 多數個凹部η之多數個窗口部40。各窗口部4〇之開口直徑 係與上述各凹部η同-或大致同一。在上述薄膜4設置多數 5個窗口部4〇之作業,係採用跟在上述光致抗钱劑層12,形成 凹部η之情況相同之手法,對於上述薄膜4進行露光處理及 其顯像處理,藉此除掉上述薄膜4之各凹部^的正上面部 分即可。例如於上述光致抗餘劑層12,為正型時,關 於上述薄膜4也使用與之同樣之正型感光性者的話 ίο如第1b圖之虛線所示,可使用對於光致抗蝕劑層 12’之露光處理時使用之光掩膜3。因此,可兼用光掩 模3而很方便。再者,如使用同一之光掩模來形成凹 部11及窗口部4〇的話,可正確地位置對準。 述囪#40之形成後,如第1 d圖所示,在該等窗口 15部40及其下方之凹部η的内部,填充焊膏5。當填充此焊膏 5時車又理想者為,在上述薄膜4之上面不要留下多量之多 餘的知β為此,例如使用刮墨刀來進行刮取薄膜4上面之 夕餘太干月之作業即可。又,依照本實施形態,使焊錫粉末 填充於上述各窗口部40内,以代替上述焊膏5也可。 2〇 ^其後,加熱上述焊膏5使之再熔融。藉此,使含在此焊 月5之太干錫以外之成分揮發消失同時,如第le圖所示,焊錫 成刀因其表面張力而成為略球狀,其後在自然冷卻下凝固 成照原樣之形狀。結果,形成多數個固定於各電極2之焊錫 犬起5A °上述各焊錫突起5A,係從填充在上述凹部11及上 16 1246378 述窗口部40内之焊膏5形成者,所以可提升其高度。又,上 述囪口部40之深度為各處均勻,所以可使上述各焊錫突起 5A之南度不產生大偏差。 上述焊錫突起5A之形成後,如第lf圖所示,從表層部 5 12除掉薄膜4。要除掉薄膜4時,使薄膜4剝離,或用適當之 溶劑來溶解薄膜即可。特別,僅將薄膜4載置(代替貼上)於 電路基板之表層部12時,可使薄膜4輕易剝離。但,使上述 薄膜4貼在表層部12之狀態留下來也無妨。若上述薄膜斗為 電絕緣性之材質的話,即使將該薄膜4貼在表層部12之狀態 1〇留下來,也不會使藉助各焊錫突起5A之電接產生障礙。 由上述一連串之作業工程所得之電路基板丨,可用於倒 裝晶片方式之電子零件的安裝。即,一如第3圖所示,要安 裝半導體晶片6於上述電路基板時,首先使半導體晶片6側 突起電極61對向接觸於上述多數個焊錫突起5A,然後將該 15半導體晶片6裝配於上述電路基板1上。上述半導體晶片ό側 之突起電極61為,例如焊錫突起電極;關於此等突起電極 61 ’也可使用本發明之焊錫突起形成方法來形成。接著, 如第4圖所示,一加熱上述多數個焊錫突起5人及突起電極61 使之熔融,即形成使構成有上述各焊錫突起5Α及各突起電 20 極61之焊錫一體化之突起5Β ;藉此,透過此突起5Β來連接 電路基板1之各電極2與半導體晶片6之電極。 若要進行上述半導體晶片6之安裝作業時,宜在上述各 焊錫突起5Α之前端,預先塗佈助熔劑以提高所謂之潤濕性 。就助熔劑之一例而言,可使用一種以松脂作為主 17 1246378 音 Λ $加乙醇等之溶劑、有機酸、有機ώ 素之活性劑者。又,除了上述 或者代替㈣劑之塗佈,在上述各焊錫Cl: 5 10 塗佈合劑時’可利用_合劑之枯附性來 錫突起5Α與各突起電極 I保持各焊 用者,例如可適用松脂。。作為上述點合劑
^且’若要進行半導體晶片6之安裝作業時,如 心圖所示’在上述㈣突起从之上部形成平均部 55也可^述平坦糾,例如可藉著從上方按壓上 述焊錫突起5Α來形成之。只要預先形成這種平坦部 55’即可使半導體晶片6之突起電極6ι穩定地配置在 焊錫突起5Α之平坦部55上。又,在塗佈助熔劑或為 合劑時’將該等塗佈於平面部55即可,其作業也變 成容易。 15 帛為要部斷面圖,係顯示本發明之焊錫突起
形成方法之其他例。又,在第6u6e圖及其以後之圖方面 ,其與先前之實施形態同一之部分附註同一符號。 第6a至6e圖所示之方法,係在電路基板丨之表層部12上 貼上或載置二張薄膜4、4A之方法。更具體言之,首先如第 20 6a圖所示,在電路基板1之表層部12上貼上或載置第一張之 薄膜4,接著在此薄膜4設置多數個窗口部4〇。此電路基板j 之構成,係與第lc圖所示之構成同一;到那階段之作業工 程則與先前之實施形態同一。 其次,如第6b圖所示,在上述薄膜4之上面,貼上或載 18 1246378 置一具有與之同樣材質之感光性的第二張薄膜4 A。 其後,如第6C圖所示,進行此第二張之薄膜4A的露光 處理及其顯像處理。藉此,如第6d圖所示,在各窗口部仙 之正上面形成上述第二薄膜4八之窗口部4〇A。因此,在上 5述薄膜4A ’可藉其露光及顯像處理來適當地形成上述多數 個窗口部40A。 待形成了上述窗口部嫩之後,如第6e圖所示,在該等 ® 口 #40A與之連通之窗口部4〇、及多數個凹部η内,填 充焊膏5。其後,按照切之第le圖所示之卫程,加熱上述 1〇焊膏5使之再炫融後使之凝固。藉此可形成焊錫突起。 如依上述方法,則可將為形成焊錫突起而使用之 知員5柁i至使用第二張薄膜4a來形成之窗口部 的深度之份兒,可更加提高焊錫突起之高度。像這 樣,本實施形態不只是使用一張之薄膜,且使用二 15張之薄膜,或使用其以上之多數張薄膜依次重疊於 該電路基板之表層部,於該等多數張薄膜之各個分 別設置窗口部也無妨。 第7圖為一說明圖,係顯示焊錫填充作業之其他例。該 圖所示之作業工程,係使電路基板丨浸潰於焊錫儲備槽丨9内 20之熔融錫浴5C。此電路基板1,係將薄膜貼於其表層部12 上以用來叹置多數個窗口部C者,而與先前之第⑴圖及第 6a圖所示之電路基板的構成同一。此時,為使炼融焊錫讀 實流入U小之薄膜4的窗口部4〇中,而宜在減壓下進行此作 業0 19 I246378 、如依第7圖所示之作業工程的話,可使炫融焊錫冗填充 於上述各窗口部40及表層部12之各四部_。如從上述焊 錄儲備槽!9拉起電路基板i後使上迷所填充之溶融焊錫自 $然冷卻的話,如該圖之虛線所示,可照原樣形成焊錫突起 5A。本實施形態不但不需要再度加熱焊錫使之熔融,且不 會像使用焊膏之情形那樣,因焊錫成分以外之成分揮發消 失,而減少其份兒之焊錫突起。但,若從焊錫健備槽19拉 起電路基板1之後未使電路基板!之姿勢提前穩定時,焊錫 突起5A則有可能在電極2之偏倚位置凝固。在這種情形時, 10先使電路基板丨成水平狀‘I、之後,再加熱上述焊錫突起A ’進行其補正即可。 像這樣,依照本發明,就焊锡之填充方法來說, 並不-定使料膏或焊錫粉末,填充溶融焊錫也無 妨。本發明所稱之焊錫,並不一定以Sn、或η· ^ 15等為主成分’也包含以用於電子零件之接合的Α§等 作為主成分者。 如至8f圖為斷面圖,係顯示本發明電子零件之安裝 此電子零件之安裝方法,係首先如第8_d 20 夕數:1在電路基板1上貼上或載置_,於此薄膜4設置 1個㈣部4G,將焊膏5填充於此等多數個窗π部40絲 之連通之凹部n内。此等一連 。^ 一 第1所示之作業卫程同_。& #與先則之 待上述焊膏5之填充作業後,如第 20 1246378 膏5。 在此狀態下一加熱上述焊膏5使之熔融,其後,使之凝 固,即如第8f圖所示,可透過成為略球狀之焊錫5d來連接 電路基板1之各電極2與半導體晶片6之電極。上述焊錫D, 5係從一連串地填充於凹部11及窗口部40之多量焊膏來形成 者,所以可使其量成為充足之狀態。上述薄膜可貼上或載 置於電路基板之狀態留下來也無妨。但使用熔劑使該薄膜4 溶解,藉以除掉也可。 本發明之焊錫突起之形成方法及電子零件安裝方法之 10 各作業工程的具體構成,並不限定於上述之實施形態。 依照本發明,例如形成於薄膜之各窗口部之直徑,可 為與基板表層部之凹部直徑不同或略不同,且其直徑大於 凹部或小於凹部也無妨。 又,依照本發明,基板之表層部,也可為基板其本身 15之表層部(表面)。例如,就形成電極於矽基板表面之手法來 說’也有在矽基板之表面施行氧化處理,藉此在矽基板表 面形成絕緣層(氧化矽層)之同時,在此絕緣層施行蝕刻處理 以形成凹部’其後在此凹部内形成鋁製等之電極的手法; 像這樣,本發明也可適用於基板。 -〇 依照本發明,設在基板表層部之凹部的具體構成,也 不文上述之實施形態所限制。例如,將此凹部之開口直徑 尺寸作成小於電極,只電極表面之一部分透過上述各凹部 來路出之構成也可。又,如用來表示習知例第%圖所示, 作成電極本身具有凹部之構成也可。 21 Ϊ246378 ,再者’就本發明之將窗口部設在-貼於基板表層部之 相之方法來說,例如採用-種將雷射照射於薄膜之手段 也可。作為雷射用者,可使用激元雷射和YAG雷射等之各 $種雷射。若藉雷射之照射將窗口部設在薄膜時,作為薄膜 用者,並不需要具有感光性者,例如使用聚醯亞胺薄 可。 ' 其次,說明本發明之實施例。 [實施例1] 10 於以15G_間距將直徑之多數個銅製電極形成 10在表面之玻璃纖維增強環氧樹脂製基板的表面,形成厚度 25//m之光致抗蝕劑層之後,進行其露光•顯像處理,藉此 在上述光致抗蝕劑層形成了使該電極露出於外部之多數個 之凹部。上述光致抗㈣層係採用了環氧丙稀酸 酯樹脂系。最後,將厚度5〇/zm之丙烯酸樹脂系⑤光性薄膜 熱壓枯(105°C、壓力3.5kg/cm2)於上述光致抗姓劑層之上面 ·’、待使用玻璃掩模來露光之後,用1%之碳酸納溶液將上述 感光性薄膜加以蝕刻顯像,形成了重疊於上述凹部之直徑 8〇"—窗口部。接著,藉由印刷法,將含有63%Sn-Pb 之焊錫(體積比為大約5〇%)之焊膏填充於上述窗口部及凹 P進而以210 c之溫度加熱使之炫融。其後,使用3%氫 氧化鈉溶液以除掉了上述感光性薄膜。 其釔果,可形成平均高度為60//m之多數個焊錫突起。 此等多數個焊锡突起之高度之偏差則在2//m以内。又溶解 去掉感光性薄膜時,完全沒有基板被侵蝕之事。 22 1246378 [實施例2] 於以I5“m間距將直徑5〇㈣之多數個銅製電極形成 在表面之破璃纖維增強環氧樹脂製基板之表面,形成厚度 ㈣之光致抗韻劑層之後,進行其露光•顯像處理,藉此 5在上述光致抗餘劑層形成了使上述電極露出於外部之多數 分直裎80# m之凹部。上述光致抗蝕劑層係採用了環氧丙烯 · · /曰系其後,將厚度50#m之丙烯酸樹脂系感光性薄 膜熱壓枯⑽。c、壓力3 5kg/cm2)於上述光致抗触劑層之上 丨面待使用破璃掩模來露光之後,用2.3%四甲銨氫氧化物 1〇 /谷,將上述感光性薄膜加以姓刻顯像,形成了重疊於上述 凹口P之直搜12〇//m的窗口部。接著,藉由印刷法,將含有 63/〇Sn-Pb之焊錫(體積比為大 約50%)的焊膏填充於上述 固^及凹部,進行以210。(:之溫度加熱使之溶融。其後, 使用1〇%—乙醇胺溶液,以除掉了上述感光性薄膜。 其^果’可形成平均高度為75//m之多數個焊錫突起。 :等多數個焊錫突起之高度之偏 差則在1.5//m以内。又, /合解去掉感光性薄膜時,完全沒有基板被侵餘之事。 [實施例3] 於以15〇 “ m間距將直徑50 // m之多數個銅製電極形成 2〇在表面的坡璃纖維增強環氧樹脂製基板的表面,形成厚度 25//m之光致蝕刻劑層之後,進行其露光•顯像處理,藉此 在上述光致抗餘劑層形成了使上述電極露出於外部之多數 個直么80 之凹部。上述光致抗蝕劑層係採用了環 酸醋樹脂系。^ 後,將厚度50 // m之丙稀酸樹脂系感光性薄 23 1246378 膜載置(25 C)於上述光致抗钱劑層之上面,待使用玻璃掩模 來路光之後,用2.3〇/0之四甲銨氫氧化物溶液將上述感光性 薄,加以㈣顯像,形成了重疊於上相部之直徑12〇_ 的囪口 °卩接著,藉由印刷法,將含有63%Sn—Pb之焊錫( 體積比為大約50%)之焊膏填充於上述窗口部及凹部,進而 、1〇C之/JttL度加熱使之熔融。其後,使用5〇/。一乙醇胺溶 液以除掉了上述感光性薄膜。 其、、、"果,可形成平均高度為75//m之多數個焊錫突起。 此等多數個焊錫突起之高度之偏差則在i · 5 /z m以内。又, 10溶解去掉感光性薄膜時,完全沒有基板被侵姓之事。 [實施例4] 於以150 // m間距形成多數個直徑7〇 # m及凹形狀表面 之二之電極’且將厚度5Q#m之丙烯酸樹脂系感光性薄膜, 熱[點(15GC ’壓力3.5kg/em2)於用聚醯亞胺來被覆電極上 P以外之基板的表面,待使用玻璃掩模來露光之後,用2·3% 四甲知氫氧化物溶液將上述感光性薄膜加以餘刻顯像,形 成了重豐於上述凹部之直徑12〇#狀窗口部。接著,藉由 Ρ刷法’將含有63%Sn〜pb之焊錫(體積比為大約5〇%)之焊 ㈢填充於上述窗π部及凹部,進而以21(Γ(:之溫度加熱使之 °其後’使用乙醇胺溶液,以除掉了上述感光 性薄膜。 其九果,可形成平均高度為70/zm之多數個焊錫突起。 此等多數個焊錫突起之高度之偏差則在i · 5 // m以内。又, 心解去掉感光性薄膜時,完全沒有基板被侵姓之事。 24 1246378 [實施例5] 以150 # m間距形成多數個直徑70 // m及凹形狀表面為 Νι之電極,且將厚度5〇“m之丙烯酸樹脂系感光性薄膜,載 置(25°C)於用聚醯亞胺來被覆電極上部以外之基板的表面 5 ,待使用玻璃掩模來露光之後,用2·3%四甲銨氣氧化物將 上述感光性薄膜加以餘刻顯像,形成了重疊於上述凹部之 直徑120//m之窗口部。接著,藉由印刷法,將含有幻%如 -Pb之焊錫(體積比為大約5〇%)之焊膏填充於上述窗口部 及凹部,進而以210°c之溫度加熱使之熔融。其後,使用5i/〇 10 一乙醇胺溶液以除掉了上述感光性薄膜。 〇 其結果,可形成平均高度為70//m之多數個焊錫突起。 此等多數個焊錫突起之高度之偏差則在以内。又, 溶解去掉感光性薄膜時,完全沒有基板被侵蝕之事。 [實施例6] 15 於以150 # m之間距將直徑50 # m之多數個銅製電極形 成在表面之玻璃纖維增強環氧樹脂製基板之表面,形成厚 度25# m之光致抗蝕劑層之後,進行其露光•顯像處理,藉 此在上述光致抗蝕劑層形成了使上述電極露出於外部之多 數個直徑80/zm之凹部。上述光致抗蝕劑層係採用了一種將 2〇硫酸鋇作為填料包含之環氧丙烯酸_樹脂系。其後,將厚 度50// m之聚醯亞胺薄膜载置於上述光致抗蝕劑層之上面 ,使用激元雷射將直徑12〇# m之窗口部形成於電極上部。 接著,藉由印刷法,將含有63%Sn_pb之焊錫(體積比為大 約50%)的焊貧填充於上述窗口部及凹部,進而以21〇它之溫 25 1246378 度加熱使之熔融。其後,使用5%—乙醇胺溶液,以除掉 上述聚醯亞胺薄膜。 了 、 其結果,可形成平均高度為75//m之多數個焊錫突 · 此等多數個焊錫突起之高度之偏差則在以内。又 5溶解去掉感光性薄膜時,完全沒有基板被侵蝕之事。 [實施例7] 於以150 // m之間距形成多數個直徑7〇以m及凹形狀夺 面為Νι之電極,且將厚度5〇"mt丙烯酸樹脂系薄厲,x 於用聚醯亞胺被覆電極上部以外之基板的表面,進而使置 10碳酸氣體雷射,在電極上部形成了直徑12〇//m之窗口部_ 馨 接著,藉由印刷法,將含有63%Sn_Pb之焊錫(體積比為大 約50%)之焊膏填充於上述窗口部及凹部,進而以21〇亡之、 度加熱使之_。其後,使用5%-乙醇胺溶液以除掉了 ^ 述感光性薄膜。 15 其結果,可形成平均高度為7〇#rn之多數個焊錫突起。 此等多數個焊锡突起之高度之偏差則在15 // m以内。又, 溶解去掉感光性薄膜時,完全沒有基板被侵蝕之事。 · [實施例8] 使用平徑粒徨15#πι之焊錫粉末(63%Sn — Pb),以替代 20實施例1中的上述焊膏。又,將此焊錫粉末填充於感光性薄 膜窗口部及光致抗蝕劑層之凹部之前,先將若干量之助熔 劑(田村化研公司製之商品111^_5〇〇¥8)塗佈於上述窗口部 及凹邛之内面其以外之條件,係與實施例1同一。 其、结果’與實施例旧樣,可形成平均高度為60”之 26 1246378 多數個焊錫突起。此等多數個焊锡突起之高度之偏差則在2 ㈣以内’又,溶解去掉感級_時,完全沒有基板被侵 钱之事。 [實施例9] 5 級基板全體浸潰於:贼之炫融焊錫(63%Sn-Pb)後
再拉起來,以此狀態在自然冷卻下使之凝固,以替代實施 例1中將焊膏填充於感光性薄膜之窗口部的工程。而,使基 板全體浸潰於炼融焊錫以前,即按照實施例2進行祕劑之 塗佈處理。其以外之條件則與實施例丨同一。 …·、σ果可升V成平均南度為7〇#m之多數個焊錫突起。 此等多數個焊錫突起之高度的偏差則在以内。又,溶 解去掉感光性薄膜時,完全沒有基板被侵姓之事。 [實施例10] 15 20 使用與實施例1同一材 質之厚度40//m的感光性薄膜, 以代替實施例1之卫程中的厚度5G//m之感光性薄膜。於此 感光性薄膜形成多數個直獅_的窗口部之後,將跟上述 感光性薄膜同-材質之厚度4G//m的第二張感紐薄膜加
以熱壓枯,使之成為重聂-往$ 里且一張感光性溥臈之狀態。關於, 弟二張之感光性薄膜’即按照第—張感光性薄膜之條件: 行露光•祕處理’形成了重疊於第—張感光性薄膜之 數個直徑之窗π部。其後,藉由印刷法,將含㈣ -Ρη之焊錫(體積比為大約5〇%)的焊膏,填充於上述二張感 光性薄膜之各窗口部及歧抗㈣之凹部,進行以21叱之 溫度加熱使之㈣。其後,使用3%氫氧化赌液,以除掉 27 Ϊ246378 了上述二張感光性薄膜。 、 4 ”、、、"果,可形成平均高度為80#m之多數個焊錫突起。 > 此等多數個焊錫突起之高度之偏差,則在2,以内。又, 在除掉了第二張感光性薄膜時,完全沒有基板被侵蝕之事 ^ 〇 [實施例11] 〜使用平均粒控15/zm之焊錫粉末(63%Sn — Pb),以替代 實知例4中的上述焊膏。又,將此焊錫粉末填充於窗口部之 1引 將右干1之助熔劑按照實施例2塗佈於二張感光性薄 鲁 10膜之窗口部及光致抗餘劑層之凹部的内面。其以外之條件 ’係與實施例4同一。 八、、、"果,可形成平均高度為80//m之多數個焊錫突起。 此等多數個焊錫突起之高度的偏差,則在以内。又, 心解去掉感紐薄料,完全沒有基板被健之事。 15 [實施例12] 先使基板全體浸潰於21〇°C之熔融焊錫(63%Sn — Pb)後 再拉起來,以此狀態在自然冷卻下使之凝固,以替代實施 % 例4中將焊膏填充於二張感光性薄膜之窗口部。而,使基板 全體浸潰於炫融焊錫以前,即按照實施例5將若干量之助熔 Μ劑塗佈於感光性薄膜之窗口部及光致抗钱劑層之凹部的内 面。其以外之條件則與實施例4同一。 果可形成平均尚度為90#m之多數個焊錫突起。 此等多數個焊錫突起之高度的偏差則在2”以内。又,溶 解去掉第二張感光性薄膜時,完全沒有基板被侵餘之事。 28 1246378 [實施例13] 在與實施例1之前段工程同一條件下,將厚度5〇#m2 感光性薄膜熱壓粘於基板之光致抗蝕劑層上同時,於此感 光性薄膜形成了直徑80 之多數個窗口部之後,將焊膏填 充於多數個窗口部内。其後,將具有多數個突起電極之半 導體曰曰片載置在上述基板上,以使多數個突起一部分進入 述® 口相之*干膏内之狀態,用21〇c>c之溫度加熱溶融上 述焊膏,其後在自然冷卻τ使之凝固。
其、、Ό果’可將上述半導體晶片機械且電池,適當地連 1〇 接於上述基板。 【圖式簡單說明】 15 苐la至If圖,為要部斷面 之形成方法的'例。 第2a至2c圖’為要部斯面 路基板的製作工程。 圖,係顯示本發明焊錫突起 圖,係顯示第la圖所示之電 第3圖,為要部斷面 圖 方法將電子零件安裝於形 例。 ~ ’係顯示藉由第la至If圖所示之 錫突起之基板的方法之_
第4圖為一要部斷面 20得之電子零件的安裝_。’係顯㈣第3®之安裝方法所 第5a圖及第5b圖,為 if圖所示之方法將電子=部斷面圖’係顯示藉由第h至 的立他例。 v牛安裝於形成有焊錫突起之基板 第6a至第6e圖,為要 斷面圖,係顯示本發明焊锡突 29 1246378 起之形成方法的其他例。 第7圖為一要部斷面圖,係顯示使用熔融焊錫之焊錫填 充作業之一例。 第8a至8f圖為斷面圖,係顯示本發明電子零件之安裝 5 方法之一例。 第9a至9d圖為要部斷面圖,係顯示習知焊錫突起形成 方法之一例。 第10a至10f圖,為斷面圖,係顯示習知方法之其他例。 【圖式之主要元件代表符號表】 1...電路基板 10...基板本體 2...電極 11··.凹部 3...光掩模 12...表層部 4,4A...薄膜 12’…光致抗钱劑層 5.··焊膏 19...儲備槽 5A,5B...焊錫突起 40540A·.·窗口部 5C...熔融焊錫 55.·..平坦部 6...半導體晶片 61...突起電極 30
Claims (1)
1246378 拾 1. 5 10 15 2. 20 、申請專利範圍: 一種電子零件之安裝方法,其係用來裝載電子零件於一 具有表層部(形成有多數個凹部)的基板上,透過焊錫來 連接該電子零件之電極與上述各凹部之電極的方法者 ’其特徵在於· 其作為裝載電子零件於上述基板上以前之步驟,係 包含:一將薄膜貼上或載置於上述表層部上之步驟;一 在此薄膜設置多數個連通於上述多數個凹部之窗口部 的步驟;及一將焊錫填充於上述多數個窗口部及上述多 數個凹部之步驟;且, 上述貼上或載置薄膜之步驟係在維持至少一部分 上述多數個凹部之空間下進行, 待裝載電子零件於上述基板上之後,使上述焊錫熔 融。 如申請專利範圍第1項所述之電子零件之安裝方法,其 特徵在於: 上述基板表層部,包含有一形成在基板本體表面之 抗姓劑層; 此抗#劑層,係為在上述電極上方形成開口孔,而 被露光及顯像。 如申請專利範圍第1項所述之電子零件之安裝方法,其 特徵在於· 上述薄膜為感光性薄膜;在上述薄膜設置上述多數 個窗口部之步驟,係為對於上述薄膜進行露光及顯像之 31 3. 1246378 步驟。 4. 如申請專利範圍第1項所述之電子零件之安裝方法,其 特徵在於: 在上述薄膜形成上述多數個窗口部之步驟,係為對 5 於上述薄膜進行雷射照射之步驟。 5. 如申請專利範圍第1項所述之電子零件之安裝方法,其 特徵在於: 在上述基板表層部之凹部填充焊錫之步驟,係藉著 從上述薄膜之窗口部填充焊膏而進行者。 10 6.如申請專利範圍第1項所述之電子零件之安裝方法,其 特徵在於: 在上述基板表層部之凹部填充焊錫之步驟,係藉著 從上述薄膜之窗口部填充焊錫粉末而進行者。 32
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22509298 | 1998-08-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200417299A TW200417299A (en) | 2004-09-01 |
TWI246378B true TWI246378B (en) | 2005-12-21 |
Family
ID=16823882
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088113535A TWI231735B (en) | 1998-08-10 | 1999-08-07 | Method of forming solder bumps |
TW093109230A TWI246378B (en) | 1998-08-10 | 1999-08-07 | Method of mounting electronic component |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088113535A TWI231735B (en) | 1998-08-10 | 1999-08-07 | Method of forming solder bumps |
Country Status (4)
Country | Link |
---|---|
US (1) | US6461953B1 (zh) |
JP (1) | JP2008182279A (zh) |
TW (2) | TWI231735B (zh) |
WO (1) | WO2000010369A1 (zh) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6696356B2 (en) * | 2001-12-31 | 2004-02-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of making a bump on a substrate without ribbon residue |
US20040000704A1 (en) * | 2002-07-01 | 2004-01-01 | George Tsao | Process for grid array assembly and electronic device made thereby |
JP2004140313A (ja) * | 2002-08-22 | 2004-05-13 | Jsr Corp | 二層積層膜を用いた電極パッド上へのバンプ形成方法 |
JP4094982B2 (ja) | 2003-04-15 | 2008-06-04 | ハリマ化成株式会社 | はんだ析出方法およびはんだバンプ形成方法 |
JP4006409B2 (ja) * | 2004-03-17 | 2007-11-14 | 新光電気工業株式会社 | 配線基板の製造方法 |
TWI253888B (en) * | 2004-12-09 | 2006-04-21 | Advanced Semiconductor Eng | Method of packaging flip chip and method of forming pre-solders on substrate thereof |
JP2006173460A (ja) * | 2004-12-17 | 2006-06-29 | Renesas Technology Corp | 半導体装置の製造方法 |
CN101171895B (zh) * | 2005-06-30 | 2010-06-23 | 揖斐电株式会社 | 印刷线路板 |
CN101868120A (zh) * | 2005-06-30 | 2010-10-20 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
US20070145104A1 (en) * | 2005-12-28 | 2007-06-28 | Mengzhi Pang | System and method for advanced solder bumping using a disposable mask |
US7517788B2 (en) * | 2005-12-29 | 2009-04-14 | Intel Corporation | System, apparatus, and method for advanced solder bumping |
CN101356642B (zh) * | 2006-01-27 | 2010-09-01 | 揖斐电株式会社 | 印刷线路板及其印刷线路板的制造方法 |
JP5144060B2 (ja) * | 2006-11-30 | 2013-02-13 | 京セラクリスタルデバイス株式会社 | 圧電発振器及びその製造方法 |
TWI315658B (en) * | 2007-03-02 | 2009-10-01 | Phoenix Prec Technology Corp | Warp-proof circuit board structure |
JP5073351B2 (ja) * | 2007-04-12 | 2012-11-14 | 日本電波工業株式会社 | 表面実装用の電子デバイス |
JP5020123B2 (ja) * | 2008-03-03 | 2012-09-05 | 新光電気工業株式会社 | 配線基板の製造方法 |
KR101022942B1 (ko) * | 2008-11-12 | 2011-03-16 | 삼성전기주식회사 | 흐름 방지용 댐을 구비한 인쇄회로기판 및 그 제조방법 |
KR101138585B1 (ko) | 2010-07-21 | 2012-05-10 | 삼성전기주식회사 | 범프의 형성 방법 |
CN103404244B (zh) | 2010-12-24 | 2016-12-14 | Lg伊诺特有限公司 | 印刷电路板及其制造方法 |
JP5587804B2 (ja) * | 2011-01-21 | 2014-09-10 | 日本特殊陶業株式会社 | 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法 |
US8937008B2 (en) * | 2011-12-29 | 2015-01-20 | Stmicroelectronics Pte Ltd. | Apparatus and method for placing solder balls |
JP5955036B2 (ja) * | 2012-03-06 | 2016-07-20 | 株式会社タムラ製作所 | はんだバンプの形成方法 |
FR2992141B1 (fr) * | 2012-06-14 | 2015-03-20 | Microconnections Sas | Procede de realisation de circuit electronique a protection de couche conductrice |
JP6007796B2 (ja) * | 2013-01-09 | 2016-10-12 | ソニー株式会社 | 回路基板の製造方法 |
JP6152816B2 (ja) * | 2014-03-26 | 2017-06-28 | ソニー株式会社 | 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法 |
KR102434435B1 (ko) * | 2015-10-26 | 2022-08-19 | 삼성전자주식회사 | 인쇄회로기판 및 이를 가지는 반도체 패키지 |
US20170179069A1 (en) * | 2015-12-18 | 2017-06-22 | Jonathon R. Carstens | Ball grid array solder attachment |
JP6832630B2 (ja) * | 2016-03-28 | 2021-02-24 | 富士通インターコネクトテクノロジーズ株式会社 | 配線基板の製造方法 |
CN107787117A (zh) * | 2016-08-30 | 2018-03-09 | 江苏华神电子有限公司 | Fpc板补强贴合治具及方法 |
CN108305839A (zh) * | 2017-01-12 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 植球工艺和封装工艺 |
CN110769665B (zh) * | 2018-07-27 | 2023-12-05 | 广州方邦电子股份有限公司 | 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5649543A (en) | 1979-09-28 | 1981-05-06 | Hitachi Ltd | Method for forming solder bump |
US4273859A (en) | 1979-12-31 | 1981-06-16 | Honeywell Information Systems Inc. | Method of forming solder bump terminals on semiconductor elements |
JPS5710998A (en) | 1980-06-24 | 1982-01-20 | Fujitsu Ltd | Circuit board |
JPS58103198A (ja) | 1981-12-15 | 1983-06-20 | シャープ株式会社 | 電子部品の取付け方法 |
JPS61251152A (ja) | 1985-04-30 | 1986-11-08 | Fujitsu Ltd | バンプ形成方法 |
JPS61296729A (ja) | 1985-06-26 | 1986-12-27 | Fujitsu Ltd | 集積回路接続部の形成方法 |
JPH071772B2 (ja) | 1985-06-26 | 1995-01-11 | 富士通株式会社 | 集積回路接続部の形成方法 |
JPS62234352A (ja) | 1986-04-04 | 1987-10-14 | Nec Corp | ハンダバンプ電極の形成方法 |
JPS62266851A (ja) | 1986-05-14 | 1987-11-19 | Nec Corp | 半田バンプ電極の形成方法 |
JPS6329552A (ja) | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 金属バンプの形成方法 |
JPS6331138A (ja) | 1986-07-24 | 1988-02-09 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6381951A (ja) | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 半導体装置の製造方法 |
JPS63119550A (ja) | 1986-11-07 | 1988-05-24 | Seiko Instr & Electronics Ltd | はんだバンプの形成方法 |
JPH01129549A (ja) | 1987-11-13 | 1989-05-22 | Komatsu Ltd | 多重データリンク |
JPH01161850A (ja) | 1987-12-18 | 1989-06-26 | Hitachi Ltd | 半導体装置の製造方法 |
JPH01264245A (ja) | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0225236A (ja) | 1988-07-12 | 1990-01-26 | Ishikawajima Harima Heavy Ind Co Ltd | リング圧延機 |
JPH0290529A (ja) | 1988-09-28 | 1990-03-30 | Hitachi Ltd | 半導体装置の製造方法 |
JP2811741B2 (ja) | 1989-04-25 | 1998-10-15 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2785338B2 (ja) | 1989-06-19 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH04127436A (ja) | 1990-09-18 | 1992-04-28 | Sharp Corp | バンプの形成方法 |
JPH04208532A (ja) | 1990-11-07 | 1992-07-30 | Oki Electric Ind Co Ltd | バンプ電極の形成方法 |
US5316788A (en) | 1991-07-26 | 1994-05-31 | International Business Machines Corporation | Applying solder to high density substrates |
US5246880A (en) * | 1992-04-27 | 1993-09-21 | Eastman Kodak Company | Method for creating substrate electrodes for flip chip and other applications |
JP2788694B2 (ja) | 1992-09-25 | 1998-08-20 | ローム株式会社 | 電子部品におけるバンプ電極の形成方法 |
JP3364266B2 (ja) | 1993-03-17 | 2003-01-08 | ローム株式会社 | バンプの形成法 |
SG49779A1 (en) | 1993-11-26 | 1998-06-15 | Delco Electronics Corp | Method of forming solder bumps on an integrated circuit flip chip |
JPH07273439A (ja) | 1994-03-31 | 1995-10-20 | Du Pont Kk | 半田バンプ形成方法 |
JPH07321113A (ja) | 1994-05-23 | 1995-12-08 | Sony Corp | 半田バンプの形成方法 |
US5462638A (en) | 1994-06-15 | 1995-10-31 | International Business Machines Corporation | Selective etching of TiW for C4 fabrication |
US5539153A (en) * | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
JP3699980B2 (ja) * | 1994-12-28 | 2005-09-28 | ソニー株式会社 | はんだレジスト及びその形成方法並びにはんだ供給方法 |
US5803340A (en) | 1995-09-29 | 1998-09-08 | Delco Electronics Corporation | Composite solder paste for flip chip bumping |
JPH09116257A (ja) | 1995-10-23 | 1997-05-02 | Sumitomo Metal Mining Co Ltd | ハンダバンプ形成方法 |
US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
-
1999
- 1999-08-06 US US09/762,478 patent/US6461953B1/en not_active Expired - Lifetime
- 1999-08-06 WO PCT/JP1999/004293 patent/WO2000010369A1/ja active Application Filing
- 1999-08-07 TW TW088113535A patent/TWI231735B/zh not_active IP Right Cessation
- 1999-08-07 TW TW093109230A patent/TWI246378B/zh not_active IP Right Cessation
-
2008
- 2008-04-21 JP JP2008110097A patent/JP2008182279A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
TW200417299A (en) | 2004-09-01 |
TWI231735B (en) | 2005-04-21 |
WO2000010369A1 (fr) | 2000-02-24 |
US6461953B1 (en) | 2002-10-08 |
JP2008182279A (ja) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI246378B (en) | Method of mounting electronic component | |
US6232212B1 (en) | Flip chip bump bonding | |
JPH11195665A (ja) | 半導体装置の製造方法及び半導体装置 | |
EP1953821A2 (en) | Semiconductor package substrate | |
JP2008108908A (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
TWI249233B (en) | Flexible wiring substrate and method for producing the same | |
JPH07273439A (ja) | 半田バンプ形成方法 | |
US20060030140A1 (en) | Method of making bondable leads using positive photoresist and structures made therefrom | |
JP2006210937A (ja) | ハンダバンプの形成方法 | |
JP4087876B2 (ja) | ハンダバンプの形成方法 | |
TWI273639B (en) | Etchant and method for forming bumps | |
JP2003243448A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
JP3867284B2 (ja) | はんだバンプの形成方法 | |
JP2011187792A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JPH09232741A (ja) | プリント配線板 | |
WO2017179704A1 (ja) | はんだバンプ形成方法 | |
JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
JP2004200247A (ja) | 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器 | |
JP4502214B2 (ja) | ハンダバンプの形成方法 | |
JP4937623B2 (ja) | 半導体装置の製造方法 | |
JP2005333162A (ja) | ハンダバンプの形成方法 | |
JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
JP2006203236A (ja) | ハンダバンプの形成方法 | |
TW200411824A (en) | Bumping process | |
JP2004111840A (ja) | バンプ電極付き電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |