JPH07321113A - 半田バンプの形成方法 - Google Patents
半田バンプの形成方法Info
- Publication number
- JPH07321113A JPH07321113A JP6108687A JP10868794A JPH07321113A JP H07321113 A JPH07321113 A JP H07321113A JP 6108687 A JP6108687 A JP 6108687A JP 10868794 A JP10868794 A JP 10868794A JP H07321113 A JPH07321113 A JP H07321113A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- solder
- solder paste
- filled
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ＩＣの複数の電極にファインピッチの、高さ
のばらつきが少ない半田バンプを短時間で形成するこ
と。 【構成】 ＩＣが形成された半導体ウエハの電極パッド
２上にバリアメタル層４を形成した後、耐熱性のホトレ
ジスト５を塗布し、このホトレジスト層を電極パターン
が形成されたマスクを用いて露光し、そのホトレジスト
５を現像してホトレジストに開口部６を形成し、これら
の開口部６に半田ペースト９を印刷により充填し、そし
て、この充填された半田ペーストを加熱して球状化させ
て、所望の形状の半田バンプを形成することで、前記目
的を達成することができる。
のばらつきが少ない半田バンプを短時間で形成するこ
と。 【構成】 ＩＣが形成された半導体ウエハの電極パッド
２上にバリアメタル層４を形成した後、耐熱性のホトレ
ジスト５を塗布し、このホトレジスト層を電極パターン
が形成されたマスクを用いて露光し、そのホトレジスト
５を現像してホトレジストに開口部６を形成し、これら
の開口部６に半田ペースト９を印刷により充填し、そし
て、この充填された半田ペーストを加熱して球状化させ
て、所望の形状の半田バンプを形成することで、前記目
的を達成することができる。
Description
【０００１】
【産業上の利用分野】この発明は集積回路が形成された
半導体装置（以下、単に「ＩＣ」と記す）、特にフリッ
プチップ型ＩＣの電極に均一な球形状の半田バンプを形
成する半田バンプの形成方法に関するものである。
半導体装置（以下、単に「ＩＣ」と記す）、特にフリッ
プチップ型ＩＣの電極に均一な球形状の半田バンプを形
成する半田バンプの形成方法に関するものである。
【０００２】
【従来の技術】高密度の実装方法として知られるフリッ
プチップ実装は、ＩＣチップの電極に形成されたバンプ
と呼ばれる突起電極を使用してＩＣチップと電子回路基
板との接続を行う実装方法である。このバンプの材質に
錫／鉛の半田を使用する場合、従来、バンプの形成方法
として電解めっき法、蒸着法などを使用して形成されて
いた。
プチップ実装は、ＩＣチップの電極に形成されたバンプ
と呼ばれる突起電極を使用してＩＣチップと電子回路基
板との接続を行う実装方法である。このバンプの材質に
錫／鉛の半田を使用する場合、従来、バンプの形成方法
として電解めっき法、蒸着法などを使用して形成されて
いた。
【０００３】
【発明が解決しようとする課題】しかしながら、電解め
っき法の欠点として、半田の組成がばらつくこと、電解
めっきをするための配線をしなくてはならず、また、バ
ンプ形成後にはその配線を除去する工程が必要であるこ
と、更にまた、形成された半田バンプの高さがばらつく
ことなどを挙げることができる。また、蒸着法の欠点と
しては、半田の蒸着に時間が掛かること、メタルマスク
を利用した蒸着法の場合にはファインピッチ化が困難で
あること、そしてレジストを使用したリフトオフ法の場
合には、厚い半田膜をリフトオフする工程が困難である
ことなどを挙げることができる。従って、この発明で
は、ＩＣの複数の電極にファインピッチの、高さのばら
つきが少ない半田バンプを短時間で形成することを課題
とするものである。
っき法の欠点として、半田の組成がばらつくこと、電解
めっきをするための配線をしなくてはならず、また、バ
ンプ形成後にはその配線を除去する工程が必要であるこ
と、更にまた、形成された半田バンプの高さがばらつく
ことなどを挙げることができる。また、蒸着法の欠点と
しては、半田の蒸着に時間が掛かること、メタルマスク
を利用した蒸着法の場合にはファインピッチ化が困難で
あること、そしてレジストを使用したリフトオフ法の場
合には、厚い半田膜をリフトオフする工程が困難である
ことなどを挙げることができる。従って、この発明で
は、ＩＣの複数の電極にファインピッチの、高さのばら
つきが少ない半田バンプを短時間で形成することを課題
とするものである。
【０００４】
【課題を解決するための手段】それ故に、この発明の半
田バンプの形成方法では、ＩＣなどが形成された半導体
ウエハのアルミパッド電極上にバリアメタル層を形成し
た後、耐熱性のホトレジストを塗布し、このホトレジス
ト層を電極パターンが形成されたマスクを用いて露光
し、そのホトレジストを現像してホトレジストに開口部
を形成し、これらの開口部に半田ペーストを印刷により
充填し、そして、この充填された半田ペーストを加熱し
て球状化させて、所望の形状の半田バンプを形成するよ
うにした。
田バンプの形成方法では、ＩＣなどが形成された半導体
ウエハのアルミパッド電極上にバリアメタル層を形成し
た後、耐熱性のホトレジストを塗布し、このホトレジス
ト層を電極パターンが形成されたマスクを用いて露光
し、そのホトレジストを現像してホトレジストに開口部
を形成し、これらの開口部に半田ペーストを印刷により
充填し、そして、この充填された半田ペーストを加熱し
て球状化させて、所望の形状の半田バンプを形成するよ
うにした。
【０００５】
【作用】従って、印刷をするためのマスクは開口精度よ
く形成できるので、半田バンプを形成する開口部に半田
を印刷方法で所定の量だけ、ばらつきを少なくして充填
でき、所定の高さ及び形状の半田バンプを形成すること
ができる。
く形成できるので、半田バンプを形成する開口部に半田
を印刷方法で所定の量だけ、ばらつきを少なくして充填
でき、所定の高さ及び形状の半田バンプを形成すること
ができる。
【０００６】
【実施例】次に、図１乃至図６を用いて、この発明の半
田バンプの形成方法の一実施例を説明する。図１はこの
発明の半田バンプの形成方法における第１の工程を示す
半導体チップの電極パッド部分の断面側面図であり、図
２は図１の工程に続くホトレジスト塗布工程を示す半導
体チップの電極パッド部分の断面側面図であり、図３は
図２の工程に続く露光、現像工程を示す半導体チップの
電極パッド部分の断面側面図であり、図４は図３の工程
に続く半田ペーストの供給工程を示す半導体チップの電
極パッド部分の断面側面図であり、図５は図４の工程に
より半導体チップの電極パッド部分に半田ペーストが充
填された状態を示した半導体チップの電極パッド部分の
断面側面図であり、そして図６は図５の工程で充填され
た半田ペーストを加熱することにより球状の半田バンプ
が電極パッド部分に形成された状態を示す半導体チップ
の電極パッド部分の断面側面図である。
田バンプの形成方法の一実施例を説明する。図１はこの
発明の半田バンプの形成方法における第１の工程を示す
半導体チップの電極パッド部分の断面側面図であり、図
２は図１の工程に続くホトレジスト塗布工程を示す半導
体チップの電極パッド部分の断面側面図であり、図３は
図２の工程に続く露光、現像工程を示す半導体チップの
電極パッド部分の断面側面図であり、図４は図３の工程
に続く半田ペーストの供給工程を示す半導体チップの電
極パッド部分の断面側面図であり、図５は図４の工程に
より半導体チップの電極パッド部分に半田ペーストが充
填された状態を示した半導体チップの電極パッド部分の
断面側面図であり、そして図６は図５の工程で充填され
た半田ペーストを加熱することにより球状の半田バンプ
が電極パッド部分に形成された状態を示す半導体チップ
の電極パッド部分の断面側面図である。
【０００７】図１Ａには、シリコンウエハ１に半導体チ
ップＳの一部の電極パッド２上にバリアメタル層４が形
成された状態を示している。バリアメタル層４は周知の
電解めっき法、蒸着法、スパッタリング法など、或いは
これらの組み合わせにより形成される。また、パッシベ
ーション膜３は、周知のウエハプロセスで形成されたも
のである。図１Ｂに示したように、電極パッド２の露出
面積を小さくするためには、更に補助パッシベーション
膜３Ａを形成してもよい。
ップＳの一部の電極パッド２上にバリアメタル層４が形
成された状態を示している。バリアメタル層４は周知の
電解めっき法、蒸着法、スパッタリング法など、或いは
これらの組み合わせにより形成される。また、パッシベ
ーション膜３は、周知のウエハプロセスで形成されたも
のである。図１Ｂに示したように、電極パッド２の露出
面積を小さくするためには、更に補助パッシベーション
膜３Ａを形成してもよい。
【０００８】一寸法例としては、電極パッド２のパッド
ピッチが１５０μｍの場合、電極パッド２の大きさは１
１０μｍ角、パッシベーション膜３の厚さは２μｍ、開
口部の大きさは１００μｍ角、補助パッシベーション膜
３Ａの厚さは２μｍ、開口部の径の大きさは６０μｍ
φ、バリアメタル層４の構成の代表的な組み合わせと厚
さは電極パッド２の側からＣｒ１００ｎｍ、Ｃｕ２μ
ｍ、Ａｕ１００ｎｍである。また、バリアメタル層４の
径の大きさは８０μｍφである。
ピッチが１５０μｍの場合、電極パッド２の大きさは１
１０μｍ角、パッシベーション膜３の厚さは２μｍ、開
口部の大きさは１００μｍ角、補助パッシベーション膜
３Ａの厚さは２μｍ、開口部の径の大きさは６０μｍ
φ、バリアメタル層４の構成の代表的な組み合わせと厚
さは電極パッド２の側からＣｒ１００ｎｍ、Ｃｕ２μ
ｍ、Ａｕ１００ｎｍである。また、バリアメタル層４の
径の大きさは８０μｍφである。
【０００９】次に、図１Ａの工程後、図２に示すよう
に、ホトレジストをシリコンウエハ１上に塗布してホト
レジスト層５を形成する。塗布はスピンコート法などに
よって行えばよい。ホトレジストとしては、後記するリ
フロー温度に耐え得るものである必要があるので、感光
性ポリイミドなどが適当である。塗布膜厚は、２０μｍ
程度である。
に、ホトレジストをシリコンウエハ１上に塗布してホト
レジスト層５を形成する。塗布はスピンコート法などに
よって行えばよい。ホトレジストとしては、後記するリ
フロー温度に耐え得るものである必要があるので、感光
性ポリイミドなどが適当である。塗布膜厚は、２０μｍ
程度である。
【００１０】次に、図３Ａに示すような開口部６を形成
するために、ホトマスク（図示していない）を使用し、
紫外線などによる露光を行う。次に、有機溶剤による現
象を行うと図示のような開口部６を形成することができ
る。なお、感光性ポリイミドを使用せず、非感光性のポ
リイミドを使用した手法も用いて前記開口部６を形成す
ることができる。即ち、図３Ｂに示したように、非感光
性のポリイミド５Ａを図２と同様に塗布し、ベーキング
を行う。次に、ポジ型ホトレジスト７をポリイミド５Ａ
の上に塗布し、マスクを用いて露光する。そして次に、
現像液（有機アルカリ溶液）を用いて前記ポジ型ホトレ
ジスト７を現像すると、非感光性のポリイミド５Ａも同
時に前記現像液によってエッチングされ、開口部６Ａを
形成することができる。その後に、前記ポジ型ホトレジ
スト７を有機溶剤により剥離すると、図３Ａに示した開
口部６と同様の開口部６Ａを形成することができる。
するために、ホトマスク（図示していない）を使用し、
紫外線などによる露光を行う。次に、有機溶剤による現
象を行うと図示のような開口部６を形成することができ
る。なお、感光性ポリイミドを使用せず、非感光性のポ
リイミドを使用した手法も用いて前記開口部６を形成す
ることができる。即ち、図３Ｂに示したように、非感光
性のポリイミド５Ａを図２と同様に塗布し、ベーキング
を行う。次に、ポジ型ホトレジスト７をポリイミド５Ａ
の上に塗布し、マスクを用いて露光する。そして次に、
現像液（有機アルカリ溶液）を用いて前記ポジ型ホトレ
ジスト７を現像すると、非感光性のポリイミド５Ａも同
時に前記現像液によってエッチングされ、開口部６Ａを
形成することができる。その後に、前記ポジ型ホトレジ
スト７を有機溶剤により剥離すると、図３Ａに示した開
口部６と同様の開口部６Ａを形成することができる。
【００１１】次に、図４に示すように、ホトレジスト５
に形成した開口部６にスキージ８を使用して半田ペース
ト９を刷り込むようにして供給する。この実施例で使用
した半田ペースト９は錫：鉛＝３〜１０：９７〜９０
（重量％）の組成のものであった。半田供給（印刷）後
は、図５に示したように、半田ペースト９が各開口部６
または開口部６Ａに充填された状態になる。
に形成した開口部６にスキージ８を使用して半田ペース
ト９を刷り込むようにして供給する。この実施例で使用
した半田ペースト９は錫：鉛＝３〜１０：９７〜９０
（重量％）の組成のものであった。半田供給（印刷）後
は、図５に示したように、半田ペースト９が各開口部６
または開口部６Ａに充填された状態になる。
【００１２】次に、半田ペースト９の組成に応じた加熱
温度でリフロー加熱などを行うと、半田ペースト９は溶
融し、図６に示したような球状の半田バンプ１０にな
る。そして、ホトレジスト層５は、必要に応じて、有機
溶剤による洗浄により除去するか、或いは、アッシング
プロセスを行って除去してもよい。
温度でリフロー加熱などを行うと、半田ペースト９は溶
融し、図６に示したような球状の半田バンプ１０にな
る。そして、ホトレジスト層５は、必要に応じて、有機
溶剤による洗浄により除去するか、或いは、アッシング
プロセスを行って除去してもよい。
【００１３】また、この実施例では、ホトレジスト５を
現像後、半田ペースト９を印刷したが、ホトレジスト５
をキュアしてから、印刷を行うようにしてもよい。例え
ば、ホトレジストに感光性ポリイミドを使用した場合、
キュア温度はピークで３５０〜４００℃である。また、
キュアを行うとレジスト膜厚が、現像後の約半分になっ
てしまうため、必要な半田バンプ１０の高さが得られる
ようにするために、ホトレジストを数回塗布する工程を
繰り返し行えばよい。
現像後、半田ペースト９を印刷したが、ホトレジスト５
をキュアしてから、印刷を行うようにしてもよい。例え
ば、ホトレジストに感光性ポリイミドを使用した場合、
キュア温度はピークで３５０〜４００℃である。また、
キュアを行うとレジスト膜厚が、現像後の約半分になっ
てしまうため、必要な半田バンプ１０の高さが得られる
ようにするために、ホトレジストを数回塗布する工程を
繰り返し行えばよい。
【００１４】
【発明の効果】以上、説明したように、この発明の半田
バンプの形成方法は、ホトレジストを使用して半田ペー
スト印刷用の開口部を形成しているので、その開口精度
及び、膜厚の分布を精度よく制御することができる。従
って、このような開口部に供給（印刷）、充填される半
田ペーストは量的に精度よく供給されることになり、そ
こに形成される半田バンプの高さ、大きさは精度良く形
成することができる。また、半田の供給を印刷によって
行っているので、従来のメッキ法、蒸着法に比べ数十分
の一の時間で半田の供給を行うことが可能である。さら
に、半田ペーストの組成を変更するだけで、半田バンプ
の組成を容易に変えることもできる。
バンプの形成方法は、ホトレジストを使用して半田ペー
スト印刷用の開口部を形成しているので、その開口精度
及び、膜厚の分布を精度よく制御することができる。従
って、このような開口部に供給（印刷）、充填される半
田ペーストは量的に精度よく供給されることになり、そ
こに形成される半田バンプの高さ、大きさは精度良く形
成することができる。また、半田の供給を印刷によって
行っているので、従来のメッキ法、蒸着法に比べ数十分
の一の時間で半田の供給を行うことが可能である。さら
に、半田ペーストの組成を変更するだけで、半田バンプ
の組成を容易に変えることもできる。
【図１】 この発明の半田バンプの形成方法における第
１の工程を示す半導体チップの電極パッド部分の断面側
面図である。
１の工程を示す半導体チップの電極パッド部分の断面側
面図である。
【図２】 図１の工程に続くホトレジスト塗布工程を示
す半導体チップの電極パッド部分の断面側面図である。
す半導体チップの電極パッド部分の断面側面図である。
【図３】 図２の工程に続く露光、現像工程を示す半導
体チップの電極パッド部分の断面側面図である。
体チップの電極パッド部分の断面側面図である。
【図４】 図３の工程に続く半田ペーストの供給工程を
示す半導体チップの電極パッド部分の断面側面図であ
る。
示す半導体チップの電極パッド部分の断面側面図であ
る。
【図５】 図４の工程により半導体チップの電極パッド
部分に半田ペーストが充填された状態を示した半導体チ
ップの電極パッド部分の断面側面図である。
部分に半田ペーストが充填された状態を示した半導体チ
ップの電極パッド部分の断面側面図である。
【図６】 図５の工程で充填された半田ペーストを加熱
することにより球状の半田バンプが電極パッド部分に形
成された状態を示す半導体チップの電極パッド部分の断
面側面図である。
することにより球状の半田バンプが電極パッド部分に形
成された状態を示す半導体チップの電極パッド部分の断
面側面図である。
１ シリコンウエハ ２ 電極パッド ３ パッシベーション膜 ３Ａ 補助パッシベーション膜 ４ バリアメタル層 ５ ホトレジスト層 ５Ａ 非感光性レジスト ６ ホトレジストの開口部 ７ ポジ型ホトレジスト ８ スキージ ９ 半田ペースト １０ 半田バンプ
Claims (5)
- 【請求項１】 ＩＣなどが形成された半導体ウエハの電
極上に半田バンプを形成する半田バンプの形成方法にお
いて、電極上にバリアメタル層を形成した後に耐熱性の
ホトレジストを塗布する工程と、マスクを用いて前記ホ
トレジストを露光する工程と、前記ホトレジストを現像
してホトレジストに開口部を形成する工程と、前記開口
部に半田ペーストを印刷により充填する工程と、この充
填された半田ペーストを加熱して球状化させる工程とか
らなる半田バンプの形成方法。 - 【請求項２】 前記半田ペーストの加熱、球状化後、前
記ホトレジスト層を剥離することを特徴とする請求項１
に記載の半田バンプの形成方法。 - 【請求項３】 前記ホトレジストを現像してホトレジス
トに開口部を形成した後、残るホトレジストを完全に硬
化（キュア）させることを特徴とする請求項１に記載の
半田バンプの形成方法。 - 【請求項４】 請求項３に記載のホトレジストのキュア
工程の後、前記１に記載のホトレジストの塗布工程、ホ
トレジストの露光工程、ホトレジスト現像工程、及び前
記ホトレジストのキュア工程を複数回繰り返し行うこと
を特徴とする請求項１に記載の半田バンプの形成方法。 - 【請求項５】 請求項１乃至請求項４において、前記ホ
トレジストを使用せず、非感光性のレジストを使用し、
このレジストに開口部を形成するために、第２のレジス
トを使用することを特徴とする半田バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6108687A JPH07321113A (ja) | 1994-05-23 | 1994-05-23 | 半田バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6108687A JPH07321113A (ja) | 1994-05-23 | 1994-05-23 | 半田バンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321113A true JPH07321113A (ja) | 1995-12-08 |
Family
ID=14491117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6108687A Pending JPH07321113A (ja) | 1994-05-23 | 1994-05-23 | 半田バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321113A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256307A (ja) * | 1997-03-13 | 1998-09-25 | Ngk Spark Plug Co Ltd | 半導体素子付き配線基板、配線基板及びその製造方法 |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| JP2003163232A (ja) * | 2002-11-21 | 2003-06-06 | Fujitsu Ltd | 予備ハンダの形成方法 |
-
1994
- 1994-05-23 JP JP6108687A patent/JPH07321113A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256307A (ja) * | 1997-03-13 | 1998-09-25 | Ngk Spark Plug Co Ltd | 半導体素子付き配線基板、配線基板及びその製造方法 |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| JP2003163232A (ja) * | 2002-11-21 | 2003-06-06 | Fujitsu Ltd | 予備ハンダの形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588027B2 (ja) | Ｉｃチップを基板に接合する方法 | |
| US5466635A (en) | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| US5137845A (en) | Method of forming metal contact pads and terminals on semiconductor chips | |
| US6756253B1 (en) | Method for fabricating a semiconductor component with external contact polymer support layer | |
| JP3549208B2 (ja) | 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法 | |
| US6759319B2 (en) | Residue-free solder bumping process | |
| JP2002026056A (ja) | 半田バンプの形成方法及び半導体装置の製造方法 | |
| US20080185711A1 (en) | Semiconductor package substrate | |
| JPH07321113A (ja) | 半田バンプの形成方法 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH01161850A (ja) | 半導体装置の製造方法 | |
| JPH02251145A (ja) | 突起電極形成方法 | |
| JP3598564B2 (ja) | バンプ形成方法 | |
| JP2805432B2 (ja) | バンプ付き回路基板の製造方法 | |
| US6960518B1 (en) | Buildup substrate pad pre-solder bump manufacturing | |
| KR101069980B1 (ko) | 솔더 범프 형성 방법 | |
| JPH08222840A (ja) | 電極パッド付き回路基板およびその製造方法 | |
| JP2980402B2 (ja) | 回路部品搭載用中間基板の製造法 | |
| JP3640781B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000349190A (ja) | 半導体装置の製造方法 | |
| JP2000174015A (ja) | 半導体装置の製造方法 | |
| JP2007116051A (ja) | 半導体製造装置の製造方法 | |
| TWI461121B (zh) | 電路板及其形成方法 | |
| JPH08191179A (ja) | 半田バンプ用半田ダムの形成方法及び半田バンプの形成方法 | |
| KR20010047632A (ko) | 볼 그리드 어레이 타입 인쇄회로기판의 솔더볼 패드형성방법 |