TWI461121B - 電路板及其形成方法 - Google Patents
電路板及其形成方法 Download PDFInfo
- Publication number
- TWI461121B TWI461121B TW099107212A TW99107212A TWI461121B TW I461121 B TWI461121 B TW I461121B TW 099107212 A TW099107212 A TW 099107212A TW 99107212 A TW99107212 A TW 99107212A TW I461121 B TWI461121 B TW I461121B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- circuit board
- patterned
- layer
- connecting block
- Prior art date
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本發明係有關於一種電路板,特別有關於一種具有導電凸塊之電路板。
隨著電子產品持續朝輕、薄、短、小、高速、高頻、及多功能之方向發展,使得晶片之體積隨之縮小,且I/O數隨之增多,其導致佈線結構更為密集,並使晶片之銲接導電結構之數量與彼此間之間距分別增加與縮短,使晶片與電路板之間的整合難度提高。
此外,在習知技術中,於電路板上形成銲接導電結構之方法係以刮刀將錫膏擠入鋼板之開環內,並進行迴銲以於基板之綠漆上形成球狀導電結構。然而,受限於鋼板開環限制,球狀導電結構彼此間的間距不易縮小,且易因綠漆表面不平整而造成下錫量不穩之問題。若下錫量過多易引起錫橋現象,過少則會造成錫球體積過小。換言之,習知的銲接導電結構除了彼此間的間距過大外,其體積精確度亦不易控制,共平面度較差,難以與佈線密度大幅提升且體積縮小之晶片整合。
因此,業界亟需新穎的電路板及其形成方法,以期能解決或減輕上述問題。
本發明一實施例提供一種電路板,包括:一基板;至少一導電墊,位於該基板之上;一保護層,位於該基板之上,該保護層具有至少一開口,至少露出部分的該導電墊;一導電連接塊,填充於該開口之中,且電性連接該導電墊;以及一圖案化導電金屬層,位於該導電連接塊之上,且與該導電連接塊電性接觸,其中該圖案化導電金屬層完全位於該保護層之該開口之上。
本發明一實施例提供一種電路板的形成方法,包括:提供一基板,具有至少一導電墊,於該基板之表面露出;於該基板及該導電墊上形成一圖案化保護層,該圖案化保護層具有至少一開口,至少露出部分的該導電墊;於該開口中填入一導電連接塊,該導電連接塊電性連接該導電墊;將一導電片接合於該導電連接塊之上;以及將該導電片圖案化為一圖案化導電金屬層,該圖案化導電金屬層與該導電連接塊電性接觸,且完全位於該保護層之該開口之上。
為了讓本發明之上述目的、特徵、及優點能更明顯易懂,以下配合所附圖式,作詳細說明如下:
以下以實施例並配合圖式詳細說明本發明,應了解的是以下之敘述提供許多不同的實施例或例子,用以實施本發明之不同樣態。以下所述特定的元件及排列方式儘為本發明之簡單描述。當然,這些僅用以舉例而非本發明之限定。此外,在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明,不一定代表所討論之不同實施例及/或結構之間具有任何關連性。再者,當述及一第一材料層位於一第二材料層上或之上時,包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。且在圖式中,實施例之形狀或是厚度可擴大,以簡化或是方便標示。再者,圖中未繪示或描述之元件,為所屬技術領域中具有通常知識者所知的形式。
第1A-1G圖顯示依據本發明實施例之電路板的製程剖面圖。如第1A圖所示,提供基板100,其具有至少一導電墊102,於基板100之表面露出。雖然,在第1A圖所示實施例中,導電墊102係凸出於基板100之表面,然本發明實施例不限於此。在其他實施例中,導電墊102可能係內嵌於基板100之中。基板100例如為一印刷電路板,具有許多與導電墊102電性連接之內部線路結構。內部線路結構例如是多層金屬層結構,為此技藝人士所週知,且可有多種變化,為簡化圖式未於圖式中繪出。
接著,如第1B圖所示,於基板100及導電墊102上形成圖案化保護層104。圖案化保護層104具有至少一開口105,至少露出部分的導電墊102。保護層104例如為防銲層,其材質例如為(但不限於)抗焊絕緣層(SR)、Ajinomoto Build-up Film(ABF)、聚醯亞胺(PI)、或前述之組合。在一實施例中,可先於基板100上塗佈保護層,並藉由圖案化製程(例如是曝光及顯影製程)而形成露出導電墊102之開口105。
如第1B圖所示,在一實施例中,可選擇性於開口105中所露出之導電墊102的表面上形成表面處理層103。表面處理層103之材質可例如包括(但不限於)錫、鎳、金、鈀、銀、或前述之合金或組合。表面處理層103例如可保護其下之導電墊102免受汙染或氧化,並可有利於後續將填入開口105中之導電材料與導電墊102之間的接合。
如第1C圖所示,接著於開口105中填入導電連接塊108。在一實施例中,可先於保護層104之上形成阻擋層106。阻擋層106用以擋住保護層104之上表面而僅使開口105露出。阻擋層106例如可為模板或乾膜等遮蓋物。在一實施例中,係以具感光性之乾膜為阻擋層,並透過微影製程將之圖案化而使開口105露出。
接著,將導電連接塊108填入開口105中。例如,可利用刮刀將導電膏(如錫膏)刮入開口105中以形成導電連接塊108。此時,阻擋層106可避免導電膏塗佈於開口105以外的區域上。在形成導電連接塊108之後,可移除阻擋層106。或者,亦可採用植球置入之方式於開口105中形成導電連接塊108。在一實施例中,導電連接塊108係與保護層104直接接觸。即,導電連接塊108與保護層104中之開口105的側壁之間不具有其他材料層。
此外,在一實施例中,導電連接塊108係大抵將開口105完全填滿。在另一實施例中,導電連接塊108係略為凸起,例如凸起約5μm之內。即,導電連接塊108之上表面位於保護層104之上表面104a之上。導電連接塊108之材質除了可為錫之外,還可為其他導電材料,例如是銅、錫、銀、鎳、鉻、鎢、鋁、金、或前述之合金或組合。
接著,如第1D圖所示,將導電片110接合於導電連接塊108之上。例如,可使用壓合製具112將導電片110放置於導電連接塊108之上,並對導電片110施加壓力以使導電片110與導電連接塊108彼此接合。在一實施例中,可在對導電片110施加壓力時,同時對導電片110與導電連接塊108加熱以促進其接合。在一實施例中,係將導電片110與導電連接塊108加熱至約180℃至約260℃之間。然此技藝人士當可瞭解,上述之特定溫度範圍僅為舉例說明用,並非用以限定本發明實施例之實施方式。在其他實施例中,可能因導電片110與導電連接塊108之材質及/或所施加之壓力不同而可採用不同的加熱溫度。導電片110與導電連接塊108彼此接合之後,將於兩者間產生接合界面109。在一實施例中,接合界面109(或導電連接塊108之上表面)係與保護層104之上表面104a大抵齊平,例如第1E圖之實施例所示。然應注意的是,本發明實施例之實施方式不限於此,在另一實施例中,導電連接塊108在熱壓合製程之後,仍可能微凸出於保護層104之上表面104a。在此情形下,接合界面109係位於保護層104之上表面104a之上。此外,導電片110之厚度將影響所形成之導電凸塊之高度,因此可視需求選用適合厚度之導電片110,其厚度例如可介於(但不限於)約1μm至約100μm之間。
導電片110之材質例如包括(但不限於)銅、錫、銀、鎳、鋁、鎢、或前述之合金或組合。在一實施例中,導電片110與導電連接塊108之材質係彼此不同。例如,導電片110之材質為銅,而導電連接塊108之材質為錫。在導電片110與導電連接塊108彼此接合之後,可能於接合界面109處產生銅錫合金。在另一實施例中,導電片110與導電連接塊108之材質係彼此相同,例如可皆為錫或皆為銅。在此情形下,仍可能於導電片110與導電連接塊108之間觀察到接合界面109。例如,可利用電子顯微鏡觀察。
接著,將導電片110圖案化為一圖案化導電金屬層。如第1E圖所示,在一實施例中,可於導電片110上形成覆蓋層114。覆蓋層114例如是光阻層。覆蓋層114之形狀、大小、及分佈可視需求自由調整。在此實施例中,導電片110被覆蓋層114覆蓋之部分將保留,而未被覆蓋層114覆蓋之部分將移除以形成圖案化導電金屬層(如第1F圖所示之圖案化導電金屬層110a)。在一實施例中,可採用蝕刻之方式將未被覆蓋層114覆蓋之導電片110移除。
如第1F圖所示,經由上述製程,於導電連接塊108上形成了與之電性接觸的圖案化導電金屬層110a,且圖案化導電金屬層110a完全位於保護層104之開口105之上。即,圖案化導電金屬層110a完全不位於開口105之中。由於圖案化導電金屬層110a可以微影及蝕刻製程而形成,因而圖案化導電金屬層110a之大小、形狀、及分佈皆可更為精細地控制。此外,由於圖案化導電金屬層110a的形成過程中不涉及於保護層上設置鋼板,因此圖案化導電金屬層110a之體積大小能較精準地控制,而不受到保護層104表面較不平整之影響。
此外,在一實施例中,可選擇性於圖案化導電金屬層110a上形成表面處理層116。表面處理層116之材質可例如包括(但不限於)錫、鎳、金、鈀、銀、或前述之合金或組合。表面處理層116例如可保護其下之圖案化導電金屬層110a免受汙染或氧化,並可有利於圖案化導電金屬層110a與其他導電構件接合。在一實施例中,表面處理層116完全覆蓋圖案化導電金屬層110a之表面。
在一實施例中,第1F圖所示之電路板結構可與晶片整合。例如,可將圖案化導電金屬層110a與表面處理層116所共同組成之導電凸塊插入晶片之銲球中或與晶片之導電柱結合,而將晶片設置於電路板上。或者,在另一實施例中,亦可進一步於圖案化導電金屬層110a上設置銲球。
如第1G圖所示,在一實施例中,可選擇性於圖案化導電金屬層110a上設置銲球118。由於已預先形成了導電連接塊108及圖案化導電金屬層110a等導電結構,因此所形成之銲球118的體積及其所占面積可較少,因而能有效縮短銲球與銲球之間的間距。此外,銲球118的高度亦能更為有效地控制,有助於提升與晶片端之導電凸塊的共平面性。在一實施例中,第1G圖所示之電路板結構可與晶片整合。例如,可使用銲球118而與晶片上之銲球接合(即,覆晶封裝)。或者,晶片上可形成有金屬柱或導電柱,而可將晶片上之金屬柱或導電柱插入電路板之銲球118之中,而將晶片設置於電路板上。
本發明實施例之電路板,具有間距精細且體積大小可精準控制之導電凸塊,可順利與佈線密度大幅提升且體積縮小之晶片整合。
雖然本發明已揭露較佳實施例如上,然其並非用以限定本發明,任何熟悉此項技藝者,在不脫離本發明之精神和範圍內,當可做些許更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定為準。
100...基板
102...導電墊
103、116...表面處理層
104...保護層
104a...表面
105...開口
106...阻擋層
108...導電連接塊
109...接合界面
110...導電片
110a...圖案化導電金屬層
112...壓合製具
114...覆蓋層
118...銲球
第1A-1G圖顯示依據本發明實施例之電路板的製程剖面圖。
100...基板
102...導電墊
103、116...表面處理層
104...保護層
104a...表面
105...開口
108...導電連接塊
109...接合界面
110a...圖案化導電金屬層
118...銲球
Claims (15)
- 一種電路板,包括:一基板;至少一導電墊,位於該基板之上;一保護層,位於該基板之上,該保護層具有至少一開口,至少露出部分的該導電墊,其中該保護層為一防銲層;一導電連接塊,填充於該開口之中,且電性連接該導電墊;以及一圖案化導電金屬層,位於該導電連接塊之上,且與該導電連接塊電性接觸,其中該圖案化導電金屬層完全位於該保護層之該開口之上,其中該圖案化導電金屬層與該導電連接塊之材質係彼此相同,且其中該導電連接塊與該圖案化導電金屬層之間具有一接合界面。
- 如申請專利範圍第1項所述之電路板,其中該導電連接塊之材質不同於該圖案化導電金屬層之材質。
- 如申請專利範圍第1項所述之電路板,其中該導電連接塊之上表面與該保護層之上表面大抵齊平。
- 如申請專利範圍第1項所述之電路板,其中該接合界面與該保護層之上表面齊平。
- 如申請專利範圍第1項所述之電路板,更包括一表面處理層,位於該圖案化導電金屬層之上。
- 如申請專利範圍第5項所述之電路板,其中該表面處理層完全覆蓋該圖案化導電金屬層之表面。
- 如申請專利範圍第1項所述之電路板,更包括一表面處理層,位於該導電墊與該導電連接塊之間。
- 如申請專利範圍第1項所述之電路板,其中該導電連接塊將該開口填滿。
- 如申請專利範圍第1或5項所述之電路板,更包括一銲球,位於該圖案化導電金屬層之上,且與該圖案化導電金屬層電性接觸。
- 如申請專利範圍第1項所述之電路板,其中該導電連接塊與該保護層直接接觸。
- 一種電路板的形成方法,包括:提供一基板,具有至少一導電墊,於該基板之表面露出;於該基板及該導電墊上形成一圖案化保護層,該圖案化保護層具有至少一開口,至少露出部分的該導電墊,其中該圖案化保護層為一圖案化防銲層;於該開口中填入一導電連接塊,該導電連接塊電性連接該導電墊;將一導電片接合於該導電連接塊之上;以及將該導電片圖案化為一圖案化導電金屬層,該圖案化導電金屬層與該導電連接塊電性接觸,且完全位於該保護層之該開口之上,其中該圖案化導電金屬層與該導電連接塊之材質係彼此相同,且其中該導電連接塊與該圖案化導電金屬層之間具有一接合界面。
- 如申請專利範圍第11項所述之電路板的形成方法,其中該導電連接塊之上表面與該保護層之上表面大抵齊平。
- 如申請專利範圍第11項所述之電路板的形成方 法,其中將該導電片接合於該導電連接塊之上的步驟包括:將該導電片放置於該導電連接塊之上;以及對該導電片施加壓力以使該導電片與該導電連接塊彼此接合。
- 如申請專利範圍第13項所述之電路板的形成方法,更包括於對該導電片施加壓力時,將該導電片與該導電連接塊加熱至之一溫度。
- 如申請專利範圍第14項所述之電路板的形成方法,其中該溫度介於180℃至260℃之間。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099107212A TWI461121B (zh) | 2010-03-12 | 2010-03-12 | 電路板及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099107212A TWI461121B (zh) | 2010-03-12 | 2010-03-12 | 電路板及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201132249A TW201132249A (en) | 2011-09-16 |
TWI461121B true TWI461121B (zh) | 2014-11-11 |
Family
ID=50180520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099107212A TWI461121B (zh) | 2010-03-12 | 2010-03-12 | 電路板及其形成方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI461121B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI296909B (en) * | 2006-01-09 | 2008-05-11 | Phoenix Prec Technology Corp | Circuit board device with fine conducting structure |
TWI299247B (en) * | 2006-06-22 | 2008-07-21 | Phoenix Prec Technology Corp | Substrate with surface process structure and method for manufacturing the same |
-
2010
- 2010-03-12 TW TW099107212A patent/TWI461121B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI296909B (en) * | 2006-01-09 | 2008-05-11 | Phoenix Prec Technology Corp | Circuit board device with fine conducting structure |
TWI299247B (en) * | 2006-06-22 | 2008-07-21 | Phoenix Prec Technology Corp | Substrate with surface process structure and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TW201132249A (en) | 2011-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060219567A1 (en) | Fabrication method of conductive bump structures of circuit board | |
JP2005217388A (ja) | 半導体パッケージ基板のプリ半田構造及びその製法 | |
US7341934B2 (en) | Method for fabricating conductive bump of circuit board | |
TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
JP2014090183A (ja) | 接合層を用いて基板に接続された金属ポストを有する超小型電子基板 | |
TWI621377B (zh) | 印刷電路板及其製造方法 | |
TWI576962B (zh) | 半導體基板結構與半導體封裝及其製造方法 | |
TWM512216U (zh) | 半導體基板結構與半導體封裝結構 | |
US6759318B1 (en) | Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process | |
TW202017447A (zh) | 電路板製造方法 | |
TWI643532B (zh) | 電路板結構及其製造方法 | |
TW201208510A (en) | Circuit board with anchored underfill | |
KR20160001827A (ko) | 인쇄회로기판 제조방법 | |
TWI530240B (zh) | 電路板及其製作方法 | |
TWI461121B (zh) | 電路板及其形成方法 | |
JP5640613B2 (ja) | 半導体パッケージ基板の製造方法 | |
TW564530B (en) | Circuit board for flip-chip semiconductor package and fabrication method thereof | |
JP7347440B2 (ja) | 半導体パッケージ用配線基板の製造方法 | |
JP2019102774A (ja) | 配線基板及びその製造方法 | |
KR100914892B1 (ko) | 볼 그리드 어레이 패키지 및 그 제조방법 | |
JP2017538280A (ja) | 制約されたはんだ相互接続パッドを備える回路基板 | |
KR100959856B1 (ko) | 인쇄회로기판 제조방법 | |
JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
TWI608775B (zh) | 焊墊及焊墊製作方法 | |
TWI404466B (zh) | 印刷電路板 |