TWI242809B - Polysilicon etching method - Google Patents

Polysilicon etching method Download PDF

Info

Publication number
TWI242809B
TWI242809B TW092126483A TW92126483A TWI242809B TW I242809 B TWI242809 B TW I242809B TW 092126483 A TW092126483 A TW 092126483A TW 92126483 A TW92126483 A TW 92126483A TW I242809 B TWI242809 B TW I242809B
Authority
TW
Taiwan
Prior art keywords
layer
polycrystalline silicon
etching
polysilicon
polycrystalline
Prior art date
Application number
TW092126483A
Other languages
English (en)
Other versions
TW200416871A (en
Inventor
Tamito Suzuki
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of TW200416871A publication Critical patent/TW200416871A/zh
Application granted granted Critical
Publication of TWI242809B publication Critical patent/TWI242809B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

1242809 玖、發明說明： 【發明所屬之技術領域】 本申請案根據及申請專利範圍在先前2002年9月27日申請 的曰本專利申請案號2002_284566，其全部内容皆併入本文 中做參考。 【先前技術】 A)發明範圍 本發明關於一種多晶矽蝕刻方法適合用在製造一半導體 裝置如具有一多層閘極電極結構或一堆疊電容器電極結構 的一半導體記憶體。 B )相關技藝 電性上可擦拭及可程式的唯讀記憶體（EEPR〇M)與快閃記 憶體是已知具有一多層閘極電極結構的半導體記憶體。動態 隨機存取記憶體（DRAM)是已知具有一堆疊電容器電極結構 的半導體§己憶體。在製造這些記憶體期間，需要精確地触刻 及形成一多晶矽層的圖案’該多晶矽層被沉積覆蓋一具有一 垂直侧壁約0.3 μπι的突出物。 在一傳統多晶矽蝕刻方法滿足該需求，一高密度電漿蝕刻 製程被分成第一及第二步驟。在第一步驟，利用HBr、 及〇2混合氣體在2至8 mTorr的低壓下選擇性蚀刻一多晶矽 層。在罘二步驟’利用HBr及〇2混合氣體在2〇至4〇瓜“打的 高壓下蝕刻多晶矽殘餘物。（本方法稱為第一種傳統方法。 例如’參考專利公報案號2,822,952)。 在另一傳統多晶珍蚀刻方法，使用ΗΒγ、Ar及〇2混合氣
83905-960531.DOC 1242809 體’利用反應離子蝕刻（RIE)選擇性蝕刻一多晶發層。（本方 法稱為第二種傳統方法。例如，參考專利公報案號 3,〇88，178)。 仍舊在另一傳統多晶矽蚀刻方法’在第一非等向蚀刻步 驟，使用CCU及He混合氣體選擇性蝕刻一多晶矽層，及在第 二非等向蚀刻步驟，使用CCI4、He及SF6混合氣體，利用電 漿散射現象移除蝕刻的殘餘物。（本方法稱為第三種傳統方 法。例如，參考專利公報案號2,574,045)。 根據第三種傳統方法’因為非等向蝕刻的進展利用電聚散 射現象’一異常形狀稱為凹痕形成在多晶矽層與其下面的薄 膜之間的界面。根據第二種傳統方法，因為Ar離子壓制多晶 矽層側壁上一沉積膜的形成，該多晶矽層可能承受側向蝕刻 (凹切），導致降低尺寸的精確度。 第一種傳統方法可以解決第二及第三種傳統方法的問 題。然而，假如相鄰抗蝕層間的空間變成很窄至約〇 4 μιη， 殘留在一突出物侧壁上的多晶咬殘餘物具有高度〇·3 一瓜，無 法利用HBr及〇2混合氣體過度蝕刻來完全加以移除。 【發明内容】 本發明的一個目的是提供一新多晶矽蝕刻方法能夠完全 移除殘留在被一多晶矽層覆蓋的一突出物側壁上的多晶矽 殘餘物，在利用電漿蝕刻形成多晶矽層圖案後，而保留形成 異向性的多晶矽層及留下其下面的絕緣膜不蝕刻。 根據本發明的一方面，提供一多晶矽蚀刻方法包括步驟： 準備具有一絕緣膜的半導體基板有一突出物形成在該基板
83905-960531.DOC 1242809 的主要表面上及一多晶碎層沉積在該絕緣膜上及覆蓋該突 出物；形成一蝕刻層在該多晶矽層上，該蝕刻層具有一預定 的圖案不覆蓋至少一部份突出物的側壁；使用HBr及ci2混合 氣體實施触刻該多晶硬層的第一電漿触刻製程及以該抗蚀 層做一遮軍留下具有相對應於該抗蝕層的圖案之多晶秒 層，及使用HBr單一氣體及以該抗蝕層做—遮軍實施移除該 多晶矽殘餘物的第二電漿蝕刻製程。 使用該多晶矽蝕刻方法，使用HBr及C12混合氣體，利用第 一電漿蚀刻製程蝕刻大部份多晶矽層及該多晶矽殘餘物殘 留在突出物側壁上。在第一電漿蝕刻製程，HBr及Cl2混合氣 體被用做蝕刻氣體，相對於其下面的絕緣膜如氧化碎，HBr 提供一高蝕刻選擇比率及CL提供一高蝕刻率。其可能實施 高產率蝕刻而抑制其下絕緣膜的傷害。 第二電漿蝕刻製程使用HBr單一氣體從突出物側壁移除該 多晶梦殘餘物。在第二電漿蝕刻製程中，HBr單一氣體被用 做蝕刻氣體而不使用添加氣體如〇2。其可以在水平方向實施 微圖案形成及完全移除多晶珍殘餘物。 在多晶矽勒刻方法中’第二電漿蝕刻製程較佳的實施在 5.0至10.0 mTorr的壓力範圍。Br離子輻射向基板的一主要表 面的入射方向變成不規則以致可以容易地移除多晶矽殘餘 物。 第二電漿蝕刻製程較佳的實施在一條件其多晶矽層對絕 緣膜的蝕刻選擇比在20至40的範園。可以防止其下絕緣膜的 傷害及保持形成多晶梦層的異向性。可以抑制側向蝕刻及凹 83905-960531.DOC -7- 1242809 痕。為了設定蝕刻選擇比在20至40的範圍，一射頻（RF)偏壓 功率較佳的設定在10至20 W的範圍。 在多卵珍蚀刻方法中’在移除多晶碎殘餘物後，可以實施 第二電漿蚀刻製程’第三電漿触刻製程是一過蚀刻製程，使 用抗蝕層做為一遮罩及HBr或Ch及A混合氣體做為蝕刻氣 體。可以移除在基板一主要表面上一突出物的低侧壁上之多 晶碎殘餘物。 如上’在利用電漿|虫刻製程形成覆蓋一突出物的多晶碎層 之圖案中，該製程被分成第一及第二步驟。在第一步驟，使 用HBr及C12混合氣體蚀刻大邵份多晶珍層及該多晶碎殘餘 物殘留在突出物侧壁上。在第二步驟，利用HBr單一氣體從 突出物侧壁移除多晶矽殘餘物。該多晶矽殘餘物可以完全從 突出物侧壁移除，而保留形成多晶矽層的異向性及留下其下 的絕緣膜不蝕刻。假如相鄰抗蝕層間的空間變成很窄至約 0.3 μιη’殘留在一突出物侧壁上的多晶矽殘餘物具有高度〇.3 μηι可以完全加以移除。 【實施方式】 圖1至7疋說明根據本發明一具體實施例一 eepr〇m製造 方法的一半導體基板的橫截面圖。圖1至4是表示一記憶體陣 列區域的橫截面圖，及圖5至7是表示一周邊線路區域的橫截 面區域。 在圖1所示製程，一半導體基板10的主表面，例如，由矽 製成，承受一熱氧化製程以形成由氧化矽製成的一閘極絕緣 膜12a，12b及具有一厚度約15 nm。由熱氧化製程形成的氧
83905-960531.DOC 1242809 化硬膜在此之後稱為一"熱氧化膜"。 一多晶攻膜具有一厚度約30〇 nm利用化學氣相沉積（CVD) 法沉積，覆蓋閘極絕緣膜12a，12b。在該多晶矽層沉積期間 或之後’摻雜雜質離子進入多晶碎層以決定其導電型態及降 低其電阻至如可用做閘極電極之範圍。之後，該多晶矽層選 擇性及熱蝕刻以形成閘極絕緣膜12A，12B。 利用一抗蚀層做一遮罩，該多晶矽層被乾蝕刻及形成圖案 以形成閘極電極層14A與14B ,是由剩餘的多晶矽層部份做 成。接著實施一熱氧化製程以形成熱氧化膜在閘極電極層 14A與14B的側壁上及在基板表面上》該熱氧化膜形成在基 板表面上比閘極絕緣膜12a，12b厚及例如約44 nm厚。一積 體絕緣膜’包括熱氧化閘極絕緣膜12a，12b，熱氧化閘極絕 緣膜12A ’ 12B及在電極層14A與14B的側壁上及基板表面上 之熱氧化膜，在此統稱為絕緣膜12。該絕緣膜12具有由絕緣 膜12a ’電極層14A及絕緣膜12A的堆疊結構與由絕緣膜 12b，電極層14B及絕緣膜12B的堆疊結構形成的突出物。仍 有其他突出物（未表示）其高度低於由這些堆疊結構形成的高 度。 一多晶矽層16約300 nm厚度以CVD沉積，覆蓋絕緣膜12。 該多晶矽層16的電阻也以離子佈植雜質離子來降低。 在周邊電路區域，如圖5所示，在基板10的一表面上，形 成一熱氧化閘極絕緣膜12s及之後，形成一多晶碎層丨4s。當 形成閘極絕緣膜12a，12b時’使用熱氧化製程形成絕緣膜 12s。利用CVD形成多晶碎層14S ’當形成閘極電極層14a與
83905-960531.DOC 1242809 14B時，電阻減低及使用形成圖案製程。因此，當形成圖^ 所示多晶矽層16時，使用CVD製程也形成多晶矽層16在周邊 區域中。 在圖2所不製程中，具有所需閘極電極圖案的抗蝕層l8A 及18B利用光微影蝕刻形成在多晶矽層16上。每一個抗蝕層 18A及18B覆蓋突出物的上表面及不覆蓋至少一部份的突出 物側壁。抗蝕層18A及18B之一可以覆蓋非圖2所示區域的突 出物側壁之區域。相鄰抗蝕層丨8A與丨8B之間的空間可以設 定在 0.3至 0.6 μηι。 在周邊電路區域，如圖5所示，具有所需閘極電極圖案的 抗蚀層1 8S，是當形成抗蝕層18 Α及18Β時利用光微影蝕刻製 程形成。該抗蝕層18A、18B及18S的厚度皆為約2 μιη。 在圖3與4所示製程中，使用一電子迴旋共振（ECR)電漿蝕 刻系統其使用高密度電漿實施電漿蝕刻製程。在圖3所示製 程中’基板10放在ECR電衆触刻系統的製程腔中，及利用抗 蚀層18A與18B做為一遮罩，多晶碎層16被蚀刻形成具有對 應於抗蝕層1 8A與1 8B圖案之閘極電極層丨6A與丨6B。該製程 是第一電漿蝕刻製程。第一電漿蝕刻製程終止在多晶矽間隔 材殘餘物16a至16d殘留在突出物側壁之狀態。例如，該蚀刻 條件是：
氣體流率：HBr/Cl2=50/50 sccm 製程腔壓力：4.0 mTorr 微波功率：1800 W RF偏壓功率：60 W 83905-960531.DOC -10- 1242809 多晶珍银刻率變成320 nm/min。 使用第一電漿蝕刻製程做為主要蝕刻製程具有強的形狀 異向性，以致該突出物可以形成具有一垂直壁形狀或向前尖 細的形狀。然而，多晶矽間隔材殘餘物丨6a至丨6d無法僅以第 一電漿蝕刻製程移除。為了保留形狀異向性，HBr/cl2/〇2混 口氣體或相似者可以用做蝕刻氣體，及在製程腔中的該壓力 較佳地设定在1.0至5,0 mT〇rr的範圍。為了得到適當的蝕刻 速率，較佳的設定微波功率在1500至2000 w範圍及RF偏壓 功率在40至80 W範圍。 在周邊電路區域，如圖6所示，利用抗蝕層18S做為一遮 罩，使用第一電漿蝕刻製程選擇性蝕刻多晶矽層16以形成一 閘極電極層16 S。在多晶珍層14 S的側壁上，留下多晶碎間隔 材殘餘物16e及16f。 在第一電漿蝕刻製程期間出現多晶矽間隔材殘餘物16a至 後，實施如圖4第二電漿蝕刻製程。在第二電漿蝕刻製 程，利用抗蝕層18A及18B做為一遮軍及單獨HBr氣體做為蝕 刻氣體，從突出物侧壁移除多晶矽間隔材殘餘物16&至16心 例如，該蝕刻條件是： 氣體流率：HBr.=i00 secm 製程腔壓力：6.〇 mT〇rr 微波功率：1 2 〇 〇 W RF偏壓功率：15 w 該多晶珍姓刻率變成80至120 nm/min。 第二電漿蝕刻製程是一多晶矽殘餘物移除製程其形成本
83905-960531.DOC -11· l2428〇9 =明特徵。單獨咖氣體用做為㈣氣體，及不使用氣體如 2及sf6與側壁保護膜形成氣體如〇2與队。三種型態的氣 體HBr、C12與SF4之水平触刻速率變大的次序為 Cl2<HBr«SF6。因為水平㈣速率是小的，α無法移除多 晶♦間隔物之殘餘物16,至16(1。因為叫具有太快触刻速 率’會減小尺寸及因為侧向_，會形成凹痕。因為除了垂 直蚀刻速率外’ HBr具有小的水平蚀刻速率，可以有效移除 多晶碎間隔材殘餘物16a至16d。利用氣體如用來形成一側 壁保護膜SiOx，維持形成異向性。因為水平㈣速率被降 低’ 〇2不用在第二電漿蝕刻製程。 為了從冑出物冑壁完全移除多晶㈣隔材殘餘物16a至 16d，需要某些不規則地輻射以離子在基板表面上。最後， 較佳的設定製程腔中的壓力在5.〇至1〇 〇 mT〇rr其稍高於高 密度電漿。 在第二電漿蝕刻製程中其使用單獨氣體HBr，假如為了增 加蝕刻率，設定高RF偏壓功率，一多晶矽層對一熱氧化膜的 蝕刻選擇比變成10或較小，以致做為下層膜的熱氧化膜可能 被傷害而穿洞在下層膜中。較佳的設定一多晶矽層對一熱氧 化膜的独刻選擇比約20至40。最後，較佳的設定相當低的rF 偏壓功率在10到20 W範圍》 在上面說明條件下使用第二電漿蝕刻製程，可以從突出物 側壁完全移除多晶碎間隔材殘餘物16a至16d。因為在上面說 明條件適合微圖案形成的形狀異向性，承受第一電漿独刻製 程的多晶％層16A及16B的侧壁無法承受如侧向餘刻的尺寸 83905-960531.DOC -12- 1242809 / ’、。因此在蝕刻的多晶矽層16A及16B與下層絕緣膜12之 間的界面不形成凹痕。 在周邊電路區域，如圖7所示，利用抗蝕層18S做為一遮罩 及使用第二電漿蝕刻製程蝕刻及移除多晶矽層14S與多晶矽 殘餘物16e及16f，因此形成具有對應於抗蝕層18S 一圖案的 閘極电極層14s。該閘極電極層j4s與堆疊其上的閘極電極 層16S組成一閘極。 第一呢漿蝕刻製程之後，利用抗蝕層丨8A、丨8B及i 8s做一 遮罩實施第三電漿蝕刻製程。該製程是一過度蝕刻。例如， 該触刻條件是： 氣體流率：HBr/02=l〇〇/6 sccm 製程腔壓力：2.0 mTorr 微波功率：1200 W RF偏壓功率：15 w 多η曰矽層對一熱氧化膜的蝕刻選擇比約i 及一蝕刻量約 220 nm。使用該過度㈣，可以移除在—低突出物區域的多 晶矽殘餘物❶假如不實施第二電漿蝕刻製程及僅實施第三電 聚蝕刻製程，縱然降低其高度，不能移除多晶㈣隔物之殘 餘物16a至16d。 在第三電漿蚀刻，α2與〇2混合氣體可以用做触刻氣 體，取代HBr與〇2混合氣體。假如使用HBr/〇2混合氣體或 Cl2/〇2混合氣體，㈣控制〇2流率比率設定一較高蝕刻選擇 比可以緩和傷害下層的的熱氧化膜。例如，假如設定02氣體 流率比率約6至40%，壓力較佳設定在1(^5〇mT〇rr的範園 83905-960531.DOC -13- 1242809 及RF偏壓功率設定在1〇至3〇 w範圍，接著一多晶矽層對一 下層熱氧化膜的袖刻選擇比可以設定在約15〇至2〇〇以致一 過度蝕刻在200至240的範圍是可能的。 在第二電漿蝕刻製程後，如圖4與7所示的抗蝕層丨8A、丨8B 及18S利用已知的灰化製程或相似者加以移除。 在上面說明的具體實施例中，使用的該ECR電漿蝕刻系統 疋一高密度電漿系統。本發明不僅限定在此，但也可以使用 其他系統如一感應耦合電漿（Icp)蝕刻系統及使用螺旋波的 一電漿蝕刻系統。這些蝕刻系統是所有已知的高密度電漿蝕 刻系統。 本發明已結合較佳具體實施例說明。本發明不僅限定在上 面的具體實施例。明顯的那些熟悉此項技藝人士可以做各種 修正、改進、組合及相似者。 【圖式簡單說明】 圖1是說明根據本發明一具體實施例一EEPR〇M製造方法 的一多晶矽層形成製程的橫截面圖。 圖2是說明遵循圖1製程一抗蝕層形成製程的橫截面圖。 圖3是說明遵循圖2製程之第一蝕刻製程的橫截面圖。 圖4是說明遵循圖3製程之第二蝕刻製程的橫截面圖。 圖5是說明在一周邊電路區域一抗蚀層形成製程的橫截面 圖。 圖6是說明遵循圖5製程之第一蝕刻製程的橫截面圖。 圖7是說明遵循圖6製程之第二蝕刻製程的橫截面圖。 【圖式代表符號說明】 83905-960531.DOC •14- 1242809 10 半導體基板 12a 閘極絕緣膜 12b 閘極絕緣膜 12A 閘極絕緣膜 12B 閘極絕緣膜 12 絕緣膜 12s 熱氧化閘極絕緣膜 14A 閘極電極層 14B 閘極電極層 14S 多晶碎層 14s 閘極電極層 16 多晶碎層 16a 多晶矽間隔材殘餘物 16b 多晶矽間隔材殘餘物 16c 多晶矽間隔材殘餘物 16d 多晶矽間隔材殘餘物 16e 多晶矽殘餘物 16f 多晶矽殘餘物 16A 閘極電極層 16S 閘極電極層 16B 閘極電極層 18A 抗蚀層 18B 抗触層 18S 抗蚀層
83905-960531.DOC -15-

Claims (1)

1242809 柒、 指定代表圖： (一) 本案指定代表圖為：第（1 )圖。 (二) 本代表圖之元件代表符號簡單說明： 10 半導體基板 12a 閘極絕緣膜 12b 閘極絕緣膜 12A 閘極絕緣膜 12B 閘極絕緣膜 12 絕緣膜 14A 閘極電極層 14B 閘極電極層 16 多晶矽層 捌、 本案若有化學式時，請揭示最能顯示發明特徵的化學式： (無） 83905-960531.DOC
TW092126483A 2002-09-27 2003-09-25 Polysilicon etching method TWI242809B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002284566A JP3891087B2 (ja) 2002-09-27 2002-09-27 ポリシリコンエッチング方法

Publications (2)

Publication Number Publication Date
TW200416871A TW200416871A (en) 2004-09-01
TWI242809B true TWI242809B (en) 2005-11-01

Family

ID=32104945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092126483A TWI242809B (en) 2002-09-27 2003-09-25 Polysilicon etching method

Country Status (6)

Country Link
US (1) US6995093B2 (zh)
JP (1) JP3891087B2 (zh)
KR (1) KR100555366B1 (zh)
CN (1) CN100358116C (zh)
HK (1) HK1061112A1 (zh)
TW (1) TWI242809B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680948B1 (ko) * 2004-07-21 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 스토리지 노드 콘택 형성방법
KR100744068B1 (ko) * 2005-04-29 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
KR100771373B1 (ko) 2005-11-02 2007-10-30 동부일렉트로닉스 주식회사 반도체 소자의 플라즈마 식각 방법
KR100859490B1 (ko) * 2007-06-12 2008-09-23 주식회사 동부하이텍 반도체 트랜지스터 제조 방법
US8642475B2 (en) 2010-12-21 2014-02-04 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with reduced polysilicon residue and method of manufacture thereof
JP2015041724A (ja) * 2013-08-23 2015-03-02 東京エレクトロン株式会社 半導体デバイスを製造する方法
CN110085551B (zh) * 2018-01-25 2021-05-25 长鑫存储技术有限公司 存储元件的位线的制作过程、存储元件及其制作方法
CN109887914B (zh) * 2019-03-07 2021-04-23 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法
CN112289676B (zh) * 2020-03-11 2023-06-13 深圳方正微电子有限公司 一种去除半导体器件制造中的多晶硅残留的方法
CN114334582B (zh) * 2021-12-23 2024-03-26 北京北方华创微电子装备有限公司 场发射器件结构的制造方法及场发射器件结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008983B1 (ko) 1988-12-20 1991-10-26 현대전자산업 주식회사 비등방성 식각을 이용한 잔유물 제거방법
JP3088178B2 (ja) 1991-04-22 2000-09-18 日本電気株式会社 ポリシリコン膜のエッチング方法
JP2574094B2 (ja) * 1992-02-27 1997-01-22 株式会社日本製鋼所 エッチング方法
JP2822952B2 (ja) 1995-08-30 1998-11-11 日本電気株式会社 半導体装置の製造方法
US5751040A (en) * 1996-09-16 1998-05-12 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned source/drain mask ROM memory cell using trench etched channel
JP3176311B2 (ja) * 1997-03-31 2001-06-18 日本電気株式会社 シリコン層のエッチング方法
US6037266A (en) * 1998-09-28 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher
JP2001060530A (ja) 1999-08-20 2001-03-06 Tdk Corp 積層セラミック電子部品の外部電極形成方法
JP2001237218A (ja) 2000-02-21 2001-08-31 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2004119905A (ja) 2004-04-15
CN1494117A (zh) 2004-05-05
CN100358116C (zh) 2007-12-26
TW200416871A (en) 2004-09-01
JP3891087B2 (ja) 2007-03-07
KR100555366B1 (ko) 2006-02-24
US6995093B2 (en) 2006-02-07
KR20040027364A (ko) 2004-04-01
US20040082184A1 (en) 2004-04-29
HK1061112A1 (en) 2004-09-03

Similar Documents

Publication Publication Date Title
US7384846B2 (en) Method of fabricating semiconductor device
US8377829B2 (en) Method of manufacturing a capacitor deep trench and of etching a deep trench opening
KR100898678B1 (ko) 반도체 소자의 제조방법
KR100753083B1 (ko) 반도체소자의 리세스채널 형성 방법
TWI242809B (en) Polysilicon etching method
US7687341B2 (en) Method for fabricating semiconductor device
US6444540B2 (en) Semiconductor apparatus and method for fabricating the same
KR100555512B1 (ko) 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
US7256129B2 (en) Method for fabricating semiconductor device
JP2004241586A (ja) 半導体装置の製造方法
US8026139B2 (en) Method of fabricating a non-volatile memory device
KR100614655B1 (ko) 반도체 장치의 소자분리막을 형성하는 방법
JP2006253643A (ja) 半導体素子のゲート電極パターン形成方法
KR20100079795A (ko) 매립게이트를 구비한 반도체장치 제조 방법
JP4360393B2 (ja) ポリシリコンエッチング方法
US20080102617A1 (en) Method of Fabricating Flash Memory Device
KR100673195B1 (ko) 플래쉬 메모리 소자의 게이트 패턴 형성방법
JP3780657B2 (ja) エッチング方法
JP3833603B2 (ja) 半導体素子の製造方法
KR100677772B1 (ko) 깊은 콘택홀을 갖는 반도체소자의 제조 방법
KR20060083248A (ko) 플래쉬 메모리 소자의 콘택 플러그 형성방법
JP2005033215A (ja) 半導体装置の製造方法
JP2004179665A (ja) 半導体構造の形成方法
KR20040001532A (ko) 반도체소자의 제조방법
KR20070002498A (ko) 플래쉬 메모리 소자의 게이트 패턴 형성방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees