KR20070002498A - 플래쉬 메모리 소자의 게이트 패턴 형성방법 - Google Patents

플래쉬 메모리 소자의 게이트 패턴 형성방법 Download PDF

Info

Publication number
KR20070002498A
KR20070002498A KR1020050058059A KR20050058059A KR20070002498A KR 20070002498 A KR20070002498 A KR 20070002498A KR 1020050058059 A KR1020050058059 A KR 1020050058059A KR 20050058059 A KR20050058059 A KR 20050058059A KR 20070002498 A KR20070002498 A KR 20070002498A
Authority
KR
South Korea
Prior art keywords
gas
forming
memory device
gate pattern
flash memory
Prior art date
Application number
KR1020050058059A
Other languages
English (en)
Inventor
안명규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058059A priority Critical patent/KR20070002498A/ko
Publication of KR20070002498A publication Critical patent/KR20070002498A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래쉬 메모리소자의 게이트 패턴 형성방법에 관한 것으로, 본 발명의 사상은 소자분리막이 형성되어 비활성영역과 활성영역이 정의된 반도체 기판 상의 상기 활성영역에 플로팅 게이트용 폴리 실리콘막을 형성하는 단계 및 상기 소자분리막의 슬로프(slope)가 파지티브(positive)로 전환되면서 동시에 소자분리막의 탑코너 부위가 라운딩되도록 상기 플로팅 게이트용 폴리실리콘막에 식각공정을 수행하여 플로팅 게이트를 형성하는 단계를 포함한다.
게이트 패턴

Description

플래쉬 메모리 소자의 게이트 패턴 형성방법{Method of forming a gate pattern in flash memory device}
도 1은 종래기술에 따른 플래쉬 메모리소자의 게이트 패턴 형성공정시 발생된 식각잔류물이 도시된 단면도이고,
도 2 및 도 3은 본 발명에 따른 플래쉬 메모리 소자의 게이트 패턴 형성방법을 설명하기 위한 단면도들이고, 도 4는 상기 도 3의 C-C'의 절단면을 도시한 도면이다.
*도면의 주요부분에 대한 부호의 설명*
12: 플로팅 게이트용 제1 폴리실리콘막 Fox: 소자분리막
G.P: 게이트 패턴
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 본 발명 은 플래쉬 메모리 소자의 게이트 패턴 형성방법에 관한 것이다.
플래쉬 메모리소자의 게이트 형성방법에 있어서, 버티컬(vertical)한 게이트 프로파일을 얻기 위한 기술들이 요구되고 있다.
도 1은 종래기술에 따른 플래쉬 메모리소자의 게이트 패턴 형성공정시 발생된 식각잔류물이 도시된 단면도로써, 도 1을 통해 게이트 패턴 형성공정을 설명하면 다음과 같다. 우선, 소자 분리막(Fox)이 정의된 반도체 기판 상의 활성영역(Act)에 플로팅 게이트용 제1 폴리 실리콘막(1st P1) 및 플로팅 게이트용 제2 폴리 실리콘막(2nd P1), 유전막(DE), 콘트롤 게이트용 제3 폴리 실리콘막(P2) 및 금속실리사이드막(Wsix)을 순차적으로 형성한 후, 게이트 패턴 형성을 위한 식각공정을 상기 막질들에 수행한다.
그러나 게이트패턴 식각 공정시 도 1에 도시된 소자분리막(Fox)의 네가티브(negative)한 프로파일로 인해, 제1 폴리실리콘막의 측벽에 식각잔류물이 잔류하게 되는 데, (도 1의 A) 이는 소자의 특성저하를 가져오는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 게이트 패턴 형성 공정시 식각잔류물이 잔존하는 것을 방지할 수 있도록 하는 플래쉬 메모리소자의 게이트 패턴 형성방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 사상은 소자분리막이 형성되어 비활성영역과 활성영역이 정의된 반도체 기판 상의 상기 활성영역에 플로팅 게이트용 폴리 실리콘막을 형성하는 단계 및 상기 소자분리막의 슬로프(slope)가 파지티브(positive)로 전환되면서 동시에 소자분리막의 탑코너 부위가 라운딩되도록 상기 플로팅 게이트용 폴리실리콘막에 식각공정을 수행하여 플로팅 게이트를 형성하는 단계를 포함한다.
상기 식각공정은 Ar가스 또는 Xe가스 중 어느 하나를 첨가가스로 사용하고, HBr가스, He가스, O2가스, Cl2가스 및 N2가스 중 어느 하나를 단독 또는 혼합하여 주식각 가스로 사용하고, 200~ 1000W의 바이어스파워, 1~ 50mT의 압력을 가지는 공정조건에서 스퍼터링 식각공정을 수행한다.
상기 플로팅 게이트용 폴리 실리콘막은 200~ 400Å 정도의 두께로 형성된다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 2 및 도 3은 본 발명에 따른 플래쉬 메모리 소자의 게이트전극 패턴 형성방법을 설명하기 위한 단면도들이고, 도 4는 상기 도 3의 C-C'의 절단면을 도시한 도면이다.
도 2를 참조하면, 반도체 기판(10) 전면상부에 터널 산화막(미도시), 플로팅 게이트전극용 제1 폴리 실리콘막(12) 및 패드 질화막(미도시)을 순차적으로 형성한다.
상기 제1 폴리실리콘막(12)은 200~ 400Å 정도의 두께로 형성된다.
상기 패드 질화막(미도시) 상부의 소정 영역에 포토레지스트 패턴을 형성한 후 이를 식각 마스크로 패드 질화막(미도시), 플로팅 게이트 전극용 제1 폴리실리콘막(12), 터널 산화막(미도시) 및 반도체 기판의 소정 깊이를 순차적으로 식각하여 트렌치를 형성한다. 상기 형성된 트렌치에 트렌치 매립용 산화막을 형성하고, 패드 질화막(미도시)이 노출될 때까지 CMP 공정과 같은 평탄화 공정을 수행하여 소자 분리막을 형성한다. 이어서, 패드 질화막(미도시)을 제거하는 식각 공정을 수행함으로써, 소자 분리막(미도시)의 형성을 완료한다.
상기 소자분리막의 형성공정은 효율적인 소자 분리막의 높이(EFH: effective field oxide layer Height)인 730~ 770Å의 두께가 유지될 수 있도록 수행된다.
이후 수행될 공정으로 상기 게이트 전극 프로파일 개선을 위한 효율적인 소자분리막의 높이(EFH)가 상기 두께까지 개선될 수 있게 된다.
이어서, 소자 분리막(미도시)이 형성된 결과물 상에 플로팅 게이트 전극용 제2 폴리 실리콘막(14), ONO막(16), 콘트롤 게이트 전극용 제3 폴리 실리콘막(18), 텅스텐 실리사이드막(20), 하드마스크용 질화막(22)을 순차적으로 형성한다.
도 3을 참조하면, 상기 하드마스크용 질화막(22)의 소정 영역에 게이트 전극용 포토레지스트 패턴(미도시)을 형성한다. 이 포토레지스트 패턴(미도시)을 식각 마스크로 하드마스크용 질화막을 식각하여 패터닝한다. 상기 포토레지스트 패턴은 제거하는 에싱 공정을 수행한다.
이어서, 상기 패터닝된 하드마스크용 질화막(22)을 식각 마스크로 하부의 텅스텐 실리사이드막(20), 콘트롤 게이트 전극용 제3 폴리 실리콘막(18), ONO막(16), 플로팅 게이트전극용 제2 폴리 실리콘막(14), 플로팅 게이트 전극용 제1 폴리 실리콘막(12)에 대해 식각하여 패터닝하여, 콘트롤 게이트를 정의하고, 플로팅 게이트를 정의하여, 플로팅 게이트 및 콘트롤 게이트가 적층된 게이트패턴(G.P)을 형성한다.
상기 게이트패턴(G.P)을 형성하기 위한 식각공정중 제1 폴리 실리콘막을 식각하는 공정시 식각잔류물의 발생이 억제될 수 있도록 하는 데, 식각잔류물의 발생이 억제되기 위해서는 상기 200~ 400Å 정도의 두께로 형성된 제1 폴리 실리콘막을 증착함으로써 가능하다.
또한, 상기 식각잔류물의 발생이 억제되기 위해서는, 상기 게이트패턴(G.P)식각공정 중 제1 폴리 실리콘막을 식각하는 식각 공정시 Ar가스, Xe가스등의 첨가 가스를 사용하고, HBr가스, He가스, O2가스, Cl2가스, N2가스 중 어느 하나를 단독 또는 혼합하여 주식각 가스로 사용하고, 200~ 1000W 정도의 바이어스파워, 1~ 50mT 정도의 압력을 가지는 공정조건에서 스퍼터링 식각공정을 수행함으로써 가능하다.
또한, 상기 공정조건에서 스퍼터링 식각공정을 통해, 상기 소자분리막(도 4의 Fox)의 슬로프(slope)가 네가티브(negative)에서 파지티브(positive)로 전환되면서 동시에 뽀족한 부위(탑코너부위)가 라운딩되기 때문에, 종래기술과 같이 도 1의 A와 같은 영역에 식각부산물이 잔류되는 것을 방지할 수 있게 된다(도 4의 B).
본 발명에 의하면, 플래쉬 메모리소자의 게이트 패턴 형성 공정시 제1 폴리실리콘막에 대한 식각이 스퍼터링 식각공정으로 사용됨으로써, 게이트 패턴을 형성하기 위한 식각 공정시 발생되는 식각잔류물의 발생이 억제할 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 플래쉬 메모리소자의 게이트 패턴 형성 공정시 제1 폴리실리콘막에 대한 식각이 스퍼터링 식각공정으로 사용됨으로써, 게이트 패턴을 형성하기 위한 식각 공정시 발생되는 식각잔류물의 발생이 억제할 수 있게 되는 효과가 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속 한다 할 것이다.

Claims (3)

  1. 소자분리막이 형성되어 비활성영역과 활성영역이 정의된 반도체 기판 상의 상기 활성영역에 플로팅 게이트용 폴리 실리콘막을 형성하는 단계; 및
    상기 소자분리막의 슬로프(slope)가 파지티브(positive)로 전환되면서 동시에 소자분리막의 탑코너 부위가 라운딩되도록 상기 플로팅 게이트용 폴리실리콘막에 식각공정을 수행하여 플로팅 게이트를 형성하는 단계를 포함하는 플래쉬 메모리 소자의 게이트 패턴 형성방법.
  2. 제1 항에 있어서, 상기 식각공정은
    Ar가스 또는 Xe가스 중 어느 하나를 첨가가스로 사용하고, HBr가스, He가스, O2가스, Cl2가스 및 N2가스 중 어느 하나를 단독 또는 혼합하여 주식각 가스로 사용하고, 200~ 1000W의 바이어스파워, 1~ 50mT의 압력을 가지는 공정조건에서 스퍼터링 식각공정을 수행하는 플래쉬 메모리 소자의 게이트 패턴 형성방법.
  3. 제1 항에 있어서, 상기 플로팅 게이트용 폴리 실리콘막은
    200~ 400Å 정도의 두께로 형성되는 플래쉬 메모리 소자의 게이트 패턴 형성 방법.
KR1020050058059A 2005-06-30 2005-06-30 플래쉬 메모리 소자의 게이트 패턴 형성방법 KR20070002498A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058059A KR20070002498A (ko) 2005-06-30 2005-06-30 플래쉬 메모리 소자의 게이트 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058059A KR20070002498A (ko) 2005-06-30 2005-06-30 플래쉬 메모리 소자의 게이트 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20070002498A true KR20070002498A (ko) 2007-01-05

Family

ID=37869479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058059A KR20070002498A (ko) 2005-06-30 2005-06-30 플래쉬 메모리 소자의 게이트 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20070002498A (ko)

Similar Documents

Publication Publication Date Title
KR100799024B1 (ko) 낸드 플래시 메모리 소자의 제조방법
KR100898678B1 (ko) 반도체 소자의 제조방법
KR100647001B1 (ko) 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법
KR100580118B1 (ko) 반도체 소자의 게이트 전극 패턴 형성방법
US8026139B2 (en) Method of fabricating a non-volatile memory device
KR20080000771A (ko) 낸드 플래시 메모리 소자의 제조방법
KR100898659B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100986899B1 (ko) 반도체 소자의 제조 방법
KR20070002498A (ko) 플래쉬 메모리 소자의 게이트 패턴 형성방법
KR100673195B1 (ko) 플래쉬 메모리 소자의 게이트 패턴 형성방법
KR101009068B1 (ko) 반도체 소자의 제조 방법
KR20080038854A (ko) 플래시 메모리 소자의 제조 방법
KR100590390B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100650815B1 (ko) 플래쉬 메모리소자의 소자분리막 형성방법
KR20090122676A (ko) 반도체 소자의 트렌치 형성 방법
KR20060111221A (ko) 플래쉬 메모리소자의 게이트 패턴 형성방법
KR20070002483A (ko) 플래쉬 메모리소자의 플로팅 게이트 형성방법
KR20070076625A (ko) 반도체 소자의 제조 방법
KR20080086185A (ko) 플래시 메모리 소자의 제조 방법
KR20050057785A (ko) 플래쉬 메모리소자의 소자분리막 형성방법
KR20070002479A (ko) 플래쉬 메모리소자의 제조방법
KR20060074176A (ko) 플래쉬 메모리소자의 플로팅 게이트 전극 형성방법
KR20050079551A (ko) 플래쉬 메모리소자의 소자분리막 형성방법
KR20080061512A (ko) 반도체 소자의 게이트 형성 방법
KR20070052440A (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid