KR20060083248A - 플래쉬 메모리 소자의 콘택 플러그 형성방법 - Google Patents
플래쉬 메모리 소자의 콘택 플러그 형성방법 Download PDFInfo
- Publication number
- KR20060083248A KR20060083248A KR1020050003682A KR20050003682A KR20060083248A KR 20060083248 A KR20060083248 A KR 20060083248A KR 1020050003682 A KR1020050003682 A KR 1020050003682A KR 20050003682 A KR20050003682 A KR 20050003682A KR 20060083248 A KR20060083248 A KR 20060083248A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- gate electrode
- gas
- contact hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000010410 layer Substances 0.000 claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 40
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 9
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 18
- 238000001465 metallisation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래쉬 메모리소자의 콘택 플러그 형성방법에 관한 것으로, 본 발명의 사상은 반도체 기판에 터널 산화막, 플로팅 게이트 전극용 제1 실리콘막, ONO막, 콘트롤 게이트 전극용 제2 실리콘막, 금속 실리사이드막 및 하드마스크용 절연막을 순차적으로 형성하는 단계, 상기 하드마스크용 절연막, 상기 금속 실리사이드막 및 상기 제2 실리콘막을 패터닝하여 상면보다 저면이 넓은 제1 플로팅 게이트 전극용 콘택홀을 형성하는 단계, 상기 상면보다 저면이 넓은 제1 플로팅 게이트 전극용 콘택홀이 형성된 결과물 전면에 층간 절연막을 형성하는 단계 및 상기 층간 절연막을 패터닝하여 상기 제1 플로팅 게이트 전극용 콘택홀 내부에 형성된 층간 절연막을 제거하고, 상기 제1 플로팅 게이트 전극용 콘택홀을 식각 마스크로 상기 ONO막을 식각하여 상면보다 저면이 넓은 제2 플로팅 게이트 전극용 콘택홀을 형성하는 단계를 포함한다.
플로팅 게이트 전극용 콘택홀
Description
도 1 내지 도 4는 본 발명에 따른 플래쉬 메모리소자의 콘택 플러그 형성방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
10: 반도체 기판 12: 터널산화막
14: 제1 폴리실리콘막 16: ONO막
18: 제2 폴리실리콘막 20: 텅스텐 실리사이드막
22: 하드마스크용 산화막 24: 스페이서
26, 28: 층간 절연막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 본 발명 은 플래쉬 메모리소자의 콘택 플러그 형성방법에 관한 것이다.
플래쉬 메모리소자의 제조방법에 있어서, 플로팅 게이트 전극을 노출하는 콘택 플러그 형성공정이 수행된다.
상기 플로팅 게이트 전극을 노출하는 콘택 플러그 형성 공정시 콘택홀 저면은 버티컬한 콘택홀 저면을 가지게 되는 데, 이로 인해, 플로팅 게이트 전극용 실리콘막과의 접촉 면적이 좁아지게 된다.
따라서 플로팅 게이트 전극을 노출하는 콘택 플러그 형성 공정시 플로팅 게이트 전극용 폴리 실리콘막과 접촉면적이 넓어지도록 하는 기술이 요구되고 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 플로팅 게이트 전극을 노출하는 콘택 플러그 형성 공정시 플로팅 게이트 전극용 폴리 실리콘막과 접촉면적이 넓어지도록 플래쉬 메모리소자의 콘택 플러그 형성방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 사상은 반도체 기판에 터널 산화막, 플로팅 게이트 전극용 제1 실리콘막, ONO막, 콘트롤 게이트 전극용 제2 실리콘막, 금속 실리사이드막 및 하드마스크용 절연막을 순차적으로 형성하는 단계, 상기 하드마스크용 절연막, 상기 금속 실리사이드막 및 상기 제2 실리콘막을 패터닝하여 상면보다 저면이 넓은 제1 플로팅 게이트 전극용 콘택홀을 형성하는 단계, 상기 상 면보다 저면이 넓은 제1 플로팅 게이트 전극용 콘택홀이 형성된 결과물 전면에 층간 절연막을 형성하는 단계 및 상기 층간 절연막을 패터닝하여 상기 제1 플로팅 게이트 전극용 콘택홀 내부에 형성된 층간 절연막을 제거하고, 상기 제1 플로팅 게이트 전극용 콘택홀을 식각 마스크로 상기 ONO막을 식각하여 상면보다 저면이 넓은 제2 플로팅 게이트 전극용 콘택홀을 형성하는 단계를 포함한다.
상기 하드마스크용 절연막, 상기 금속 실리사이드막, 상기 제2 실리콘막에 대한 패터닝 공정은 상기 하드 마스크용 절연막 상부에 패턴을 형성하는 공정, 이를 식각 마스크로 상기 하드 마스크용 절연막에 대한 식각공정, 상기 금속 실리사이드막에 대한 식각공정, 상기 제2 실리콘막에 대한 식각공정을 각각 수행하는 공정인 것이 바람직하다.
상기 하드 마스크용 절연막은 반사방지막, 실리콘 질화막 및 TEOS 산화막 중 어느 하나로 형성하는 것이 바람직하다.
상기 하드 마스크용 절연막의 식각공정은 CHF3가스와 CH4 가스의 혼합가스를 이용하여 식각하는 것이 바람직하다.
상기 금속 실리사이드막은 텅스텐 실리사이드막인 것이 바람직하다.
상기 텅스텐 실리사이드막의 식각 공정은 Cl2가스와 O2가스의 혼합가스를 이용하여 식각하는 것이 바람직하다.
상기 실리콘막의 식각 공정은 상기 ONO막에 대한 고선택비를 가지는 가스를 사용하는 것이 바람직하다.
상기 실리콘막의 식각 공정은 HBr가스와 O2가스의 혼합가스를 이용하여 8~ 12mTorr의 압력, 95~ 105W의 전력, 70~ 150초 정도의 시간을 공정조건으로 수행되는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 1 내지 도 4는 본 발명에 따른 플래쉬 메모리소자의 콘택 플러그 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체 기판(10) 상에 터널 산화막(12), 플로팅 게이트 전극용 제1 폴리 실리콘막(14), ONO막(16), 콘트롤 게이트 전극용 제2 폴리 실리콘막(18), 텅스텐 실리사이드막(20) 및 하드마스크용 절연막(22)을 순차적으로 형성한다.
상기 ONO막(16)은 200Å 정도의 두께로 형성한다.
상기 하드마스크용 절연막(22)은 반사방지막, 실리콘 질화막, TEOS 산화막 중 어느 하나로 형성할 수 있다.
상기 하드마스크용 절연막(22)의 소정 영역에 포토레지스트 패턴(미도시)을 형성한 후 이를 식각 마스크로 식각공정을 수행하여 게이트 전극 패턴(G.P)을 형성한다. 이어서, 상기 게이트 전극 패턴(G.P)이 포함된 결과물에 질화막을 형성하고, 에치백 공정과 같은 공정을 수행하여 게이트 전극 패턴의 측벽에 측벽 스페이서(22)를 형성한다.
도 2를 참조하면, 상기 측벽 스페이서(22)가 구비된 게이트 전극 패턴(G.P)이 포함된 결과물의 소정 영역에 플로팅 게이트 전극과 접촉하는 콘택홀을 정의하는 포토레지스트 패턴(미도시)을 형성하고, 이를 식각 마스크로 하드마스크용 절연막(22), 텅스텐 실리사이드막(20), 제2 폴리 실리콘막(18)을 식각하여, 상기 ONO막이 노출되는, 저면부가 넓은 제1 플로팅 게이트 전극 노출용 콘택홀(F.C.H.1)을 형성한다.
상기 식각공정은 하드마스크용 산화막 식각공정, 텅스텐 실리사이드막 식각공정, 제2 폴리 실리콘막 식각 공정으로 나누어서 수행한다.
상기 식각공정들은 인시튜(in-situ)로 수행될 수도 있고, 엑시튜(ex-situ)로 수행될 수도 있다.
상기 하드 마스크용 절연막(22)의 식각 공정은 CHF3가스와 CH4 가스의 혼합 가스를 이용하여 식각하는 데, 상기 이 중 CHF3 가스는 하부의 텅스텐 실리사이드막에 대한 선택비가 높은 가스이다.
이어서, 수행되는 상기 텅스텐 실리사이드막의 식각 공정은 Cl2가스와 O2가스를 이용하여 식각한다.
이어서, 수행되는 상기 제2 폴리 실리콘막의 식각 공정은 HBr가스와 O2가스를 이용하여 식각하는 데, 상기 HBr가스와 O2가스는 하부의 ONO막 중 산화막에 대한 고선택비(폴리실리콘막: 산화막= 50: 1)를 가지는 가스로써, 이 공정시 8~ 12mTorr정도의 압력, 95~ 105W 정도의 전력, 70~ 150초 정도의 시간동안의 공정조건을 가진다.
상기 제2 폴리 실리콘막 식각 공정시 ONO막 중 상부에 위치한 산화막에 대한 높은 선택비를 가지고 상기와 같은 식각 시간을 가짐으로써, 산화막의 식각은 정지된 상태에서 제2 폴리실리콘막이 더 많이 식각되어, 상기 콘택홀(F.C.H.1)의 저면부가 더 넓어지게 된다.
저변부가 넓어진 상기 콘택홀(F.C.H.1)은 이후 공정들을 통해, 상기 제1 폴리 실리콘막(14)과 접촉하는 플로팅 게이트 전극용 콘택플러그의 바닥 면적을 넓혀 줌으로써 플로팅 게이트 전극용 콘택 플러그의 저항을 줄일 수 있다.
상기 제2 폴리실리콘막의 식각 공정시 발생되는 챔버 폴리머에 대한 감소목적으로 WAC(waferless Auto clean)을 사용하게 되는 데, 이 공정시 15~ 25mTorr 이 상의 압력, 90~110 sccm 의 SF6가스, O2 가스를 사용하게 된다.
도 3을 참조하면, 상기 저면부가 넓은 콘택홀(F.C.H.1)이 구비된 결과물 전면에 제1 층간 절연막(26) 및 제2 층간 절연막(28)을 각각 형성한다.
도 4를 참조하면, 상기 제2 층간 절연막의 소정 영역 상에 금속배선 정의용 포토레지스트 패턴(미도시)을 형성하고, 이를 식각 마스크로 제2 층간 절연막(28), 제1 층간 절연막(26)을 식각하여 금속배선용 비아홀(F.C.H.2)을 형성한다.
상기 식각 공정시 상기 저면부가 넓은 콘택홀(F.C.H.1)에 형성된 제2 및 제1 층간 절연막(28, 26)을 제거하고, 하부의 ONO막(16)까지 식각하여 제2 플로팅 게이트 전극용 콘택홀(F.C.H.2)을 정의함으로써, 본 공정을 완료한다.
상기 금속배선용 비아홀 형성공정시 상기 저면부가 넓은 콘택홀의 하부에 형서된 ONO막이 식각될 때, 하부의 제1 폴리실리콘막이 200Å 이하로 제거될 수 있도록 한다.
본 발명에 의하면, 상기 콘택홀 형성공정시 ONO층을 남겨두게 되어 후속 공정인 상기 금속배선용 비아홀 형성 공정시 노출된 플로팅 게이트전극용 제1 폴리실리콘층이 제거되는 것을 방지하였다. 따라서 금속콘택 전류누설을 완전히 해결할 수 있으며 수율 향상에 기여하게 된다.
본 발명에 의하면, 저변부가 넓어진 상기 콘택홀은 이후 공정들을 통해, 상기 제1 폴리 실리콘막과 접촉하는 플로팅 게이트 전극용 콘택플러그의 바닥 면적을 넓혀 줌으로써 플로팅 게이트 전극용 콘택 플러그의 저항을 줄일 수 있다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 저변부가 넓어진 상기 콘택홀은 이후 공정들을 통해, 상기 제1 폴리 실리콘막과 접촉하는 플로팅 게이트 전극용 콘택플러그의 바닥 면적을 넓혀 줌으로써 플로팅 게이트 전극용 콘택 플러그의 저항을 줄일 수 있는 효과가 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.
Claims (8)
- 반도체 기판에 터널 산화막, 플로팅 게이트 전극용 제1 실리콘막, ONO막, 콘트롤 게이트 전극용 제2 실리콘막, 금속 실리사이드막 및 하드마스크용 절연막을 순차적으로 형성하는 단계;상기 하드마스크용 절연막, 상기 금속 실리사이드막 및 상기 제2 실리콘막을 패터닝하여 상면보다 저면이 넓은 콘택홀을 형성하는 단계;상기 상면보다 저면이 넓은 콘택홀이 형성된 결과물 전면에 층간 절연막을 형성하는 단계; 및상기 층간 절연막을 패터닝하여 상기 콘택홀 내부에 형성된 층간 절연막을 제거하고, 상기 콘택홀을 식각 마스크로 상기 ONO막을 식각하여 상면보다 저면이 넓은 플로팅 게이트 전극용 콘택홀을 형성하는 단계를 포함하는 플래쉬 메모리소자의 콘택 플러그 형성방법.
- 제1 항에 있어서, 상기 하드마스크용 절연막, 상기 금속 실리사이드막, 상기 제2 실리콘막에 대한 패터닝 공정은상기 하드 마스크용 절연막 상부의 소정 영역에 패턴을 형성하는 공정, 이를 식각 마스크로 상기 하드 마스크용 절연막에 대한 식각공정, 상기 금속 실리사이드막에 대한 식각공정, 상기 제2 실리콘막에 대한 식각공정을 각각 수행하는 공정인 것을 특징으로 하는 플래쉬 메모리소자의 콘택 플러그 형성방법.
- 제1 항에 있어서, 상기 하드 마스크용 절연막은반사방지막, 실리콘 질화막 및 TEOS 산화막 중 어느 하나로 형성하는 것을 특징으로 하는 플래쉬 메모리소자의 콘택 플러그 형성방법.
- 제2 항 또는 제3 항에 있어서, 상기 하드 마스크용 절연막의 식각공정은CHF3가스와 CH4 가스의 혼합가스를 이용하여 식각하는 것을 특징으로 하는 플래쉬 메모리소자의 콘택 플러그 형성방법.
- 제1 항에 있어서, 상기 금속 실리사이드막은텅스텐 실리사이드막인 것을 특징으로 하는 플래쉬 메모리소자의 콘택 플러그 형성방법.
- 제2 항 또는 제 5 항에 있어서, 상기 금속 실리사이드막의 식각 공정은Cl2가스와 O2가스의 혼합가스를 이용하여 식각하는 것을 특징으로 하는 플래쉬 메모리소자의 콘택 플러그 형성방법.
- 제2 항에 있어서, 상기 실리콘막의 식각 공정은상기 ONO막에 대한 고선택비를 가지는 가스를 사용하는 것을 특징으로 하는 플래쉬 메모리소자의 콘택 플러그 형성방법.
- 제7 항 에 있어서, 상기 실리콘막의 식각 공정은HBr가스와 O2가스의 혼합가스를 이용하여 8~ 12mTorr의 압력, 95~ 105W의 전력, 70~ 150초의 시간을 공정조건으로 수행되는 것을 특징으로 하는 플래쉬 메모리소자의 콘택 플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050003682A KR20060083248A (ko) | 2005-01-14 | 2005-01-14 | 플래쉬 메모리 소자의 콘택 플러그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050003682A KR20060083248A (ko) | 2005-01-14 | 2005-01-14 | 플래쉬 메모리 소자의 콘택 플러그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060083248A true KR20060083248A (ko) | 2006-07-20 |
Family
ID=37173645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050003682A KR20060083248A (ko) | 2005-01-14 | 2005-01-14 | 플래쉬 메모리 소자의 콘택 플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060083248A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884979B1 (ko) * | 2007-11-22 | 2009-02-23 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조방법 |
-
2005
- 2005-01-14 KR KR1020050003682A patent/KR20060083248A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884979B1 (ko) * | 2007-11-22 | 2009-02-23 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006310749A (ja) | 半導体素子のトランジスタ製造方法 | |
| US7696087B2 (en) | Method of forming a dual damascene pattern of a semiconductor device | |
| KR100647001B1 (ko) | 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법 | |
| KR100611776B1 (ko) | 반도체 소자 제조 방법 | |
| KR100507703B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR100632653B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR20060075359A (ko) | 플래쉬 메모리소자의 플로팅 게이트전극 형성방법 | |
| TW200828502A (en) | Method for fabricating landing plug contact in semiconductor device | |
| KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100669560B1 (ko) | 반도체 소자의 도전 배선 형성 방법 | |
| US7575974B2 (en) | Method for fabricating semiconductor device including recess gate | |
| KR20060083248A (ko) | 플래쉬 메모리 소자의 콘택 플러그 형성방법 | |
| US20060094235A1 (en) | Method for fabricating gate electrode in semiconductor device | |
| KR100673195B1 (ko) | 플래쉬 메모리 소자의 게이트 패턴 형성방법 | |
| KR100856297B1 (ko) | 플래시 메모리 소자의 게이트 형성 방법 | |
| KR100303997B1 (ko) | 금속 게이트전극 형성방법 | |
| KR100328694B1 (ko) | 반도체 소자의 제조방법 | |
| KR100587075B1 (ko) | 반도체 장치의 패턴 형성 방법 | |
| KR100723769B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR100844935B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| KR20070002504A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR100861312B1 (ko) | 반도체 소자의 제조방법 | |
| KR100772532B1 (ko) | 반도체 소자 제조 방법 | |
| KR101046717B1 (ko) | 반도체 소자의 자기정렬콘택 형성 방법 | |
| KR100869358B1 (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |