TWI239098B - Method of manufacturing flash memory device - Google Patents

Description

1239098 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種製造半導體裝置的方法，且更尤指一 種製造快閃記憶體裝置的方法。 【先前技術】 實現快閃記憶體裝置係使用淺溝隔離（底下簡稱，STI，）。在 先前技藝中，於使用側壁氧化製程時，一形成於溝槽頂角 (top corner)之溝槽氧化物係經形成而使得厚度比一沈積標 的物還薄。形成於溝槽頂角之穿隨氧化物之厚度變得比形 成於其中心之穿隧氧化物膜之厚度還薄。另外，為了充分 地降低主動區中之關键尺寸critical dimension)(底簡稱為 CD )’需用到一具有微線寬（micro Hne width)之光學微影 技術。為此’需要昂貴的設備且成本價從而升高。另外， 增加浮動閘之表面面積及作為介電質膜之〇N〇(氧化物/氮 化物/氧化物）膜引起之電容值是受到限制的。因此，難以期 待搞合率（coup ling ratio)之提升。 另外’在製造快閃圮憶體裝置時，於一用於隔離浮動閘 4圖案結構製程中，遮罩CD係改變的且晶圓之均勻度係不 良的。為此，實現一均勻之浮動閘是不容易的。因此，耦 合率係改變的並且在寫入（program)或抹除（erase)運作時遭 致失敗。再者，遮罩工作在實現一低於〇1微米之間距時鑑 於更高整合之設計而變得更加困難。 同時，若浮動閘未均勻地形成，則耦合率之差異是嚴重 的。因此，過度抹除問題在對單元之窝入或抹除運作時產 86516 1239098 生，這對裝置特性有負面影響。同樣地，這使得良率更低 並使成本價因遮罩製程數之增加而上升。 附帶地，裝置失敗等問題因STI或L〇c〇s製程中發生之圍 溝（moat)而產生（表示圍繞主動區之場氧化物膜變得受到擠 壓（depress)的形狀）。鑑於上述，纟高整合之快閃記憶體裝 置中使一早7C沒有圍溝並提升耗合率是一個必須予以解決 的重要問題。 【發明内容】 因此，本發明係計劃實質排除因相關技藝之限制與缺點 所導致的一或多個問題。 本念月之個目的在於提供一種製造快閃記憶體裝置的 方法其中該種快閃記憶體裝置能夠充分地降低主動區之 關键尺寸、增加浮動閘之表面面積、實現一均勻且扁平之 浮動閘以及避免圍溝之產生。 ，本發明之其它優點、目的、以及特徵將在底下之說明中 丁以4分&出且本行人士 —旦檢視底下㉟明便將有部分明 /、 4或可彳文本發明之貫習作學習。本發明之該等目的及 其它優點可由書面說明和關聯之申請專利範圍以及附圖所 特別指出之架構予以實現並完成。 •為了達到根據本發明之這些目的及其它優點，如本文所 :括並概括說明之部分，—種根據本發明用於製造快閃記 ^把《万法其特徵在於該方法所包含之步驟為⑷在一半導 體基底上相繼形成-穿隨氧化物膜、-第-多晶碎膜和-更式遮罩膜’ (b)經由一圖案結構製程蝕刻該硬式遮罩膜、 86516 1239098 罘-多晶矽膜、穿隧氧化物膜和半導體基底以在該半導體 基底内形成-溝槽’（e)沈積—氧化物膜以掩埋溝槽並接著 藉由化學機械研磨製程研磨該氧化物膜直到硬式遮罩膜曝 路’（d)移除硬式遮罩膜，實行一清理製程以使得氧化物 膜之大出部分内凹至第一多晶矽膜之側壁底部不再曝露的 私度，（f)沈積一第二多晶矽膜以使得氧化物膜之突出部分 内凹並接著研磨第二多晶矽膜直到氧化物膜之突出部分曝 輅，（g)在第二多晶矽膜上形成一介電質膜，以及（h)在該介 電質膜上形成一控制閘。 在本發明之另一項觀點中，要瞭解本發明之前述一般說 明及底下之詳細說明皆為實施例以及功用在於闡述，且意 圖在於如申請專利範圍提供對本發明之進一步說明。 【實施方式】 現在將詳細參考本發明之較佳具體實施例，該等實施例 係描输於附圖中，其中相稱之引用編號係用於識別相同或 類似之部件。圖1至圖11為快閃記憶體裝置之剖面圖，其功 用在於說明一種根據本發明之較佳具體實施例製造該記憶 體裝置的方法。 引用圖1，準備一半導體基底100，其中該半導體基底100 之上表面係經由一預處理清理製程予以清理。同時，該預 處理清理製程最好係使用DHF(稀釋後之HF ; H2〇以一給定 比例混合之溶液）和SC-1(標準清理-1 ; NH4〇H/H202/H2〇以 一給定比例混合之溶液）、或BOE(緩衝氧化物蝕刻劑； HF/NH4F/H20以一給定比例混合之溶液）和SC-ι予以實現。 86516 -8 - 1239098 為了阻止位於半導體基底100上表面之結晶缺陷或施加 在遠上表面之表面製程，一犧牲性氧化物膜1 02係在半導體 基底100上形成。該犧牲性氧化物膜1 〇2最好係以一種乾或 澄氧化模式予以形成並且以大約75〇艺至8〇〇之溫度形成 70埃（A)至100埃之厚度。 用於形成井區及控制臨界電壓之離子佈植係使用犧牲性 氧化物膜102作為緩衝層予以實現。用於形成該等井區之離 子佈植係使用咼能量予以形成。用於控制該臨界電壓之離 子佈植係使用一種比用於形成井區之離子佈植還要低之能 量予以實現。 藉由引用圖2，移除犧牲性氧化物膜丨〇2。此時，可使用 DHF及SC-1移除犧牲性氧化物膜1〇2。 一牙隨氧化物膜1 04得以在移除犧牲性氧化物膜1 〇2之後 形成。穿隧氧化物膜1 04最好是用溼氧化模式予以形成。例 如’穿隧氧化物膜104可藉由在大約750°C至800°C之溫度下 實現溼氧化以及在90(TC至91(TC之溫度下於氮氣（N2)環境 中貫現20〜30分鐘之退火（anneaiing)予以形成。 一备作 >予動閘之第一多晶秒膜1 〇 6係沈積在穿隧氧化物 膜104上。該第一多晶矽膜106係使用一 siH^si2H6氣體藉 由低壓化學汽相沈積（LP-CVD)予以形成。此時，第一多晶 矽膜1 06最好是用種一沒有摻雜任何摻雜物之非晶矽膜予 以形成。另外，第一多晶矽膜106最好是在大約48〇〜55〇。〇 冬溫度及大約0·1〜3陶爾（Torr)的條件下形成約250〜5〇〇埃之 厚度。 86516 -9- 1239098 一硬式遮罩108係形成於第一多晶矽膜106上。該硬式遮 罩膜108係使用一種氮化矽膜予以形成，該氮化矽膜對一溝 槽氧化物膜具有一蝕刻選擇率（察見圖5之114)。另外，硬式 遮罩膜108係藉由LP-CVD予以沈積且係舉例形成大約 1200〜3 500埃之厚度，其中由一後續製程形成之溝槽氧化物 膜114之突出部分係通過該厚度而充分地突出。 轉向圖3，一溝槽110係透過圖案結構伸入半導體基底ι〇〇 内而成以形成一隔離膜，從而界定一隔離區和一主動區。 具體而言，一界定隔離區之光阻圖案（未示）得以形成。硬式 遮罩膜108、第一多晶矽膜106、穿隧氧化物膜1〇4和半導體 基底100係使用孩光阻圖案當作一蝕刻遮罩而予以蝕刻，從 而形成溝槽110。此時，在半導體基底1〇〇内形成之溝槽11〇 得以成㈣具有-給定角度之斜率⑷。m口，溝槽110可 成形為具有75°〜88°之斜率。 一清理製程係經實現以移除在溝槽110之側壁上形成之本 質（natlve)氧化物膜。清理製程可使用dhf和scm、或b〇e 和 SC-1。 引用圖4,為了補償位於溝槽11〇之侧壁和底部之餘刻破壞 ，使溝槽no之頂部和底部之邊角圓純並減少主動區中之cd ，側壁氧化物膜112係形成在溝槽Π〇之内壁上。此時，偵壁 乳化物膜112最好係在乾或歷氧化模式中形成並且其形成之 厚度在750〜1150°C之溫度條件下大約為5〇〜15〇埃。 引用圖5 ’’冓槽氧化物膜114係、經沈積以掩埋溝槽11 0。 此寺4才曰氧化物膜114係舉例沈積約〜⑽⑼埃之厚度 86516 1239098 ，該沈積厚度足以達到硬式遮罩膜108而又掩埋溝槽11〇。溝 槽氧化物膜114最好係使HDP(高密度電漿）氧化物膜予以形 成。溝槽氧化物膜114係經掩埋形成而使得空洞（v〇id)等^ 在溝槽11 0内形成。 之後，溝槽氧化物膜114係藉由化學機械研磨製程予以研 磨。取好實現化學機械研磨製程直到硬式遮罩膜1〇8曝露。 在化學機械研磨製程之後，實現一清理製程以移除殘留 在S硬式遮罩膜108上之溝槽氧化物膜114。清理製程最好使 用一種BOE或HF溶液並且係受到控制而使得介於該等硬式 遮罩膜108之間的溝槽氧化物膜114不過度内凹。 精由引用圖6，移除硬式遮罩膜1〇8。硬式遮罩膜1〇8可使 用剥落製程（stop process)予以移除。例如，硬式遮罩膜ι〇8 可用一種磷酸（H3P〇4)溶液予以移除。 广引用圖7，在沈積第二多晶矽膜（察看圖8之11 6)之前，在 第夕日曰矽膜106上形成之本質氧化物膜係使用 藉由清理製程予以移除。藉由該清理製程，溝槽氧化物膜114 系内凹某種程度且可在該等浮動閘之間得到期望的間距。 卜⑺理製私最好係受到控制而使得第一多晶矽膜丨06之 側壁底部未曝露且未產生圍溝。 引用圖8，第二多晶矽膜116得以沈積。第二多晶矽膜 Ύ用種siH^ shH6氣體以及一種PH3氣體藉由lp-cvd (低壓」匕學氣相沈積)法予以形成。第二多晶矽膜116最好係 使用-種摻有摻雜物之多晶石夕膜予以形成。此時，所捧雜 H像物可為鱗（p)等。卽)之掺雜劑量最好約為每立方公 86516 -11- 1239098 分1·〇 E20〜3.0 E20個原子（atoms/cc)。另外，第二多晶矽膜 11 6在大約550〜620 c之溫度時於一大約〇U陶爾之低壓條 件下係形成大約1000〜2000埃之厚度。 引用圖9,第二多晶矽膜116係藉由化學機械研磨法予以研 磨直到溝槽氧化物膜114曝露。藉由研磨製程，第二多晶梦 膜11 6係藉由溝槽氧化物膜114予以隔離。 轉向圖1 0，一清理製程係經實現而以一期望之目標蝕刻 在該等第二多晶矽膜116之間突出的溝槽氧化物膜114。該清 理製程最好使用DHF或BOE。第二多晶矽膜116之曝露面積 從而得以增加，而第二多晶矽膜116之側壁接觸溝槽氧化物 膜114之突出部分，致使耦合率增高。 引用圖11，一介電質膜124係在第二多晶矽膜η 6和溝槽氧 化物膜114之上形成。該介電質膜124所形成之架構最好呈氧 化物膜/氮化物膜/氧化物膜，亦即〇NO(Si〇2/Si3N4/Si〇2)架構 。介電質膜124中的氧化物（Si〇2)膜可用高溫氧化物旧丁〇）予 以形成，該高溫氧化物（HTO)使用SiH2Cl2(二氯石夕曱垸 (dichlorosilane) ; DCS)和水汽（HiO gas)當作來源氣體。例如 ’介電質膜1 24中的氧化物膜11 8和1 22可在大約8 1 0〜850 °C之 溫度和0.1〜3陶爾之低壓條件下使用水和SiH2Cl2(二氯碎甲 燒；DCS)氣體當作反應氣體藉由LP-CVD法予以形成。另外 ’介電質膜124中的氮化物膜120可在大約0·1〜3陶爾之低壓 和大約650〜800 °C之溫度條件下使用氨（ΝΗ3)和SiH2Cl2(: 氯矽甲烷；DCS)氣體當作反應氣體藉由LP-CVD法予以形成 。第一氧化物膜118的厚度最好是作成約35〜60埃、氮化物 86516 -12- 1239098 膜120的厚度最好是作成約5〇〜65埃而第二氧化物膜122的 厚度最好是作成約3 5〜6 0埃。 其次，為了改良ΟΝΟ膜之膜品質並增強相關層之間的介 面，一串流退火製程（stream anneal process)是在大約 75 0〜800°C的溫度條件下於一溼氧化模式中予以實現。形成 介電質膜124之製程及串流退火製程最好是在相關製程之 間沒有時間延遲的情況下予以實現以便避免本質氧化物膜 或雜質所造成之污染。 一當作控制閘之第三多晶矽膜126係在介電質膜124形成 之後形成的。該第三多晶矽膜126最好是在約5 10〜550 °C之 溫度及約0 · 1〜3陶爾之低壓條件下使用非結晶多晶矽膜予以 形成。另外，第三多晶矽膜126最好是作成一種雙架構，其 中一内摻有摻雜物之膜和一内未摻有摻雜物之膜係相繼堆 疊在該雙架構上，用以避免會實質固化至介電質膜124内以 增加氧化物膜厚度之氟（F)之擴散並防止形成如WPX等之不 正常膜。内摻有摻雜物之膜的厚度大約為總體厚度（内掺有 摻雜物之膜和内未摻有摻雜質物之膜）的1/3〜6/7。經過摻雜 之非結晶多晶矽膜係使用一種矽來源氣體，如SiH4或Si2H6 ，和PH3氣體藉由LP-CVD法予以形成。未經摻雜之非結晶 多晶矽膜係在停止供應PH3氣體之後立即藉由一種原處製 程（in_situ process)予以形成。第三多晶矽膜126形成之厚度 大約為500〜1000埃。 之後，一矽化物膜128係在第三多晶矽膜126之上形成。 此時，該矽化物膜128最好是用一種矽化鎢（WSi)膜予以形成 86516 -13- 1239098 。另外，作為矽化物膜128之矽化鎢（WSl)膜最好是在介於3〇〇 C至500 C之間的溫度條件下使用一種siH4(矽烷 (monosilane)，MS)或 SiH2Cl2(二氯硬甲燒；DCS)與 WT6之反 應作用予以形成用以得到低氟（F)含量、退火後之低應力、 以及良好之黏著力。同樣地，碎化鎢（WSi)膜最好是在化學 計量率（stoichiometry ratio)大约2.0至2.8的條件下予以生長 用以貫現適當之步階覆蓋率（step coverage)並使膜片電阻值 (Rs)達到最小。 其次，一反反射被覆膜（未示）係在矽化物膜128之上形成 。該反反射被覆膜可用予以形成。 接著，實現一閘極圖案結構製程。換句話說，反反射被 覆膜、矽化物膜128、第三多晶矽膜126以及介電質膜124係 用一遮罩製作目案以形成一控制閑。第二多晶$膜116和第 一多晶矽膜106係接著使用經過圖案製作之反反射被覆膜 藉由自動對準蝕刻製程予以製作圖案。 如上所述，傳統上，存在著鄰近溝槽頂角之閘極氧化物 厚度比閘極氧化物膜中央之厚度還薄的現象。相反地，本 發明可藉由自動對準STUi術避免該現象。另外，本發明所 具有乏優勢效應在於因可得到如同CD 一般大的主動區而可 才疋升裝置之私氣特性，如保留失效Ml)、快速抹 除等’以及提高裝置的可信賴度。同樣地，一通道寬度内 ，均勾穿隧氧化物膜可藉由使該穿隧氧化物膜免於遭受衝 ’（attack)而彳f到保持。因此，本發明可提升裝置特性。 再者’本發明具有可藉由自由地調整浮動閘之表面面積 86516 -14- 1239098 而有效固定耦合率並輕易地固定充足製程邊限（margin)的 新效應。 另外，本發明具有可藉由使用自動對準浮動閘製程技術 而輕易地實現間距尺寸低於〇· 1微米之快閃記憶體裝置。本 發明研具有可使CD變化達到最小而不需遮罩製程與蝕刻製 程中所用到之傳統方法、並且在整片晶圓上實現一均勻浮 動閘的新效應。 同樣地，本發明具有可形成一沒有圍溝之溝槽架構的優 勢效應。 附π 棱，本發明具有一種藉由使用化學機械研磨製程 處理第二多晶矽膜，因具有ΟΝΟ介電質膜之介面呈現穩定 而對改良保留特性有效的新效應。 另外，本發明具有一種藉由使用現有設備和製程而不需 使用複雜製程和額外設備就能以低成本實現具有高可信賴 度之快閃記憶體裝置的優勢效應。 在上述說明中，說明了 一層係存在於另一層i。然而， 本行人士將鑑知一層可在另一層上立即存在且第三層可插 置於前兩層之間。 前述具體實施例僅為實施例且不予推斷作限制本發明。 本文可上即應用於其它裝置類型。本發明之說明意圖在於 猫述’並不限制申請專利範圍之範轉。許多替代作法、修 改、以及變化對本行人士而言是明顯的。 【圖式簡單說明】 本發明《上述及其它目的、特徵和優點係由以上對本發 86516 -15- 1239098 明較佳具體實施例之詳細說明配合附圖而明顯，其中·· 圖1至圖11為快閃記憶體裝置之剖部面圖，功用在於說明 一種根據本發明之較佳具體製造該記憶體裝置的方法。 圖式代表符號說明】 100 半導體基底 102 犧牲性氧化物膜 104 穿隧氧化物膜 106 第一多晶矽膜 108 硬式遮罩膜 110 溝槽 112 侧壁氧化物膜 114 溝槽氧化物膜 116 第二多晶矽膜 118 氧化物膜 120 氮化物膜 122 氧化物膜 124 介電質膜 126 第三多晶矽膜 128 矽化物膜 86516 -16-

Claims (1)

1239098 拾、申請專利範圍： l -種製造快閃記憶體裝置的方法，其包含的步驟為： —在—半導體基底上相繼形成一穿隧氧化物膜、一第 夕晶碎膜以及一硬式遮罩膜； (b) 經由一圖案結構製程蝕刻該硬式遮罩膜第一多曰 碎膜、f隨氧化物膜和半導體基底而在半導體基底= 成一溝槽； (c) 沈積一氧化物膜以掩埋該溝槽並接著藉由一化學 機械研磨製程研磨該氧化物膜直到該硬式遮罩膜曝露； (d) 移除硬式遮罩膜； (e) 實現一清理製程以使得該氧化物膜之其中一個突 出4分内凹至該第一多晶矽膜之側壁底部未曝露的程 度； (f) 隨著該氧化物膜之突出部分内凹而沈積一第二多 晶碎膜並接著研磨該第二多晶矽膜直到氧化物膜之突出 部分曝露； (g) 在該第二多晶矽膜上形成一介電質膜；以及 (h) 在該介電質膜上形成一控制閘。 2.如申請專利範圍第1項之方法，其進一步包含之步騾為 :在該穿隧氧化物膜於該半導體基底上形成之前， 在該半導體基底上形成一犧牲性氧化物膜； 實現用於形成邊壁之離子佈植、用於控制臨界電壓之 離子佈植、使用該犧牲性氧化物膜作為一缓衝層；以及 移除該犧牲性氧化物膜。 86516 1239098 ’如申睛專利範圍第1項之方法，其進一步包含介於步驟 (g)與步騾（f)之間的步·驟，實現一用於使該等第二多晶矽 膜之間的氧化物膜内凹一給定深度之清理製程，用以增 加Μ第二多晶矽膜與該介電質膜之接觸表面面積。 4. 如申請專利範圍第1項之方法，其中該硬式遮罩膜係使 用一具有一蝕刻選擇率之氮化矽膜予以形成於氧化物 膜’並且其形成之厚度使得該氧化物膜係充分地突出得 比該半導體基底之表面還高。 5. 如申請專利範圍第丨項之方法，其中該氧化物膜係一種 HDP氧化物膜且其沈積厚度可沈積得比該硬式遮罩之上 表面還高而又完全掩埋該溝槽。 6. 如申請專利範圍第丨項之方法，其中該用於使氧化物膜 之突出部分内凹的清理製程使用DHF和SCd溶液。 如申請專利範圍第1項之方法 其中该弟一多晶碎係使 用-内未摻有摻雜物之非結晶多晶發膜予以形成，且 中該非結晶多晶矽膜係使用SiH4或Sl2H6氣體於 480〜55CTC之溫度和-(m〜3陶爾之低壓條件下藉由一 壓化學汽相沈積（LP-CVD)法予以形成。 其 低 8. 法，其中該第二多晶矽膜係 3氣體於一 550〜620 °C之溫度 下藉由一低壓化學汽相沈積 如申請專利範圍第1項之方 使用SiH4或Si2H6氣體和PH 和一 0.1〜3陶爾之低壓條件 (LP-CVD)法予以形成。 9. 如申請專利範圍第1項之 有一雙架構，一内摻有一 方法’其中該控制閘係作成具 摻雜物之膜和一内未摻有一摻 86516 1239098 =物之膜係相繼堆疊在該雙架構上，目的在於避免會實 /、口化成一介電質膜而提升該氧化物膜厚度之氟（F)之 擴散。 10. 如申明專利範圍第9項之方法，其中該内摻有該摻雜物 之非結晶多晶矽膜係使用以仏或叫^氣體和一ph3氣體 於一 510〜5501之溫度和一 0.U陶爾之壓力條件下藉由 一低壓化學汽相沈積（LP-CVD)法予以形成，且該在供應 PH3氣體之後内部未藉由原處製程摻雜摻雜物之非結晶 多晶碎膜係終止的。 11. 如申請專利範圍第1項之方法，其中該介電質膜係作成 具有一堆疊架構’其中一氧化物膜、一氮化物膜和一氧 化物膜係相繼堆疊在該堆疊架構上。 12 ·如申睛專利範圍弟11項之方法，其進一步在步驟（匕）和步 驟（g)之間包含之步驟為’於一 7 5 0〜8 0 0 °C之溫度條件下 實現一蒸氣退火製程以改良該介電質膜之膜品質並增 強該氧化物膜、氮化物膜與氧化物膜之堆疊架構之間的 介面。 86516