KR20090012831A - 비휘발성 메모리 소자의 제조방법 - Google Patents
비휘발성 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR20090012831A KR20090012831A KR1020070077000A KR20070077000A KR20090012831A KR 20090012831 A KR20090012831 A KR 20090012831A KR 1020070077000 A KR1020070077000 A KR 1020070077000A KR 20070077000 A KR20070077000 A KR 20070077000A KR 20090012831 A KR20090012831 A KR 20090012831A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- trench
- insulating layer
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000005641 tunneling Effects 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims description 22
- 238000007667 floating Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000009271 trench method Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 150000005837 radical ions Chemical class 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OMRRUNXAWXNVFW-UHFFFAOYSA-N fluoridochlorine Chemical compound ClF OMRRUNXAWXNVFW-UHFFFAOYSA-N 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010169 landfilling Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 웨이퍼(wafer)전 영역에서 EFH(Effective Field oxide Height)의 불균일성을 최소화하여 문턱 전압의 균일성을 확보할 수 있는 비휘발성 메모리 소자의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 터널링 절연막과 플로팅 게이트용 도전막을 형성하는 단계와, 상기 도전막, 상기 터널링 절연막 및 상기 기판을 일부 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 일부 매립되도록 내측벽을 따라 소자 분리막용 제1 절연막을 형성하는 단계와, 상기 트렌치가 매립되도록 상기 제1 절연막 상에 희생 절연막을 형성하는 단계와, 상기 희생 절연막을 평탄화하는 단계와, 상기 제1 절연막을 일정 두께 리세스시켜 상기 트렌치 상부의 개구폭을 확장시키는 단계와, 상기 희생 절연막을 제거하는 단계와, 상기 트렌치가 매립되도록 소자 분리막용 제2 절연막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법을 제공한다.
비휘발성 메모리 소자, 낸드 플래시 메모리 소자, 소자 분리막
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 비휘발성 메모리 소자의 제조방법, 더욱 구체적으로는 비휘발성 메모리 소자의 소자 분리막 형성방법에 관한 것이다.
비휘발성 메모리 장치인 낸드 플래시 메모리 장치(NAND type flash memory device)는 고집적을 위해 복수의 셀이 직렬 연결되어 단위 스트링(string)을 구성하며, 주로 메모리 스틱(memory stick), USB 드라이버(Universal Serial Bus driver), 하드 디스크(hard disk)를 대체할 수 있는 장치로 그 적용 분야를 넓혀 가고 있다.
현재, 낸드 플래시 메모리 소자의 제조방법에 있어서 플로팅 게이트 형성방법은 활성영역(active region)과 플로팅 게이트 간의 중첩 마진(overlay margin)의 감소에 따라 ASA-STI(Advanced Self Aligned Shallow Trench Isolation) 공정을 적용하고 있다.
도 1a 내지 도 1h는 종래기술에 따른 ASA-STI 공정을 설명하기 위하여 도시 한 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(100) 상에 터널링 절연막(101), 플로팅 게이트용 도전막(102) 및 하드 마스크(hard mask)(103)를 순차적으로 형성한다.
이어서, 도 1b에 도시된 바와 같이, 하드 마스크(103A), 도전막(102A), 터널링 절연막(101A) 및 반도체 기판(100A)을 일부 식각하여 트렌치(trench)(104)를 형성한다.
이어서, 도 1c에 도시된 바와 같이, 트렌치(104, 도 1b참조)가 일부 매립되도록 내측벽을 따라 소자 분리막용 라이너(liner) HDP(High Density Plasma)막(105)을 형성한다.
이어서, 도 1d에 도시된 바와 같이, 트렌치(104, 도 1b참조)가 매립되도록 SOD(Spin On Dielectric)막(107)을 형성한다.
이어서, 도 1e에 도시된 바와 같이, HDP막(105A)과 SOD막(107A)을 평탄화한다.
이어서, 도 1f에 도시된 바와 같이, SOD막(107B)을 일정 깊이 리세스(recess)시킨다.
이어서, 도 1g에 도시된 바와 같이, 반도체 기판(100A) 상부에 소자 분리막용 HDP막(108)을 형성한다.
이어서, 도 1h에 도시된 바와 같이, HDP막(108A, 105B)을 평탄화한 후 하드 마스크(103A, 도 1h참조)를 제거한다.
이어서, 도시되진 않았지만, 소자 분리막의 EFH(Effective Field oxide Height)를 조절하기 위해 HDP막(108A, 105B)을 일정 깊이 리세스시킨다. 여기서, EFH라 함은 소자 분리막에 의해 정의되는 활성영역의 표면으로부터 유전체막까지의 거리를 의미한다.
그러나, 이러한 종래기술에 따른 ASA-STI 공정은 다음과 같은 문제점이 발생한다.
전술한 바와 같이, ASA-STI 공정은 SA-STI(Self Aligned-STI) 공정에 비해 종횡비가 높다. 이 때문에 소자분리막을 SA-STI 공정에서와 같이 HDP 단일막으로 형성하는 것이 아니라, HDP막-SOD막-HDP막이 적층된 적층 구조로 형성할 수밖에 없다. 즉, 매립 특성이 우수한 SOD막을 이용하여 매립 특성을 확보한 상태에서 SOD막에 비해 경도(hardness)가 높은 HDP막을 이용하여 최종 매립시킴으로써 연마 공정과 후속 EFH 조절을 위한 식각공정시 공정 제어를 쉽게 가져갈 수 있는 효과를 얻고자 하였다.
하지만, 소자가 고집적화되어 감에 따라-트렌치(104, 도 1b참조)의 종횡비가 증대되고, 이로 인해 도 1c와 같이, 라이너 HDP막(105) 형성공정시 일부 트렌치(104) 상부에서 오버행(over hang) 현상이 발생되어 트렌치(104) 입구가 닫히는 문제가 발생된다. 이에 따라, 도 1d에서 실시되는 SOD막(107) 형성공정시 HDP막(105)의 오버행에 의해 입구가 닫힌 트렌치(104) 내부에는 SOD막(107)이 매립되지 않게 되어 도 1f와 같이 SOD막(107B) 리세스 공정 후에도 SOD막(107B)이 매립된 영역과 매립되지 않는 영역 간에 단차가 발생된다. 이러한 단차는 도 1g에서 실시 되는 HDP막(108) 형성공정시 오버행을 유발시켜 결국에는 최종 소자 분리막 간에 단차가 발생된다.
이와 같이, 소자 분리막 간의 단차에 기인한 문제점으로는 이웃하는 플로팅 게이트 사이에 개재된 유전체막의 펀치 쓰루(punch through) 현상을 유발한다는데 있다. 즉, 상대적으로 SOD막이 매립되지 않아 EFH가 낮게 제어되는 영역에서 유전체막이 파괴되어 콘트롤 게이트와 기판이 직접 접속되는 전기적인 단락이 발생되는 문제이다. 콘트롤 게이트와 기판이 전기적으로 단락되는 경우 이 부위에서 누설전류가 발생되고, 이러한 누설전류는 안정적인 소자의 기입 또는 소거 동작을 방해하여 결국 소자가 페일(fail)되어 폐기 처분되며, 이로 인해 소자의 수율이 저하되는 문제가 발생된다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다.
첫째, 본 발명은 웨이퍼 전 영역에서 EFH의 불균일성을 최소화하여 문턱 전압의 균일성을 확보할 수 있는 비휘발성 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
둘째, 본 발명은 셀 영역에서 EFH의 감소에 기인한 유전체막의 펀치 쓰루 현상을 방지할 수 있는 비휘발성 메모리 소자의 제조방법을 제공하는데 다른 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 기판 상에 터널링 절연막과 플로팅 게이트용 도전막을 형성하는 단계와, 상기 도전막, 상기 터널링 절연막 및 상기 기판을 일부 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 일부 매립되도록 내측벽을 따라 소자 분리막용 제1 절연막을 형성하는 단계와, 상기 트렌치가 매립되도록 상기 제1 절연막 상에 희생 절연막을 형성하는 단계와, 상기 희생 절연막을 평탄화하는 단계와, 상기 제1 절연막을 일정 두께 리세스시켜 상기 트렌치 상부의 개구폭을 확장시키는 단계와, 상기 희생 절연막을 제거하는 단계와, 상기 트렌치가 매립되도록 소자 분리막용 제2 절연막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법을 제공한다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 본 발명에 의하면, 트렌치 내부에 소자 분리막용 제1 절연막을 형성한 후 그 상부에 희생 절연막을 형성하고, 상기 희생 절연막을 식각 장벽층으로 상기 제1 절연막을 일정 깊이 리세스시켜 트렌치 상부의 개구폭을 제1 절연막의 두께만큼 확장시킴으로써 후속 소자 분리막용 제2 절연막 매립 특성을 개선시켜 웨이퍼 전 영역에서 EFH의 불균일성을 최소화하여 문턱 전압의 균일성을 확보할 수 있다. 또한, 셀 영역에서 EFH의 감소에 기인한 유전체막의 펀치 쓰루 현상을 방지할 수 있다.
둘째, 본 발명에 의하면, 식각 마진을 확보하기 위해 형성하는 하드 마스크를 제거한 후 상기 소자 분리막용 제2 절연막을 형성함으로써 트렌치의 종횡비를 하드 마스크 두께만큼 감소시켜 상기 소자 분리막용 제2 절연막의 매립 특성을 개선시킬 수 있다.
셋째, 본 발명에 의하면, 상기 희생 절연막을 상기 하드 마스크와 동일 물질로 형성함으로써 상기 하드 마스크 제거공정시 함께 제거하여 공정을 단순화시킬 수 있다.
넷째, 본 발명에 의하면, 종래기술에서와 같이 SOD막, 예컨대 PSZ(polisilazane)막을 사용하지 않음으로써 제조 단가를 낮출 수 있다.
이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 '상' 또는 '상부'에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마 공정을 통해 일부가 변형된 것을 의미한다.
실시예
도 2a 내지 도 2h는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 설명하기 위하여 제조공정 순서대로 도시한 공정 단면도이다. 여기서는 일례로 ASA-STI 공정을 적용한 낸드 플래시 메모리 소자의 제조방법에 대해 설명하기로 한다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(200), 예컨대 p형 기판 내에 트리플 n-웰(triple n-type well)(미도시)을 형성한 후 p-웰(p-type well)(미도시)을 형성한다.
이어서, p-웰 내의 채널 영역 내에 문턱전압 조절용 이온주입 공정을 실시한다.
이어서, 기판(200) 상에 실질적으로 F-N 터널링(Fouler-Nordheim Tunneling)이 일어나는 터널링 절연막(201)을 형성한다. 이때, 터널링 절연막(201)은 산화막, 예컨대 실리콘산화막(SiO2)으로 형성하거나, 실리콘산화막(SiO2)을 형성한 후 질소, 예컨대 N2 가스를 이용한 열처리 공정을 실시하여 실리콘산화막(SiO2)과 기판(200) 계면에 질화층을 형성할 수도 있다. 이외에도, 금속 산화물, 예컨대 알루미늄산화막(Al2O3), 하프늄산화막(HfO2), 지르코늄산화막(ZrO2)과 같이 유전율이 3.9 이상인 고유전막으로 형성할 수도 있다. 이러한 터널링 절연막(201)은 50~100Å 정도의 두께로 형성할 수 있다.
예컨대, 터널링 절연막(201)을 실리콘산화막으로 형성하는 경우, 그 제조방법으로는 건식 산화, 습식 산화 공정 또는 라디컬 이온(radical ion)을 이용한 산화 공정을 이용할 수도 있으나, 터널링 절연막(201) 특성 측면에서 라디컬 이온을 이용한 산화 공정 대신에 건식 산화, 습식 산화 공정으로 실시하는 것이 바람직하다. 한편, 질소 가스를 이용한 열처리 공정은 퍼니스(furnace) 장비를 이용하여 실시할 수 있다.
이어서, 터널링 절연막(201) 상에 플로팅 게이트용 도전막(202)을 형성한다. 이때, 도전막(202)은 도전성을 갖는 물질은 모두 사용가능하며, 예컨대 다결정실리콘, 전이 금속 또는 희토류 금속 중 선택된 어느 하나의 물질로 형성할 수 있다. 예컨대, 다결정실리콘막은 불순물 이온이 도핑되지 않은 언-도프트(un-doped) 다결정실리콘막 또는 불순물 이온이 도핑된 도프트(doped) 다결정실리콘막 모두 사용가능하며, 언-도프트 다결정실리콘막의 경우 후속 이온주입공정을 통해 별도로 불순물 이온을 주입한다. 이러한 다결정실리콘막은 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition, 이하 LPCVD라 함) 방식으로 형성하고, 이때 소스 가스로는 실란(SiH4) 가스를 사용하며, 도핑 가스로는 포스핀(PH3), 3염화불소(BCl3) 또는 지보란(B2H6) 가스를 사용한다. 전이 금속으로는 철(Fe), 코발트(Co), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 몰리브덴(Mo) 또는 티타늄(Ti) 등을 사용하고, 희토류 금속으로는 어븀(Er), 이터륨(Yb), 사마륨(Sm), 이트륨(Y), 란탄(La), 세륨(Ce), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 톨륨(Tm) 및 루테튬(Lu) 등을 사용한다.
이어서, 도전막(202) 상에 완충막(미도시)을 형성할 수도 있는데, 이때, 완충막(미도시)은 후속 공정을 통해 형성될 하드 마스크(203) 증착공정 및 제거공정시 도전막(202)의 손상을 방지하기 위해 형성하며, 하드 마스크(203)와 높은 식각 선택비를 갖는 물질로 형성하는 것이 바람직하다. 예컨대, 하드 마스크(203)가 질화막, 예컨대 실리콘질화막(Si3N4)으로 형성된 경우 실리콘산화막(SiO2)으로 형성한다.
이어서, 완충막 상에 하드 마스크(203)를 형성할 수도 있다. 이때, 하드 마스크(203)는 후속 공정을 통해 형성될 감광막 패턴(미도시)의 두께 부족을 보상하기 위한 것으로, 완충막이 형성되지 않는 경우 도전막(202)과 높은 식각 선택비를 갖는 물질로 형성한다. 예컨대, 도전막(202)이 다결정실리콘막으로 형성된 경우 실리콘질화막(Si3N4)으로 형성한다. 이러한 하드 마스크(203)는 증착공정시 스트레스(stress)를 최소화하기 위해 LPCVD 방식으로 형성하며, 700~800℃의 온도, 0.3~0.4Torr의 압력에서, 질소(N2) 유량을 40~60cc로 하고, DCS(Diclorosilane, SiCl2H2) 유량을 800~1000cc로 하며, 암모니아(NH3) 유량을 800~1000cc로 하여 형성한다.
이어서, 도 2b에 도시된 바와 같이, 하드 마스크(203A), 도전막(202A), 터널링 절연막(201A) 및 기판(200A)을 일부 식각하여 일정 깊이를 갖는 트렌치(204)를 형성한다. 이때, 트렌치(204)는 낸드 플래시 메모리 소자의 경우 라인 형태(line type)로 형성할 수 있다.
이어서, 도 2c에 도시된 바와 같이, 트렌치(204, 도 2b참조)가 일부 매립되도록 내측벽을 따라 증착 공정을 통해 소자 분리막용 제1 절연막(205)을 증착한다. 이때, 제1 절연막(205)은 저부가 내측벽보다 두껍게 증착되는 라이너 형태로 증착하며, 800~1200Å 정도의 두께(트렌치 저부 기준)로 증착한다. 이러한 제1 절연막(205)은 높은 종횡비에서도 매립 특성이 우수한 HDP막으로 형성할 수 있다. 이 과정에서 트렌치(204)의 종횡비에 기인한 오버행 현상이 발생되어 일부 트렌치(204) 내부에 공극(206)이 존재하게 된다.
이어서, 도 2d에 도시된 바와 같이, 트렌치(204, 도 2b참조)가 매립되도록 희생 절연막(207)을 형성한다. 이때, 희생 절연막(207)은 후속 공정을 통해 제거되어야 하기 때문에 제거공정 단순화 측면을 고려하여 하드 마스크(203A)와 동일한 물질로 형성한다. 예컨대, 질화막, 더욱 구체적으로 실리콘이 함유된 실리콘질화막(Si3N4)으로 형성한다. 이러한 희생 절연막(207)은 200~300Å 정도의 두께로 형성 한다.
이어서, 도 2e에 도시된 바와 같이, 희생 절연막(207A)에 대해 평탄화 공정, 예컨대 에치백(etch back) 또는 화학적 기계적 연마(Chemical Mechanical Polishing, 이하, CMP라 함) 공정을 실시한다. 예컨대, CMP 공정은 하드 마스크(203A)가 노출되지 않도록 제1 절연막(205A) 상부에서 멈추도록 하는 것이 바람직하나, 오버행 부위에서 제1 절연막(205A)이 두껍게 잔류되는 경우 후속 식각공정시 어려움이 수반될 수 있으므로, 과도 연마하여 제1 절연막(205A)이 균일하게 잔류되도록 한다.
이어서, 도 2f에 도시된 바와 같이, 하드 마스크(203A)를 노출시키는 동시에 트렌치(204, 도 2b참조)의 상부 개구폭을 확장시키기 위해 제1 절연막(205B)을 식각한다. 이때, 식각공정은 희생 절연막(207B)을 식각 장벽층으로 이용하여 실시하며, 식각용액으로는 DHF(Diluted HF), BHF(Buffered HF) 또는 BOE(Buffered Oxide Etchant) 용액을 사용할 수 있다. 이로써, 제1 절연막(205B) 두께만큼 트렌치(204)의 개구폭을 확장시켜 후속 소자 분리막용 제2 절연막(208, 도 2h참조)의 매립 특성을 개선시킬 수 있다.
한편, 제1 절연막(205B) 식각공정 전, 희생 절연막(207B)을 일부 리세스시킬 수도 있다. 이는, 희생 절연막(207B)이 제1 절연막(205B)을 덮고 있는 경우 제1 절연막(205B) 식각을 안정적으로 수행할 수 없기 때문이다. 또한, 희생 절연막(207B)을 일부 식각함으로써 그 만큼 후속 제거공정을 단순화시킬 수 있는 효과를 얻을 수 있다. 예컨대, 희생 절연막(207B) 식각공정은 인산(H3PO4) 용액을 사용할 수 있다.
이어서, 도 2g에 도시된 바와 같이, 하드 마스크(203A, 도 2f참조)와 희생 절연막(207B, 도 2f참조)을 제거한다. 이때, 제거공정은 인산 용액을 이용하여 실시한다.
이와 같이, 하드 마스크(203A)와 희생 절연막(207B)을 제거함으로써 다음과 같은 효과를 얻을 수 있다.
첫째, 하드 마스크(203A)를 제거함으로써 종횡비를 하드 마스크(203A)의 두께만큼 감소시켜 후속 소자 분리막용 제2 절연막(208, 도 2h참조) 매립 특성을 개선시킬 수 있다. 둘째, 희생 절연막(207B)을 제거함으로써 트렌치(204, 도 2b참조) 내부에 제1 절연막(205B)만을 잔류시켜 모든 트렌치(204) 내부에서 균일성을 확보할 수 있다.
이어서, 도 2h에 도시된 바와 같이, 트렌치(204, 도 2b참조)가 매립되도록 소자 분리막용 제2 절연막(208)을 형성한 후 평탄화 공정, 예컨대 CMP 공정을 실시하여 평탄화한다. 이때, CMP 공정은 도전막(202A)을 연마 정지막으로 이용하여 실시한다.
이어서, 도시되진 않았지만, 제1 및 제2 절연막(205B, 208)을 리세스시켜 EFH를 조절한다. 이때, EFH를 조절하기 위한 식각공정은 건식식각 또는 습식식각방식 모두 가능하다.
이후, 공정은 일반적인 공정과 동일하기 때문에 그에 대한 설명은 생략하기로 한다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 본 발명의 실시예는 낸드 플래시 메모리 소자의 제조방법을 예로 들어 기술되었으나, 노아(NOR type) 플래시 메모리 소자를 포함한 모든 비휘발성 메리 소자에 적용할 수 있다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1h는 종래기술에 따른 낸드 플래시 메모리 소자의 제조방법을 도시한 공정 단면도.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100, 100A, 200, 200A : 반도체 기판
101, 101A, 201, 201A : 터널링 절연막
102, 102A, 202, 202A : 도전막(플로팅 게이트)
103, 103A, 203, 203A : 하드 마스크
104, 204 : 트렌치
105, 105A, 105B : 라이너 HDP막
205, 205A, 205B : 제1 절연막(소자 분리막)
106, 206 : 공극
107 : SOD막
108, 108A : HDP막(소자 분리막)
207, 207A, 207B : 희생 절연막
208 : 제2 절연막(소자 분리막)
Claims (9)
- 기판 상에 터널링 절연막과 플로팅 게이트용 도전막을 형성하는 단계;상기 도전막, 상기 터널링 절연막 및 상기 기판을 일부 식각하여 트렌치를 형성하는 단계;상기 트렌치가 일부 매립되도록 내측벽을 따라 소자 분리막용 제1 절연막을 형성하는 단계;상기 트렌치가 매립되도록 상기 제1 절연막 상에 희생 절연막을 형성하는 단계;상기 희생 절연막을 평탄화하는 단계;상기 제1 절연막을 일정 두께 리세스시켜 상기 트렌치 상부의 개구폭을 확장시키는 단계;상기 희생 절연막을 제거하는 단계; 및상기 트렌치가 매립되도록 소자 분리막용 제2 절연막을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 희생 절연막은 상기 제1 절연막과 식각 선택비를 갖는 물질로 형성하는 비휘발성 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 희생 절연막은 질화막으로 형성하는 비휘발성 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 도전막을 형성하는 단계 후,상기 도전막 상에 하드 마스크를 형성하는 단계를 더 포함하는 비휘발성 메모리 소자의 제조방법.
- 제 4 항에 있어서,상기 하드 마스크는 상기 희생 절연막과 동일 물질로 형성하는 비휘발성 메모리 소자의 제조방법.
- 제 4 항에 있어서,상기 하드 마스크는 상기 희생 절연막을 제거하는 단계에서 함께 제거하는 비휘발성 메모리 소자의 제조방법.
- 제 4 항에 있어서,상기 희생 절연막을 평탄화하는 단계는,상기 제1 절연막이 노출될 때까지 실시하는 비휘발성 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 트렌치 상부의 개구폭을 확장시키는 단계는,상기 희생 절연막을 일정 깊이 리세스시키는 단계를 포함하는 비휘발성 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 제1 및 제2 절연막은 HDP(High Density Plasma)막으로 형성하는 비휘발성 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070077000A KR20090012831A (ko) | 2007-07-31 | 2007-07-31 | 비휘발성 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070077000A KR20090012831A (ko) | 2007-07-31 | 2007-07-31 | 비휘발성 메모리 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090012831A true KR20090012831A (ko) | 2009-02-04 |
Family
ID=40683536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070077000A KR20090012831A (ko) | 2007-07-31 | 2007-07-31 | 비휘발성 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090012831A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106763077A (zh) * | 2016-09-27 | 2017-05-31 | 徐州徐工铁路装备有限公司 | 一种凿岩台车推进器用镶嵌型螺母 |
| CN113841239A (zh) * | 2021-08-26 | 2021-12-24 | 长江存储科技有限责任公司 | 三维nand存储器及其制造方法 |
-
2007
- 2007-07-31 KR KR1020070077000A patent/KR20090012831A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106763077A (zh) * | 2016-09-27 | 2017-05-31 | 徐州徐工铁路装备有限公司 | 一种凿岩台车推进器用镶嵌型螺母 |
| CN113841239A (zh) * | 2021-08-26 | 2021-12-24 | 长江存储科技有限责任公司 | 三维nand存储器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101050454B1 (ko) | 반도체 소자의 소자 분리막 및 그 형성방법 | |
| US8803218B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US7563689B2 (en) | Method for fabricating nonvolatile memory device | |
| US8791521B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6743676B2 (en) | Method of forming a floating gate in a flash memory device | |
| US7537993B2 (en) | Methods of forming semiconductor devices having tunnel and gate insulating layers | |
| KR100956599B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
| US20090189280A1 (en) | Method of Forming a Non Volatile Memory Device | |
| KR20090012831A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| US7645670B2 (en) | Method for fabricating nonvolatile memory device | |
| KR20090074536A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR100967098B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR100871642B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR100933812B1 (ko) | 반도체 소자의 제조방법 | |
| KR101035584B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100909798B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR100864629B1 (ko) | 반도체 소자의 소자 분리막 및 그 형성방법 | |
| KR20090044918A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| US20080194093A1 (en) | Method for fabricating a nonvolatile memory device | |
| KR20090044917A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR20090074539A (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR100874434B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR20090002617A (ko) | 반도체 소자의 제조방법 | |
| KR20100077275A (ko) | 비휘발 메모리 소자의 제조 방법 | |
| KR20090012832A (ko) | 비휘발성 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |