KR20160046458A - 적층막 제조방법 - Google Patents

적층막 제조방법 Download PDF

Info

Publication number
KR20160046458A
KR20160046458A KR1020140142327A KR20140142327A KR20160046458A KR 20160046458 A KR20160046458 A KR 20160046458A KR 1020140142327 A KR1020140142327 A KR 1020140142327A KR 20140142327 A KR20140142327 A KR 20140142327A KR 20160046458 A KR20160046458 A KR 20160046458A
Authority
KR
South Korea
Prior art keywords
source gas
film
forming
gas containing
nitride film
Prior art date
Application number
KR1020140142327A
Other languages
English (en)
Inventor
최영철
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020140142327A priority Critical patent/KR20160046458A/ko
Publication of KR20160046458A publication Critical patent/KR20160046458A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 파티클 발생을 감소시키며 제조비용을 절감할 수 있는 적층막의 제조방법에 관한 것으로서, 질화막 및 산화막 중 어느 하나의 막과 나머지 다른 하나의 막을 챔버 내에서 인시츄 공정으로 순차적으로 형성하는 단계를 포함하고, 질소(N)를 함유하는 반응가스와 반응하여 상기 질화막을 형성할 수 있는 제 1 소스가스 및 산소(O)를 함유하는 반응가스와 반응하여 상기 산화막을 형성할 수 있는 제 2 소스가스는 동종의 가스인 것을 특징으로 하는 적층막 제조방법이 제공된다.

Description

적층막 제조방법{Method of fabricating stacked film}
본 발명은 적층막의 제조방법에 관한 것으로서, 보다 상세하게는 질화막과 산화막으로 이루어진 적층막의 제조방법에 관한 것이다.
반도체 소자와 같은 전자 소자를 제조하는 과정에서 질화막과 산화막을 포함하여 구성하는 적층막을 도입하는 경우가 있다. 이러한 적층막의 형성과정에서 이종물질층 간의 계면제어, 파티클 발생, 제조비용 절감 등의 이슈가 수반될 수 있다. 또한 설비형태에서는 소스 구성이 많이 필요하고 퍼지 등의 문제로 설비가 복잡하게 구성되는 문제가 야기될 수 있다.
한국특허공개번호 10-2004-0057570
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 이종물질 간의 계면을 제어하며 파티클 발생을 감소시키며 제조비용을 절감할 수 있는 적층막의 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 따른 적층막의 제조방법이 제공된다. 상기 적층막의 제조방법에서는 챔버 내에 배치된 기판 상에, 질화막 및 산화막 중 어느 하나의 막과 나머지 다른 하나의 막을 인시츄 공정으로 순차적으로 형성하는 단계; 및 상기 어느 하나의 막을 형성한 후 상기 나머지 다른 하나의 막을 형성하기 이전에, 상기 챔버 내에 산소(O2) 플라즈마 세정 처리를 수행하는 단계; 를 구비하는 단위사이클을 적어도 1회 이상 수행한다.
상기 질화막을 형성하는 단계는, 질소(N)를 함유하는 반응가스와 반응하여 상기 질화막을 형성할 수 있으며, 탄소(C)를 함유하는, 제 1 소스가스를 상기 기판 상에 제공하는 단계를 포함하고, 상기 산화막을 형성하는 단계는, 및 산소(O)를 함유하는 반응가스와 반응하여 상기 산화막을 형성할 수 있으며, 탄소(C)를 함유하는, 제 2 소스가스를 상기 기판 상에 제공하는 단계를 포함하고, 상기 챔버 내에 산소 플라즈마 세정 처리를 수행하는 단계는 상기 챔버 내벽에 흡착된 탄소 불순물을 상기 산소 플라즈마에 의하여 제거하는 단계를 포함한다.
상기 적층막의 제조방법에서, 상기 어느 하나의 막은 상기 질화막이며, 상기 나머지 다른 하나의 막은 상기 산화막이며, 상기 제 1 소스가스와 상기 제 2 소스가스는, 탄소(C)를 함유하는 동종의 소스가스이며, 상기 산소 플라즈마 세정 처리는 상기 질화막을 형성한 후 상기 산화막을 형성하기 이전에 수행될 수 있다.
상기 적층막의 제조방법에서, 상기 질화막은 실리콘 질화막이며, 상기 산화막은 실리콘 산화막이며, 상기 제 1 소스가스와 상기 제 2 소스가스는, 탄소(C)를 함유하는 동종의 실리콘계 소스가스일 수 있다. 상기 탄소(C)를 함유하는 동종의 실리콘계 소스가스는 메틸기(CH3) 또는 에틸기(C2H5)를 함유하는 실리콘계 소스가스일 수 있다. 상기 탄소(C)를 함유하는 동종의 실리콘계 소스가스는 산소(O)를 함유하지 않으면서 탄소(C)를 함유하는 실리콘계 소스가스일 수 있다.
상기 적층막의 제조방법에서, 상기 제 1 소스가스와 상기 제 2 소스가스는 동일한 소스가스라인을 통하여 상기 챔버 내로 제공될 수 있다. 상기 질소(N)를 함유하는 반응가스 및 상기 산소(O)를 함유하는 반응가스는, 상기 제 1 소스가스 및 상기 제 2 소스가스가 제공되는 상기 소스가스라인과 별개인, 적어도 하나 이상의 다른 가스라인을 통하여 상기 챔버 내로 제공될 수 있다.
상기 적층막의 제조방법에서, 상기 질화막을 형성한 후 상기 산소 플라즈마 세정 처리를 수행하기 이전에, 상기 기판 상에 존재하는 잔류물을 처리하고 상기 질화막의 막질 특성을 개선하기 위한, 플라즈마 처리 단계를 더 포함할 수 있다. 이 경우, 상기 플라즈마 처리 단계는 질소(N2)와 암모니아(NH3)를 함유하는 혼합가스의 플라즈마를 이용한 처리 단계를 포함할 수 있다.
상기 적층막의 제조방법에서, 상기 단위사이클을 반복하여 수행하는 과정에서, 상기 산화막을 형성한 후 상기 질화막을 형성하기 이전에, 상기 기판 상에 존재하는 잔류물을 처리하고 상기 산화막의 막질 특성을 개선하기 위한, 플라즈마 처리 단계를 더 포함할 수 있다 이 경우, 상기 플라즈마 처리 단계는 아르곤(Ar) 및 헬륨(He) 중 적어도 어느 하나와 산소(O2)를 함유하는 혼합가스의 플라즈마를 이용한 처리 단계를 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 질화막과 산화막을 인시츄 공정으로 형성함으로써 이종물질층의 계면을 효과적으로 제어할 수 있으며, 질화막 소스가스와 산화막 소스가스가 동종의 가스이므로 소스가스의 퍼지/펌핑 시간을 최소화하거나 생략할 수 있으며 가스라인을 단순화할 수 있으며 적층막 형성과정에서 파티클 발생을 감소시킬 수 있는 적층막 제조방법을 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 적층막의 제조방법을 도해하는 순서도이다.
도 2는 본 발명의 다른 실시예에 따른 적층막의 제조방법을 도해하는 순서도이다.
도 3은 본 발명의 일부 실시예들에 따른 적층막의 제조방법을 수행하는 적층막 제조장치 중 일부를 도해하는 도면이다.
도 4는 본 발명의 비교예에 따른 적층막 제조장치의 일부를 도해하는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 여러 실시예들을 예시적으로 설명하기로 한다.
명세서 전체에 걸쳐서, 막, 패턴, 영역 또는 기판과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것일 수 있다. 동일한 부호는 동일한 요소를 지칭한다.
본 발명의 일부 실시예들에 따른 적층막의 제조방법은 화학적 기상 증착법(CVD) 또는 원자층 증착법(ALD; Atomic Layer Deposition)으로 구현될 수 있다.
도 1은 본 발명의 일 실시예에 따른 적층막의 제조방법을 도해하는 순서도이고, 도 3은 본 발명의 일부 실시예들에 따른 적층막의 제조방법을 수행하는 적층막 제조장치 중 일부를 도해하는 도면이다.
도 1 및 도 3을 참조하면, 본 발명의 일부 실시예들에 따른 적층막의 제조방법은 질화막 및 산화막 중 어느 하나의 막과 나머지 다른 하나의 막을 챔버 내에서 인시츄(in-situ) 공정으로 순차적으로 형성하는 단계를 포함한다. 예를 들어, 상기 적층막은 질화막과 산화막이 인시츄 공정으로 순차적으로 형성되어 이루어질 수 있다. 다른 예로서, 상기 적층막은 산화막과 질화막이 인시츄 공정으로 순차적으로 형성되어 이루어질 수 있다.
여기에서, 인시츄 공정이라 함은 기판 상에 제 1 막과 제 2 막을 포함하는 적층막을 형성함에 있어서, 제 1 막을 형성하는 단계와 제 2 막을 형성하는 단계 사이에 외부대기에 노출되는 단계가 포함되지 않도록 구성하는 공정을 의미할 수 있다. 예를 들어, 하나의 챔버 내에 기판이 인입되고 챔버 내부의 압력을 소정의 범위로 유지한 상태에서, 상기 기판 상에 제 1 막과 제 2 막을 연속적으로 순차 형성하고, 그 이후에, 상기 챔버 외부로 상기 기판을 인출하도록 구성하여, 제 1 막과 제 2 막 사이의 계면이 외부대기에 노출되지 않도록 구성하는 공정을 포함할 수 있다.
본 발명의 기술적 사상에 따르면, 질소(N)를 함유하는 반응가스와 반응하여 상기 질화막을 형성할 수 있는 제 1 소스가스 및 산소(O)를 함유하는 반응가스와 반응하여 상기 산화막을 형성할 수 있는 제 2 소스가스는 동종의 가스이다.
예를 들어, 상기 질화막이 실리콘 질화막이고, 상기 산화막이 실리콘 산화막일 경우, 실리콘 질화막을 형성할 수 있는 상기 제 1 소스가스와 실리콘 산화막을 형성할 수 있는 상기 제 2 소스가스는 탄소(C)를 함유하는 동종의 실리콘계 소스가스일 수 있다. 다만, 본 발명자는, 상기 탄소(C)를 함유하는 실리콘계 소스가스가 산소(O)를 함유하는 경우 상기 소스가스로부터 실리콘 질화물이 형성되는 것이 용이하지 않음을 확인하였는바, 바람직하게는 상기 제 1 및 제 2 소스가스는 산소기를 함유하지 않을 수 있다.
예컨대, 실리콘 질화막을 형성할 수 있는 상기 제 1 소스가스와 실리콘 산화막을 형성할 수 있는 상기 제 2 소스가스는 메틸기(CH3)를 함유하는 동일한 실리콘계 소스가스일 수 있다.
한편, 달리 예컨대, 실리콘 질화막을 형성할 수 있는 상기 제 1 소스가스와 실리콘 산화막을 형성할 수 있는 상기 제 2 소스가스는 에틸기(C2H5)를 함유하는 동일한 실리콘계 소스가스일 수 있다.
상기 제 1 소스가스와 상기 제 2 소스가스는 동종의 가스이므로, 적층막이 형성되는 챔버 내로 동일한 가스라인을 통하여 제공될 수 있다. 예컨대, 도 3을 참조하면, 실리콘 질화막을 형성할 수 있는 메인 소스로서의 상기 제 1 소스가스와 실리콘 산화막을 형성할 수 있는 메인 소스로서의 상기 제 2 소스가스는 동종의 가스이므로, 챔버 내에 구비된 샤워헤드(400)로 연결되는 메인 소스가스의 공급라인(100)은 동일할 수 있다.
이와는 달리, 질화물을 형성하는 과정에서 상기 제 1 소스가스와 반응하는 상기 질소(N)를 함유하는 반응가스(예를 들어, NH3 및/또는 N2) 및 산화물을 형성하는 과정에서 상기 제 2 소스가스와 반응하는 상기 산소(O)를 함유하는 반응가스(예를 들어, O2)는, 상기 제 1 소스가스 및 상기 제 2 소스가스가 제공되는 가스라인(100)과 별개인, 적어도 하나 이상의 다른 가스라인(200, 300)을 통하여 챔버 내에 구비된 샤워헤드(400)에 제공될 수 있다.
상술한 바와 같이, 질소(N)를 함유하는 반응가스와 반응하여 상기 질화막을 형성할 수 있는 제 1 소스가스 및 산소(O)를 함유하는 반응가스와 반응하여 상기 산화막을 형성할 수 있는 제 2 소스가스가 동종의 가스인 것이 본 발명의 중요한 기술적 사상이다. 이와 비교하여, 본 발명의 비교예로서 상기 제 1 소스가스와 상기 제 2 소스가스가 서로 다른 종류인 경우를 도 4를 참조하여 설명한다.
본 발명의 비교예에 따르면, 질소(N)를 함유하는 반응가스와 반응하여 질화막을 형성할 수 있는 제 1 소스가스는 실란(SiH4) 가스이며(화학식 1), 산소(O)를 함유하는 반응가스와 반응하여 산화막을 형성할 수 있는 제 2 소스가스는 테오스(TEOS; Si(C2H5O)4)이다(화학식 2).
<화학식 1>
3SiH4 + 4NH3 → Si3N4 + 12H2 ↑
<화학식 2>
TEOS(Si(C2H5O)4) + 12O2 → SiO2 + 10H2O↑ + 8CO2↑
이 경우, 질소(N)를 함유하는 반응가스와 반응하여 질화막을 형성할 수 있는 제 1 소스가스 및 산소(O)를 함유하는 반응가스와 반응하여 산화막을 형성할 수 있는 제 2 소스가스는 이종의 가스이므로, 챔버 내로 연결되는 가스라인이 서로 상이하여 구성이 복잡하게 된다.
구체적으로, 질소(N)를 함유하는 반응가스와 반응하여 질화막을 형성할 수 있는 제 1 소스가스로서의 실란(SiH4) 가스가 제공되는 가스라인(30)과 산소(O)를 함유하는 반응가스와 반응하여 산화막을 형성할 수 있는 제 2 소스가스로서의 테오스(TEOS)가 제공되는 가스라인(10)은 구분되어야 한다.
질화물을 형성하기 위한 제 1 소스인 실란(SiH4) 가스와 산화물을 형성하기 위한 제 2 소스인 테오스(TEOS)는 챔버 내에 동시에 플로우되면 폭발할 수 있다. 나아가, 질화물을 형성하기 위한 실란(SiH4) 가스가 산소(O)기를 포함한 가스와 만나게 되면 서로 반응하여 파티클을 유발하기 때문에, 질화물을 형성한 이후에 인시츄 공정으로 산화물을 형성하고자 하는 경우에는, 질화물을 형성하고 충분한 퍼지 및 펌핑 공정을 수행한 이후에 산화물을 형성하기 위한 가스를 플로우하여야 한다. 마찬가지로, 산화물을 형성한 이후에 인시츄 공정으로 질화물을 형성하고자 하는 경우에는, 산화물 증착 이후에 테오스(TEOS)와 O2 가스는 실란(SiH4) 가스와 만나지않도록 충분한 퍼지 및 펌핑 공정을 수행하여야 한다.
즉, 이종의 소스가스를 사용하여 인시츄 공정으로 질화물 및 산화물을 형성하기 때문에 가스 공급라인 구성이 복잡하게 되며, 챔버와 가스라인에서 가스 퍼지 및 펌핑 소요시간이 길어지며 파티클이 유발되는 문제점이 야기될 수 있다. 이와 비교하여, 본 발명의 실시예에 의하면, 동종의 메인 소스가스를 사용하여 인시츄 공정으로 질화물 및 산화물을 형성하기 때문에 가스 공급라인 구성이 단순하게 되며, 가스 퍼지 및 펌핑 소요시간이 단축되며 파티클 발생이 감소되는 유리한 효과를 기대할 수 있다.
한편, 본 발명의 기술적 사상에 따르면, 질소(N)를 함유하는 반응가스와 반응하여 상기 질화막을 형성할 수 있는 제 1 소스가스 및 산소(O)를 함유하는 반응가스와 반응하여 상기 산화막을 형성할 수 있는 제 2 소스가스는 탄소를 함유하는 가스이므로, 질화막과 산화막을 인시츄로 형성하는 과정에서 챔버 내벽에 탄소 불순물이 흡착될 수 있다. 특히, 질화막 및 산화막 중 어느 하나의 제 1 막을 형성하는 과정에서 챔버 내벽에 흡착된 탄소 불순물은 질화막 및 산화막 중 다른 어느 하나의 제 2 막을 형성하는 과정에서 의도하지 않은 결과를 초래할 수 있다.
본 발명에서는 이러한 문제점을 해결하기 위하여, 상기 제 1 막을 형성하는 단계와 상기 제 2 막을 형성하는 단계 사이에서 챔버 내에 산소(O2) 플라즈마 세정 처리를 수행하는 단계를 도입한다. 상기 제 1 막을 형성하는 과정에서 챔버 내벽에 흡착된 탄소 불순물은 이러한 산소 플라즈마 세정 처리에 의하여 제거될 수 있다. 따라서, 산소 플라즈마 세정 처리는 일종의 클리닝(cleaning) 단계로 이해될 수 있다.
이하에서는, 본 발명에 의한 적층막 제조방법의 구체적인 실시예들을 설명한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 적층막의 제조방법에서, 적층막을 형성하기 위하여 적어도 1회 이상 수행되는 단위 사이클은 실리콘 질화막을 형성하는 단계(S220), 챔버 내벽에 흡착된 탄소 불순물을 제거하기 위하여 챔버 내에 산소(O2) 플라즈마 세정 처리를 수행하는 단계(S250) 및 상기 실리콘 질화막 상에 실리콘 산화막을 형성하는 단계(S270)를 포함한다. 나아가, 상기 단위 사이클은 실리콘 질화막을 형성하는 단계(S220)와 산소(O2) 플라즈마 세정 처리를 수행하는 단계(S250) 사이에 수행되는 퍼지 단계(S240)를 더 포함할 수 있으며, 실리콘 산화막을 형성하는 단계(S270) 이후에 수행되는 퍼지 단계(S290)를 더 포함할 수 있다.
한편, 상술한 바와 같이, 실리콘 질화막을 형성할 수 있는 제 1 소스가스와 실리콘 산화막을 형성할 수 있는 제 2 소스가스는 탄소(C)를 함유하는 동종의 실리콘계 소스가스일 수 있다. 유기 소스로부터 실리콘 질화막을 형성하는 과정에서 챔버 내벽에 탄소 불순물이 흡착될 수 있는바, 이러한 탄소 불순물을 제거하기 위하여 상기 챔버 내에 산소(O2) 플라즈마 세정 처리를 수행할 수 있다. 예컨대, 적층막을 형성하기 위하여 챔버 내로 제공된 상기 유기 소스 중 반응하지 않고 남은 탄소 성분이 상기 챔버 내에 남아, 후속 공정에 영향을 미칠 수 있는바, 상기 산소 플라즈마 세정 처리를 통하여 잔류 탄소의 환원 반응을 유도하여 탄화수소 계열(예를 들어, 이산화탄소)의 물질을 챔버 외부로 배출할 수 있다.
적층막을 형성함에 있어서, 상술한 단위 사이클을 수행하기 이전에 챔버 내로 웨이퍼를 인입하는 단계(S100)를 먼저 수행하며, 상술한 단위 사이클을 수행한 이후에 상기 챔버 내부의 압력을 외부와 맞추기 위하여 펌핑하는 단계(S320), 상기 챔버 외부로 웨이퍼를 인출하는 단계(S330)를 후속으로 수행할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 적층막의 제조방법을 도해하는 순서도이다. 도 2에 도시된 제조방법은 도 1에 도시된 제조방법을 포함하되 추가적인 단계들을 더 포함하는바, 동일한 단계에 대한 설명은 중복되므로 생략할 수 있다.
도 2를 참조하면, 적층막을 형성하기 위한 단위사이클은 가스 안정화 단계(S210), 실리콘 질화막을 형성하는 단계(S220), 플라즈마 처리를 수행하는 단계(S230), 퍼지 단계(S240), 산소(O2) 플라즈마 세정 처리를 수행하는 단계(S250), 가스 안정화 단계(S260), 실리콘 산화막을 형성하는 단계(S270), 플라즈마 처리를 수행하는 단계(S280) 및 퍼지 단계(S290)를 포함할 수 있다.
여기에서, 플라즈마 처리를 수행하는 단계(S230, S280)는 플라즈마를 이용하는 퍼지 단계로서 일종의 후처리로 이해될 수 있다.
구체적인 예로서, 실리콘 질화막을 형성하는 단계(S220) 이후 산소(O2) 플라즈마 세정 처리를 수행하는 단계(S250) 이전에, 기판 상에 존재하는 잔류물을 처리하고 실리콘 질화막의 막질 특성을 개선하기 위하여 플라즈마 처리 단계(S230)를 수행할 수 있다. 이 경우, 플라즈마 처리 단계(S230)는 질소(N2)와 암모니아(NH3)를 함유하는 혼합가스의 플라즈마를 이용할 수 있다.
구체적인 다른 예로서, 실리콘 산화막을 형성하는 단계(S270) 이후에 기판 상에 존재하는 잔류물을 처리하고 실리콘 산화막의 막질 특성을 개선하기 위하여 플라즈마 처리 단계(S280)를 수행할 수 있다. 이 경우, 플라즈마 처리 단계(S280)는 아르곤(Ar) 및 헬륨(He) 중 적어도 어느 하나와 산소(O2)를 함유하는 혼합가스의 플라즈마를 이용할 수 있다. 특히, 단위 사이클이 반복되어 수행되는 경우, 플라즈마 처리 단계(S280)는 실리콘 산화막을 형성하는 단계(S270) 이후 실리콘 질화막을 형성하는 단계(S220) 이전에 수행되는 것으로 이해될 수도 있다.
한편, 플라즈마 처리를 수행하는 단계(S230, S280)와 달리, 산소(O2) 플라즈마를 수행하는 단계(S250)는 상술한 바와 같이 챔버 내벽에 흡착된 탄소 불순물을 제거하는 클리닝 단계로 구별하여 이해될 수 있다.
한편, 본 발명의 실시예에 의하면, 동종의 메인 소스가스를 사용하여 인시츄 공정으로 질화물 및 산화물을 형성하기 때문에 가스 공급라인 구성이 단순하게 되며, 가스를 퍼지하고 펌핑하는 단계의 수행시간을 단축할 수 있다. 나아가, 도 3에 도시된 메인 소스가스 공급라인(100)의 최종 밸브(final valve, 130)를 샤워헤드(400)를 구비한 챔버에 최대한 가깝게 설치하고, 부가적인 가스라인(200, 300)은 쓰리웨이 밸브(3 way valve, 220)로 플로우를 구별함으로써 단위 사이클 동안 챔버 내의 상기 제 1 소스가스와 상기 제 2 소스가스를 퍼지하고 펌핑하는 단계를 생략할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (11)

  1. 챔버 내에 배치된 기판 상에, 질화막 및 산화막 중 어느 하나의 막과 나머지 다른 하나의 막을 인시츄 공정으로 순차적으로 형성하는 단계; 및
    상기 어느 하나의 막을 형성한 후 상기 나머지 다른 하나의 막을 형성하기 이전에, 상기 챔버 내에 산소(O2) 플라즈마 세정 처리를 수행하는 단계;
    를 구비하는 단위사이클을 적어도 1회 이상 수행하되,
    상기 질화막을 형성하는 단계는, 탄소(C)를 함유하는 제 1 소스가스를 상기 기판 상에 제공하는 단계를 포함하고,
    상기 산화막을 형성하는 단계는, 탄소(C)를 함유하는 제 2 소스가스를 상기 기판 상에 제공하는 단계를 포함하고,
    상기 챔버 내에 산소 플라즈마 세정 처리를 수행하는 단계는 상기 산소 플라즈마에 의해 상기 챔버 내벽에 흡착된 탄소 불순물을 제거하는 단계를 포함하는,
    적층막 제조방법.
  2. 제 1 항에 있어서,
    상기 어느 하나의 막은 상기 질화막이며, 상기 나머지 다른 하나의 막은 상기 산화막이며,
    상기 제 1 소스가스와 상기 제 2 소스가스는, 탄소(C)를 함유하는 동종의 소스가스이며,
    상기 산소 플라즈마 세정 처리는 상기 질화막을 형성한 후 상기 산화막을 형성하기 이전에 수행되는,
    적층막 제조방법.
  3. 제 2 항에 있어서,
    상기 질화막은 실리콘 질화막이며, 상기 산화막은 실리콘 산화막이며, 상기 제 1 소스가스와 상기 제 2 소스가스는, 탄소(C)를 함유하는 동종의 실리콘계 소스가스인, 적층막 제조방법.
  4. 제 3 항에 있어서,
    상기 탄소(C)를 함유하는 동종의 실리콘계 소스가스는 메틸기(CH3) 또는 에틸기(C2H5)를 함유하는 실리콘계 소스가스인, 적층막 제조방법.
  5. 제 3 항에 있어서,
    상기 탄소(C)를 함유하는 동종의 실리콘계 소스가스는 산소(O)를 함유하지 않으면서 탄소(C)를 함유하는 실리콘계 소스가스인, 적층막 제조방법.
  6. 제 3 항에 있어서,
    상기 제 1 소스가스와 상기 제 2 소스가스는 동일한 소스가스라인을 통하여 상기 챔버 내로 제공되는, 적층막 제조방법.
  7. 제 6 항에 있어서,
    상기 질소(N)를 함유하는 반응가스 및 상기 산소(O)를 함유하는 반응가스는, 상기 제 1 소스가스 및 상기 제 2 소스가스가 제공되는 상기 소스가스라인과 별개인, 적어도 하나 이상의 다른 가스라인을 통하여 상기 챔버 내로 제공되는, 적층막 제조방법.
  8. 제 3 항에 있어서,
    상기 질화막을 형성한 후 상기 산소 플라즈마 세정 처리를 수행하기 이전에, 상기 기판 상에 존재하는 잔류물을 처리하고 상기 질화막의 막질 특성을 개선하기 위한, 플라즈마 처리 단계를 더 포함하는,
    적층막 제조방법.
  9. 제 8 항에 있어서,
    상기 플라즈마 처리 단계는 질소(N2)와 암모니아(NH3)를 함유하는 혼합가스의 플라즈마를 이용한 처리 단계를 포함하는, 적층막 제조방법.
  10. 제 3 항에 있어서,
    상기 산화막을 형성한 후 상기 질화막을 형성하기 이전에, 상기 기판 상에 존재하는 잔류물을 처리하고 상기 산화막의 막질 특성을 개선하기 위한, 플라즈마 처리 단계를 더 포함하는,
    적층막 제조방법.
  11. 제 10 항에 있어서,
    상기 플라즈마 처리 단계는 아르곤(Ar) 및 헬륨(He) 중 적어도 어느 하나와 산소(O2)를 함유하는 혼합가스의 플라즈마를 이용한 처리 단계를 포함하는, 적층막 제조방법.


KR1020140142327A 2014-10-21 2014-10-21 적층막 제조방법 KR20160046458A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140142327A KR20160046458A (ko) 2014-10-21 2014-10-21 적층막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140142327A KR20160046458A (ko) 2014-10-21 2014-10-21 적층막 제조방법

Publications (1)

Publication Number Publication Date
KR20160046458A true KR20160046458A (ko) 2016-04-29

Family

ID=55915624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140142327A KR20160046458A (ko) 2014-10-21 2014-10-21 적층막 제조방법

Country Status (1)

Country Link
KR (1) KR20160046458A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057570A (ko) 2002-12-26 2004-07-02 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057570A (ko) 2002-12-26 2004-07-02 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법

Similar Documents

Publication Publication Date Title
KR102694640B1 (ko) 저온 ald 막들을 위한 챔버 언더코팅 준비 방법
TW202104631A (zh) 包括處理步驟之循環沉積方法及其設備
TWI601209B (zh) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
US9508543B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
US9349587B2 (en) Method of manufacturing semiconductor device and method of processing substrate and substrate processing apparatus
US9005459B2 (en) Film deposition method and film deposition apparatus
CN107112235B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US10036092B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101682273B1 (ko) 성막 방법 및 성막 장치
US9978587B2 (en) Method of manufacturing semiconductor device including forming a film containing a first element, a second element and carbon, substrate processing apparatus, and recording medium
TWI721271B (zh) 矽氮化膜之成膜方法及成膜裝置
US9613798B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20150200092A1 (en) Method for manufacturing semiconductor device, method for processing substrate and substrate processing apparatus
TWI506696B (zh) A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
KR20150079470A (ko) 펄싱된 플라즈마 노출을 사용하여 플라즈마 강화된 원자층 증착
JP2015111668A (ja) 先進のパターニングのためのソフトランディング・ナノラミネート
TWI474399B (zh) 循環沉積薄膜之方法
CN110265298B (zh) 半导体器件的制造方法、衬底处理装置
KR101551199B1 (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
TW201448043A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
US9905413B2 (en) Method of manufacturing semiconductor device
JP6441494B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20160061129A (ko) 적층막 제조방법
KR20160046458A (ko) 적층막 제조방법
KR102665773B1 (ko) 챔버 세정 방법, 박막 증착 방법 및 기판 처리 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application