CN103681803A - 半导体装置、半导体装置的栅极结构及其制造方法 - Google Patents

Abstract

本发明是有关于一种半导体装置、半导体装置的栅极结构及其制造方法。其中该栅极结构由沟渠所定义，所述沟渠具有第一氧化层及第二氧化层。本发明也提供一种本发明的栅极结构的制造方法，所述栅极结构由具有第一氧化层及第二氧化层的沟渠所定义。

Description

半导体装置、半导体装置的栅极结构及其制造方法

技术领域

本发明涉及一半导体装置，特别是涉及一种半导体装置、半导体装置的栅极结构及其制造方法。

背景技术

可擦除可编程只读存储器（Erasable programmable read-only memory，EPROM）装置、电可擦除可编程只读存储器（electrically erasableprogrammable read-only memory，EEPROM）装置及快闪存储器装置由多个栅极结构所构成。这些栅极结构一般包括控制栅极（control gate）及位于控制栅极与基底之间的浮置栅极（floating gate）。浮置栅极通常为由多晶硅材料制作的导体层。浮置栅极并未连接至任何电极或电源，且浮置栅极本身一般被绝缘材料所围绕。

EEPROM非易失性存储器装置（例如，浮置栅极穿隧氧化物（floatinggate tunnel oxide，FLOTOX）EEPROM）的操作是取决于在临界电压下储存于浮置栅极中的电荷（用以表示储存于这些装置中的资讯）。

EEPROM装置的效能通常包括效能规格或编程（programming）速度的分级，所述编程速度影响擦除操作及写入操作的速度。在不会对装置造成损害的情况下，速度通常受到可使电子注入（pump into）装置（写入）及排出（pump out）装置（擦除）的速率限制。通常，擦除操作及写入操作必须能够在特定施加电压下，在1 msec内完成操作。

随着存储器装置尺寸不断缩小,各个膜层的厚度也必缩小。举例而言,尽管较薄的穿隧氧化层可增加资料写入及擦除的效率及速度，但较小的穿隧氧化层可能会更容易受暴露于记录能量或擦除能量而产生的损害影响。针对改良的非易失性存储器（NVM）装置，本领域仍需要因应要得到更小存储器装置的需求。

较小的尺寸使浮置栅极与控制栅极之间的距离减小。然而，在这些较小的结构中，因控制栅极邻近于浮置栅极，使得沉积在浮置栅极上的氧化物/氮化物/氧化物（ONO）介电层变得更容易受漏电流影响。针对存储器装置及处理技术，本领域仍需改善上述装置的产品及操作效能，特别是当这些装置尺寸不断地缩小时。

发明内容

本发明的目的在于，提供一种新的半导体装置、半导体装置的栅极结构及其制造方法，所要解决的技术问题是其可有效解决栅极漏电流的问题，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体装置的栅极结构，其包括基底、配置在基底上的第一介电层、配置在第一介电层上的第一导体层、位于第一介电层及第一导体层旁的沟渠、沿沟渠侧壁而配置的第二介电层以及填满沟渠的剩下开口部分的第三介电层，其中沟渠具有宽度而第二介电层具有厚度，且所述厚度与所述宽度的比例为约5％到约15%。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的半导体装置的栅极结构，其中所述第二介电层的蚀刻速率小于第三介电层的蚀刻速率。

前述的半导体装置的栅极结构，其中所述第二介电层为沉积氧化层,而第三介电层层为旋涂式介电氧化层。

前述的半导体装置的栅极结构，其中所述第二介电层的硅比例与第三介电层的硅比例不相同。

前述的半导体装置的栅极结构，其中所述第二介电层包括非晶硅氧化物，而第三介电层为热氧化层。

前述的半导体装置的栅极结构，其中所述第二介电层仅部分地围绕第一导体层的侧壁。

前述的半导体装置的栅极结构，其中所述第二介电层的上部保持未被第三介电层所覆盖。

前述的半导体装置的栅极结构，更包括配置在第一导体层、第二介电层及第三介电层上的第四介电层。

前述的半导体装置的栅极结构，其中所述第四介电层为氧化物/氮化物/氧化物堆叠层。

前述的半导体装置的栅极结构，更包括配置在第四介电层上的第二导体层。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种栅极结构的制造方法，此方法具有以下步骤：提供基底;在基底上形成第一介电层；在第一介电层上配置第一导体层；形成在所述第一介电层及所述第一导体层旁的沟渠；沿着沟渠的侧壁形成第二介电层以及在第二介电层上形成第三介电层，其中沟渠具有宽度而第二介电层具有厚度，且所述厚度与所述宽度的比例为约5%到约15%。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的栅极结构的制造方法，更包括蚀刻第二介电层及第三介电层的步骤。

前述的栅极结构的制造方法，其中所述第二介电层的蚀刻速率小于第三介电层的蚀刻速率。

前述的栅极结构的制造方法，其中所述第二介电层覆盖沟渠的底部且覆盖沟渠的侧壁的下部。

前述的栅极结构的制造方法，其中所述第三介电层配置在第二介电层上，且使第二介电层的上部未暴露出。

前述的栅极结构的制造方法，其中所述第二介电层为第一氧化层,而第三介电层为第二氧化层。

前述的栅极结构的制造方法，其中所述第一氧化层使用沉积工艺来形成，而第二氧化层为旋涂式介电氧化层。

前述的栅极结构的制造方法，其中所述第一氧化层的硅比例与第二氧化层的硅比例不相同。

前述的栅极结构的制造方法，更包括在第一导体层、第二介电层及第三介电层上配置第四介电层。

前述的栅极结构的制造方法，其中所述第四介电层为氧化物/氮化物/氧化物堆叠层。

前述的栅极结构的制造方法，更包括在第四介电层上形成第二导体层。

本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种半导体装置，其包括由堆叠结构定义的沟渠，以及填充在沟渠中的介电结构，其中沟渠具有第一宽度，而介电结构具有突出部分，所述突出部分沿着沟渠具有第二宽度，且所述第二宽度与所述第一宽度的比例为约5%到约15%。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的半导体装置，更包括位于堆叠结构及介电结构上的介电层。

前述的半导体装置，其中所述介电层为氧化物/氮化物/氧化物堆叠层。

前述的半导体装置，更包括在介电层上的导体层。

前述的半导体装置，其中所述介电结构的突出部分为沉积氧化层。

前述的半导体装置，其中所述介电结构具有在沟渠的中心的凹陷部分。

前述的半导体装置，其中所述介电结构的凹陷部分为旋涂式介电氧化层。

本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明半导体装置、半导体装置的栅极结构及其制造方法)至少具有下列优点及有益效果：本发明的半导体装置、半导体装置的栅极结构及其制造方法可有效解决栅极漏电流的问题。

综上所述，本发明是有关于一种半导体装置、半导体装置的栅极结构及其制造方法。其中该栅极结构由沟渠所定义，所述沟渠具有第一氧化层及第二氧化层。本发明也提供一种本发明的栅极结构的制造方法，所述栅极结构由具有第一氧化层及第二氧化层的沟渠所定义。本发明在技术上有显著的进步，并具有明显的积极效果,诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。

附图说明

图1A是描绘根据本发明的一实施例的栅极结构的层剖面图。

图1B是描绘根据本发明的一实施例由沟渠所构成的栅极结构的剖面图。

图1C是描绘根据本发明的一实施例由沟渠及共形第一氧化层所定义的栅极结构的剖面图。

图1D是描绘根据本发明的一实施例由沟渠、共形第一氧化层及配置在沟渠中的第二氧化层所定义的栅极结构的剖面图。

图1E是描绘根据本发明的一实施例由沟渠、第一氧化层及配置在沟渠中的经蚀刻的第二氧化层所定义的栅极结构的剖面图。

图1F是描绘根据本发明的一实施例由沟渠、第一氧化层及配置在沟渠中的经蚀刻的第二氧化层所定义的进一步将氧化物/氮化物/氧化物层形成于其上的栅极结构的剖面图。

图1G是描绘根据本发明的一实施例由沟渠、第一氧化层及配置在沟渠中的经蚀刻的第二氧化层、氧化物/氮化物/氧化物层及形成于其上的第二导体层所定义的栅极结构的剖面图。

图2是描绘根据本发明的一实施例沟渠及两个栅极结构的剖面图。

图3是根据本发明的一实施例所绘示的制造栅极结构的工艺流程图。

1、1’：堆叠结构            10、10’：基底

20、20’：第一介电层        30、30’：第一导体层

40：SiN硬罩幕层             50：沟渠

52：侧壁                    54：底部

60：第一氧化层              70：第二氧化层

80：氧化物/氮化物/氧化物层  85：第二导体层

90、95：直线                100：工艺

110～170：步骤              D₁、D₂：距离

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的半导体装置、半导体装置的栅极结构及其制造方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。

下面，将参照附图更充分地描述本发明的一些实施例，其中仅绘示出本发明的一些实施例，并非全部的实施例。更确切地，本发明的各种实施例可以许多不同的形式来实施，且不应理解为仅以本说明书中所提出的实施例为限；当然，提供这些实施例使得本发明将符合适用的法律规定。

除非上下文另有清楚指示，在说明书中及附加的申请专利范围中使用的单数形式“一”及“所述”包括多个指称（referent）。举例而言，提及“一栅极结构”包括多个此类的栅极结构。

虽然本说明书中使用明确的术语，然而其仅用以广泛性及描述性的理解，并非用以限制本发明。除非术语已另有定义，本说明书中使用的所有术语（包括技术性术语及科学性术语）的意义与本发明所属领域具有通常知识的技术人员所一般理解的意义相同。进一步理解，术语（例如，一般使用的字典所定义的术语）应以本发明所属领域具有通常知识的技术人员所一般理解的意义来诠释。进一步理解，术语（例如，一般使用的字典所定义的术语）应以与其在相关领域及本发明的上下文中的意义一致的意义来诠释。此类一般使用的术语非以理想化或过度正规化的观念诠释，除非本发明中另有特别这样定义。

本说明书中使用的“栅极结构”意指半导体装置的构件，所述半导体装置例如是存储器装置。存储器装置的非限制性实例包括快闪存储器装置。可擦除可编程只读存储器（EPROM）装置及电可擦除可编程只读存储器（EEPROM）装置是快闪存储器装置的非限制性实例。本发明的栅极结构可为能在存储器装置中进行操作的栅极结构组件（assembly）或是上述栅极结构之一或多个构件的次组件（sub-assembly）。

栅极结构通常可包括第一导体层及第二导体层。特别地，第一导体层可包括浮置栅极或浮置栅极层，而第二导体层可包括控制栅极或控制栅极层。存储器装置中的多个栅极结构表述用以确认资讯，例如处理系统所需要的资讯。栅极结构的构件可包括含有浮置栅极的组件。浮置栅极被规划成保持在临界电压下的电荷。栅极结构的另一构件可包括含有控制栅极的组件。

栅极耦合率（gate coupling ratio）可用以量测存储器装置的效能。栅极耦合率（GCR）根据以下的方程式(1)定义。

$\mathrm{GCR}=\frac{C_{\mathrm{ONO}}}{C_{\mathrm{ONO}}+C_{\mathrm{TOX}}}---\left(1\right)$

其中：

GCR=栅极耦合率

C_ONO=氧化物/氮化物/氧化物（ONO）介电层的电容

C_TOX=穿隧氧化层的电容

对于理论的理想耦合而言，栅极耦合率等于100%，此意谓穿隧氧化层的电容将会趋近零。通常，增加栅极耦合率，使得存储器装置的操作电压降低且存储器装置的速度增加。然而，较小的半导体装置需要较小的栅极结构，且随着栅极结构变小，ONO介电层的电容与穿隧氧化层的电容的比值也会变小。降低ONO介电层的尺寸导致控制栅极变得更邻近于浮置栅极,此情况可使得栅极结构中的漏电流产生。

本发明的栅极结构及上述装置的制造方法可减少或消除栅极结构中漏电流的程度。本发明的栅极结构及上述装置的制造方法可减少或消除在其他栅极结构中可能发生的漏电流的程度。

本发明的一实施例提供栅极结构，所述栅极结构通常包括栅极结构（具有例如穿隧氧化层的第一介电层以及例如浮置栅极层的第一导体层）的浮置栅极构件；沟槽，其包括侧壁及底部；第一氧化层，其完全地覆盖暴露于侧壁的第一介电层的外表面，且部分地覆盖暴露于侧壁的第一导体层的外表面；以及第二氧化层，其填满沟渠剩下的部分。将例如氧化物/氮化物/氧化物层的介电层横越栅极结构的上述定义元件而配置。用于半导体装置的栅极结构可包括本发明的实施例的浮置栅极结构、例如控制栅极的第二导体层以及其他可选层。

在本发明的一实施例中，第一氧化层包括第一氧化物，而第二氧化层包括第二氧化物，其中第一氧化物及第二氧化物不相同。当用来形成第二氧化绝缘层时，第二氧化物可具有有利的沟填特性。

根据本发明的实施例，第一氧化物及第二氧化物为使得第一氧化层的蚀刻速率小于第二氧化层的蚀刻速率的氧化物。在本发明的一实施例中,第一氧化层的蚀刻速率小于第二氧化层的蚀刻速率约至少30%。在本发明的实施例中，第一氧化层的蚀刻速率约为第二氧化层的蚀刻速率的3/4倍、1/2倍及1/4倍。

在本发明的一实施例中，第一氧化层可为已用沉积工艺形成的氧化层，而第二氧化层为旋涂式介电（spin-on-dielectric，SOD）氧化层。沉积工艺的非限制性实例包括化学气相沉积、物理气相沉积、原子层沉积以及分子束磊晶。化学气相沉积的实例包括（但并不限于）等离子体增强化学气相沉积（PECVD）、等离子体辅助化学气相沉积（PACVD）、等离子体促进化学气相沉积（plasma-promoted chemical vapor deposition，PPCVD）、低压化学气相沉积（LPCVD）以及常压化学气相沉积（APCVD）。

在任何本领域已知适于进行氧化层的化学气相沉积的温度下，皆可以化学气相沉积来形成第一氧化层。在本发明的例示性实施例中,在约100°C到约750°C的范围内的任何温度下，可执行化学气相沉积。在本发明的一些实施例中，在约400°C到约700°C、约450°C到约700°C、约500°C到约700°C、约550°C到约700°C以及约600°C到约700°C的温度范围下，执行高温度工艺化学沉积。在本发明的其他实施例中，化学气相沉积的温度可在约685°C到约715°C的范围内。用于执行化学气相沉积的温度可取决于化学气相沉积的类型。

用于执行化学气相沉积的压力可取决于化学气相沉积工艺的类型。举例而言，用于执行化学气相沉积的压力可以是在约0.2托（torr）到约760torr的范围内的任何压力

沉积工艺之后，通常接着进行后沉积退火工艺。退火是用加热来处理装置，以改善涂覆材料的性质（例如，强度及硬度）。退火通常在实质上无氧的环境下执行，以防止材料氧化。举例而言，可在约500°C到约1,200°C的范围内的任何温度下以及在约0.2torr到约760torr的范围内的任何压力下进行退火。可使用任何实质上无氧的环境。退火环境的典型气体包括氮气、氩气、氢气等。在本发明的某些实施例中，退火环境可包括氧气。

本发明的某些实施例中，可使热退火的程度及强度（severity）增加，以至少部分地补偿再氧化的程度及强度，因而进一步协助界定氧化层所要的特性。

在本发明的一实施例中，第一氧化层及第二氧化层皆为沉积层，但第一氧化层的硅比例（silicon ratio）与第二氧化层的硅比例不相同。第一氧化层的硅比例可大于第二氧化层的硅比例。在本发明的另一实施例中,第一氧化层的硅比例小于第二氧化层的硅比例。在本发明的一实施例中,第一氧化层的硅比例与第二氧化层的硅比例的比例为在约3:1到约1:2的范围内。

根据本发明的一实施例，第一氧化层包括非晶硅氧化物，而第二氧化层为热氧化层。

图1A是描绘根据本发明的一实施例的栅极结构的层剖面图。根据此例示性实施例，栅极结构包括基底10，其可为硅基底（非限制性实例）；第一介电层20，例如（举例而言）穿隧氧化层；第一导体层30，其可为浮置栅极层；以及罩幕层，其可为SiN硬罩幕层40（非限制性实例）。

图1B是描绘根据本发明的一实施例由沟渠所定义之栅极结构的剖面图。氮化硅（SiN）硬罩幕层40用作形成沟渠的蚀刻工艺的罩幕,所述蚀刻工艺定义沟渠50。根据本发明的一实施例,藉由侧壁及底部定义出沟渠,其中侧壁可围绕第一介电层及第一导体层。根据另一例示性实施例，侧壁可围绕基底的暴露部分、第一介电层及第一导体层。

在使第一氧化层横越栅极结构的浮置栅极构件的表面共形地沉积之前,可移除SiN硬罩幕层40。图1C是描绘根据本发明的一实施例由沟渠50及第二介电层所定义的栅极结构的剖面图，其中在移除SiN硬罩幕层后,上述第二介电层实质上沿着栅极结构的浮置栅极构件的表面沉积。在此实施例中，第二介电层为第一氧化层60。

图1D是描绘根据本发明的一实施例由沟渠50、第二介电层及第三介电层所定义的栅极结构的剖面图，其中第三介电层配置在沟渠50中。在此实施例中，第三介电层为第二氧化层70。第二氧化层70可实质上填满沟渠50剩下的开口部分。如本说明书中进一步揭露，可藉由沉积将第二氧化层70形成在沟渠50剩下的开口部分中，而不是藉由SOD及/或热技术来形成。

图1E是描绘根据本发明的一实施例由沟渠50、第一氧化层60及配置在沟渠50中的第二氧化层70所定义的栅极结构的剖面图，其中第一氧化层60及第二氧化层70已受蚀刻工艺蚀刻。在本发明的一实施例中，第一氧化层60的蚀刻速率小于第二氧化层70的蚀刻速率。根据所绘示的实施例，在蚀刻之后，第一氧化层60仅部分地围绕暴露于沟渠50的浮置栅极的第一导体层30的外层，而仍完全地围绕第一介电层20及基底10。在本发明的一实施例中，在蚀刻之后，至少约50%的暴露于沟渠50的侧壁的第一导体层30的外层保持未被共形第一氧化层60所覆盖。在本发明的一实施例中，在蚀刻之后，至少约70%的暴露于沟渠50的侧壁的第一导体层30的外层保持未被共形第一氧化层60所覆盖。

进一步根据本发明的上述实施例，在蚀刻之后，第二氧化层70会使得第一氧化层60仅有上部的外表面保持未被第二氧化层70所覆盖。在本发明的一些实施例中，在蚀刻之后，至多约50%的从基底（或第一介电层20的底部）开始量测的第一氧化层60的上部高度保持未被第二氧化层70所覆盖。在本发明的一实施例中，在蚀刻之后，从基底（或第一介电层20的底部）开始量测的第一氧化层60的上部高度的任何从约50%到约100%的地方保持未被第二氧化层70所覆盖。

图1F是描绘形成有第四介电层的栅极结构的剖面图。在一实施例中,第四介电层包括氧化物/氮化物/氧化物（ONO）层80（即，与具有包括下层氧化物薄膜、氮化物薄膜及上层氧化物薄膜的多层的叠层结构类似的介电层）。根据图1F所绘示的例示性实施例，第四介电层将实质上沉积在第一导体层、第一氧化层及第二氧化层的开放表面上。

可将额外的膜层形成于图1F所表示的结构上。在本发明的一实施例中，可将第二导体层85形成在第四介电层上，如图1G的例示性实施例中所示。在本发明的一实施例中，第二导体层85可作为例如控制栅极。在此实施例中，沟渠50具有宽度，而第一氧层60具有厚度。上述厚度与上述宽度的比例为约5％到约15%。由于第一氧层60的厚度足够使得第二导体层85与第一导电层30隔开，故实质上避免了漏电流。

图2是描绘根据本发明的一实施例的沟渠及两个栅极结构的剖面图。图2所表示的实施例为具有阶梯状轮廓的浅沟渠隔离的典型例子。图2的例示性实施例显示两个堆叠结构1及1’，其各自分别具有基底10及10’、第一介电层20及20’以及第一导体层30及30’。在此实施例中，堆叠结构为栅极结构。根据本发明的某些实施例，第一介电层20及20’可为穿隧氧化层，而第一导体层30及30’可为浮置栅极层。栅极被具有第一氧化层60及第二氧化层70的沟渠50所围绕。距离D₁以直线90标示，且距离D₁表示在两个堆叠结构1及1’之间的沟渠50的间距或宽度。

第一氧化层60及第二氧化层70填充在沟渠50中。第一氧化层60定义出主要的沿着侧壁52并继续沿着沟渠50的底部54而配置的间隙壁。间隙壁由侧壁52突出直到沿着侧壁52形成实质上固定的厚度，而端点处的厚度较薄。距离D₂以直线95标示,且在间隙壁或是第一氧化层60的实质上固定的厚度往沟渠50的侧壁52下方连续时,距离D₂表示为间隙壁或是第一氧化层60的实质上固定的厚度。当间隙壁到达沟渠50的底部54时,第一氧化层60的厚度可能会开始增加。间隙壁可通常定义出在沟渠中心附近的空洞（void）。第二氧化层70可实质上填满由间隙壁所定义出的空洞。在本发明的某些实施例中，第二氧化层70可仅部分地填满空洞，以定义如图2的例示性实施例中所示的“阶梯状”轮廓。在本发明的某些实施例中，第二氧化层70可仅填满空洞至大约第一氧化层60形成实质上固定厚度的地方。关于阶梯状轮廓，其底部由第二氧化层70的顶部开始算起，延伸到第一氧化层60沿着第一导体层30及30’逐渐变薄的部分，然后延伸到沟渠50中实质上未被第一氧化层60所覆盖的第一导体层30及30’的侧壁部分。

在本发明的一实施例中，距离D₂的数值为距离D₁的数值的约5%到约15%。根据本发明的某些实施例，D₂的数值为D₁的数值的约7%到约12%。不受理论的限制，在距离D₂/距离D₁的比率为约7%到约12%时，实质上抑制了在第一导体层（例如，浮置栅极）与随后所形成的第二导体层（例如，控制栅极）之间的任何漏电流，如本说明书进一步所揭露。

更一般的来说，类似于图2的例示性实施例，半导体装置可包括由两个堆叠结构1及1’所定义的沟渠50，及位于沟渠50中的介电结构。在本发明的某些实施例中，介电结构可具有邻近于堆叠结构1及1’的侧壁的阶梯状轮廓，如图2中进一步所示。在本发明的例示性实施例中，介电结构可具有边缘区域及中心区域。进一步根据此例示性实施例，边缘区域的高度大于中心区域的高度，这进一步定义出沿着堆叠结构1及1’的侧壁的阶梯状轮廓。

根据本发明的一实施例，边缘区域可沿着两个堆叠结构1及1’的侧壁及宽度（距离D₁，以直线90标示）为两个堆叠结构1及1’之间的距离的沟渠50形成实质上固定的厚度（距离D₂、以直线95标示）。在本发明的一实施例中，边缘区域的实质上固定的厚度（以直线95标示）与沟渠50的宽度（以直线90标示）的比例为在约5%到约15%的范围内。

图3是根据本发明的一实施例所绘示的制造栅极结构的工艺流程图。制造栅极结构的工艺100包括提供第一导体构件或浮置栅极构件的步骤110。如本说明书中所描述，第一导体构件可包括基底,且具有介电层或穿隧氧化层,以及接着在介电层或穿隧氧化层上配置的第一导体层或浮置栅极层。第一导体构件可更包括保护层。罩幕可定义围绕浮置栅极构件的沟渠，其由蚀刻所形成。

制造栅极结构的工艺100更包括进行蚀刻以形成具有侧壁及底部的沟渠(侧壁围绕第一导体构件或浮置栅极构件）的步骤120,以及沉积横越第一导体构件或浮置栅极结构的表面的共形第一氧化层的步骤130。视情况，在沉积横越栅极结构的表面的共形第一氧化层的步骤130之前，可移除用于形成沟渠（定义侧壁）的罩幕。

制造栅极结构的工艺100更包括在沟渠中形成第二氧化层的步骤140。第二氧化层可形成以实质上填满沟渠的剩下的开口部分。此步骤之后，接着进行蚀刻共形第一氧化层及第二氧化层的步骤。共形第一氧化层的蚀刻速率可小于第二氧化层的蚀刻速率，使得在蚀刻之后，共形第一氧化层的部分的外表面保持未被第二氧化层所覆盖。

制造栅极结构的工艺100包括进行蚀刻以移除部分共形第一氧化层及部分第二氧化层的步骤160。共形第一氧化层及第二氧化层可使得在蚀刻之后共形第一氧化层仅有上部的外表面保持未被第二氧化层所覆盖。

在蚀刻之后，制造栅极结构的工艺100包括在第一导体构件或浮置栅极构件上沉积第二介电层的步骤170。第二介电层可以是氧化物/氮化物/氧化物介电层。

在这些步骤之后，可使用任何本领域已知的额外步骤来完成栅极层的制造。当然，此类步骤将包括形成第二导体层或控制栅极层，且取决于栅极结构的设计及所要的特性，可包括其他额外的步骤。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (28)

1.一种半导体装置的栅极结构，其特征在于其包括：

基底；

第一介电层，配置在所述基底上；

第一导体层，配置在所述第一介电层上；

沟渠，位于所述第一介电层及所述第一导体层旁，其中所述沟渠具有宽度与一第一侧壁；

第二介电层，沿所述第一侧壁而配置，其中所述第二介电层具有厚度；

第三介电层，填满所述沟渠的剩下的开口部分，

其中所述厚度与所述宽度的比例为5％到15%。

2.根据权利要求1所述的半导体装置的栅极结构，其特征在于其中所述第二介电层的蚀刻速率小于所述第三介电层的蚀刻速率。

3.根据权利要求1所述的半导体装置的栅极结构，其特征在于其中所述第二介电层为沉积氧化层，而所述第三介电层为旋涂式介电氧化层。

4.根据权利要求1所述的半导体装置的栅极结构，其特征在于其中所述第二介电层的硅比例与所述第三介电层的硅比例不相同。

5.根据权利要求1所述的半导体装置的栅极结构，其特征在于其中所述第二介电层包括非晶硅氧化物，而所述第三介电层为热氧化层。

6.根据权利要求1所述的半导体装置的栅极结构，其特征在于其中所述第二介电层仅部分地围绕所述第一导体层的一第二侧壁。

7.根据权利要求6所述的半导体装置的栅极结构，其特征在于其中所述第二介电层的上部保持未被所述第三介电层所覆盖。

8.根据权利要求2所述的半导体装置的栅极结构，其特征在于其更包括第四介电层，配置在所述第一导体层、所述第二介电层及所述第三介电层上。

9.根据权利要求8所述的半导体装置的栅极结构，其特征在于其中所述第四介电层为氧化物/氮化物/氧化物堆叠层。

10.根据权利要求8所述的半导体装置的栅极结构，其特征在于其更包括第二导体层，配置在所述第四介电层上。

11.一种栅极结构的制造方法，其特征在于其包括以下步骤：

提供基底；

在所述基底上形成第一介电层；

在所述第一介电层上配置第一导体层；

形成在所述第一介电层及所述第一导体层旁的沟渠，其中所述沟渠具有宽度；

沿着所述沟渠的侧壁形成第二介电层，其中所述第二介电层具有厚度；以及

在所述第二介电层上形成第三介电层，

其中所述厚度与所述宽度的比例为5%到15%。

12.根据权利要求11所述的栅极结构的制造方法，其特征在于其更包括蚀刻所述第二介电层及所述第三介电层。

13.根据权利要求11所述的栅极结构的制造方法，其特征在于其中所述第二介电层的蚀刻速率小于所述第三介层的蚀刻速率。

14.根据权利要求11所述的栅极结构的制造方法，其特征在于其中所述第二介电层覆盖所述沟渠的底部且覆盖所述沟渠的所述侧壁的下部。

15.根据权利要求14所述的栅极结构的制造方法，其特征在于其中所述第三介电层配置在所述第二介电层上，且使所述第二介电层的上部未暴露出。

16.根据权利要求11所述的栅极结构的制造方法，其特征在于其中所述第二介电层为第一氧化层，而所述第三介电层为第二氧化层。

17.根据权利要求16所述的栅极结构的制造方法，其特征在于其中所述第一氧化层使用沉积工艺来形成，而所述第二氧化层为旋涂式介电氧化层。

18.根据权利要求16所述的栅极结构的制造方法，其特征在于其中所述第一氧化层的硅比例与所述第二氧化层的硅比例不相同。

19.根据权利要求11所述的栅极结构的制造方法，其特征在于其更包括在所述第一导体层、所述第二介电层及所述第三介电层上配置第四介电层。

20.根据权利要求19所述的栅极结构的制造方法，其特征在于其中所述第四介电层为氧化物/氮化物/氧化物堆叠层。

21.根据权利要求19所述的栅极结构的制造方法，其特征在于其更包括在所述第四介电层上形成第二导体层。

22.一种半导体装置，其特征在于其包括：

沟渠，由堆叠结构定义，其中所述沟渠具有第一宽度；以及

介电结构，填充在所述沟渠中，其中所述介电结构具有突出部分，所述突出部分沿着所述沟渠具有第二宽度，且所述第二宽度与所述第一宽度的比例为5%到15%。

23.根据权利要求22所述的半导体装置，其特征在于其更包括介电层，位于所述堆叠结构及所述介电结构之上。

24.根据权利要求23所述的半导体装置，其特征在于其中所述介电层为氧化物/氮化物/氧化物堆叠层。

25.根据权利要求23所述的半导体装置，其特征在于其更包括在所述介电层上的导体层。

26.根据权利要求22所述的半导体装置，其特征在于其中所述介电结构的所述突出部分为沉积氧化层。

27.根据权利要求22所述的半导体装置，其特征在于其中所述介电结构具有在所述沟渠的中心的凹陷部分。

28.根据权利要求27所述的半导体装置，其特征在于其中所述介电结构的所述凹陷部分为旋涂式介电氧化层。

Images