TWI239031B - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- TWI239031B TWI239031B TW090131515A TW90131515A TWI239031B TW I239031 B TWI239031 B TW I239031B TW 090131515 A TW090131515 A TW 090131515A TW 90131515 A TW90131515 A TW 90131515A TW I239031 B TWI239031 B TW I239031B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- gate
- forming
- line
- silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 33
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 238000002513 implantation Methods 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 238000009413 insulation Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 230000002146 bilateral effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000005496 tempering Methods 0.000 claims description 2
- 238000013467 fragmentation Methods 0.000 claims 2
- 238000006062 fragmentation reaction Methods 0.000 claims 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 235000015067 sauces Nutrition 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 241000668842 Lepidosaphes gloverii Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
Description
1239031
本發明係基於先前韓國專利申請N〇 200N16l3於^(^年” 11號申請’在此併入其内容以完全參考之。 發明範疇 本發明係關於半導體裝置及其製造之方法，和更特定言 之係關於一種半導體裝置及該製造之方法，其有矽材料之 延長導線’像是形成閘極線以穿越裝置區域之主動區。 發明背景 在快閃記憶體裝置或隨機動態記憶體（DRAM)裝置中， 閘極線通常有延長線形。再者，該閘極線係由矽材料所形 成其導電度係低於金屬材料。因此，在一部份之伏特數， 例如，閘極線中心部分其遠離第一提供伏特數，則會變得 低於所需伏特數因為閘極線係有線電阻。相對應地，記憶 裝置而要方法以補償在閘極線中心部分之壓降。然而，當 更高度整合併入半導體裝置之單位，線寬與裝置之間之距 離則變彳于越來越小，從而增加線電阻。為了要維持閘極線 所有部分之電壓在給定之水準，及防止閘極訊號之延遲， 其係因為發生增加之線電阻，需要更多方法以回復電壓。 然而，假設形成所有之方法以回復電壓，記憶裝置之周邊 將變得複雜，及導致失去整合密度。為了要降低這些問題 ，有提出增加導電度之方法，像是，形成閘極線之矽導線 其藉由使用包括金屬層多層矽層，或在每一個閘極線之上 表面形成金屬矽化層，如在一個平常所見之快閃記憶體裝 置其在圖1到圖3所示。 圖1係頂部平面圖，其顯示平常所見之NAND型快閃記憶 -4- 1239031 A7 B7 五、發明説明（2 ) " "一' ~ 體之部分裝置區域。 、現在根據圖1 ’在基板上形成一個絕緣層，以在裝置區 、或幵v成主動區22。该主動區22含有複數線形次區域其藉由 複數在、乡巴緣層23上之痩長的開口或缺口分別定義之（顯示在 圖2 )。在裝置區域之中心部分，沈積共用源極線45以橫跨 主動區域22。在為共用源極線45所分開之裝置區域之每— 上面和下面，自共用源極線45兩邊令之其中一邊，形成包 s依序為一接地選定閘極線33g，例如8，“或^複數字元 jwp，以及一連串選定閘極線33s之複數閘極線。換句話 况在裝置區域上面和下面形成閘極線二相同部分係相對 於/、用源極線45彼此對稱沈積。因此，在選用2接地線”尽 之間沈積共用源極線45。接觸51其與位元線55連接係形成 於裝置區域上面和下面終端部分其形成一連串選定問極線 33s之汲極區域。 圖2顯不圖1沿著線N〗之橫斷面和圖3顯示圖^沿著線⑴ II之橫斷面。 根據圖2，共用源極線45係形成在基板上以與主動區接 觸其形成接地選用閘門線33§之共用源極區域35s’如圖i所 不及在込緣層2 3之間之部分。位元線5 5係沈積垂直於在内 層絕緣層49之共用源極線45。 根據圖3，主動區22係無如圖i顯示向上及向下，但係 向左和向右。在主動區22上，閘極線33g，wp，係形成 k跨於主動區22。此共用源極線45係與共用源極線35s，接 觸其在接地選定閘極線33g之間。 在解釋形成如圖1到圖3所示之快閃記憶裝置單位區域之 __ -5- &浪尺度適財81B家科(C__NS) A4規格(21G x 297公董)----—- 1239031 A7 ___ B7 -- 製程，第一形成一個絕緣層23在基板20上以定義主動區域 其藉由共用淺溝隔絕層之製程。主動區含有複數線形次區 域。之後，閘極絕緣層24。係形成在主動區。然後，複數 閘極線其含有一連串選定閘極線33s，複數字元線wp，及 接地選定閘極線33g。係形成橫越主動區域。再者，源極/ /及極區域3 5係形成以重疊於主動區之複數線形次區域其 藉由參雜不純物在閘極線之間表面暴露之基板。形成此源 極/及極區域35,係藉由使用閘極線共用之離子植入製程及 以在閘極線兩側邊牆之間隙壁37為光罩以形成雙邊參雜結 構。換句話說，高度參雜部分係在鄰近間隙壁37之間之基 板主動區域形成，及輕度參雜部分係在閘極線之間之基板 主動區域和高度參雜部分亦即在間隙壁37下主動區之基板 。然後，沈積及平坦化内層絕緣層41。之後，形成槽以暴 露接地選定閘極線33g之間之共用源極區域35s，及以像是多 晶石夕層填充以形成共用源極線45。然後，在最終基板上形 成内層絕緣層49之後，形成接觸洞以暴露一連串選定閘極 線33s之汲極區域35d’及填充導電層以形成位元接觸。之後 ’則形成位元線。 為了降低閘極線之線電阻，金屬矽化層含有金屬像是鈷 (Co)或鈦(Ti)係形成在閘極線之上面部分如圖3黑色所緣。在 Π日守也形成金屬石夕化層在源極/汲極區域35’之基板上。 口此可此會發生朋潰其因為在閘極線下之源極/；：及極之間 區域電晶體通道之電壓其係因在高度整合NAnd型快閃記 憶裝置’閘極線之寬度及閘極線之間之距離係非常小，例 -6 - 本紙張尺纽用中S 8緖準(CNS) A4規格(2l〇X297公釐) ---— — 1239031 A7 _________B7_ 五、發明説明1 ~~ -- 如低於0.15微米。特定言之，假㈣極 雜，電晶體通道係傾向更易崩潰係因接續之回火製程，參 雜區域係更易擴散，以致於，電晶體通道之長度不易維持 在合適之程度。在此例中，也可能發生電流漏到基板。因 此，較高之記憶裝置成分整合程度，則已經參雜較低之源 極/汲極區域。再者，假設在源極/汲極區域形成金屬矽化 層，所以像是崩潰及漏電流之問題係更增強。 發明總結 本發明之目的係提供一種改進之半導體裝置及其製造方 法，其可防止因為閘極線線電阻之增加而壓降及閘極訊號 延遲之發生。 ； 本發明之另一目的係提供一種改進之半導體裝置及其製 造方法，其可維持在基板上源極/汲極區域之不純物濃度及 導電度於低濃度之程度，因此限制電晶體通道之崩潰及漏 電流之發生。 本發明之另一目的係提供一種改進之半導體裝置及其製 造方法，其金屬矽化層係不是在源極/汲極區域，但在閘門 線。 本發明之另一目的係提供一種改進之半導體裝置及其製 造方法，其限制源極/汲極通道之崩潰及漏電流之發生，當 閘門線之寬度其有金屬矽化層係低於〇15微米。 根據本發明彼等及其他目的提供，藉由半導體裝置含有 複數閘門線其有線形組成以作為複數電晶體閘電極之作用 及藉由閘極、絕緣層與半導體層分開，每一個有上面金屬矽 本紙張尺度適用中國國家標準(CMS) A4規格(210 X 297公f) 1239031
化層；及在半導體層該閘極線之門 冰 < 間形成復數源極/汲極區域 僅藉執行不純物植入製程。 在本發明之半導體裝置’在矽基板形成半導體層。再者 ，執行不純物植入其不純物量低於1〇χΐ〇Ι5離子/平方公分 以防止在裝置通道崩潰發生，例杜 例如·裝置中閘極寬度係低 於〇. 15微米。 -種製造半導體裝置之方法含有在半導體基板上形成閘 極絕緣層之步驟，在閘極絕緣層形成石夕問極層，藉由圖案 化石夕閘極層形成閘極線，使用問極線為光單執行不純物植 入以形成MOS電晶體結構，在基板全面積形成内層絕緣層 在其上形成MOS電晶體之結構，II由内層絕緣層平坦化暴 露問極線之石夕閘極層’及在矽閘極層之暴露表面上形成金 屬矽化層。在本發明之方法中，形成金屬矽化層之金屬係 用Co或Ti。在形成金屬石夕化層，不反應之剩餘金屬係藉由 蝕刻製程移除。金屬矽化層係不形成在源極/汲極區域，但 在閘極線上面部分。 本舍明之方法更進一步包括形成開口之部分像是槽以暴 露基板所給定之區域其藉由在形成内層絕緣層步驟之後部 分飯刻内層絕緣層，及藉由沈積矽層以填充開口使為導線 。在暴露閘極線之矽閘極層步驟中，再者平坦化開口之石夕 層。 圖例簡述 圖1頂部平面圖顯示一般NAND型快閃記憶體之裝置區域。 圖2係剖面圖其沿著圖1 Μ ; -8- 木紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) "1 ------- 1239031 A7
一 〃又N〇R』陕閃'己憶體裝置，閘極線可形成為2，每 於鄰近每—通用源極線兩側邊’料，在通用源 記”：：線接觸區域。然❿，在本發明之ναν〇型快閃 口己 L 體裝置，一 ψ pa L-r·., +閘極線含有接地選定閘極線13 位元線WP，及采Λ 、志士 a 及开/成-連串選定閘極線"3s依序從共用源極 線⑷向上及向下部分，亦即，在每一裝置區域上面及下面 部分其係以共用源極線148分開。換句話說，形成一半從共 用源極線148朝上之問極線係對稱於另-半從共用源極線 148朝下之閘極線。在問極線之間，至少字元線卿有石夕層 以共至閘極其有上部金屬石夕化層。 在接面區域字元線在閘極線之間係橫跨於主動區丨2 2之線 m域’此閘極線形成電晶體之閘極。形成在接面區域 之每-閘電極有非揮發性記憶電晶體之一般雙層問極結構 。此雙層閘極結構係以浮動閘極，介電層組成，和以在閘 極絕緣層124上形成控制閘門，其將閘極與主動區域122分 開。在相同字元線WP鄰近電晶體係不通過浮動閘極層連接 但以控制問極層。 源極/汲極區域135，係藉由參雜不純物在閘極之間之基 板暴露區域上所形成。相對應地，形成鄰近裝置電晶體在 主動區之線形次區域之一，個別源極及汲極係彼此重疊。 在接面區域，接地選定閘極線丨33g及一連串選定閘極線 133s不需要有雙層閘極結構其有浮動閘極及控制閘極。相 對應地’此等’閘極線可由線形結構組成以藉由使用僅由 浮動閘極層方法形成，製作控制閘極層使其出現在無用圖 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公董) 1239031 A7 B7 五、發明説明（8 案裡’或以浮動閘極層通過邊界接觸電性連接控制閘極層。 絕緣間隙壁U7通常係形成在閘極線之兩側邊牆。在源極 ’及極區域U5’ ’可形成-般雙邊參雜接構其藉由使用問 極線和絕緣間隙壁⑴為光罩。換句話說，高度參雜部分係 在鄰近間隙壁137之間之基板主動區域形成，及輕度參雜 部分係在閘極線之間之基板主動區域和高度參雜部分亦即 在間隙壁137下主動區之基板。然而在為高度參雜部分之離 子植入，其濃度，亦即，不純物之劑量係限制在低於 l.OxlO15離子/平方公分，以防止在閘極線下之通道崩潰在 其閘極線寬度亦即通道長度低於015微米。較佳地，形成 補4員性絕緣層139在閘極線上其形成絕緣間隙壁137。 形成内層絕緣層在基板全表面以覆蓋閘極線及共用源極 線148。内層絕緣層係由上層和下層149 ,丨41所組成。形成 内層下層絕緣層141在如共用源極線148之金屬石夕化層或閘 極線相同之高度。形成位元線155以平行主動區域122係與 在一系列選定之閘極線133s之一系列選定電晶體之源極區 域135d’所連接，其通過位元線接觸15ι，矽墊層丨45’ ，和 金屬石夕化層147’ 。共用源極線148係與共用源極區域135s， 連楱其在二接地選定電晶體之共用源極區域135s，其形成在 基板部份其上之主動區域122係與2選定閘極線133g重疊之。 一種本發明製造NAND形快閃記憶體裝置之方法如圖5所 示將參考圖6到10敘述之。 首先，在裝置區域之基板120上形絕緣層123如圖6b所示 。此主動區域係含有複數線形次區域其藉由延長絕緣層之 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公嫠） 1239031 A7 ___ B7 五、發明説明(~~) ^ "' 開口或間隙分別定義之。藉由淺溝隔絕層（STI)製程形成絕 緣層123。然而，假設使用自行對準STI製程，可在絕緣層 123之前沉積一部分之閘極絕緣層和浮動閘極矽層。在裝置 區域’沉積絕緣層123和主動區域122以彼此轉換。 根據圖6a，形成閘極絕緣層124在基板120之主動區域122 上其上絕緣層123。在閘極絕緣層124，形成矽浮動閘極層 及圖案化以形成浮動閘及中間圖案。在同時，保持一部分 石夕浮動閘極層平行重疊於主動區域122，其中一部分之石夕浮 動閘極層在絕緣層123其上除了形成接地選定線或一系列選 定線之區域外則移除剩餘區域，所以形成一連事現狀圖案 以橫跨主動區122。 之後’形成分開之介電層及石夕控制閘極層在基板1之 全表面其上形成浮動閘極中間圖案。一般分開介電層係用 氧氮氧（ΟΝΟ)層。此矽控制閘極層使用參雜多晶矽層以增 加電導度。然後，形成複數所需閘極層其方向垂直於形成 主動區域之方向，藉由部分蝕刻矽控制閘極層，介電層， 和中間圖案。在此時，形成每一在接面部份之閘電極1 其 閘極線係橫跨主動區使浮動閘極圖案l26，介電層圖案l28 極矽控制閘極層圖案u〇有層狀結構。 圖案化閘極絕緣層124或留為離子植入之緩衝區。因此閘 極線2相等部分，其每一係由接地選定閘極線丨33g，複數字 元線wp，及一系列選定閘極線133s所組成，係分別形成-向 上和向下裝置中心區域。換句話說，一半閘極線係形成向 上裝置中心區域與另一半形成向下裝置中心區域閘極線對 -12- t 8 ® ^«^(CNsTMii(2i〇x297^)------ 1239031 A7 ____ B7 五、發明説明(~~) — '— -1 1 稱。在此時，暴露覆蓋在閘極線之間基板120之主動區域 122之薄閘極絕緣層124。在暴露主動區域之基板ι2〇係輕度 植入以形成低濃度不純物區域135。在離子植入，閘極線係 為離子植入之光罩。 根據圖6b，在共用源極線形成一區域以維持一種之狀熊 ，其藉由閘極線圖案化製程方式，從基板12〇移除矽控制閘 極線，介電層，極浮動閘極中間圖案。以至於，在絕緣層 1 及共用源極區域135s形成低濃度不純物區域135 ,使其能 夠彼此互換。再者，在此區域，沒有除了絕緣層124之外之 區域。 根據圖7，在離子植入之後，複數絕緣間隙壁137，每一 係由氮化層或氧化層所組成，矽形成在閘電極133之側邊牆 。藉由使用在基板120(其上形成閘電極133)沉積絕緣層之方 法形成間隙壁Π7，及非等項蝕刻整面基板12〇其上形成絕 緣層。在形成間隙壁137之後，藉由使用閘極線和間隙壁 137為光罩執行相對高濃度不純物植入。在此時，限制部純 物濃度以防止在閘極線下之電晶體通道崩潰發生。因此形 成源極/汲極區域135，有雙重g色结構形成，及得到一種 MOS電晶體之結構。對接續之製程，形成蝕刻終點層139係 氮化矽層其厚度為1，00〇Α在基板120之全面積。 根據圖8a，一種内層絕緣層141係形成在基板全表面積 120其在閘電極丨33有M0S電晶體結構，及形成源極/汲極區 域135’ 。沉積内層絕緣層141至足夠之厚度以填滿在閘極 線之間之間隙或開口隨即平坦化。之後，在内層絕緣層丨41 _ -13- 本纸張尺度適用巾gg家標準(CNS) A4規格(210X297公爱)' ------- 1239031 A7 B7
1239031
如此，形成共用源極線之金屬石夕化層147其如間極線之全 屬:：層ur於相同之高度…，本發明之快閃記憶裝 有:低在接續製程之階梯覆蓋性之優點，相較於傳統快 ^己憶裝置其形成共用源極線之上面之高度高於閘極線之 盆P再者’本發明有改善共用源極線導電度之優點因為 二有=高之金屬矽化層。再者’假設形成高度整合之快閃 »己憶裝置其閘極線之寬度係非常^、，本發明可防止漏電流 至基板或通道崩潰之發生。 根據圖10，在形成金屬矽化層Μ7，Μ7，，ΙΟ”之後，沉 積内層、.’巴緣層149然後圖案化以形成位元線接觸洞。在此時 因為形成共用源極線其延著為位元線接觸洞151之墊層 145在與相同之水平或高度，相較於傳統快閃記憶裝置降 低其接觸洞之深度，所以減低製程時間，成本，和製造上 之錯誤。之後，沉積及圖案化導電層，所以形成位元線接 觸洞151和位元線155。假設位元線係由金屬所形成，金屬 矽化層147’ Τ協助在矽墊層145，及位元線接觸i5i之間形 成歐姆接觸。 推明顯如前述敘述，可鑑賞本發明提供半導體裝置及相同 製造方法其可保持在電晶體通道之崩潰及增加漏電流其係因 為增加源極/汲極區域之導電度的發生，藉由在當形成閘極 線上部表面之金屬矽化層時，防止金屬矽化層在閘極基板上 形成以增加導電度。 在圖示及特例中，已經揭發本發明較佳之一般具體實施 例及雖然應用特定之名詞，但是僅以一般的敘述性並不限制 本务明之範圍則為以下提出之申請專利範圍。 -15- i纸張尺度適用中圏a家標準(CNS) A*規格⑼㈣97公董)-----
Claims (1)
1239囉 月I?我彻ΟΙ3》5〗5號專利申社安 [.―較，專·_^^年8月） 申請專利範圍
O:\75\75638-920808.DOC 6 1. 一種半導體裝置，包含·· 用複=為線形之閉極綠，以做為複數電晶體之開極 用且：楮由1極絕緣層與一半導體層分開，每一閉極 線具有-第-上金屬矽化層； ^極m區域其形成在該半導體層於該閉極線 《間：其僅藉由執行不純物植入製程； ^ 矽材料，置於該源/汲極區中所選表之至少一 品二其中3碎材料具有一第二上金屬碎化層；及 一内層絕緣層，用以包圍該等閘極線與财材料。 Uu Μ專利範圍第i項之半導體裝置’纟中該半導體層 係由碎基板所形成 3·凊專利範圍第”頁之半導體裝置，其中該不純物植入 氣私係藉由執行不純物量低於1·〇χ 1〇15離子/平方公 分。 4. 如申明專利範圍第i項之半導體裝置，該第一與第二上 金屬咬化層之金屬係選自Co和Ti。 5. 種半導體裝置之方法，包含有步驟： 形成閘極絕緣層在半導體基板上； 形成矽閘極層在該閘極絕緣層上； 形成閘極線其藉由圖案化該矽閘極層； 執仃不純物植入其藉由使用該閘極線為光罩； 形成内層絕緣層在該基板上其執行該不純物植入； 藉由部分蝕刻該内層絕緣層形成開口，以曝露該基板 之一所給之區域； 本紙張尺度適用中國國家標準(CNS) A4規格(2ι〇χ 2的公釐） 1239031
藉由沈積一矽層以填充該等開口；及 藉由依序平坦化該矽層及該内層絕緣層，以暴露該等 閘極線之矽閘極層；和 形成孩金屬矽化層於該矽閘極層與該已平坦化發層之 暴路表面上。 6·如申請專利範圍第5項之製造半導體裝置之方法， 其中形成該金屬矽化層之該步驟包含有： 沉積金屬層其藉由濺鍍製程； 回火該金屬層，和 移除無反應剩餘金屬其藉由蝕刻步驟。 7· 一種快閃記憶體裝置，包含： 一主動區域，包含有複數線形次區域，每一個係彼此 平行其藉由在每一裝置區域基板上之絕緣層之方法； 至乂一種共用源極線其以牆型碎材料所形成以接觸和 越過★亥主動區域，其有上面金屬碎化層； 形成複數閘極線平行該共用源極線，從該共用源極線 依次序安排使其相對稱於該共用源極線及藉由該閘極絕 緣層與該主動區域分開，每一個有上面金屬矽化層； 形成複數源極/汲極區域在該主動區域在該閘極線之 間其藉由執行不純物植入； 形成内層絕緣層，以覆蓋在該閘極線及該共用源極 線； 形成複數位元線平行於該主動區域及至少與其中之一 閘極線連接，其位於二終端之該主動區域其經由接觸通 -2 - O:\75\75638-920808.DOC 6 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) AB c D 1239031 六、申請專利範圍 過該内層絕緣層；及 至少有一部份該閘極線有層結構其含有矽層之浮動閘 門，一種分離之介電層，及控制閘極其有一種矽層及金 屬矽化層，在該閘門線及該主動區域之每一接面區域係 彼此橫越。 8. 如申請專利範圍第7項之快閃記憶體裝置，其中該共用 源極線之金屬矽化層係以相同該材料所形成及如彼等該 閘極線之該金屬矽化層之水準。 9. 如申請專利範圍第7項之快閃記憶體裝置， 其中安排一半之該閘極線相對稱於該共用源極線係由 選定接地閘極線所組成，從二邊該共用源極線之一依序 安排一種複數字元線及一連争選定閘極線，及 其中在一部分之該接面區域其在該閘極線之間之該字 元線係橫越該主動區，形成一種雙邊層閘極結構其浮動 閘極係以介電層與控制閘極分開。 10·如申請專利範圍第7項之快閃記憶體裝置， 其中該源極/汲極區域係由摻雜不純物量低於1〇χ1〇ΐ5 離子/平方公分所組成之區域。 11·如申請專利範圍第7項之快閃記憶體裝置， 其中每一該接觸係組成由：> 形成一種矽墊層其有金屬矽化層與在該閘極線及該共 用源極線之該金屬♦化層相同層，及 一種上面分由相同材料組成係如該字元線。 12·如申請專利範圍第1 1項之快閃記憶體裝置， O:\75\75638-920808.DOC 6 . Q β 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公酱) ΑΒ c D 1239031 六、申請專利範圍 其中該字元線係如形成該金屬矽化層之相同金 所組成。 #料 13.如申請專利範圍第7項之快閃記憶體裝置， 其中該閘極線有絕緣間隙壁因此形成在二者該踌， 在每一該源極/汲極區域其在該閘極線之間有雙重、 結構。 樓雜 14· 一種形成快閃記憶體裝置區域之方法，包含下列步驟· 形成主動區域其在半導體有複數線形次區域，界定每 一係藉由絕緣層彼此平行； 形成閘極絕緣層及矽浮動閘極層在該主動區域； 形成浮動閘極中間圖案及圖案化該浮動閘極層； 形成介電層在該基板之全面表面積上在其上全面形成 該浮動中間閘極圖案； 形成碎控制閘極在該基板上在其上形成該介電層； 形成複數閘極線，其方向為垂直於形成該主動區之方 向’其藉由蝕刻平行於該矽控制閘門層，該介電層，及 該浮動閘極中間圖案； 藉由使用不純物之量低於1·〇χ 1015離子/平方公分以摻 雜該主動區域在該閘極線之間； 形成較低之内層絕緣層在該基板全表面上在其上執行 該摻雜； 形成溝槽暴露共用源極區域其在該主動區域其藉由平 行蝕刻該較低内層絕緣層； 沈積矽層以填充該槽； O:\75\75638-920808.DOC 6 — 4 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)
1239031 AS B8 C8
形成牆型矽共用源極線其以暴露該閘極線上面部分藉 由平坦化矽層及該較低内層絕緣層；及 形成至屬矽化層在該閑極線及該矽共用源極線。 15·如中請專利範圍第14項之形成快閃記憶體裝置區域之方 法， 進一步包含之步驟有形成蝕刻終點在該基板全表面上 其在該摻雜步驟及該形成該較低内層絕緣層步驟之間。 16·如申,專利範圍第14項之形成快閃記憶體裝置區域之方 法， 其中形成孩槽之步驟包括在字元線接觸區域形成接觸 洞；及 更進一步包括步驟 形成上面内層絕緣層在形成該金屬碎化層之後； 形成接觸洞在該字元線區域其藉由部分蚀刻該上面内 層絕緣層； 沈積導線金屬層得到字元線及字元接觸；及藉由圖案 化該導線金屬層形成字元線。 O:\75\75638-920808.DOC 6 - U _
表紙張尺度適用中國國家搮準(CNS) A4规格(210X297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0001613A KR100399363B1 (ko) | 2001-01-11 | 2001-01-11 | 반도체 장치 및 그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI239031B true TWI239031B (en) | 2005-09-01 |
Family
ID=19704518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090131515A TWI239031B (en) | 2001-01-11 | 2001-12-19 | Semiconductor device and method of manufacturing the same |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6720579B2 (zh) |
| JP (1) | JP4417601B2 (zh) |
| KR (1) | KR100399363B1 (zh) |
| TW (1) | TWI239031B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI725192B (zh) * | 2016-12-14 | 2021-04-21 | 台灣積體電路製造股份有限公司 | 光罩及其製作方法 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396470B1 (ko) * | 2001-02-19 | 2003-09-03 | 삼성전자주식회사 | 비트라인 콘택패드를 갖는 불휘발성 메모리 장치 및 그제조방법 |
| JP4102112B2 (ja) * | 2002-06-06 | 2008-06-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2005038884A (ja) * | 2003-07-15 | 2005-02-10 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| KR100574948B1 (ko) * | 2003-08-23 | 2006-04-28 | 삼성전자주식회사 | 기생 캐패시턴스가 감소된 반도체 메모리 소자 및 그제조방법 |
| JP2005109236A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| KR100582335B1 (ko) * | 2003-12-05 | 2006-05-22 | 에스티마이크로일렉트로닉스 엔.브이. | 낸드 플래시 소자의 제조 방법 |
| JP2006073939A (ja) * | 2004-09-06 | 2006-03-16 | Toshiba Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
| JP4927708B2 (ja) * | 2005-02-28 | 2012-05-09 | スパンション エルエルシー | 半導体装置及びその製造方法 |
| US7238569B2 (en) * | 2005-04-25 | 2007-07-03 | Spansion Llc | Formation method of an array source line in NAND flash memory |
| US7247907B2 (en) * | 2005-05-20 | 2007-07-24 | Silicon Storage Technology, Inc. | Bidirectional split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing |
| KR100632656B1 (ko) * | 2005-05-23 | 2006-10-11 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 비트라인 형성방법 |
| KR100697286B1 (ko) | 2005-05-31 | 2007-03-20 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| US7220643B1 (en) * | 2005-06-08 | 2007-05-22 | Spansion Llc | System and method for gate formation in a semiconductor device |
| KR100620774B1 (ko) * | 2005-09-02 | 2006-09-06 | 삼성전자주식회사 | 셀 어레이의 일방향으로 확장되는 비트라인을 가지는불휘발성 반도체 메모리 장치 |
| JP4528700B2 (ja) * | 2005-09-09 | 2010-08-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7737483B2 (en) * | 2005-12-06 | 2010-06-15 | Sandisk Corporation | Low resistance void-free contacts |
| US7615448B2 (en) * | 2005-12-06 | 2009-11-10 | Sandisk Corporation | Method of forming low resistance void-free contacts |
| US20070158734A1 (en) * | 2006-01-09 | 2007-07-12 | Freescale Semiconductor, Inc. | Electronic device with a multi-gated electrode structure and a process for forming the electronic device |
| US20070196983A1 (en) * | 2006-02-22 | 2007-08-23 | Hynix Semiconductor Inc. | Method of manufacturing non-volatile memory device |
| KR100788373B1 (ko) * | 2006-08-22 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 실리사이드 모니터링 패턴을 갖는 반도체 소자 |
| US7838921B2 (en) * | 2006-09-22 | 2010-11-23 | Qimonda Ag | Memory cell arrangements |
| JP2008140888A (ja) | 2006-11-30 | 2008-06-19 | Toshiba Corp | 不揮発性半導体メモリの製造方法 |
| JP5118341B2 (ja) * | 2006-12-22 | 2013-01-16 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| KR100802076B1 (ko) * | 2006-12-27 | 2008-02-12 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100784803B1 (ko) * | 2007-09-18 | 2007-12-14 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| JP2008192905A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Corp | スタックゲート型不揮発性半導体メモリ、及びその製造方法 |
| US7763540B2 (en) * | 2007-04-27 | 2010-07-27 | Texas Instruments Incorporated | Method of forming a silicided gate utilizing a CMP stack |
| JP2009026802A (ja) | 2007-07-17 | 2009-02-05 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| KR101300820B1 (ko) * | 2007-07-24 | 2013-08-26 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
| JP2009064964A (ja) * | 2007-09-06 | 2009-03-26 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| KR20100078244A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | Ｏｔｐ 메모리 소자 및 ｏｔｐ 메모리 소자의 제조 방법 |
| US20120241710A1 (en) * | 2011-03-21 | 2012-09-27 | Nanyang Technological University | Fabrication of RRAM Cell Using CMOS Compatible Processes |
| US8797806B2 (en) | 2011-08-15 | 2014-08-05 | Micron Technology, Inc. | Apparatus and methods including source gates |
| KR101901322B1 (ko) * | 2012-02-28 | 2018-09-21 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
| US9276041B2 (en) | 2012-03-19 | 2016-03-01 | Globalfoundries Singapore Pte Ltd | Three dimensional RRAM device, and methods of making same |
| US10541029B2 (en) | 2012-08-01 | 2020-01-21 | Micron Technology, Inc. | Partial block memory operations |
| US9536952B2 (en) | 2014-05-12 | 2017-01-03 | Intersil Americas LLC | Body contact layouts for semiconductor structures |
| CN104465524B (zh) * | 2014-12-30 | 2018-04-27 | 上海华虹宏力半导体制造有限公司 | 镜像分栅快闪存储器及其形成方法 |
| US9853049B2 (en) * | 2016-04-21 | 2017-12-26 | Samsung Electronics Co., Ltd. | Memory devices having common source lines including layers of different materials |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268330A (en) * | 1992-12-11 | 1993-12-07 | International Business Machines Corporation | Process for improving sheet resistance of an integrated circuit device gate |
| US5869396A (en) * | 1996-07-15 | 1999-02-09 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a polycide gate electrode |
| KR19990016850A (ko) * | 1997-08-20 | 1999-03-15 | 윤종용 | 불휘발성 메모리 장치의 제조 방법 |
| KR19990030937A (ko) * | 1997-10-07 | 1999-05-06 | 윤종용 | 불휘발성 메모리 장치 및 그 제조 방법 |
| KR100293640B1 (ko) * | 1998-06-30 | 2001-10-19 | 박종섭 | 플래쉬 이이피롬의 공통 소오스 라인 형성 방법 |
| KR100323140B1 (ko) * | 2000-01-17 | 2002-02-06 | 윤종용 | 낸드형 플래쉬 메모리소자 및 그 제조방법 |
-
2001
- 2001-01-11 KR KR10-2001-0001613A patent/KR100399363B1/ko not_active IP Right Cessation
- 2001-12-19 TW TW090131515A patent/TWI239031B/zh not_active IP Right Cessation
- 2001-12-21 JP JP2001390144A patent/JP4417601B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-07 US US10/041,732 patent/US6720579B2/en not_active Expired - Lifetime
-
2004
- 2004-02-11 US US10/777,233 patent/US6960500B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI725192B (zh) * | 2016-12-14 | 2021-04-21 | 台灣積體電路製造股份有限公司 | 光罩及其製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6960500B2 (en) | 2005-11-01 |
| US20040161881A1 (en) | 2004-08-19 |
| KR20020060490A (ko) | 2002-07-18 |
| JP4417601B2 (ja) | 2010-02-17 |
| US6720579B2 (en) | 2004-04-13 |
| KR100399363B1 (ko) | 2003-09-26 |
| JP2002231835A (ja) | 2002-08-16 |
| US20020088976A1 (en) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI239031B (en) | Semiconductor device and method of manufacturing the same | |
| US9893190B2 (en) | Fin FET and method of fabricating same | |
| US5946558A (en) | Method of making ROM components | |
| TWI278964B (en) | Semiconductor device and method of manufacturing the same | |
| TW494573B (en) | Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure and fabrication method thereof | |
| TW488069B (en) | Self-aligned non-volatile random access memory cell and process to make the same | |
| US20010039091A1 (en) | Non-volatile semiconductor memory device having vertical transistors and fabrication method therefor | |
| US5017515A (en) | Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers | |
| US6326662B1 (en) | Split gate flash memory device with source line | |
| KR20020011317A (ko) | 반도체 메모리 장치와 그 제조 방법 | |
| KR20020095355A (ko) | 반도체 장치 및 그 제조방법 | |
| CN101477952A (zh) | Mos晶体管及其制造方法 | |
| KR950034731A (ko) | 비휘발성 반도체 메모리장치의 제조방법 | |
| JP2002526928A (ja) | 縦型トランジスタを備えた集積回路装置およびその製造方法 | |
| JPH06188396A (ja) | 電気的に消去できる無接点ｅｐｒｏｍメモリデバイスの製造方法 | |
| KR970077229A (ko) | 반도체 장치의 제조 방법 | |
| KR101804420B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR930011241A (ko) | 낸드형 롬(nand rom) 및 그 제조방법 | |
| US5879989A (en) | Method for fabricating nonvolatile memory device using disposable layer | |
| KR20010084243A (ko) | 이층 구조의 플로팅 게이트를 갖는 불휘발성 메모리 셀 및그 제조방법 | |
| JP3678340B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100698064B1 (ko) | 마스크 롬 및 이의 제조 방법 | |
| KR970053947A (ko) | 불휘발성 반도체 메모리장치 및 그 제조방법 | |
| KR20170021967A (ko) | 반도체 장치 제조 방법 | |
| KR900019018A (ko) | 이중 다결정실리콘을 갖는 마스크롬장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |