TWI237894B - Non-volatile semiconductor memory and method of operating the same - Google Patents

Non-volatile semiconductor memory and method of operating the same Download PDF

Info

Publication number
TWI237894B
TWI237894B TW091136172A TW91136172A TWI237894B TW I237894 B TWI237894 B TW I237894B TW 091136172 A TW091136172 A TW 091136172A TW 91136172 A TW91136172 A TW 91136172A TW I237894 B TWI237894 B TW I237894B
Authority
TW
Taiwan
Prior art keywords
memory
sub
memory cells
segment
bit line
Prior art date
Application number
TW091136172A
Other languages
English (en)
Other versions
TW200301555A (en
Inventor
Yoshimitsu Yamauchi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200301555A publication Critical patent/TW200301555A/zh
Application granted granted Critical
Publication of TWI237894B publication Critical patent/TWI237894B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

1237894 A7 —_ B7 五、發明説明（1 ) 發明背景 1 ·發明領域 (請先閱讀背面之注意事項再填寫本頁) 本發明是有關於一種非揮發性半導體記憶體及其操作 方法。更尤其是，本發明是有關於可被高度集成至具一非 接觸式結構胞之一種非揮發性半導體記憶體，及其操作方 法。 2.相關技術說明 如第14圖中所示，在習知技術之一可複寫式非揮發性 NOR型記憶體陣列中，各胞電晶體丨5形成在由一場氧化膜 16所界定之一主動區中。電晶體15包含一源極π /汲極12 ，一形成在源極1 1 /汲極1 2間之主動區上之浮動閘極1 7， 及一形成在浮動閘極17上並連接至一字元線之控制閘極1〇 ’該字元線垂直於源極1 1 /汲極1 2間之通道方向。在這記 憶體的陣列中，汲極1 2經由一接觸點1 3連接至一位元線 14 〇 經濟部智慧財產局員工消費合作社印製 因此，形成在汲極1 2上之接觸點13佔有一胞面積之 大部份並防止降低胞面積。 如第15圖中所示，有提議一種未設有一接觸點，供連 接源極/汲極和位元線之一種非接觸式記憶體陣列。在這記 憶體胞陣列中，一位元線20形成一亦作爲源極/汲極用之雜 質擴散區。 然而，在這記憶體陣列中，因以一胞電晶體1 8通道方 向之相同方向佈置一字元線17，故在讀取時之胞電流受在 -5- 本紙張尺度適用中國國家標準（CMS ) A4規格（210X297公釐） 1237894 A7 —_ _B7 __ 五、發明説明（2 ) (請先閱讀背面之注意事項再填寫本頁) 相同字元線1 7上之接鄰胞影響。因此，甚至假如寫入在相 同字元上多數胞之特定一個胞並準確控制特定胞之臨界値 ’則產生以下問題： (1) 如源極端上一接鄰胞之臨界値從一低値改變至一 高値，則表面之源極阻抗增加且特定胞之臨界値從其原始 値移至一較高値。 (2) 如源極端上一接鄰胞之臨界値從一高値改變至一 低値，則表面之源極阻抗減低且特定胞之臨界値從其原始 値移至一較低値。 發明槪要 鑒於以上所提及之問題，本發明之一項目的在佈置於 相同字元線之多數胞中提供一種非揮發性之半導體記憶體 ’及其操作方法，該記憶體允許在寫入後對臨界値之準確 控制而與接鄰胞之狀態無關。 經濟部智慧財產局員工消費合作社印製 本發明提供將資料寫入一具有多數記憶胞之非揮發性 半導體記憶體中的一種方法，在該記憶胞中之字元線是由 記憶胞所共用且位元線是由接鄰記憶胞所共用， 該方法包含將資料寫入記憶胞中，該記憶胞依序從一 記憶胞之一端至一記憶胞之另一端連接至相同字元線。 本發明亦提供一種包含佈置成矩陣之多數記憶胞之非 揮發性半導體記憶體，那些排列成列向之記憶胞被分成兩 或更多區段，其中，排列成列向之記憶胞之閘極是連接至 相同字元線，排列成行向之記憶胞之源極和汲極是分別連 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -6 - 1237894 A 7 B7 五、發明説明（3 ) (請先閱讀背面之注意事項再填寫本頁) 接至相同位元線，在相同區段中位元線分別爲在列向中接 鄰之記憶胞所共用，且各區段中之位元線是以電氣方式與 其它區段之位元線分開。 本發明提供一種如以上寫入一非揮發性半導體記憶體 之方法，其中，在兩區段或三區段中只同時寫入一位元資 料。 本發明提供一種將資料寫入上述非揮發性半導體記憶 體之方法，其中之資料是以通道熱電子所寫入。 從此後之詳細說明，本申請案之這些和其它目的將變 得更加顯而易見。然而，應該了解的是，詳細說明和特定 實例雖然表示本發明之較佳實施例，但只爲說明而已，因 對於那些從這詳細說明中而熟於該技術者而言，在本發明 精神和範圍內之各種變更和修飾將變得顯而易見。 圖示簡單說明 經濟部智慧財產局員工消費合作社印製 第1圖爲一用以說明根據本發明，將資料寫在非揮發 性半導體記憶體中方法之一非揮發性半導體記憶體之等效 電路圖； 第2 (a)和2(b)圖爲一等效電路圖，該電路圖用以說 明當以一平常方法，將資料寫入一非揮發性半導體記憶體 中時一接鄰胞之影響力； 第3圖表示一接鄰胞對一源極阻抗之影響圖； 第4圖說明如何將一列向區段陣列寫入根據本發明之 一非揮發性半導體記憶體中； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1237894 A7 _ B7 五、發明説明（4 ) 第5圖說明如何將一列向區段之另一陣列寫入根據本 發明之一非揮發性半導體記憶體； (請先閱讀背面之注意事項再填寫本頁) 第6圖說明如何將一列向區段之還另一陣列寫入根據 本發明之一非揮發性半導體記憶體； 第7圖爲根據本發明之非揮發性半導體記憶體中，一 列向區段之非接觸式陣列之等效電路圖； 第8圖爲表示根據本發明之非揮發性半導體記憶體中 在一列向區段陣列中次位元線和主位元線連結之等效電路 圖； 第9圖爲表示根據本發明之非揮發性半導體記憶體中 在一列向區段之另一陣列中次位元線和主位元線連結之等 效電路圖； 第10圖爲表示根據本發明之非揮發性半導體記憶體中 在一列向區段之還另一陣列中次位元線和主位元線連結之 等效電路圖； 經濟部智慧財產局員工消費合作社印製 第11圖爲表示根據本發明之非揮發性半導體記憶體中 在一列向區段之還另一陣列中次位元線和主位元線連結之 等效電路圖； 第1 2圖爲表示根據本發明之非揮發性半導體記憶體中 在一列向區段之還另一陣列中次位元線和主位元線連結之 等效電路圖； 第1 3圖爲表示根據本發明之非揮發性半導體記憶體中 在一列向區段之還另一陣列中次位元線和主位元線連結之 等效電路圖； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8 - 1237894 Α7 Β7 五、發明説明（5 ) 弟14圖爲一習知技術非揮發性n 0 R型記憶體之不意平 面圖。 (請先閱讀背面之注意事項再填寫本頁) 第1 5圖爲一習知技術非接觸式陣列胞之示意平面圖。 元件對照表 經濟部智慧財產局員工消費合作社印製 1 5 :胞電晶體 1 6:場氧化膜 11:源極 1 2:汲極 1 7:浮動閘極 10:控制閘極 13:接觸點 14，20:位元線 18:胞電晶體 17:字元線 V d:電壓 C1〜Cn:記憶胞 B L 1，B L η:位元線 SGI，SG2:選取電晶體 1，2:區段 SL:源極線 WL·.字線 較佳實施例說明 藉由參考附圖之實例，現在詳細說明本發明之非揮發 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 1237894 A7 B7 五、發明説明（6 ) #半導體記憶體及其操作方法。 (請先閱讀背面之注意事項再填寫本頁) 實例1 基本上如第1圖中所示之本發明非揮發性半導體記憶 體中，非揮發性記憶體電晶體佈置成矩陣，且多數記憶體 電晶體（記憶胞：Cn)是連接至一字元線WL。因此，非揮 發性半導體記憶體形成實質上和第1 5圖中所示相同之非接 觸式記憶胞陣列。字元線以和連接至字元線之記憶胞之通 道方向的相同方向加以延伸。 如第1圖中所示，在這種結構之記憶胞陣列中，首先 將資料寫入一在相同字元線上之記憶胞C1至Cn間最接近 源極（SRC)之胞C1中。胞C1之汲極是連接至一位元線 BL1。施加電壓Vd至BL1及其它位元線BL2至BLn。因此 ，藉通道熱電子將資料只寫入胞C1中。 經濟部智慧財產局員工消費合作社印製 在資料寫入胞C1中後，使用BL1將資料寫入胞C2中 ，作爲其源極。此時，使用位元線BL2作爲汲極，施加0V 至BL1並施加電壓Vd至其它位元線BL2至BLn。因此，藉 通道熱電子將資料寫入胞C2。類似地，將資料寫入胞C3 等。最後，將資料寫入離源極最遠之胞Cn。 因此，在多數胞定連接至一字元線之非揮發性記憶體 中，藉由一如上述之序向程式系統，依序從一源極端將資 料寫入記憶體胞中。因此，可消除接鄰胞對源極端之影響 並可準確控制記憶胞之臨界値。 對照之下，根據一平常寫入方法，上述結構之記憶胞 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1237894 A7 _ _ B7_ 五、發明説明（7 ) (請先閱讀背面之注意事項再填寫本頁) 陣列之所有記憶胞皆被抹除成初始狀態，使其臨界値被設 定爲低。藉由使字元線電位提升高於記憶胞之臨界値，所 有胞變成在一 ON狀態。 首先如第2 (a)圖中所示將所有記憶胞之臨界値設定 爲低之狀態中，寫入胞C4並提高其臨界値。爲了讀取胞 C4 ’對字元線WL施加一高於胞C4以外之記憶胞臨界値的 電壓。此時，因胞C 1至C3對源極端之臨界値低於字元線 電壓，胞C1至C3變成在ON狀態並有一電流流經胞C1至 C3。 隨後，如第2 (b)中所示，寫入胞C3並提高其臨界値 。當以上述之相同方式讀取胞C3時，胞C3變成OFF狀態 ，電流則未從胞C4之汲極BL4流向BL3，BL2，BL1和源 極端之S R C。 第3圖表示第2( a)圖中胞C1至C4之源極阻抗。第2 (a)圖中胞C4之源極阻抗等於第3圖中C4之源極阻抗。 且第2 (b)圖中胞C4之源極阻抗等於第3圖中C1之源極 阻抗。 經濟部智慧財產局員工消費合作社印製 因此，在寫入胞C3前後，胞C4之源極阻抗變化1.5 k Ω。因此’了解到無法準確地控制胞之臨界値且難於實現 多値操作。 實例2 如第4至7圖中所示之這實例之非揮發性半導體記憶 體中’多數記憶胞是佈置成矩陣。在列向排成一直線之記 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 1237894 A7 B7 五、發明説明（8 ) 憶胞是連接至一字元線WL並分成兩區段。各區段包含記憶 胞C1至C5 。 (請先閲讀背面之注意事項再填寫本頁) 關於在行向排成一直線之記憶胞，如第7圖中所示， 其源極和汲極分別連接至相同位元線。在相同區段中，記 憶胞與在列向中接鄰之記憶胞共用位元線。各區段之位元 線是以電氣方式與其它區段之位元線分開。最好，一區段 一端之位元線是與接鄰該一區段之相對端區段之位元線分 開一裝置隔離區。 再來，雖然第7圖中未表示，兩或更多區段可形成在 行向上。如所熟知，在這種情況下，最好，行向中各區段 之次位元線是以電氣方式與行向中其它區段之次位元線分 開。例如，選取電晶體等。再來，最好，連接至一次位元 線之記憶胞數量大於連接至一區段中相同字元線之記憶胞 數量。因此，可降低由選取電晶體所佔有面積對記憶胞面 之比，且因此，可降低記憶體之大小。 第4至6圖說明如上述以序向程式系統將資料寫入在 列向中具有兩區段之記憶體中。 經濟部智慧財產局員工消費合作社印製 第4圖說明在一區段之源極與在那裡之一接鄰區段汲 極相向之情況的一種寫入方法。第5圖說明在一區段之源 極與在那裡之一接鄰區段源極相同之情況的一種寫入法。 第6圖說明在一區段之源極與在那裡之接鄰區段共用之一 種寫入方法。 如第6圖中所示，在本發明之非揮發性半導體記憶體 中，一區段可進而被分成多數，例如，兩次區段。在這情 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1237894 A7 _ B7__ 五、發明説明（9 ) 況中，連接至接鄰次區段中記憶胞之兩次位元線經由選取 電晶體共用一主位元線。 (請先閱讀背面之注意事項再填寫本頁) 再來，在這麼切成區段及/或次區段之記憶胞陣列’位 元線可包含如第7至1 3圖中所示一階層式結構之次位元線 和主位元線。 參考第7圖，記憶胞在位元線方向中被分切兩區段’ 且一區段包含n+ 1次位元線SBL。次位元線SBL經由選取 電晶體（未示出）連接至主位元線MBL (未示出），加以 形成一階層式結構。將連接至次位元線之胞的字元線數目 佈置爲k (n< k)。 針對記憶胞之面積，這種布置可降低由選取電晶體所 佔之面積，因此允許較高之集成。 第8至13圖中表示次位元線SBL連接至主位元線MBL 之某些實例。 經濟部智慧財產局員工消費合作社印製 參考第8圖，一主位元線MBL是由兩接鄰區段之次位 元線SBL所共用。這些次位元線SBL分別經由選取電晶體 SG1和SG2連接至主位元線MBL。因此，連接至相同區段 中記憶胞之次位元線之選取電晶體之閘極電位相同。而且 藉由施加不同電壓至選取電晶體SG1和SG2之閘極，使接 鄰區段是不同電位。 在第8圖中，兩區段共用主位元線，但三、四、五或 更多區段可共用主位元線。 在這結構中，藉導通選取電晶體SG1並切斷選取電晶 體SG2，可寫入區段1中之胞。此時，區段2之次位元線 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1237894 7 Β 五、發明説明（1〇 ) SBL爲浮動的，且未寫入區段2中之胞。區段2中之胞可 以一類似方式加以寫入。因此，一位元資料可以兩區段加 以寫入。 藉施加表1所示電壓可操作具這種連結結構之記憶胞 陣列。 表1____(單位：V)
Cl C2 C3 C4 C5 MBL 0 = SL 0 0 0 0 0 MBL1 5 0 0 0 0 MBL2 5 5 0 0 0 MBL3 5 5 5 0 0 MBL4 5 5 5 5 0 MBL5 5 5 5 5 5
WL= 10V ， SG1= 10V ， SG2= OV 然而，如以下所提及者，要施加之電壓不限於那些列 在表1和表2中者，並可根據這些表加以調整。 參考第9圖，兩接鄰區段之源極彼此相同。相鄰區段 之次位元線SBL共用一主位元線MBL。次位元線SBL分別 經由兩選取電晶體SG1和SG2連接至主位元線。一源極線 SL由連接至相同字元線之不同區段所共用。 藉施加表1中所示電壓可操作具這種連結結構之記憶 胞陣列。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） -14 - (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 1237894 A7 _ B7_ __ 五、發明説明（11 ) (請先閱讀背面之注意事項再填寫本I) 參考第10圖，兩接鄰區段之汲極彼此相向。接鄰區段 之次位元線SBL共用一主位元線MBL。次位元線SBL分別 經由兩選取電晶體SG1和SG2連接至主位元線。一源極線 SL由連接至相同字元線之不同區段所共用。 藉施加表1中所示電壓可操作具這種連結結構之記憶 胞陣列。 參考第11圖，兩接鄰區段之汲極彼此相向。接鄰區段 共用一源極而未介入一選取電晶體。接鄰次區段之次位元 線SBL共用一主位元線MBL。次位元線SBL分別經由兩選 取電晶體SG1和SG2連接至主位元線。源極線是共用在不 同區段之間。 藉施加表1中所示電壓可操作具這種連結結構之記憶 胞陣列。 參考第12圖，一區段與兩接鄰區段共用主位元線MBL 。以這結構，一位元資料可寫在三區段中。 藉施加表1中所示電壓可操作其這種連結結構之記憶 胞陣列。 經濟部智慧財產局員工消費合作社印製 參考第13圖，一區段包含兩次區段。使一次區段佈置 成其源極和汲極與在那裡接鄰之兩次區段之源極和汲極相 向。次區段與一相鄰次區段共用一源極而未介入一選取電 晶體。那就是，源極是共用在不同區段之間。再來’一主 位兀線Μ B L是由次區段之次位兀線所共用。因此’ 一*位兀 資料可寫在三次區段中。 藉施加表2中所示電壓可操作具這種連結結構之記憶 -15- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 1237894 A7 B7 五、發明説明（12 ) 胞陣列。
表2 (單位：V) Cl C2 C3 C4 MBL 〇 = SL 0 0 0 0 MBL1 5 0 0 0 MBL2 5 5 0 0 MBL3 5 5 5 0 MBL4 5 5 5 5 WL= 10V ， SG1= 10V ， SG2= OV (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 根據本發明，在非接觸式陣列結構之非揮發性半導體 記憶體中，從一記憶胞一端將連接至相同字元線之多數記 憶胞依序寫入至一記憶胞之另一端。因此，可降低胞之面 積卻可顯著增加容量。而且不管接鄰胞之狀態，可準確控 制臨界値。因此，可以高度可靠性加以操作非揮發性之半 導體記憶體。 而且，根據本發明，多數記憶胞佈置成矩陣，至將排 列成列向之記憶胞分成兩或更多區段。因此，可獨立控制 施加至一選取區段之位元線的電壓，並可降低一偏壓產生 電路之面積。 再來，因位元線包含階層式次位元線和主位元線，故 主位元線之間距寬度變成非階層式結構之兩倍。因此，不 需對主位元線之位置付出太多注意力而能增進設計記憶胞 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16- 1237894 A7 B7 五、發明説明（13 )佈置之自由度。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17 -

Claims (1)

1237894 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 第9 1 1 3 6 1 7 2號專利申請案 中文申請專利範圍修正本 民國9 3年9月2〇日修正 1. 一種將資料寫入一具有多數記憶胞之非揮發性半_ 體記憶體中之方法，在該記憶胞中之字元線是由記憶胞所 共用且位元線是由接鄰記憶胞所共用， 該方法包含將資料寫入記憶胞中，該記憶胞依序從一 端之記憶胞至另一端之記憶胞連接至相同字元線。 2. 如申請專利範圍第1項之方法，其中，在連接至相 同字元線之記憶胞中，在該一端之記憶胞之一側上的一位 元線作爲源極。 3. 如申請專利範圍第1或2項之方法，其中，藉由通 道熱電子以將資料寫入記憶胞中。 4. 一種非揮發性半導體記憶體，包含佈置成矩陣之多 數記憶胞，那些排列成列向之記憶胞被分成兩或更多區段 其中，排列成列向之記憶胞之閘極是連接至相同字元 線， 排列成行向之記憶胞之源極和汲極是分別連接至相同 位元線， 在相同區段中，位元線分別爲在列向中接鄰之記憶胞 所共用， 各區段中之位元線與其它區段之位元線是電分離’以
I—PI —---fl, (請先閱讀背面之注意事項再填寫本頁) 、1T .41 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） A8 B8 C8 D8 1237894 六、申請專利範圍 及 其中，在其中一區段之一端的一位元線與在另一區段 之一端的一位元線是藉由裝置隔離區而電分離。 5. 如申請專利範圍第4項之記憶體’其中’位元線包 含一階層式結構之次位元線和至少一主位元線， 次位元線是連接至記憶胞之源極和汲極’以及 主位元線經由選取電晶體，共同連接至分別連接於相 鄰區段中之記憶胞的兩次位元線。 6. 如申請專利範圍第5項之記憶體，其中，區段更分 成次區段，且主位元線經由選取電晶體’共同連接至分別 連接於相鄰區段中之記憶胞的兩次位元線。 7. 如申請專利範圍第6項之記憶體，其中，多數主位 元線是連接至一區段或次區段中之記憶胞， 某些主位元線是共同連接至接鄰該一區段或次區段的· 一側之一區段或次區段中之記憶胞且其餘之主位元線是共 同連接至接鄰該一區段或次區段另一側之一區段或次區段 之記憶胞。 8. 如申請專利範圍第6項之記憶體，其中，多數主位 元線是連接至各區段或次區段中之記憶胞，一區段或次區 段中之某些主位元線是共同連接至接鄰該一區段或次區段 一側之一區段或次區段之記憶胞，且在該一區段或次區段 中之其餘主位兀線是共同連接至接鄰該一區段或次區段另 一側之一區段或次區段之記憶胞。 9·如申請專利範圍第5項之記憶體，其中，接鄰區段 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） II I ——f! (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 1237894 A8 B8 C8 D8 六、申請專利範圍 之最接近位元線或最遠離位元線是經由選取電晶體連接至 源極線，以及 (請先閱讀背面之注意事項存填寫本貢) 該源極線由連接至相同字元線之多數區段或次區段所 共用。 10.如申請專利範圍第5項之記憶體，其中，在佈置 成列向之接鄰區段或次區段中，一位元線是共用在接鄰區 段或次區段二者之一的記憶胞與接鄰區段或次區段中另一 者之一記憶胞之間，其中，該接鄰區段或次區段二者之一 的記憶胞最接近該接鄰區段或次區段中的另一者，而該接 鄰區段或次區段中另一者之記憶胞則最接近該接鄰區段或 次區段二者之一。 11 ·如申請專利範圍第10項之記憶體，其中，在佈置 成列向之接鄰區段或次區段中，一位元線是共用在接鄰區 段或次區段之最接近記憶胞之間。 12. 如申請專利範圍第4項之記憶體，其中，在行向 中更形成兩或更多區段，且在行向中各區段之位元線與行 向中其它區段之位元線電分離。 經濟部智慧財產局員工消費合作社印製 13. 如申請專利範圍第5項之記憶體，其中，設有接 線，將相同電位給予連接至相同區段或次區段之記憶胞之 次位元線的選取電晶體閘極。 14. 如申請專利範圍第1 3項之記憶體，其中，設有接 線，將不同電位給予接鄰區段或次區段之選取電晶體聞極 〇 15. 如申請專利範圍第5項之記憶體，其中，連接至 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -3 - 1237894 A8 B8 C8 D8 六、申請專利範圍 一次位元線之記憶胞數目大於連接至一區段或次區段中相 同字元線之記憶胞數目。 1 6. —種如申請專利範圍第4項所述之非揮發性半導 體記憶體之寫入方法，其中，只將一位元資料同時寫入兩 區段中。 17· 一種如申請專利範圍第4項所述之非揮發性半導 體記彳思體之寫入方法，其中，只將一位兀資料同時寫入三 區段中。 1 8. —種如申請專利範圍第4項所述之非揮發性半導 體記憶體之寫入方法，其中，資料是以通道熱電子加以寫 入0 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -4- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW091136172A 2001-12-17 2002-12-13 Non-volatile semiconductor memory and method of operating the same TWI237894B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001383170A JP3998467B2 (ja) 2001-12-17 2001-12-17 不揮発性半導体メモリ装置及びその動作方法

Publications (2)

Publication Number Publication Date
TW200301555A TW200301555A (en) 2003-07-01
TWI237894B true TWI237894B (en) 2005-08-11

Family

ID=19187552

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091136172A TWI237894B (en) 2001-12-17 2002-12-13 Non-volatile semiconductor memory and method of operating the same

Country Status (5)

Country Link
US (2) US6894913B2 (zh)
JP (1) JP3998467B2 (zh)
KR (1) KR100517769B1 (zh)
CN (1) CN100472656C (zh)
TW (1) TWI237894B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4027656B2 (ja) * 2001-12-10 2007-12-26 シャープ株式会社 不揮発性半導体記憶装置及びその動作方法
US8400841B2 (en) * 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
JP4612500B2 (ja) * 2005-07-29 2011-01-12 シャープ株式会社 半導体記憶装置及び電子機器
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
JP2007128583A (ja) * 2005-11-02 2007-05-24 Sharp Corp 不揮発性半導体記憶装置
JP4716852B2 (ja) * 2005-11-07 2011-07-06 シャープ株式会社 メモリセルへの書き込み方法
JP3970299B2 (ja) 2005-11-25 2007-09-05 シャープ株式会社 半導体記憶装置
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
WO2007128738A1 (en) 2006-05-02 2007-11-15 Innovative Silicon Sa Semiconductor memory cell and array using punch-through to program and read same
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) * 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
KR101277402B1 (ko) 2007-01-26 2013-06-20 마이크론 테크놀로지, 인코포레이티드 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터
WO2009031052A2 (en) 2007-03-29 2009-03-12 Innovative Silicon S.A. Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor
US7684244B2 (en) * 2007-05-16 2010-03-23 Atmel Corporation High density non-volatile memory array
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
WO2009039169A1 (en) 2007-09-17 2009-03-26 Innovative Silicon S.A. Refreshing data of memory cells with electrically floating body transistors
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
US8319294B2 (en) 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
US8710566B2 (en) 2009-03-04 2014-04-29 Micron Technology, Inc. Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
US8748959B2 (en) 2009-03-31 2014-06-10 Micron Technology, Inc. Semiconductor memory device
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8134870B2 (en) * 2009-06-16 2012-03-13 Atmel Corporation High-density non-volatile read-only memory arrays and related methods
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) * 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
KR20130007609A (ko) 2010-03-15 2013-01-18 마이크론 테크놀로지, 인크. 반도체 메모리 장치를 제공하기 위한 기술들
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
US9355725B2 (en) * 2013-12-12 2016-05-31 Cypress Semiconductor Corporation Non-volatile memory and method of operating the same
JP7067308B2 (ja) * 2018-06-21 2022-05-16 セイコーエプソン株式会社 不揮発性記憶装置、マイクロコンピューター及び電子機器
US20240053900A1 (en) * 2022-08-09 2024-02-15 Micron Technology, Inc. Sequential write operations using multiple memory dies

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267632A (en) * 1979-10-19 1981-05-19 Intel Corporation Process for fabricating a high density electrically programmable memory array
JP2647101B2 (ja) 1987-11-17 1997-08-27 株式会社東芝 不揮発性半導体メモリ装置
US5315541A (en) 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
JP3584494B2 (ja) * 1994-07-25 2004-11-04 ソニー株式会社 半導体不揮発性記憶装置
US6031771A (en) * 1996-10-28 2000-02-29 Macronix International Co., Ltd. Memory redundancy circuit using single polysilicon floating gate transistors as redundancy elements
JP3574322B2 (ja) * 1998-03-25 2004-10-06 シャープ株式会社 不揮発性半導体メモリの冗長方法
JP2001126490A (ja) * 1999-10-25 2001-05-11 Hitachi Ltd 不揮発性半導体多値記憶装置の書込み方法
US6359305B1 (en) * 1999-12-22 2002-03-19 Turbo Ic, Inc. Trench-isolated EEPROM flash in segmented bit line page architecture
DE60141200D1 (de) * 2001-05-30 2010-03-18 St Microelectronics Srl Halbleiterspeichersystem
US6906951B2 (en) * 2001-06-14 2005-06-14 Multi Level Memory Technology Bit line reference circuits for binary and multiple-bit-per-cell memories
JP4027656B2 (ja) * 2001-12-10 2007-12-26 シャープ株式会社 不揮発性半導体記憶装置及びその動作方法
JP4087108B2 (ja) * 2001-12-10 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
US6826080B2 (en) * 2002-05-24 2004-11-30 Nexflash Technologies, Inc. Virtual ground nonvolatile semiconductor memory array architecture and integrated circuit structure therefor
JP4260434B2 (ja) * 2002-07-16 2009-04-30 富士通マイクロエレクトロニクス株式会社 不揮発性半導体メモリ及びその動作方法

Also Published As

Publication number Publication date
JP2003187584A (ja) 2003-07-04
KR100517769B1 (ko) 2005-09-29
US7151693B2 (en) 2006-12-19
KR20030051373A (ko) 2003-06-25
US20030117845A1 (en) 2003-06-26
CN1427419A (zh) 2003-07-02
CN100472656C (zh) 2009-03-25
US20050180237A1 (en) 2005-08-18
JP3998467B2 (ja) 2007-10-24
US6894913B2 (en) 2005-05-17
TW200301555A (en) 2003-07-01

Similar Documents

Publication Publication Date Title
TWI237894B (en) Non-volatile semiconductor memory and method of operating the same
JP3875570B2 (ja) 半導体記憶装置のデータ書き込み方法及び半導体記憶装置
JP3888808B2 (ja) Ｎａｎｄ型不揮発性メモリ
JP3332152B2 (ja) 不揮発性半導体記憶装置
US7158413B2 (en) Semiconductor memory device with MOS transistors, each including a floating gate and a control gate, a control method thereof, and a memory card including the same
JP4005761B2 (ja) 半導体記憶装置
JPH03178100A (ja) 電気的に消去及びプログラム可能な半導体メモリ装置
JP2009124107A (ja) 不揮発性メモリ装置及びその動作方法
JP2003037191A (ja) 不揮発性半導体記憶装置
JP2002151601A (ja) 半導体記憶装置
JPH027295A (ja) 不揮発性半導体メモリ装置
JP2964982B2 (ja) 不揮発性半導体記憶装置
JP4398962B2 (ja) 半導体記憶装置のデータ書き込み方法
JP2004013989A (ja) 不揮発性半導体記憶装置およびその駆動方法
JP2009277348A (ja) 半導体記憶装置のデータ書き込み方法
TW379328B (en) Column decoding circuit of flash memory having separated character lines
JP2504831B2 (ja) 不揮発性半導体記憶装置
JP2008103019A (ja) 半導体記憶装置及びそのデータ書き込み方法
JP7089622B1 (ja) 半導体記憶装置
JP2003036682A (ja) 不揮発性半導体記憶装置
JP4398845B2 (ja) 不揮発性半導体記憶装置
JP2569895B2 (ja) 不揮発性半導体記憶装置及びその消去及び書き込み方法
JP7297977B1 (ja) フラッシュメモリ
JP2003086720A (ja) 不揮発性半導体メモリ
JP4833073B2 (ja) 半導体装置及びデータ読み出し方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees