TWI231047B - Protection element - Google Patents

Protection element Download PDF

Info

Publication number
TWI231047B
TWI231047B TW092124822A TW92124822A TWI231047B TW I231047 B TWI231047 B TW I231047B TW 092124822 A TW092124822 A TW 092124822A TW 92124822 A TW92124822 A TW 92124822A TW I231047 B TWI231047 B TW I231047B
Authority
TW
Taiwan
Prior art keywords
current
concentration impurity
current path
field
aforementioned
Prior art date
Application number
TW092124822A
Other languages
English (en)
Other versions
TW200406928A (en
Inventor
Tetsuro Asano
Mikito Sakakibara
Toshikazu Hirai
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200406928A publication Critical patent/TW200406928A/zh
Application granted granted Critical
Publication of TWI231047B publication Critical patent/TWI231047B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1231047 玖、發明說明： 【發明所屬之技術領域】 本發明係關於保護元件，拉 θ 丁又几1卞符別疋關於可在不使被保護 元件之高頻特性劣化下，大幅提升靜電破壞電麼之保護元 件。 【先前技術】 第11圖係顯示具有接面（junction)或電容之半導體裝 置的等效電路圖。 ^ 第11圖（A)為GaAsMESFET’第u圖⑻為雙極電晶 體’第U圖（C)為MOSFET之等效電路圖。 ^如上述一般，不論是何種半導體裝置，在考量靜電破 壞電壓時，如圖所示一般，可以二極體、電容、電阻(在高 頻裝置的情況下，有時還包含有電感器)所構成之 表現。 t从电給 姊此外，該二極體，係表示州接面或肖特基接面二極 月且。例如，GaAs MESFET之二極體係肖特基屏障二極體， 而雙極電晶體之二極體為PN接面二極體。 ^ ^傳統之半導體裝置，一般為了保護裝置不受靜電影 響’乃採用在包含易受靜電破壞之PN接面、肖特基接面、 %备的裝置中，並聯連接靜電破壞保護二極體的方法。 【發明内容】 / 發明所欲解決之技術問題 如上述一般，一般為保護裝置不受靜電影響，多採用 在包含易受靜電破壞之PN接面、肖特基接面、電容的裝 314245R01 5 1231047 °值是對於微 電容之增加， 法〇 置中，並聯連接靜電破壞保護二極體的方法 波裝置而言，因連接保護二極體所致之寄生 將導致高頻特性之劣化，故無法採用該種方 因此，該些微波通tfl用裝置，不同於其他音 & 像用、電源用裝置’因其裝置内之肖特基接面電：： 接面電容’閘極M〇s電容小，而有該些接面 '… 電破壞之問題。此外，集積於微波積體電路 又靜 容值亦小，也有不堪絕緣破壞之問題。 “谷的電 解決問題之技術手段 本發明係有鑑於上述各種問題而完成者，第丨，具有· 第二高濃度雜質領域；第二高濃度雜質領域；及抵接配置 :月j述第與第二尚濃度雜質領域之間的絕緣領域，且以 耵述第一及第二高濃度雜質領域做為2端子，並聯連接於 具有PN接面或肖特基接面之被保護元件之2端子之間， 使施加於冑述被保護元件《2端+間的靜電能量得 ^ ^ ^ 弟一南遭度雜質領域間放電，以減弱前述靜電能 量’藉此解決問題。 、第2，具有：第一高濃度雜質領域、第二高濃度雜質 7員域及抵接配置於前述第一與第二高濃度雜質領域之間 勺巴、彖7員域’且以前述第一及第二高濃度雜質領域做為2 仓山 了 、 並馬p連接於構成電容之被保護元件之2端子之間， ^如述被保護元件之2端子間的靜電能量得以於前 述第一只# 一丄、 ' 弟一南濃度雜質領域間放電，以減弱前述靜電能 里’藉此解決問題。 6 3】4245R〇l 1231047 l實施方式】 熊。、下藉由第1圖至第10圖詳細說明本發明之實施形 第1圖係保護元件之概要圖。 第—本况明書中之保護元件2〇〇係如圖所#，為於鄰接的 =向濃度雜質領域2〇1與第二高濃度雜質領域2〇2之2 :::配置有絕緣領域2〇3之元件。第一及第二高濃度雜 本=域2〇1、2〇2,係藉由離子注入及擴散而設於基板ι〇ι。 :明書，係於後文中將該些高濃度雜質領域，具體化為 _ N+型領域201、第二N+型領域2〇2以進行說明。第 及第一 N+型領域201、202，係以可通過靜電能量之距 以上^4//111程度隔開設置，其雜質濃度，均在1><1〇1、111-3 、此外，絕緣領域203係抵接設置在第一及第二N + 帝員^ 2〇1、202之間。此處所言絕緣領域203，並非完全 巴豪^疋在半絕緣性基板之m〇3a，或在基板 1 0 1上離早、、士 ^ η ^ 注入雜質而絕緣化之絕緣化領域203b。此 絕緣領域203的雜質濃度，最好低於ΐχ 1Q]4^3，而電阻 率，最好高於lx 10%cm。 /接方、、、、巴緣領域203之兩端而配置高濃度雜質領域 —2〇2 ’並將2個高漢度雜質領域201、202之間隔距離 吕又 4 // m + / 一 n+ 工τ，可使外部在2個高濃度雜質領域 I 連接的被保護元件的2端子間施加的靜電能量 透過絕緣領域203而放電掉。 人—N聖領域之間隔距離4 V m，係適於通過靜電 314245R01 7 1231047 無法確實進行在 及絕緣領域之電 能量之距離，間隔距離超過1〇#m時，將 保4 7L件間的放電。N+型領域之雜質濃度 阻值與前述者相同。 在一般的FET動作下；认—. _ 下由於不會有如受到靜電一般之 南電壓的施加，因此不會產 曰座生汛唬通過4 // m之絕緣領域 ，情形。因此在一般的動作了，由於保護元件並不會對特 產生任何影響，故形同未存在—般。但是，#電乃是— 種瞬間施加高壓的現象’此時靜電能量將通過4”之絕 緣領域，而在高濃度雜質領域間放電。此外，當絕緣領域 厚度超過i—日夺’對靜電而言，因電阻過大而不易產生 放電。 將苐一 N +型領域201及第二N+型領域2〇2並聯連接 於被保護元件之2個端子間。可直接將第_及第二N+型領 域20卜202做為保護元件之端子，或另外設置金 極 204。 第2圖及第3圖係顯示設置金屬電極2〇4之情形。該 金屬電極204，係與：與作為被保護元件之例如MESFETX 100之端子連接的接合焊墊、或與接合焊墊相接的配線連 接。第2圖係與第一及第二N+型領域2〇1、2〇2形成肖特 基接面的金屬電極204,第3圖為形成歐姆接面之金屬電 極204。在此，為求說明之方便，乃將之分別稱為肖特基 接面之金屬電極204s、歐姆接面之金屬電極2〇4〇以二 說明。 第2圖（A)，係說明金屬電極2〇4s與第一 N+型領域 314245R0] 8 1231047 /，及/ — N+型領域202的表面形成肖特基接面之情形。 衡夏遮罩對準精度及兩N+型領域201、2〇2之電阻量 :，使金屬電極204s與絕緣領域2〇3的端部間隔〇.一 “^而5又置於第一及第二N+型領域20卜2〇2的表面。 超過5#爪時，電阻量過大將使得靜電不易通過。金 ° 2〇4S可僅设於第一、第二N+型領域201、202上， 2其-部份延伸至半絕緣基板1G1而與基板表面形成肖 将基接面。 『此外’如第2圖（Bf’第2圖（〇所示，亦可隔著保護 ★氮化膜等之j邑緣膜205而將金屬電極204s設置於第一、 第^ N+型領域201、202上。此時，金屬電極204s乃延伸 :半絕緣基板1〇1 ± ’並透過基板1〇1與第…第二N+ 里項域201、202連接。此外，其構造亦可如第2圖⑼所 叙於兩N+型領"域20 1、202上並不設置金屬層，而 使其外側之半絕緣基板1〇1與金屬電極2〇乜形成肖特基接 面〇 不論在第2圖（B)、第2圖（c),第2圖（D)之任一情形， 金屬電極204s與第一及/或第二N+型領域2〇1、2〇2均非 直接連接。如所述般，金屬電極2〇4s亦可在與第一及/或 第二N+型領域2〇1、2〇2之端部距離至5#以左右之 外側與基板形成肖特基接面。換言之，如第2圖（B)、第2 圖（C)、第2圖（D)所示，第一、第二N+型領域2〇1、2〇2 無須與金屬電極204s相接，只要不超過5^m便可藉由半 絕緣基板確保N+型領域與金屬電極2〇4s之充分連接。 314245R01 9 1231047 另一方面，第3圖係顯示與第一及/或第二型領域 201 2〇2开》成歐姆接面之金屬電極。 金屬電極2040，’亦可與前述第一及/或第^ N+型領域 201、202形成歐姆接面。由於半絕緣基板⑻與金屬電極 2〇4〇無法形成歐姆接面，因此在此情況下，金屬電極⑽ ，不延伸至鄰接之基板1〇1上。金屬電極2〇4〇 ,係與被保 濩7L件之接合焊墊（或是與接合焊墊連接之配線）12〇連 接，但在歐姆接面的情況下，如_示一般，係透過其他金 屬層206使金屬電極2〇4〇與焊墊（或配線口2^連接。 ^歐姆接面之電阻量較諸於肖特基接面為小，故容易使 靜電通過。#意味著歐姆接面較肖特基接面更具有不受靜 電破壞之保護效果。 月 但是，在歐姆接面下，歐姆電極金屬2〇4〇常會擴散至 基板内部深處，而當歐姆電極金屬2〇4〇到達高濃度層之深 度％，將使得基板之半絕緣領域與歐姆電極金屬2〇4〇接 觸，此時，反而會使保護元件2〇〇本身容易受到靜電破壞。 舉例而言，設置同時與第一 N+型領域2〇1、第二N+ 型領域202形成歐姆接面之金屬，將歐姆接面之間的距離 設為10# m，且歐姆電極金屬204〇擴散至超過N+型領域 2〇1、202之深度而到達基板之半絕緣領域時，由於較n + 型領域的深度為深之部分形成歐姆接面_絕緣領域_歐姆接 面之構造，而該構造無法阻隔靜電能量之故，此時將有保 護元件本身會受到靜電破壞之虞。 因此’當歐姆電極金屬2 0 4 〇擴散至超過2個n +型領 314245R0] 10 l23l〇47 域之深度而到達基板之半絕緣領域時，必須採用肖特基接 面，而當歐姆電極金屬204〇未達N+型領域之深度時，則 以歐姆接面之保護效果較大。 丨不咬凡1干ζυυ之2端子無秀 此外，如第3圖（B)所示 同時為金屬電極構造，第—及第二N+型領域可個別單獨土 具備第2圖及第3圖所示之構造。此外亦可在其中一方纪 端子上設置金屬電極204,而另一端子上 ’
極一為了減少電阻量以兩方皆設置為宜，如= 加保護效果。 此外，該些金屬電極2〇4，可以是接合焊墊的一部份 或是與接合焊塾相接的配線的一部份，如後文所詳述藉由 利用該些部分可避免因要連接保護元件2〇〇而導致晶片面 積之增大。 第4圖係顯示保護元件之連接例之第—實施形態，被 保護元件係以GaAsMESFET為例進行說明。第4圖⑷為 平面圖’第4圖⑻為第4圖⑷之a_a線剖面圖，第4圖 (C)為第4圖（A)之等效電路圖。 如第4圖⑷、第4圖(B)所示，被保護元件100為 MESFET，具有··與設置於作為半絕緣基板⑻之〜As :面的動作層1 〇2形成肖特基接面之問極電極⑼；由設 方、動作層102兩端之高濃度雜f領域所形成之源極領域 】〇3及〉及極領立或1〇4;以及與源極領域ι〇3及汲極領域_ 的f面形成歐姆接面之源極電極1〇6及汲極電極】〇7。在 此“將各電極所連接之動作層】M、源極及汲極領域】们、 π 3J4245R01 1231047 1 0 4稱為F E T之動作領域1 〇只 # 斤 動乍貝坺08並於第4圖（A)中以虛線表 示0 在本說明書中，FET動作/¾ a，λ。 動作項域108内的閘極電極1〇5、 源極電極1〇6、沒極電極107，係透過閉極配線ιΐ2、源極 配線⑴、沒極配線114而分別與閘極焊塾Gp、源極焊塾 SP、及沒極焊塾DP連接。而且，使閘極配線112、源極 配線⑴、汲極配線114集結，將其到達所對應之各悍塾 的部分稱之為閘極端子G、源極端子s、没極端子D。 關於端子’在此省略其圖示’被保護元件1〇〇中不 具備閘極料GP、源極焊塾sp、汲極焊墊抑亦無妨， 可使其形成不配置焊墊而設有端子的型態。例#，在隼積 有2個阳的2段放大器_c中，前段阳之沒極與' 後段FET之閘極，係不存在有焊塾而存在有端子。 各配線H2、U3、114除金屬配線外，尚包含有N+ 層所致之電阻等。此外’與動作領域1〇8内的各電極相對 應=各接合焊塾SP、DP、GP並不限於使用相同之配線進 :接’亦包含有在配線途中插入電阻或電容、電感器等 3^。換言之，係、包含DC、AC、高頻、或任何電性訊 各㈣領域1〇8内之電極相當之各接合焊塾間傳遞 寻所有狀況。 在此列舉其中一例，閘極電極1〇5 '源極電極1〇6及 及極電極107係分別透過金屬配線ιΐ2、⑴、延伸而 與閘極谭塾GP、源極焊塾SP、沒極焊墊Dp相接。 MESFET ’係在以開極端子G側為負側而於閘極肖特 314245R01 12 1231047 基接面電容較小的閘極端子G源極端子s之間，或問極端 T匕汲極端子D之間施加遽增電壓時最容易受靜電所破 壞。此時所形成之狀態，係以逆偏壓方式使靜電施加於在 乍項域1 0 8與没置於動作領域丨〇 8表面之閘極電極^ Μ 之界面形成之肖特基屏障二極體U5。 第4圖（Β)、第4圖（C)戶斤示’在GaAs MESFET 100 :’考量靜電破壞電壓時閘極宵特基接面係呈逆偏壓狀 悲。換言之’此時的等效電路’係於閘極端子㈣極端子 S一之間以及閘極端子G-汲極端子D之間連接有肖特基屏障 一極體11 5之電路。 防止靜電破壞之保護，可藉由減輕加諸於本身為微弱 接面之閑極電極i 05之肖特基接面的靜電能量而達成。因 此’在本實施形態'巾，係於μ·ετ⑽之2端子間並聯 連接上述保護元件扇，並設置可使相對應之2端子間所 的靜電能量的一部份進行放電的旁通路徑，而藉此保 遵破弱接面不致受到靜電之破壞。 ，在本實施形態中，如第4圖㈧、第4圖(c)所示，係 表形成源極端子S_閘極端子G之2端子間之源極焊塾π 閘極¥墊GP間’以及形成沒極端子D_閉極端子g之2端 子間之沒極焊墊D P 閘極焊塾G p間並聯連接保護元件* 2〇〇°藉此’可使用各配線12G，使2端子所連接之接入严 :所施加的靜電能量，於保護元件2〇〇内部進行部分：干 電。換言之，可減少靜電破壞強度最弱之FET動作領域ι〇8 上之傳‘至閘極肖特基接面之靜電能量，而保護FEt 1 〇〇 314245R01 13 1231047 不受靜電之破壞。在太眚# r At a y 纟本…，恶中’係在閘極端子G_汲極 *而子D間、以及閘極端早 子G_源極端子s間之兩方連接保 蠖元件200並進行放電，伯 ’、 订力又包，但亦可僅在其中一方進行。 第4圖（A)之保護元件 件之B—B線剖面圖，係與第2圖 (A)相同。如此，在本今 ^ °曰中，所謂的保護元件2 0 〇的連 接’係意味在形成被保護元件 — 又几1干1 υϋ之+絕緣性基板1 〇 1表 面’精由注入、擴勒，u j -放以4 # m之間隔距離形成第一 Ν+型 領域201、及第二n+型 員忒202，使弟一 Ν+型領域2〇1 jET之一端子連接，而第二犯型領域202與酿之另 杜而子連接’且料被保護元件之MESFET 1GG與保護元 =係被集積於同_晶片上。此外’當基板表面非半絕 T係、將以雜質離子注入形成之絕緣化領域2〇3形成 於兩N+型領域201、202之間。 此外:在本說明書中為求說明之方便，係以與作為而 一 #子之閘極女而子G相接的保護元件200的端子做
:& 7貝域201 ’而以與作為另一端子之源極端子S 及極端子D相接的保護元件_的端子做為第二n+型 領域202進行說明。換十 、。之 在弟1圖中，與FET 100 連接的保護元件2〇〇古9彳m μ 感不 有2個，弟一 Ν+型領域201係透過金 屬電極2〇4與閘極焊墊 $、 運接，而弟二Ν +型領域202係 透過金屬電極2〇4盘沒極焊執η 反位斗塾Dp及源極焊墊SP連接。金 屬電極2〇4邀筮一菸笙一 拉 ”弟及弟一 N+型領域201、202形成肖特基 接面，金屬電極2〇4 一 ° "卩彳77係延伸於半絕緣基板1 0 1之 上亚與基板表面形成肖特基接面。此外，在金屬電極204 314245R01 14 1231047 之構造例方面，可以θ给 了以疋第2圖或第3圖之任一構造。 線：言二:=:二係透過與各焊墊連接之配 m # ^子之弟―Ν+型領域2(η與閘極焊塾 GP連接，使形成另一 > τ ! 墊SP乃、芬托卩 而 弟二N+型領域2〇2與源極焊 塾SP及〉及極焊塾j^p * 連接，而並聯連接於作為FE 面之閘極端子G-源極 勹1之接 間。 而子8間以及閘極端子G-汲極端子〇 ^此’可藉由保護元件細，使施加於間極端子匕源 極立而子S間及閘極端早厂、tt &山 ’、 部八妨士 知子匕汲極端子D間的靜電能量進行 H動^言之’可A幅減少到達至靜電破壞強度最弱 動作領域上之間極肖特基接面 FET不受靜雷破摘7土 ^ _ 匕里阳保4 " 電產生處係在閘極端子G-源極端 ::間、以及問極端…極端…。或是其中任何 亦即’糟由該構造，較諸於未使用保護元件之傳％ 構造，可大幅提升FET之靜電破壞㈣。 傳，、先 施加㈣極端子g•源極端子 閉極…。及極端子D間的靜電能量，係 作領域1〇8’但根據本發 寻¥至動 使靜電能量旁通於部分m 線或疋接合谭塾 P刀保蠖兀件200，並在保護元件2〇〇 内部放電。藉&，可使傳導至動作領域！〇8之靜電 …超過動作領物之閘極電極·源極電極間，以及門 極電及極電極間的靜電破壞電塵的程度。 ' 第5 1UT、_不將接合谭塾利用於保護元件之—端子 金屬電極的例子。篆$ 弟5圖（A)為平面圖，第5圖⑺）為〔π 3l^245R〇] 15 1231047 線剖面圖。 在第4圖中，係顯不由源極桿墊及汲極焊墊Dp中 拉出配線120,亚在該配線12〇上連接保護元件·之例。 第5圖則為在源極料sp及沒極㈣抑周邊，設置與各 接：烊墊之最下層之肖特基金屬層21〇形成肖特基接面之 第二N+型領域2〇2，並將源極焊墊sp、汲極焊墊〇卩之一 :份用作為與第二N+型領域202連接之金屬電極2〇4之構 ^第N+型領域201，係以與第二N+型領域202鄰接 ^方式配置’使之與連接閘極焊塾Gp之配線i2G連接。 藉此直接將第二N+型領域202連接至與FET之其他端 子連接之源極焊墊sp、汲極焊墊Dp，並鄰接各焊墊配置 保護元件200’則由於可使靜電能量由源極、汲極焊墊sp、 DP直接在保護元件2〇〇中放電，故提昇靜電破壞電壓之效 果大，並可有效利用焊墊周邊之空間，因此可避免因追加 保護元件200而導致晶片面積增大。 此外，雖無圖示，但直接將第一 N+型領域2〇丨連接於 閘極焊墊GP，並配置第二N+型領域2〇2使之鄰接第一 N + 型領域201，並與連接源極焊墊sp、汲極焊墊Dp之配線 1 20連接，如此可使靜電能量由閘極焊墊GP直接在保護元 件200中放電，而同樣可增加提昇靜電破壞電壓之效果， 並避免因追加保護元件200而導致晶片面積增大。 第6圖係在訊號路徑途中連接保護元件2〇〇者。如上 述般’閘極電極1 0 5之肖特基接面最容易受到靜電破 壞’而實際受到破壞者，以動作領域1 〇 8之閘極電極1 〇 5 314245R01 16 1231047 口I5刀表夕。因此’如第6圖所示，可藉由在從閘極焊墊 到動作領域108之閘極電極1〇5的訊號路徑途中連接保護 兀件200，而有效地防止靜電破壞。 此日守，第一 N+型領域2〇丨，係與從閘極焊墊到動 作項域1 〇 8的閘極配線}丨2的一部份連接。第二型領域 202，係與連接於源極焊墊sp及汲極焊墊或各焊墊的 配線120連接。例如，在第6圖之閘極_源極間，為使第二 N+型領域202與第_ N+型領域2〇1相鄰配置，而使配線 120由源極焊墊SP延伸至第二N+型領域2()2之部分。 例士拉出閘極配線11 2使之接近源極焊墊Sp或汲 極焊墊DP而與動作領域1〇8連接，如此便可在訊號路徑 途中，且接近FET之焊墊的狀態下與保護元件2〇〇連接， 而更有效地防止靜電能量之破壞。 此外’保護元件200,作為其端子之第—及第二N+型 領域2〇1、202之距離愈長效果愈佳。該距離以大於 最為理^因此可將被保護元件之焊墊與配線之一部份用 作為保5隻7C件2 0 〇 屬堂* 。^ . 炙鱼屬電極204。例如沿著焊墊之至少 -邊連接保護元件時’即可活用焊墊周邊空間而有效進行 連接。 。由於在FET中，係間極肖特基接面、㈣極PN接 面取易叉到靜電破壞，在此雖舉例說明在間極端子源極 端子S間、閘極端子…沒極端子〇間連接保護元件之例 但亦可在源極端子S•汲極端子D間並聯連接保護元 件0 J7 314245R0] 1231047
第7圖係顯示其概今R 該情況之下，传將乂 連接例係其中-例。例如在 端子做為第二_ 運接的保心件2〇〇的 ---. ' 而將與汲極焊墊DP連接之 保濩兀件200的端子做為繁 要之 1又马弟一 N+型領域201。第二 領域係設於焊墊周邊， 孓 綱。 ❿將源極知塾SP用作為金屬電極 其等效電路圖係第7 pi |L + 弟7圖（B)。此時，係保護閘極端子 G-源極端子s間之肖44 a m i ^ 】之为特基屏障二極體與閘極端子g_汲極 端子D間之肖特基㈣二極體串料接而成的部份。在例 如開關電路裝置之源極電極與汲極電極雙方均作為輸出入 端子而形成訊號之輸出入口的情形，此保護元件之 具有效果。 一般而言GaAsMESFETT係用於衛星放送、行動電話、 無線寬頻用等，GHz帶以上之微波用途上。因此，為確保 良好之微波特性，乃將閘極長度作成次微米級，並將閘極 肖特基接面電容設計為極小。因此極易受到靜電破壞，且 包含將GaAs MESFE丁集積化而成的MMIC，在使用上需 相當小心注意。此外，在音響、影像、電源用等頻率較低 的一般民生用半導體中，為提高靜電破壞電壓而廣泛採用 之保護二極體’因具有PN接面之故，因為使用這樣的保 遵一極體’其寄生電容最小也會增加至數百fF以上，因此 將使GaAs MESFET之微波特性大幅劣化而無法使用。 而本發明之靜電破壞保護元件因無PN接面，且其電 容最大也不會超過數十fF，因此不僅完全不會使GaAs 18 314245R01 1231047 MESFET之微波特性劣化，同時亦可大幅提昇靜電破壞電 壓。 另外第8圖、第9圖係顯示保護元件之其他連接例 之等效電路圖。如上述一般，本發明之保護元件不僅可保 護肖特基接面同時亦可保護PN接面。 第8圖係矽雙極電晶體。動作領域302，係在基板上 設置例如N型之集極領域、？型之基極領域、N型之射極 領域，而與集極電極305、基極電極3〇4、射極電極3〇3 連接者集極電極3〇5、基極電極3〇4、射極電極则係在 動作領域外集結而形成集極料C、基極端子b、射極端 子E。此外，集極端子c、基極端子6、射極端子£又分 別與集極¥塾CP、基極焊塾Bp、射極焊墊Ep連接。 射極焊塾EP、基極焊塾Bp、與集極焊墊拉出之 配線120係、做為金屬電極204而連接保《元件200。此外， 如第5圖、第6圖所示’亦可藉由將焊塾或連接焊塾之配 線的。用作為金屬電極2〇4，使保護元件鹰之一方 的而子直接與;或是配線連接。或將保護元件細之1 端子連接在例如從與基極端子B連接之基極焊墊延伸至動 作領域之配線上。此外，由於此時所用之基板切基板， 因此保護元件200之絕緣領域2〇3，乃雜質離子注入所致 之絕緣化領域203b。 /種NPN电晶體，其基極-射極間接面、基極·集極間 接面刀別為PN接面’而集極_射極間接面乃接面。特 別是作為高濃度層之間的連接的射極·基極間最容易受到 314245R01 】9 1231047 “破壞，其次為射極_集極間之接面。在積體電路中，告 基極端子B非直接與焊塾連接，而射極端子E與集極端： C係直接連接焊塾時，射極_集極間最容易受到靜電破壞。 口此如第8圖⑻所示’係分別以並聯方 =在基:，極間接面、基極·集極㈣ 間接面。猎此，可利用保護元件保護一個元件内之所有ΡΝ 接面。以並聯方式將保護元件連接在集極-射極間接面時， 即形成以並聯方式猫：/里4 - Μ 柳万式將保濩兀件連接於ΝΡΝ接面。 2圖中，射極焊塾Ερ連接有2個保護元件_。可 依此在同一焊塾上連接多數個保護元件200。 弟8圖（C )係僅在被保護元株 亓株夕f 冊°隻70件之射極-集極間連接保護 寺效电路圖。射極_集極間， A ^ ^ A 八约又砰電破壞程度僅 二人於基極-射極間。射極形成gnd 之愔报卵夕丄士 阳渠極形成輸出端子 A極二二’ W要在射極1極間連接保護元件即可。 土極形成輸入端子之情形亦不少 入保護元件。 才了在基極-射極間加 近年切雙極電晶體正急速朝向微細化、 發展，而藉由大幅降低寄生電 構i化 唯有—所能達成之微:特；，=:= 去 仃動電話、無線寬頻之低雜訊 F八^於 MMIC箄之rw俄仏、 大/口或RF組件單元用 MEFET且“/之U波用途上。因此，為了確保與GaAs ：；?/ 未級，同時也將射極姻接面電容 巧人从 為極小。因此極易受到靜電破 木5電今έ又计 " 在其使用上必須十分小
314245R0J 20 1231047 …主思。此外，在音響、影像、電源用等頻率較低的一般 民生用半導月豆方面，為提昇靜電破壞電壓而廣泛採用之保 護二極體，因具有⑼接面之故，使用這樣的保護二極體， 其寄生電容最少也會增加至數百fF以上，因此將導致矽微 波又極笔日日體大幅劣化，而終致無法使用。 =而本毛月之著電破壞保護元件因無PN接面，且其電 合取大也不會超過數十fF ’因此不僅完全不會使矽微波雙 極電晶體之微波特性劣]匕，同時尚可大幅提昇靜電破壞電 壓。 與接著’參照第9圖’以其作為保護元件之連接例之第 二實施形態’而以電容為例進行說明。 第9圖（A)為内藏於積體電路之電容之平面圖，第9 圖（B)為第9圖（A)之D_D線剖面圖，第9圖（c)為等效電路 圖。此時，在設有埋入氧化膜4〇2的石夕基板4〇1表面，於 絕緣化領域203b之兩側設置第一 N+型領域2〇1以及第二 里項域202，以做為保護元件2〇〇。此外，下層電極 及上層電極403，係分別與第一 N+型領域2〇1及第二n + 里邊域202形成歐姆接面。±層電極4〇3及下層電極綱 係隔著介電體之層間氧化膜4〇5而配置。過去，僅藉由設 於基板401上的絕緣化層125分離上層電極4〇3與下層電 極404之電位’但如本實施形態所示’藉由進一步在基板 4〇1上形成保護兀件200，可如第9圖（C)所示一般，形成 在上層電極403與下層電極404間並聯連接保護元件2〇〇 、冓^ I而3 ，當層間氧化膜4 0 5較薄，且靜電能量 314245R01 1231047 由外部施加於^ 士、& 、成為電容之2端子之上層電極403-下層電極 4 04間時，展$ 增間虱化膜405易受到絕緣破壞。此外集積於 ^波積體電路之電容因電容值小更容易受到絕緣破壞。因 此使外部所施加之靜電能量能夠在保護元件200間進 行/卩刀放電，即可減少施加於層間之靜電能量，保護電容 不受絕緣破壞。 此外’第10圖係顯示MOSFET。 乍員或5 0 2，係於基板上設置例如n型汲極領域、 ^•原極項域、P型通道領域，而與汲極電極5 Μ、源極電 極5 04閘極電極5〇3連接者。沒極電極、源極電極 ⑽、問極電極5〇3係在動作領域外集結而形纽極端子 源極化子S、閘極端子G。而沒極端子d、源極端子s、 閘極端子G則分別連接有沒極焊塾Dp、源極 極焊墊GP。 由沒極焊墊DP、源極桿墊sp、閑極坪塾Gp拉出之 配線120係做為金屬電極2〇4而與保護元件2〇〇連接。此 外，亦可如第5圖、第6 HI辦- -， β斤不，精由將焊墊或與焊墊連 接之配線之一部份用作為金屬 巧I屬電極204，使保護元件2〇〇 之一方的端子得以直接與輝塾< 叶！及配綠連接。此外，亦可在 例如從閘極端子G所連接之焊塾 、_ u 、评至動作領域的配線上 連接保護元件200之一端子。另冰 lL + 令认 于另外，此時因基板為矽基板 之故，保護元件200之絕緣領域 4 203，係雜質離子注入所 致之絕緣化領域203b。 MOSFE 丁，在閘極電極與動 月A之間係存在閘極絕 3l424^R〇] 22 1231047 緣膜，而構成問極MOS電容。因此等效電路上之閘極-源 極間以及閘極-汲極間亦存在有電容。為了提昇開關速度， 將閘極絕緣膜設計得極薄，使閘極電容極易受靜電所破 壞。 口此，如第10圖所示，可藉由在M〇SFE丁之閘極_源 和門以及閘極-汲極間並聯連接保護元件200，保護微弱 之閘極MOS電容免於遭受靜電破壞。 片、或疋如第10圖（c)所示，亦可連接在例如閘極-源極間 等被保護元件之2端子間的任一端子。 近年來MOSFET為達到pC用微處理器LSI或記憶體 用LSI之高速化，而藉由促進微細化、立體構造化，大幅 降低寄生電容、寄生電阻，以獲得過去唯有GaAs裝置所 能達成之微波特性，並將其廣泛應用於行動電話、無線寬 頻之功率放大器或RF組件單元用MMIC等之GHz帶之微 波用途上。因此，為了確保與GaAs mefet具相同良好之 U波特性，而將閘極長度設定為次微米級，並將閘極 電容設計為極小。此外，為達成高速化之目的，而使閘極 氧化膜厚度變薄，因此，導致極易受靜電所破壞，在使用 ^必須十分小心注意。此外，在音響、影像、電源用等頻 率車乂低的一般民生用半導體方面，為提昇靜電破壞電壓而 廣泛採用之保護二極體，因具有PN接面之故，使用這樣 的保護二極體，其寄生電容最少也會增加至數百汴以上， 因此將導致微波M〇SFET大幅劣化，而終致無法使用。 而本發明之靜電破壞保護元件因無PN接面，且其電 314245R01 23 1231047 容最大也不會超過數+ fF，因此不€完全不會使微波 MOSFET之微波特性產生劣化，同時尚可大幅提昇靜電破 壞電壓。 本發明之保護元件藉由連接於具有pN接面、肖特基 接面或電容之被保護元件之2端子間，可使靜電能量於保 護兀件中放電，提昇被保護元件之靜電破壞耐壓性。亦即， 不限於上述實施例而適用於具有PN接面、肖特基接面之 所有半導體元件。此外，連接例乃其中—例，冑際範圍係 由申請專利範圍所規定。 上述之被保護元件，根據傳統構造之被保護元件之任 2端子間的最低靜電破壞電壓均低於2〇〇v。但藉由連接本 發明之保護兀件，可使成為最低靜電破壞電壓之2端子間 的靜電破壞電壓較連接保護元件前提高2〇v以上，而使之 大於200V。 以下，進一步說明保護元件2〇〇的形狀及連接位置。 月夢電施加於保護元件200時會發生靜電電流，故流過保護 元件200的靜電電流愈多保護效果愈好。換言之，保護元 件200的形狀及連接位置可從能使很多靜電電流流經保護 元件200的方向來考慮。 如上所述，本實施形態之保護元件為使第一高濃度雜 質領域201與第二高濃度雜質領域2〇2相向配置，並在兩 領域周圍配置絕緣領域203之構造。以兩領域作為2端子 與被保護元件連接，使施加於被保護元件之2端子間之靜 電能量在第一高濃度雜質領域201與第二高濃度雜質領域
314245R0I 24 1231047 202之間放電。 言上第12圖之第一高濃度雜質領域2〇ι，係具有與第二 辰：4貝領域2G2相向之—個側面以及相反側之側面。 =農度雜質領域202也一樣，具有與第一高濃度雜質 相、1相向之一個側面以及相反側之側面。兩領域互招 相向之一側面稱為相向面〇s。 第」：雖以第一鬲濃度雜質領域為第-N +型領域201， 弟一南》辰度雜質領域為 實施形能之第三古.曲择 N+型領域202為例說明，但本 領域。亦即，心：；雜質領域202並不限定為-個擴散 利用於使靜電能量放電之=度=領域201相向配置， t_ 斤有同，辰度雜質領域的總稱。換 :’弟二高濃度雜質領域2 要 灿 質領域加相向配置，則… 個弟、浪度雜 亦可\ 、]其可由一個雜質擴散領域構成， Ύ為㉙分割之複數個冑質領域的集合。 另外’第一而農度雜質― 間連續連接而形成不連續之二;有：數種類時不將其 護元件_之同-端子m即’與同一被保 域201為丘、兩之篦〜，、相向的第-高濃度雜質領 度”㈡濃度雜質領物，若為第二高濃 卞貝湏域202上有金屬電極者， 髮不會使空乏層到達全屬，… 保有靜電所生電 乏十、 M ^極而破壞保護元件本身之寂庐 充为高的雜質濃度，雜質濃度不同 又 間有雜質濃度不同、尺寸不同1狀不二。不論該等之 將之UP M 形狀不同等多少種不同均 、、先％為弟二咼濃度雜質領域2〇2。 同樣的’與同-被保護元件1〇〇之同—端子連接，其 314245R01 25 1231047 2的第二高濃度雜質領域加為共通之第—高濃度雜質 …〇二’不論該等之間有雜質濃度不同、尺寸不同、形 Λ不同寻夕少種不同均將之統稱為第-高濃度雜質領域 2 0 1 〇 、、下之、、巴緣領域203雖以GaAs基板之一部份 (刀a)為例况明，但如上述對基板離子注人雜質而絕緣化 之絶緣化領域（203b)亦同樣可實施。 第丨2圖係以ISE TCAD(ISE公司製的tc 元件-之電壓偏性時的斷面模型。在5—厚/ 、—*半、邑緣基板上以摻雜量5x 13cm_2、加速電壓川 進仃離子注入後進行退火來形成第一 N+型領域2G1及第 ::+型領域202，以形成保護元件200。,亦即，此構造中 第N+型領域201及第二N+型領域2〇2之間及兩領域之 周圍全為絕緣領域203。 第—N+型領域2〇1係如帛12圖所示，其在離開兩領 :之相向面0S之方向之寬度川系設在5 " m程度以下， 具'的值為3//m，寬度α丨雖愈窄愈好，但必須為能夠發 ::護，件之功能之極限值〇以上。又，本實施形 第型領域2〇1雖與第二N+型領域202間隔5 //γπ程度而盘之巫 ^ 、 ，、之千仃配置，但為了使放電易於發生，亦可 ί視圖案中第_ N+型領域的前端成為尖形，亦即形成第 埜員域201與第二N+型領域2〇2的間隔距離有變化 ^ 1。又在5 " m程度以下的根據將在之後說明。 第N +型領域201與第二N+型領域202上，如第！ ？ 314245R01 26 1231047 圖所述連接有金屬電極2〇4。 八 斤 而且，金屬電極204盥笼 及弟二N+型領域的連 。弟 者。 接方法可考慮弟2及第3圖所示 第二N+型領域202為例如設於焊墊 處其寬度α2係設為下之擴散領域’此 XT , 1/Zm。在弟一 Ν+型領域201盥第二 二貝:202上之金屬電極2〇4係分別向内側缩 设。另外，深度方向的努署ρ + Ml ώ w 、 犮置尺寸（在FET的情形為閘極寬 度）係设為1 // m。
然後以第一 N +型領拭0 A I頊域201為負側、第二N + 為正側，假設在20〇pF，〇〇的咚、y υ U的情況下施加靜電電壓7〇〇v， 進行流通1A電流之模擬。 第13圖、帛14圖、帛15圖係分別顯示模擬所得之電 子電流密度、電洞電流密度及再結合密度之分布。單位皆 為cm而且第13圖中第12圖所示之斷面模型係重疊 配置在上部。第14圖及第15圖亦同。 且
第13圖之電子電流密度中，Pi領域為橫跨第一 N+型 領域201及第二N+型領域2〇2雙方之領域中密度最高者。 電子電流與電洞電流的和電流為總電流，❻電子電流遠大 於電洞電流’纟以電子電流作為電流的代表。本實施形態 中，將從第一及第二N +型領域周邊或基板表面到電子電 流密度為pi的一成左右的ql領域附近定義為保護元件 200之電流路徑。到ql領域附近的理由為··假設電流密度 比q 1領域附近少的領域對動作沒有影響之故。 從第13圖可知，將α丨的寬度設得很窄，會有很多電 27 314245R01 1231047 流回流至第一 N +型領域2〇丨之與相向面〇s相反的側面。 此回流電流在施加靜電時亦會發生。 位於弟 N+型領域2〇 1的外側之q 1領域與第一 N + 型領域201距離最遠之處係在χ軸之2〇#m附近。第一 N + 型領域2〇1的外側端之X座標如第12圖所示為5 # m，因 此到第N+型領域2〇 1外側1 5 " m，有橫跨第一 N+梨領 域201及第二N+型領域2〇2雙方之中電流密度最高領碱之 一成左右的電子電流。 第Μ圖之電洞電流亦一樣在第一 n+型領域 側有回流。在此電洞電流密度分布中X座標20# m附近之 ㈣域的電洞電流密度，為橫跨第一 N+型領域2〇1及第 一 N+型領域202雙方之衆庚田^人 又万之4度取向的p2領域的電洞電流密 度的2%左右。 .〇 ^ ^ 、口 口亦衩在第一Ν+型領域2〇1的外, 有回〜。第1 5圖之再έ士人 .冉、、、口 口山度刀布中X座標20 # m附三 之q3 7員域的再結合密 — - N+刑# λ 一榼跨弟一 Ν+型領域201及^ 一 N +型領域2〇2雙方上 的一成左右。又方之山度取-的P3領域的再結合密z 第16圖係根據上述之分布圖 域201及筮一 , 口-員不形成於弟一 Ν+型Ρ' 弟一 Ν+型領域202周圍夕々刀& π丄、 徑之模式g!… 、、、巴緣7員域2 0 3的電流ϊ 不、式圖。弟16圖（A)係供作比鲈夕飞h 為5bm左右之〜…乍比1…1與《2同寬，, 圖（B)係如第12圖所一，腺M a構仏）的模式圖。第1 N+型1 H " 不，：弟~ N+型領域2〇1作成比第一 土錢M2窄很多的寬度（α1<<α2 作成比弟_ α 2 ·以下稱b構造）白 3】4245R〇l 28 1231047 域2〇2的寬度有5〇# m之寬而在 之庠丄A — 弟一 N+型領域202附近 之廣大的底面部的水平方向形成電流路徑。 另一方面，第一 N+型領域2〇 所什* r Τ 由於寬度α 1如前 所述為5 # m程度之窄，電流以回 的h去 巩至第一 N+型領域201 的路徑流動，不僅第一 N+型領域 〇S , , 4 201的底面部，與對向側 os的相反側之側面也成為電流路徑。 換吕之，從上述的圖亦可清接 罐亓杜帝、六- 于σ ’ a構造的情形保 第'電：::路徑只有第一電流路徑⑴⑽造卿 二:，路…因細窄的第，型領域 而形成有第-電流路徑η與第二電流路徑12。 的側：：電流路徑12中電流係從第，型領域州外側 的側面出入。另外，楚一 第一電&路經〖2與第一電流路徑η 相比’不僅通過比第_ _ ,m 及第一 N+型領域深的領域，而且繞 一大圈而到達第一 N+型 ^E 尘項域2〇1，因此在絕緣領域2〇3内 h、的路徑。藉此可利用絕緣領域203内的陷啡 =P’在GaAs的場合為EL2)而製造更多電導率調變的機 σ右=一、構坆中，藉由設置第二電流路徑12可相較於 /、有第一電流路經J 1 Μ 人 的％合而提高電導率調變效率，使更 夕的電流流動。流你第 山 ^ 工弟一及第二Ν+型領域間的電流值增 加’表示有靜雷# a 位崎一 ⑦σ時可使更多的靜電電流流動，而增大 保護元件的效果。 此種故意使雷 ^ 、 爪路從迂迴得很長，使主載子與極性和 '、 載子相碰的機會增加而提高電導率調變效率的手 30 314245R0] 1231047 T ’為IGBT等電導率 其内容。 衣置甲吊用的手法，以下詳述 在。二言(:。緣領域雖稱為絕緣領域但其中仍有陷牌存 到電子即成^ΠΓ)其原本的性質為帶正電荷，捕捉 的場合EL2gpA 作為電導率調變的媒體者，在GaAs EL2即為施體陷牌。此外，以注入雜質 的、、、巴緣化領域（2〇3b)中 工^ 4 )T亦會有陷阱存在。 第17圖顯示·太哲 Ν+型領域20!為正側 圖:示構造的m以第一 A 在弟一 N+型領域201-第二N+剞鸬 或2 0 2間施加的電麼升古祀 7、 的模擬紝要上 阿寺冰度方向1#πι處之電壓-電流 的：擬、，、。果。如圖所示，擊穿(breakd〇wn則為2〇至 j (J V。 因此，保護元件200在20至30V被擊穿，施加前述 Ί 乂上的電壓時即進行雙極（叫。㈣動作而發生電導率 調變。由於保護元件係設計成直到有數百V的靜電電壓施 :時才會被擊穿而使用I，故保護元件2〇〇的動作狀態會 從初始狀態而發生電導率調變。 合此電導率調變發生多了則該部份之擊穿後的雪崩倍增 會更激烈’電子-電洞的生成再結合會很頻繁而使流動的電 流更多。 因此’藉由在保護元件200形成第二電流路徑12，可 提高較深領域及與相向面〇S相反側之第一 N+型領域2〇ι 的外側方向的電導率調變效率。 又，為了設置第二電流路徑Ϊ2而使第一 n+型領域2〇1 314245R01 31 1231047 ◊見度乍至5“m以下’因此在第-電流路徑n中第 型領域201附近之番工4 U中第一N+ € ^ , 電子S相擠而相斥，使作為主要載子之 :子通過比：構造深之路徑，因此第-電流路d: 曰比以彺多叉這—部份的電導率調變。 使用第18圖所示的圖表求b構 的電流值相對於她恭泣佶夕4^ 电机路徑12 域加為正側，進行以第—N+型領 的靜電，進二二rpF，°°的情況下施加約_ 表面2 一度：電二二的電流流動之模擬所得之距 電子包/瓜雄度與X座標的關係之圖。 在距表面2心深度之電子電流密度中，就第一 N+型 領域2〇1的寬度範圍對相當於第一 n+型領域加正下方的 =電流密度進行積分，其值作為第—電流路份並 ^弟二一 N +型領域2〇1的外側部份的χ方向寬度範圍對相 备於5亥外側部❾的電子電流密度進行積A，其值作為第二 電流路徑12份，以計算第二電流路# 12的電流值的比率： 結果，第二電流路徑Π的電流值相對於總電流值的比 率為〇.48(2.89/(3.08+2 89))，為與第一電流路徑"同等之 電流值。 Α再者，b構造時第一電流路徑u本身具有比a構造時 之第包流路杈η大的電流值（其原因將於以後詳述）。亦 即，就b構造而言，由於第二電流路徑12與第一電流路徑 同專因此整體而έ有遂大於a構造的電流流通。 又，較其次的效果為：由於如上所述合併有第—電流 路徑11與第二電流路徑12’其電流路徑相較於3構造大幅 314245R01 32 1231047 電洞的遷 使流動的 保護效果因 變寬，因此結晶内溫度相較於以往降低，電子 移率會對應於此溫度的降低而提高對應的份量 電流可多出對應的份量。 結果，保護元件200整體的電流值增加 而提高。 圖表示比較電子電流、電洞電流、再結合 廣展情形而得的表。其係針對a構造與 ”’並以-定的條件比較所得之與第13至二 在度分布之值而得之表。 水 分布ί :圖广)中，y-2係以^單位表示之從各個密度 上：中距表面2心深度處沿水平方向橫切時之斷面 岔度為1〇w處之X方向寬度之數值。 m之ν'方：二'早位表示之第12圖所示的座標中x, 值。向斷面中從各個密度分布圖中距表面的深度之數 來積係將”與Ο相 各密声Φ 1 Λ 5 , 々用以模擬比 又 〇 cm·的點相連時所形 亦即，乘積係表示電子 ”的面積之值 另外， r再、、a各個的擴展之指標 202 域202為正側、^ α卜α2)之寬度，第二N+型/ ^弟一 Ν+型領域2〇1 阳，第二二型^為第—Ν+型領域201的寬度⑸為w 或202的寬度W為51“，第二Ν+型等 314245R01 33 1231047 域202為正側，第一 N+型領 ! , . A 2 〇 1為負側之b構造，深声 1 # m處流通之電流經計算姓 又 斤、、、° 果為 0.174A。 b構^ _2，係施加的極性邀 1 翎P b構4-1相反，弟一 N+型 領域201的寬度α丨為3 弟一N+型領域202的寬度 馮 51#m，第一 形 >s# 1 ^ & 7員域2〇1為正側，第二N+型領 域202為負側之b構造， 、 从田* 又1 A 111處流通之電流經計算 結果為0.1 74A。 -省^之在、度中4 邛的乘積，b構造-1與b構造 -2的值皆大於a構造。 ^ 此-結果係表示：不論第—N+型領域训為正側，第 =+型領域202為正側，或為任何之極性，b構造的電子 ^ ^ 订。口之怯的分布範圍皆比a構造廣， 且電導率調變效率合斜雍於 於旦 手曰對應於此-範圍的變廣而提高對應的 伤里。而i，電流流過較廣範圍表示溫度會降低，遷移率 會對應於此一溫度的降低而提高對應的份量，纟示電流合 增大。 ㈢ 第19圖（B)中，b構造_3表示第—N+型領域201施加 正電壓％ 1 A的場合之b構造的計算結果。第1 9圖（A)中 的三個計算係從考量計算能力而統一使各個的電流皆為 。〇·1 74A來進行比較，但實際的靜電電流在靜電電壓700V， 二2〇PF ’ 〇Ω的場合深度1 # m處係為1A程度。第〗9圖（B) 即表示藉由模擬所得之只在第一 N+型領域201施加正電 壓時1 A的計算結果。 第9圖（A)的b構造-2比較，b構造-3中在相同極 3I4245R01 34 1231047 性的情況下使電流從〇.舰增大至1A來計算，則各乘積 的值增加10的一次方或以上。 亦P如第19圖（c)所示，對保護元件200施加更高 ㈣電電壓’使靜電電流比第13圖及其模式圖第16⑻所 丁的電流多時，絕緣領域203會充分擴展，帛1 3圖所示之 磺域（電流密度為最高密度領域的一成左右的領域）會更 向下方及對向面0S的相反側的外側方向擴展，亦即第二 路徑12會變寬。第二電流路徑12越變寬，則可使電 ¥率调變效率越上昇’於是通過的電流增加導致ql領域更 二方擴展故第二電流路徑12更寬。因此，基板的結晶溫 :茲氏’使載子的遷移率更上昇，流通更多的電流而可使 保護效果更加提高。 變效構造中’施加的靜電電壓愈高’電導率調 電導率二 流路徑會擴展得愈大’所以可自動調整 兒率ό周變效率。 另外第一電流路徑II也一樣，靜電電壓越高電 向更深的地方，而叮4〜 率調變效率。可和弟二電流路徑12 -樣自動調整電導 2〇3，則即倍充刀確保可形成第二電流路徑12的絕緣領域 可保護被:PFJ 〇Ω，況下施加25〇〇ν的靜電亦 不帶有寄生:兀不叉破壞（將在之後詳述）。而且因幾乎 即在原本靜：：：故不會使被保護元件高頻特性劣化。亦 件，可C展電屢loov程度的元件上接上本保護元 砰笔破壞電壓提高20倍以上。 3I4245R01 35 1231047 在此，利用第20圖說明希望b 下的理由。第則係改變第_N+型在_以 十：：19圖之b構造·2的電子電流密度者。 使弟一Ν+型領域201之寬度α 二電流軸的比率急遽上昇。亦即電在;=二則第 度方向擴展，故就此擴展而言電導率二:=方向及深 應的份量，使溫度降低，載子的=;周以率會提高相對 幅谗ήσ m 戰于的遷移率增加，故電流可大 日二因而大幅增加其作為保護元件之保護效果。 徑：:’相對於第18圖所示之…心之第二電流路 勺比率為0.48，上述之第2〇圖 域， α肀门祆在弟一 N+型領 03 /一以型領域+處寬度3心的點之12比率只有 草’二匕點是由於第20圖為〇.174α，而第18圖為1Α，在 :疋電流值範圍内電流多的一方其第二電流路徑12的 :“會變大之故。χ ’模擬大型裝置時由於計算能力的限 、、w.mA進行比較，㈣對比較的話用該電流值就足 以進行比較。 接著，說明第—N+型領域2〇1的外側應確保的絕緣領 域203的寬度点。如上所述，由於第二電流路㈣擴展至 第一 N+型領域201之相向面〇s的相反側之絕緣領域 2〇3 ’因此此處最好確保充分寬度$之絕緣領域2〇3。 乂下 > …、第2 1圖§兒明b構造之冷與靜電破壞電壓之關 係。充分確保絕緣領域203，係指充分確保可形成第二電 抓路化12之領域以提高保護效果，此點係如前所述。亦即 確保如第2 ]圖（B)之平面圖所示之與相向面〇s相反側之 314245R0] 36 1231047 預定的絕緣領域寬度万。第21圖（A)係 料 糸顯不貫際使/5的值 ，交動所測得之靜電破壞電壓之結果。 受測之被保護元件100係閘極長度〇 5ym、問極宽户 600心之GaAsMESFET的閉極串聯連接有i 〇κΩ的心 之凡件。保護元件的連接對象其源極❹極電極: 阻端之間的靜電破壞電壓為100ν程度。在其間並聯連接安 構造之第- Ν+型領域201與第二Ν +型領域2〇2的兩端 然後使使点的值變化而測量靜電破壞電壓。第一 ν+ 201與第二Ν+型領域2〇2電容為2〇汴。 、域 如第2!圖⑷所示，々大到25㈣時靜電破壞電塵合 挺w至2500V 〇如第21圖（A)所示，θς 士 曰 摔雷颅也％ Θ為1 5 A m日可靜電破 机電1為7〇〇ν。此表示靜電電壓從7峨提高到日士 第一 N+型領域201中第二電流路#12係朝相向面〇守 相反側的外側方向延伸1 5 μ m以上。 靜電電壓昇高，第二電流路徑12 & 展對應的份量。換…未充分確二應“b…擴 狹。之未充刀確保絕緣領域2〇3時， 二電流路徑12的擴屏合香到限制 乐 203 H _ 而充分確保絕緣領域 、。使第二電流路徑12能充分的擴展。 亦即’ b構造中，使第一 型镅扒 20^ ΛΑ ^ 生員域201的外側的絕緣 7 勺覓度冷為10 g m以上，且最好石i s λλ ^ θ 取对蜂保1 5 // m以上 ，ί7可使第二電流路徑12擴展得 效率更為提昇。 卞更見而使电導率調變 a構k中’連接了保護元件 _ 卞扪f月形，静電破壞電壓僅 月匕促冋〜至3倍程度，但在b構 τ Θ马1 5 // m時靜電 314245R01 37 1231047 // m時靜電破壞電壓則 2 5倍。亦即在b構造中 之保護元件流通至少約 破壞電壓為700V，將沒延伸至25 為2500V，靜電破壞電壓可提高到 確保預定的/5的話，可相較於以往 1 〇倍的電流。 如前所述流經第一電湳敗你τ,, 电机路徑II的電流與流經第二電 流路徑12的電流大致相等，而铪、+、^ ★ 々曰寻而則述可流通以往之保護元件 中流通的電流的至少10倍的雷、、古 一 自0窀，瓜，即表示流經第一電流路 徑11、苐二電流路徑12等各雷、、ώ 口冤机路徑的電流係分別為以往 的5倍。 ‘ 即思萌者將保護元件2 〇 集積於晶片中時，第一 Ν+型領域201外側要確 絕緣領域203再配置其他的構成元件或配線等。 同樣的，如第22圖所干，炎7 + ί ㈡所不為了確保第二電流路徑12， 圖，1中在第’、、邑、、彖領域。第22圖⑷為剖运 確伴預型領域2〇1與第二Ν+型領域加下力 崔保預疋深度5的絕緣領域2〇3。 第22圖（Β)表示··以第一 Ν+型領域2〇1 a不/丨 200pF，&皞、 員次201為正側，假認 ρ 〇Ω的情況τ施加赠的靜電電愿，進行 冰度流通1Λ的電流之模擬時， 、 品ΑΑ +， 度知Χ — 0 # 1Ώ之Υ方向斷 面的電子電流密度曲線圖。 万勹斷 密度之深度方向的積分m表面的電子電流 (斜線部份)為到全:：：Γ ⑺19㈣積分 丑〇 # m的積分之9〇%。 2。3的深心最好為20〜上。 卜、、巴緣領域 以上’已就保護元件200的周邊應確保的絕緣領域203 314245R01 38 1231047 的尺寸（/5及（5)，以及第一 n+刮 一 1領域201的寬度（α丨）進 行了說明’但依晶片上的配置而中 J %置而义，有時並無法確保充分 的/3及5、或相向面〇s間的距離。 此时，如苐23圖之平面岡μ 一 十面圖所不，可使第一 Ν+型領域 20 1朝離開相向面〇S的方向變 、一 门弓折而设置延伸部3〇〇，並 離開相向面Ο S延伸的方向被仅 万向確保預$的絕緣領i或r，而在 延伸部300與第二N+型領蛣門夕奶从 員域間之絕緣領域203形成電導率 調變效率高的電子電流及雷、、 及電洞電流的第三電流路徑13。 第三電流路徑13，係在齙門知人 、在離開相向面〇S延伸的方向、 即延伸部300及第二Ν+φ >音η 0ΛΟ ^， i項域202的外側方向，確保較 的電流路徑。圖雖採平面的s ].，、、貞不但在垂直紙面的方向（梦 置的深度方向）亦形成古楚-、 Φ、“ 成有苐二電流路徑13,因此深度方向的 電^亦增加。另外，在相向 人、y 、 日7，衣度方向（垂直紙面方 向）形成有第一電流路徑Π及第— 一 汉弟一冤/爪路徑Ϊ2，因此保護 兀件的電流路徑有第―、第二、第三電流路徑三者。 第23圖（B)顯示實際測量^與靜電破壞電壓的比較之 值0被保護元件100、俘罐分技？nn 、生Λ ▲ 保4兀件200的連接方法與第21 中k動測量靜電破壞電壓時所採者相同。 如第23圖（_示7大至3()#m時靜電破壞電塵昇高 至。7為25//m時的靜電破壞電塵為700V。此表 ::电U00V提高至]2’時’第三電流路徑：在 。3〇0與第二N+型領域間之前述絕緣領域延伸25"m 以上。 因此，設置延伸部的情形，亦為靜電電壓變得越 314245R01 39 1231047 弟二電流路徑13擴展得越廇π π & +# 力口裎古 i々而可使電導率調變效率更 力如呵。換言之，可依施加的 調變效遂 ^ θ , 包电壓而自動調整電導率 移率井古 、/々溫度降低可使載子的遷 半升回，因此流通的電流變 > ^ 而提南保護效果。 亦即，延伸部300的周旧 2〇3 , μ . ^ ν . 、攻好確保充分的絕緣領域 藉由充分確保7可確俘繁一 * η *保弟二電流路徑13充分擴展的 1間，而可使對應於靜電電壓 希望賞庳.1Λ 砰冤电/瓜充刀 >瓜通。因此 平差見度γ在l〇//m以上，且最 Μ闰η 取好有20//m以上。又，第 3圖（A)中係在延伸部3〇〇的 A 17 2< >1 (圖中右側）確保T，而且 在以延伸部3 〇〇為中心之 輪的内側（圖中左側）亦確伴 7，亦即藉由在延伸部30〇的兩 提高。 側都確保7而使效果更為 另外，最好先確保点再確保r , B ^ Μ » ^ 、，但即使召不充分亦可 错由確保7而提高保護元件的效果。 第24圖顯示第一 n+型領域2fn 皆為s 貝坺201及第二N+型領域2〇2 ^為5…下的情形(以下稱C構造則流路徑的模式 C構造係使b構造中的第二N+型領域2 和第一 N+型領域201的宮存 , 、又α 2 h貝找2(Η的克度〇 ! _樣狹窄之構造，且 者相互間隔4…呈度的距離而相向配置，且周圍配置 絕緣領域203。e構造中同樣形成有第_電流路㈣ 二電流路徑12。 /、乐 第-電流路徑η係形成於從基板表面起之 “ 二Μ+型領域的相向面〇s間及 乐 只4的底面附近間之絕緣 3H245R〇] 40 1231047 100、其他構成元件 m
而配置於外側/ ，，取好離開第一 N+型領域2(M 礙電流路徑，故若::程度：Η，由於晶片端部亦會阻 圖案，則最好二 楚Y 一曰“部的距離為…m程度以上。 2圖顯示將保護元件200與被保護元件ι〇〇集積在 日日乃上之一例。 =6圖為GaAsME贿之晶片圖案的—例。⑽基 二=上配置有FET，且FET的間極電極lQ6與電阻 ^雜電極料sp、㈣電極料Ml及在電阻尺 ^之問極電極焊墊GP係、分別設在取的周圍。 此處，各焊墊之下及周邊，係以高頻信號不會茂漏的 方=配置㈣墊以型領域35G ’作為絕緣的對策。各焊塾 =下方之閘極金屬層32〇係與GaAs半絕緣基板形成宵 、土接面’該烊墊N+型領域35G亦與各焊塾形成宵特基接 面。 亦即，第26圖（A)係藉由使電阻R接近汲極電極焊墊 DP而配置，並使構成電阻以之N+型領域與接近的焊塾N + 型領域350的間隔距離為4 " m，而在周圍配置絕緣領域 203而形成保護元件2〇〇。電阻R之一部份為第一 n+型領 域20!，汲極電極焊墊Dp之下及周邊之焊墊n +型領域 的一部份為第二N+型領域2〇2。亦即，FET的閘極_汲極 端子間並聯連接保護元件2〇〇。此圖案中，電阻r的寬度 為J1，且設成5//m以下。又將成為第一 N+型領域2〇ι 的電阻R的外側的絕緣領域2〇3的寬度厶確保在丨〇〆⑺以 314245R01 42 1231047 二:以配置其他構成元件。此圖案…的端部為晶片的 而。而將電阻R至晶片端部的距離確保在心⑺以上。 =外’第26圖（B)亦同樣藉由使電阻R接近汲極電極 二:：配置’並使構成電阻…十型領域與接近的焊 板ΗΠ 7貝域、W的間隔距離為，以夹持半絕緣性基 ★ 而形成保護元件200。同樣的，電阻R之—部份為 ^一 N+型領域2〇1 ’沒極電極焊塾Dp之下及周邊 型領域350的-部份為第：N+型領域2〇2。亦即，附 的閘極i極端子間並聯連接保護元件2〇〇。 此圖案中’電Μ的寬度亦為α1，且設成5心以下。 而且將成為第一 Ν+型領域2〇丨的 域203的寬度冷確保在1〇 、貝,的絕緣領 θ ^ #以上，以配置其他構成元 件。但疋弟26圖（Β)與第26圖（Α)相屮甘〇 ^ ^ m 比，其万的距離稍短， :!、=”以上的寬度也較狹窄。就這-部份而 。’ 毛〜路徑12的電流會比第26圖⑷少。盆對策 為.使電阻R的一部份彎折而設置延伸部 ：、 焊墊下及周邊之N+型領域35〇 兵汲極 <間確保供電流路徑13 …域。此圖案中，電阻延伸埠3〇。與晶片端部之間、 及沒極Μ下及周叙N+型領域…盘 絕緣領域為供電流路徑13通過 一曰“之間的 1〇”以上而形成保護元件2〇〇。亦即5 =中確保寬度7為 第26剛之流通於電流路徑12:::=第％圖⑷， 』电机雖較少，但由於祀 成第26圖(Α)中所不存在之電流路㈣， "
GaAsMESFE 丁之閘極_汲極間的肖特基接面。 兄刀保。隻 3J4245R01 43 1231047 如上所述，本實施形態之保護元件2〇〇係使第一 N+ 型=域201及第二N+型領域2〇2的至少一方的高濃度領域 的寬度在5//m以下，並在周財保充分的絕緣領域（/?、 T )而配置在被保護元件的兩端子間。 以上雖以絶緣領域203為GaAs的情況為例進行說 ^，但絕緣領域203如上所述，亦可為在基板中注入、擴 放入雜質之領域（2〇3b)，此時即使為矽基板亦可同樣實 施。 [發明之效果] 女以上所„羊述一般，根據本發明可獲得以下各種效 果。 第1，藉由在包含易受靜電破壞之PN接面或肖特基接 面之被保護元件或是構成電容之被保護元件之2端子間， 並聯連接由南濃度領域'絕緣領域高濃度領域所形成之保 護元件，可冑由外部施加之靜電能量旁通至保護元件。藉 此：在保護元件所連接之端子間，利用保護元件，使靜； 月匕里知以在通至存在有易受靜電破壞之接面及電容之動作 領域的路徑途中進行放電’而避免被保護元件受到靜電之 破壞。 第2,由於保護元件，係由高濃度領域-絕緣領域_古、* 度領域所形成，且不具有PN接面，故不致產生保護元^ 本身之寄生電容。可將保護元件作在與被保護元件相同 基板上’並在幾乎*增加寄生電容，^致使高頻特 化的情況下，防止被保護元件之靜電破壞。 泌 3l4245R〇] 44 1231047 第3’错由連接保護元件’可將最低靜電破壞電麼之2 端子間的靜電破壞電壓提昇游以上，使之超過2卿。 第4，藉由使保護元件接近與被保護元件之端子 的焊塾而連接，使靜電能量得以在施加後立即放電 到進ρ步提昇靜電破壞耐壓的目的。 第5,藉由在從與被保護元件之端子連接之接合焊塾 至動作領域的路徑途中連接保護元件，可以最有效之方 式，避免動作領域之易受靜電破壞之接面、電容不 之破壞。 ^ 第6 ’保護元件’其使靜電能量放電之面，不同於形 成水平面之保護二極體，而呈垂直 曰# S7 # n ^ 口此不僅不會增加 日日片面積，同時可使其集積化。 ―第7,保護元件200係藉由使作為保護元件的端子之 弟一 N+型領域2〇1及第二 曲 主7貝域202的至少一方的高 浪度領域的寬度在5 # m以 在、屋緣領域203形成第二 =控12，使無論電子電流、電洞電流、再結合的任一 均能廣範圍分布，而^ 率提高對應的份量。—的擴展使電導率調變效 電流經由第二電流路徑12而通過廣範圍流通， 因此溫度會降低，載子的卷 八旦 私率έ麩咼對應於該溫度降低 的伤置，進而使電流增加。 ”第9,藉由第二電流路徑12,施加的靜電電麗越高電 變效率會越升高，電流路徑於是會大幅擴展，因此 可自動凋整電導率調變效率。 314245R01 45 1231047 第10’藉由使將形成為保護元 領域的寬度在5//m以下，使第a —方端子之尚濃度 會隨著靜電電壓的變古而.ώ “ /爪路徑11中的電流也 Τ2 一…： 深處’目此和第二電流路徑 12 —松可自動調整電導率調變效率。 203 V二：由確保可形成第二電流路經12之絕緣領域 3，可使砰電破壞電壓提高2〇倍以上。 領域Li2二t造中，確保第一 Ν+型領域201物絕緣 更、f广以1〇…上，可使第二電流路徑12 更“、電導率調變效率。具體而言，確綱25" :。則與a構造之保護元件相比，可流通至少約10倍之電 弟1 3，依晶片上的配置而 ..^ 义無法確保充分的/5、5、 或相向面OS間的距離時，佶坌 nQ 雕才使第—N+型領域201朝離開相 向面OS的方向彎折而設置 伽廿 ^ 狎〇P 3 00，並確保延伸部3 00 铃其他構成元件間有寬度（） 另見度（Τ ) 10以m以上之絕緣領域 ，可在延伸部3〇〇盥第二 工+ ，、弟一 N型領域202間形成作為電 千电流及電洞電流的路徑之笫- 吩仏I弟二電流路徑13。 藉此’可在延伸部3 〇 〇及笼—, ,^ 及弟一 Ν+型領域202的外側方 向確保更大的電流路徑。，晋 一^、 展置的味度方向亦因為形成有第 一電流路徑13而可增加深度方向的電流。 【圖式簡單說明】 第1圖為說明本發明之概念圖， 第2圖（Α)為說明本發明之剖面圖 第2圖（Β)為說明本發明之剖面圖 314245R01 46 1231047 第2圖（C)為說明本發明之剖面圖， 第2圖（D)為說明本發明之剖面圖， 第3圖（A)為說明本發明之剖面圖， 第3圖（B)為說明本發明之剖面圖， 第4圖（A)為說明本發明之剖面圖， 第4圖（B)為說明本發明之剖面圖， 第4圖（C)為說明本發明之等效電路圖， 第5圖（A)為說明本發明之平面圖， 第5圖（B)為說明本發明之剖面圖， 第6圖為說明本發明之平面圖， 第7圖（A)為說明本發明之平面圖， 第7圖（B)為說明本發明之等效電路圖， 第8圖（A)為說明本發明之平面圖， 第8圖（B)為說明本發明之等效電路圖， 第8圖（C)為說明本發明之等效電路圖， 第9圖（A)為說明本發明之平面圖， 第9圖（B)為說明本發明之剖面圖， 第9圖（C)為說明本發明之等效電路圖， 第10圖（A)為說明本發明之平面圖， 第10圖（B)為說明本發明之等效電路圖， 第10圖（C)為說明本發明之等效電路圖， 第11圖（A)為說明傳統例之等效電路圖， 第1 1圖（B)為說明傳統例之等效電路圖， 第11圖（C)為說明傳統例之等效電路圖， 47 314245R01 1231047 第1 2圖為本發明之裝置模擬的斷面模型圖， 第1 3圖為本發明之電子電流密度分布圖， 第1 4圖為本發明之電洞電流密度分布圖， 第15圖為本發明之再結合密度分布圖， 第16圖（A)為a構造之電流路徑概要圖， 第16圖（B)為b構造之電流路徑概要圖， 第1 7圖為本發明之電流-電壓特性圖， 第1 8圖為本發明之模擬結果， 第19圖（A)為本發明之模擬結果， 第19圖（B)為本發明之模擬結果， 第19圖（C)為b構造之電流路徑概要圖， 第20圖為本發明之模擬結果， 第21圖（A)為本發明之模擬結果， 第21圖（B)為本發明之平面概要圖， 第22圖（A)為本發明之剖面概要圖， 第22圖（B)為本發明之模擬結果， 第23圖（A)為本發明之平面概要圖， 第23圖（B)為本發明之模擬結果， 第24圖為c構造之電流路徑概要圖， 第25圖為本發明之平面概要圖， 第26圖（A)為說明本發明之平面圖， 第26圖（B)為說明本發明之平面圖。 100 被保護元件 101 基板 48 314245R01 動作層 >及極領域 504源極電極 FET動作領域 源極配線 二極體 絕緣化層 第一 N+型領域 絕緣領域 絕緣化領域 絕緣膜 動作領域 基極電極 電容 埋入氧化膜 下層電極 動作領域 汲極端子 源極焊塾 閘極焊塾 集極端子 射極焊塾 基極焊塾 第二N +型領域寬度 103 源極領域 105 ' 503閘極電極 1 0 7、5 0 5汲極電極 112 閘極配線 114 汲極配線 120 配線 200 保護元件 202 第二N+型領域 2 03a 半絕緣領域 204、204s、204〇 金屬電極 206 金屬層 303 射極電極 3 0 5 集極電極 401 矽基板 403 上層電極 405 絕緣膜 S 源極端子 G 閘極端子 DP >及極焊塾 E 射極端子 B 基極端子 C P 集極焊塾 α 1 第一 Ν+型領域寬度 召、r絕緣領域寬度 49 314245R01 1231047 5 絕緣領域深度 11 第一電流路徑 12 第二電流路徑 13 第三電流路徑 300 延伸部 300a > 3 00B延伸部 320 閘極金屬層 350 焊墊N+型領域 50 314245R01

Claims (1)

1231047
第92124822號專利申請案 申請專利範圍修正本 (93年9月24曰 1 · 一種保護元件，具備有： 具有兩個側面之第一高濃度雜質領域； 與前述第一高濃度雜質領域的一個側面相向配 置，且寬度遠大於該第一高濃度雜質領域的寬度之第一 高濃度雜質領域； 配置在前述第一及第二高濃度雜質領域的周圍之 絕緣領域； 形成於前述第一及第二高濃度雜質領域的相向面 間及該兩領域的底面附近間之前述絕緣領域，作為電子 電流及電洞電流的路徑之第一電流路徑；以及 形成於從前述第二高濃度雜質領域，迂迴通過深度 遠大於前述第一及第二高濃度雜質領域的深度的領域 而到達前述第一高濃度雜質領域的另一側面之前述絕 緣領域’作為電子電流及電洞電流的路徑之第二電流路 徑，且 前述第一及第二高濃度雜質領域係做為2端子，並 聯連接於被保護元件之2端子之間， 使施加於前述被保護元件之2端子間的靜電能量 得以在前述第一及第二高濃度雜質領域之間放電，以減 弱前述靜電能量。 2·如申請專利範圍第1項之保護元件，其中，係設置使前 1 (修正本）314245R01 1231047 述第一高濃度雜質領域朝離開其與前述第二高濃度雜 質領域之丽述相向面的方向彎折之延伸部，並在該延伸 部與丽述第二高濃度雜質領域間之前述絕緣領域形成 作為電子電流及電洞電流的路徑之第三電流路徑。 3 · —種保護元件，具備有： 具有兩個側面之第一高濃度雜質領域； ^具有兩個側面，與前述第一高濃度雜質領域具有同 等的寬度且其一個側面與該第一高濃度雜質領域的一 個側面相向配置之第二高濃度雜質領域； 配置在前述第一及第二高濃度雜質領域的周圍之 絕緣領域； 形成於前述第一及第二高濃度雜質領域的相向面 間及該兩領域的底面附近間之前述絕緣 電流及電洞電流的路徑之第一電流路徑；以及 开^成於從别述第二向濃度雜質領域的另一側面，迂 迴通過深度遠大於前述第一及第二高濃度雜質領域的 深度:領域而到達前述第-高濃度雜質領域的另-側 面之則述絕緣領域，作為電子電流及電洞電流的路徑之 第二電流路徑，且 刖、〔第-及第二高濃度雜質領域係做為2端子，立 聯連接於被保護元件之2端子之間， …使^加於削述被保護元件之2端子間的靜電能量 V :在月)述第及第二高濃度雜質領域之間放電，以減 弱前述靜電能量。 2 (修正本）314245R01 1231047 (如申請專利範圍第3項之保 、+、妨一、曲一 T T，係没置使前 Μ ^ -咼’辰度雜質領域朝#開其與前述第二 質領域之前述相向面的方向彎 、又亦 邛與W述第二高濃度雜質領 申 ,^ v ^ 月㈢兑間之刖述絕緣領域形成 ，子電流及電洞電流的路徑之第三電流路徑。 請專利範圍第3項之保護元件，其中，係設置使前 一南濃度雜質領域朝離開其與前述第一高 質領域之前述相向面的方向f 部一、 q弓折之延伸部，並在該延伸 /、刖述弟一尚遭度雜質領域問乂 作為電子電m + : 則迷絕緣領域形成 6.如申請專利範圍第第3心⑶^路瓜。 、+、 乐項$弟3項之保護元件，1中，义 7 =第-高濃度雜質領域的寬度在5一下。、- I:請專利範圍第！項或第3項之保護 t弟二電流路徑具有遠高於前述第-電流路徑：電/ 率5周變效率。 導 8·如申請專利範圍第丨項或第3項之 過前述第二電流路徑之^ ;中，通 徑之電流值的同等㈣第―電流路 9.如申請專利範圍第1項或第3項之保護元件 述第二電流路徑係破保有距前述第—高濃：其二前 之前述另__側面丨Q I、、領域 10 ,. 丄日〕克度而形成。 .+申請專利範圍第1項或第3項之保護元件 ，二電流路徑係確保有在深度方向距前述第：1第前 --農度雜質領域底部2一以上的寬度而形成。 (修正本）314245R01 3 1231047 11. 如申請專利範圍第丨項或第3項之保護元 、+、# 一 /、丫，it 乂弟二電流路徑，其電流路徑係隨著前述靜電能量的增 加而擴大，藉此提高電導率調變效率。 12. 如申請專利範圍第1項或第3項之保護元件，其中，前 述第一高濃度雜質領域與前述第二高濃度雜質領域别 的電：為娜’且藉由將該第一及第二高濃度雜質領、 之2端子並聯連接於前述被保護元件的2 靜電破壞電壓比連接前提高1〇倍以上。 而使 I申請專利範圍第2項、第4項及第5項中任 護元件，豆中，俞、+、始- 貝之保 Φ ^ ^ ^ L二電流路徑具有遠高於前述第一 電Μ路徑之電導率調變效率。 弟 14·如申請專利範圍 護元件，”：二項、第4項及第5項中任-項之保 部的側面；心以上電流路徑係確保有距前述曲折 護元件’其中，前述 4項及第5項中任一項之保 前述靜電能量的择λ二電流路徑，其電流路徑係隨著 率。 而擴大，藉此提高電導率調變效 (修正本）314245R01 4
TW092124822A 2002-09-09 2003-09-09 Protection element TWI231047B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002262844 2002-09-09

Publications (2)

Publication Number Publication Date
TW200406928A TW200406928A (en) 2004-05-01
TWI231047B true TWI231047B (en) 2005-04-11

Family

ID=31973170

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092124822A TWI231047B (en) 2002-09-09 2003-09-09 Protection element

Country Status (8)

Country Link
US (3) US20050121730A1 (zh)
EP (1) EP1538673A4 (zh)
JP (1) JP4804754B2 (zh)
KR (1) KR100685359B1 (zh)
CN (1) CN1324708C (zh)
AU (1) AU2003264389A1 (zh)
TW (1) TWI231047B (zh)
WO (1) WO2004023555A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
EP1538673A4 (en) 2002-09-09 2009-07-15 Sanyo Electric Co PROTECTION DEVICE
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
JP4939749B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939750B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP5147169B2 (ja) * 2005-08-09 2013-02-20 オンセミコンダクター・トレーディング・リミテッド スイッチ回路装置
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
CN109063289B (zh) * 2018-07-19 2022-12-30 北京顿思集成电路设计有限责任公司 半导体器件的评估方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910587B2 (ja) 1977-08-10 1984-03-09 株式会社日立製作所 半導体装置の保護装置
US4387386A (en) 1980-06-09 1983-06-07 The United States Of America As Represented By The Secretary Of The Army Microwave controlled field effect switching device
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
JPS57128983A (en) * 1981-02-02 1982-08-10 Nec Corp Pin diode
US4843440A (en) 1981-12-04 1989-06-27 United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Microwave field effect transistor
GB2137412B (en) * 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
DE3334167A1 (de) 1983-09-21 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Halbleiterdiode
US4626802A (en) 1984-12-24 1986-12-02 Motorola, Inc. GaAs FET oscillator noise reduction circuit
JPS61292965A (ja) * 1985-06-21 1986-12-23 Hitachi Ltd 半導体集積回路装置
JPH07120672B2 (ja) 1986-01-28 1995-12-20 日本電気株式会社 半導体装置
US4965863A (en) * 1987-10-02 1990-10-23 Cray Computer Corporation Gallium arsenide depletion made MESFIT logic cell
JP2723936B2 (ja) * 1988-12-16 1998-03-09 株式会社日立製作所 半導体素子
US5157573A (en) 1989-05-12 1992-10-20 Western Digital Corporation ESD protection circuit with segmented buffer transistor
JP2660056B2 (ja) * 1989-09-12 1997-10-08 三菱電機株式会社 相補型ｍｏｓ半導体装置
KR920008951A (ko) * 1990-10-05 1992-05-28 김광호 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법
JP2864841B2 (ja) 1992-02-04 1999-03-08 三菱電機株式会社 高周波高出力トランジスタ
US5374899A (en) 1993-11-10 1994-12-20 Itt Corporation Self biased power amplifier employing FETs
JP3169775B2 (ja) 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JP2576433B2 (ja) 1994-12-14 1997-01-29 日本電気株式会社 半導体装置用保護回路
US5610790A (en) 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
JPH08236549A (ja) * 1995-03-01 1996-09-13 Oki Electric Ind Co Ltd 半導体装置
US5559363A (en) 1995-06-06 1996-09-24 Martin Marietta Corporation Off-chip impedance matching utilizing a dielectric element and high density interconnect technology
US5654860A (en) 1995-08-16 1997-08-05 Micron Technology, Inc. Well resistor for ESD protection of CMOS circuits
US5932917A (en) 1996-04-19 1999-08-03 Nippon Steel Corporation Input protective circuit having a diffusion resistance layer
WO1997045877A1 (fr) * 1996-05-31 1997-12-04 Hitachi, Ltd. Dispositif semi-conducteur et sa fabrication
US5789799A (en) 1996-09-27 1998-08-04 Northern Telecom Limited High frequency noise and impedance matched integrated circuits
KR19980043416A (ko) * 1996-12-03 1998-09-05 문정환 이에스디(esd) 보호 회로
US5821827A (en) 1996-12-18 1998-10-13 Endgate Corporation Coplanar oscillator circuit structures
KR100205609B1 (ko) * 1997-01-06 1999-07-01 윤종용 정전기 보호 소자
US5841184A (en) 1997-09-19 1998-11-24 The Whitaker Corporation Integrated emitter drain bypass capacitor for microwave/RF power device applications
JPH11220093A (ja) 1998-01-29 1999-08-10 Sanyo Electric Co Ltd 半導体集積回路
US6265756B1 (en) * 1999-04-19 2001-07-24 Triquint Semiconductor, Inc. Electrostatic discharge protection device
JP3831575B2 (ja) * 2000-05-15 2006-10-11 三洋電機株式会社 化合物半導体スイッチ回路装置
US6580107B2 (en) * 2000-10-10 2003-06-17 Sanyo Electric Co., Ltd. Compound semiconductor device with depletion layer stop region
JP2002368194A (ja) 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
EP1538673A4 (en) 2002-09-09 2009-07-15 Sanyo Electric Co PROTECTION DEVICE
JP4535668B2 (ja) 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
JP4236442B2 (ja) * 2002-10-17 2009-03-11 三洋電機株式会社 スイッチ回路装置
JP3902111B2 (ja) 2002-10-21 2007-04-04 新日本無線株式会社 スイッチ半導体集積回路
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
JP4128091B2 (ja) * 2003-02-20 2008-07-30 三洋電機株式会社 スイッチ回路装置
JP2005340550A (ja) 2004-05-28 2005-12-08 Sanyo Electric Co Ltd 半導体装置
JP2005353993A (ja) 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法
JP2005353991A (ja) 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 半導体装置
JP2005353992A (ja) 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法
JP4939749B2 (ja) 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939750B2 (ja) 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939748B2 (ja) 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP2006310512A (ja) 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
TW200642268A (en) 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
JP5112620B2 (ja) 2005-05-31 2013-01-09 オンセミコンダクター・トレーディング・リミテッド 化合物半導体装置

Also Published As

Publication number Publication date
CN1324708C (zh) 2007-07-04
US9735142B2 (en) 2017-08-15
EP1538673A1 (en) 2005-06-08
US20050121730A1 (en) 2005-06-09
US8742506B2 (en) 2014-06-03
AU2003264389A1 (en) 2004-03-29
KR100685359B1 (ko) 2007-02-22
CN1572026A (zh) 2005-01-26
WO2004023555A1 (ja) 2004-03-18
EP1538673A4 (en) 2009-07-15
TW200406928A (en) 2004-05-01
US20140225227A1 (en) 2014-08-14
JPWO2004023555A1 (ja) 2006-01-05
KR20050008639A (ko) 2005-01-21
US20120228738A1 (en) 2012-09-13
JP4804754B2 (ja) 2011-11-02

Similar Documents

Publication Publication Date Title
TWI308386B (en) Esd protection circuit with scr structure for semiconductor device
TWI231047B (en) Protection element
TWI287289B (en) Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection
TW200401424A (en) ESD protection circuit
CN104241272B (zh) 静电放电晶体管及其静电放电保护电路
TWI236215B (en) Semiconductor device
CN104218077B (zh) Esd晶体管
TWI270192B (en) Electro-static discharge protection circuit
CN101840918B (zh) 一种二极管触发的可控硅整流式静电释放保护电路结构
US11049852B2 (en) ESD protection circuit with isolated SCR for negative voltage operation
JP3573674B2 (ja) 半導体集積回路の入出力保護装置とその保護方法
JPH09509532A (ja) Ｅｓｄ損傷から金属−酸化物−金属コンデンサを保護する２端子ダイオードデバイスを有する集積回路
TW582107B (en) SCR-type electrostatic discharge protection circuit
CN205319155U (zh) 一种静电保护电路及集成电路
CN100514678C (zh) 在接合焊盘下的低电容静电放电保护结构
TW200524133A (en) Electrostatic discharge protection circuit with diode string
TW200847393A (en) Electrostatic discharge protected structure
CN105489503B (zh) 半导体结构及其形成方法、静电保护电路
TW200406917A (en) Switch circuit device
TW200404356A (en) Semiconductor device
TW200816878A (en) Electrostatic discharge (ESD) protection device
TW445627B (en) Electrostatic discharge buffer apparatus
TWI276228B (en) Protective element and semiconductor device using the same
CN103794599B (zh) 半导体装置
CN104637934B (zh) Esd保护器件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees