TWI228824B - Manufacturing methods of semiconductor device and solid state image pickup device - Google Patents

Description

1228824 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於半導體裝置及固態影像拾取裝置之製造 方法，且更特別地是關於半導體裝置的製造方法，以及使 用連接曝光的固態影像fe取裝置，其中將一*想要的圖案分 隔成多數小圖案，將這些分割過的圖案連接起來，然後執 行曝光。 【先前技術】 已知有將具有大晶片尺寸的半導體裝置形成於一半導 體基底上之技術，例如，美國專利第5 5 6 1 3 1 7號案中所揭 示之半導體裝置之製造方法。 圖1 3 A到1 3 C是用以說明上述專利案所揭示之半導 體裝置的製造方法之圖形。 圖13A是一圖形’顯不在半導體基底上的第一層之 槪略圖案。圖13B顯示一第一光罩的槪略圖案，而該第一 光罩是用以形成圖1 3 A的第一層。圖1 3 C則顯示用以形 成第二層的一第二光罩之槪略圖案。 這三個圖案A，B，C是分開地設®在第—光罩1〇5 中，在每個圖案中形成一 1C圖案。這三個圖案a，B，C 是以垂直方式配置並連接起來，因此藉由連接起來的三個 圖案A，B，C就能夠成一晶片。 第一光罩1 〇 5係被設定成一縮小投影型曝光設備。第 …1f在半導體基底1 〇 1 (以下稱爲晶圓〗0 1 )上的配置方 -5- (2) 1228824 式是以電腦編程，致使圖1 3 A所示連接起來的圖案能夠 藉由與曝光設備有關的系統而印刷到晶圓1 〇 1上。圖1 3 B 中所示的對齊標記103是一種模連模（die-by-die)系統 的對齊標記。如圖13A所示，在圖案已經受到曝光之後 ，對齊標記1 03會形成在半導體基底上的各個連接圖案A ，B及C之兩側上，且成爲第二層的對齊標記（母標記） 102。 當印刷第一層時，在第一光罩1 〇 5中，藉由在印刷一 部分的圖案 A之情形時，改變縮小投影型曝光設備的遮 蔽葉片在每次照射（圖案 A，B，C )時的位置，圖案B 及C的部位會被葉片隱藏起來，藉此防止光線傳送到圖案 B及C上。當每個圖案B及C被印刷時，則以類似上述 的方式執行處理。 在形成圖案A，B及C之後，藉由執行一般半導體製 造程序，例如蝕刻、雜質擴散、化學蒸鍍法，可以根據圖 案而在第二層中形成對應的圖案。 接著，在第二層中，使用圖13C的第二光罩1〇6 ’以 及將形成於第一層中作爲母標記的對齊標記1 02予以對齊 ，以便與作爲子標記的對齊標記1 04相互配合。也就是說 ，將對齊標記予以對齊，使得圖二A ·會落在圖案 A上’ 而圖案B·會落在圖案B上。當圖案A·，B·及C·受到曝光 時，他們是藉由類似於第一層的方式藉由改變遮蔽葉片的 位置而執行曝光。 在習知技術中，’虽Ϊ昔由使用連接曝光技術四形成 佈 -6- (3) 1228824 線時，此佈線具有能重疊此連接位置之區域’致使分割的 圖案能夠連接在起且受到曝光’形成可重疊連接位置的佈 線，以便產生一邊界，可用以考量相對於圖1 4所示的連 接位置之左右照射點之對齊精確度°在圖1 4中，A表示 使用微型工作用的縮小投影設備而曝光形成的佈線之寬度 ;A ’表示各別曝光所形成的寬度；而B '是使用具有大曝 光面積的縮小投影設備執行整批曝光而形成的佈線之寬度 。考慮到連接區域的邊界，則A '會設定得比A大。雖然 也考慮到在每層改變連接位置的方法，例如將第二層的連 接位置改變成垂直交叉第一層的連接位置之方法，但是仍 然存有設備與程序上過於複雜之問題。 然而’在具有多數佈線層的半導體裝置與固態影像拾 取裝置中’其中存在有有具有重疊連接位置的區域之佈線 層以及不具有重疊連接位置的區域之佈線層，假如藉由分 割具有重疊連接位置的區域之佈線層所獲得的圖案被連接 起來且形成的話’由於圖案是考量到上述的對齊邊界而形 成的’儘管增加了步驟數目，也必須使用微型工作用的縮 小投影設備。但是’相較於使用大曝光面積的縮小投影設 備整批處理所形成的圖$ ’就佈線寬度與佈線之間的空間 而言’則上述的方法較爲不利。 【發明內容】 有鑑於上述問題，因而產生出本發明，提供一種使用 置之方法。本發明的目的是要 連接曝.光技術製造半導體裝 (4) 1228824 提供一種有效製造半導體裝置的方法，其中可減少處理步 驟數目且獲得很高的感光度。 爲了達成上述目的，根據本發明，提供一種具有多數 佈線層的半導體裝置之製造方法，其中第一佈線層藉由將 一預定圖案分割成多數圖案，連接這些分割的圖案，然後 將這些圖案予以曝光而形成爲一圖案，第一佈線層是平行 於一連接位置而形成的。而藉由整批曝光處理而形成第二 佈線層的圖案，此第二佈線層會與第一佈線層的連接位置 相交。 在使用連接曝光而製造固態影像拾取裝置之方法中， 本發明的另一目的是要提供一種有效製造固態影像拾取裝 置之方法，其中減少了處理步驟的數目且可獲得很高的感 光度。 爲了達成上述目的，根據本發明，提供一種固態影像 拾取裝置的製造方法，此固態影像拾取裝置具有多個圖素 ，各圖素均具有一光電轉換區，用以將光線轉換成信號電 荷，此固態影像拾取裝置還具有多數佈線層，包含第一佈 線層及第二佈線層，其中第一佈線層藉由將一預定圖案分 割成多數圖案，連接這些分割的圖案，然後將這些圖案予 以曝光而形成爲一圖案，而第二佈線層是藉由整批曝光處 理而形成圖案。 本發明的其他特色與優點將藉由以下伴隨附圖的說明 而吏加淸楚，在整個圖形中類似的參數表示相同或類似的 元件。 (5) 1228824 【實施方式] (實施例1 ) 圖1是—平面_，顯示使用本發明半導體裝售 法所形成的半導體裝管六^ 月—y股衣虐 ^ 在此貫施例中，將以亘有 換區域的〜固態影像 、 ^ 丨口取衣置作爲半導體裝置的範 中該光電轉換區域是用以將光線轉換成信號電荷。 本议月並未被限定於固態影像拾取裝置而e，且亦 用具有多數佈線層的半導體裝置。 在圖1中，穸數丨表示一光二極體，可作爲光 區域，爹數2表示一源極輸出器輸入μ 〇 S電晶體 爲放大鼠日日睦，爹數 3表不一轉移 MOS電晶體， 轉移開關：參數4表示一重設μ 0 S電晶體，可作 開關：參數5表示一選擇Μ 0 S電晶體，可作爲選 :參數6表示由第一佈線層所形成的一垂直信號線 直方向佈線；參數1 1則表示爲一單元圖素區。作 施例中的單元圖素區1 1，則使用由互補金屬氧化 體（C Μ 0 S )的製成所形成單元圖素區作爲範例 C Μ 〇 S包括光二極體1、源極輸出器輸入Μ 0 S電晶 轉移MOS電晶體3及選擇MOS電晶體5。然而， 並未侷限至此種圖素結構而已，也可以應用至含有 路、C C D型影像拾取裝置等之IC晶片，只要它使 佈線犄即可。參數12表示由第二佈線層所形成之 佈線（水平方向佈線）；參數〗3表不第二佈線層 製造方 光電轉 例，其 然而， 可以使 電轉換 ，可作 可作爲 爲重設 擇開關 路（垂 爲此實 物半導 ，此種 體2、 本發明 邏輯電 用多數 —驅動 所形成 -9- (6) 1228824 之GND佈線（水平方向佈線）；參數〗4表示電晶體的源 極-汲極區域；而X - X表示當使用連接曝光技術來連接 多數圖条時之一連接位置。此連接位置是設定在形成第一 佈線層所構成之垂直信號線路的情形中，且被配置在平行 於垂直輸出線路之位置上。 每個第一佈線層與第二佈線層均可以多數佈線層取代 〇 例如，雖然驅動佈線1 2及G N D佈線1 3在此實施例 中是藉由相同的佈線層而形成作爲第一佈線層，它們也可 以由不同的佈線層形成，並未侷限這些佈線層的組合至上 述任一種情形。 在圖形中，省略GND與GND佈線的連接處以及閘極 與驅動佈線的連接處。 雖然在圖1中僅顯示兩個圖素，但是在真正的固態影 像拾取裝置中，具有這樣結構的多數圖素是彼此相鄰地配 置在一二維形狀中。 本實施例的特徵在於不具有重疊連接位置的一區域之 垂直信號線路6是藉由微型工作用的縮小投影型設備以連 接曝光技術而形成的，至於具有重疊連接位置的區域之驅 動佈線1 2及GN D佈線1 3則是藉由整批曝光處理而形成 的。 也就是說’其特徵在於具有重疊連接位置的區域之第 二佈線是藉由整批曝光處理而形成爲一圖案的。 在第.一佈線層中，此佈線層是用以形成不具有重疊連 -10- 1228824 接位置的區域之佈線，可以藉由微型工作用的縮小投影設 備來形成微型佈線。也就是說，藉由將想要的圖案分割成 多數圖案，將這些分割後的圖案連接起來，然後予以曝光 而獲得此圖案。 因此，根據此用以形成具有重疊連接位置的區域之佈 線的佈線層，相較於藉由連接曝光技術所形成的佈線層， 可以顯著地減少處理步驟的數量，且可以有效地獲得高感 光度的固態影像拾取裝置。 例如，假如作爲半導體裝置的固態影像拾取裝置具有 如圖1所示的多數圖素，且具有矩形的形狀，其中長邊是 設定在橫方向，而短邊則是設定在垂直方向的話，由於在 縮小投影設備所產生的圖案照射之有效面積的寬高比幾乎 等於1 : 1 (垂直：橫向二1 : 1 )，所以最好使用將一晶 片分割在水平方向上分割成兩個圖案之方法，如圖2所示 ，或是使闬將一晶片分割在水平方向上分割成三個圖案之 方法，如圖3所示’以便實現有效的連接曝光。 圖2顯示將一晶片2 0 0分割成兩個圖案之情形，其中 此兩個圖案包含一圖案L及一圖案R，其連接位置爲201 ，圖案L是藉由照射L而曝光的，圖案R則是由照射R 而曝光的。 圖3顯示將一晶片3 0 0分割成三個圖案之情形，其中 此三個圖案包含一圖案L、一圖案Μ及一圖案R’其連接 位置爲3 0 1及3 0 2 ’圖案L是藉由照射L而曝光的，圖案 Μ則适由照射Μ而曝光的，圖案R則是由照射R而曝光 -11 - (8) 1228824 的。 圖4A是用以說明藉由連接曝光將第一層（金屬1) 形成作爲圖案之情形，其中第一層包括垂直方向佈線，此 垂直方向佈線爲不具有重疊圖案L與R的連接位置之區 域。藉由在圖形中的一分割位置，將一晶片分割成兩個圖 案’且此分割過的圖案藉由照射L與R產生連接曝光， 如此可形成一想要的圖案。在圖1的圖素中，作爲連接位 置401，可選擇不重疊第一層（金屬1)的一位置。圖4B 係用以說明藉由整批曝光處理而將第二層（金屬2 )形成 爲一圖案。爲何使用整批曝光處理的原因是因爲假如第二 層在第一層所使用的連接位置上施以分割曝光以及形成圖 案的話，則所形成的佈線會具有重疊連接位置的一區域。 根據上述實施例的製造方法，藉由確保高數値孔徑， 可以增進感光度，或這藉由獲得適當的開口形狀，可以增 進周圍圖素的感光度。 在縮小投影設備的照射時，影像的高度越高’則解析 度變差的越多。例如，當影像的高度增加時，接近圖4 A 中連接位置的部位之解析度就會變差。也就是說’當一圖 案出現在連接位置4 0 1附近時，由於解析度的變差會導致 有缺陷的圖案。爲了避免這種有缺陷的圖案’如圖5 B所 示，可以考慮將一晶片以連接位置5 0 1及5 0 2分割成三個 圖案的方法，這些分割後的圖案可藉由照射L，M及R施 以連接曝光。因此，可以錯由在低影像部位中’也就是在 具有高解析度的透鏡中心附近之部位’以形成較佳圖案的 -12- (9) 1228824 方式，而形成半導體裝置或固態影像拾取裝置。 可以根據晶片尺寸或曝光設備的性能而決定連接處的 位聲以及連接的次數’而不彳局限於本實施例所提及的情形 而己。 接著，圖6是一電路圖，顯不一 C Μ 0 S感測器的單元 圖素之一範例，而此種C Μ 0 S感測器可以被安裝在本發明 半導體裝置及固態影像拾取裝置的製造方法所形成之固態 影像拾取裝置中。 類似於上述的部位將以相同的參數來表示。 明確地說，光二極體1經由轉移MOS電晶體3而連 接到源極輸出器輸入Μ 0 S電晶體2的一閘極上，源極輸 出器輸入Μ 0 S電晶體的一源極則是經由選擇μ 0 S電晶體 5而連接到垂直信號線路6上。設置有一重設μ 〇 S電晶 體4，用以將源極輸出器輸入μ 0 S電晶體2的閘極設定 至一預疋電位。在每個圖素上設置連接到GND的GND佈 線，以便抑制GN D電位在驅動時的瞬間波動（在圖6中 並未顯示）。 接著，將參考圖7的等效電路圖及圖8的時序圖來說 明圖素的操作。在圖7中，省略掉單元圖素與GND之間 的連接處。當藉由一垂直掃描電路7選擇了某一排（假設 爲第η排）’則重設信號0 RES ( n )則被設定至低位準 且關掉重設開關。接著，選擇信號0 SEL ( η )被設定成 高位準而開啓選擇開關。因此，放大Μ 0 S電晶體的源極 會與垂直輸出線路導通’藉由選定的圖素與一固定電流源 -13- (10) 1228824 8可以形成一源極輸出電路。接著，將一信號4 t η設定至 高位準，且對應於圖素的重設狀態之Ν輸出可以經由一 轉移聞極而讀取至一線路記億體9。之後，將轉移開關藉 由一轉移脈衝4 Τ X ( η )而維持在Ο Ν的狀態下一段預定 的時間，在光電轉換元件中所產生的一光信號會被轉移到 放大Μ Ο S電晶體的閘極上。接著，信號4 T S被設定至高 位準且k彳應於此光丨g g虎的輸出S被讚取至線路記憶體上。 接著，相繼讀取出由一水平掃描電路1 0所選擇的一列之 N信號及S信號。藉由計算出具有關聯的N信號與s信 號之間的差異，則可以獲得一光反應輸出。 在所選定的該排圖素之信號被同時轉移至線路記憶體 之後’這些信號會如同上述一般被相繼讀出。因此，用以 驅動圖素、轉移MOS電晶體及重設MOS電晶體之選擇 Μ 〇 S電晶體的控制線路是藉由重疊連接位置的水平方向 佈線而構成的，至於不重疊連接位置的信號線路則是由垂 直方向佈線所構成的。在此實施例中，GND佈線是形成 在水平方向上，以便具有能重疊連接位置之區域。 (實施例2 ) 圖9是一半導體裝置的平面圖，係藉由本發明的半導 體裝置之製造方法而形成的。在第二實施例中，具有將光 線轉換成信號電荷的光電轉換區之一固態影像拾取裝置將 被描述成爲半導體裝置的一範例，其敘述方式類似於第一 實施例。然而，本發明並未被侷限至固態影像拾取裝置而 -14- 1228824 (11 ) 已，且可以使用具有多數佈線層的半導體裝置。 參數2 0表示由第一佈線層所形成之一 G n D佈線。 類似於上述的部位將以相同的參數來表示。 在圖9所示的單元圖素中，爲了確保高數値孔徑，具 有重疊連接位置的區域之驅動佈線1 2是藉由第二佈線層 所形成的，至於不具有重疊連接位置的區域之GN D佈線 2 0與垂直輸出線路6則是藉由第一佈線層而形成作爲垂 直方向佈線。在此實施例中，作爲第二佈線層的水平方向 佈線是由（金屬2 )構成，而第一佈線層則是由（金屬1 )構成。 本實施例係關於一電路配置圖的一範例，其中圖6所 示的單元圖素之 G N D佈線是藉由垂直方向佈線所形成的 。在此圖形中’省略閘極與驅動佈線之間的連接。也就是 說，藉由分割曝光所形成的佈線數目會比整批曝光處理所 形成的佈線數目要來得大。 雖然在圖9中只有顯示兩個圖素，但是在真正的固態 影像拾取裝置中’具有這樣結構的多數圖素是彼此相鄰地 配置在一二維形狀中。 第二實施例與第一實施例不同之處在於下列特點。也 就是說，在第一實施例中，GND佈線1 3是藉由整批曝光 處理而設置的，致使能具有重疊連接位置的區域。然而’ 在第二實施例中，GN D佈線2 0是藉由連接曝光技術而形 成的，所以不具有重疊連接位置之區域。 明確地說，如上所述，在佈線層的情形中’此佈線層 -15- 1228824 (12) 是用以形成具有重疊連接位置的區域佈線，即使使用連接 曝光技術，由於必須考慮邊界，所以相較於執行整批曝光 處理的情形時，就佈線寬度以及佈線之間的空間而言，並 不是很有利。換句話說，在第二佈線層的情形中，此佈線 層是用以形成具有重疊位置的區域之佈線，即使使用整批 曝光處理或連接曝光等任一種方法，也無法實施出關於佈 線寬度以及佈線內的空間之微型工作。因此，導致數値孔 徑的減少，感光度的變差，開口形狀的偏移，周圍圖素的 感光度變差等現象。因此，最好盡可能地減少第二佈線層 所形成的佈線數量，其中第二佈線層係具有可重疊連接位 置的區域。 更明確地說，圖1 0 A，1 Ο B，1 1 A，1 1 B是沿著圖1中 的線1 〇 -1 〇以及圖9中的線1 1 -1 1所作之槪略剖面圖，且 各顯示入射光束的一狀態。圖1 Ο A顯示固態影像拾取裝 置的中心附近所配置的一中心圖素，其中在實施例1中圖 1所示的固態影像拾取裝置具有三百萬圖素。圖1 0B是顯 示圖1所示的固態影像拾取裝置的邊緣部位附近所配置之 一周圍圖素，其中此裝置具有三百萬圖素。圖HA顯示 圖9所示的固態影像拾取裝置的中心附近所配置的一中心 圖素，其中此固態影像拾取裝置具有三百萬圖素。圖1 1 B 是顯示圖9所示的固態影像拾取裝置的邊緣部位附近所配 置之一周圍圖素，其中此裝置具有三百萬圖素。 在圖10A及10B中，（金屬2)是一佈線層，具有選 擇MOS電晶體5、轉移MOS電晶體3及重設MOS電晶體 •16- (13) 1228824 4的驅動佈線1 2及GN D佈線層1 3。（金屬3 )功用爲一 光線遮蔽層，亦可作爲一電力佈線線路。在圖丨〇 a所示 的中心圖素中，可以藉由（金屬2 )所形成的GN D佈線 層I 3以及轉移Μ 0 S電晶體3的驅動佈線1 2而決定出一 光學路徑。然而，如圖10Β所不，在周圍圖素中，由於從 傾斜方向中進入的光線面積大於中心圖素的面積，所以受 到遮蔽的光學路徑總數會大於中央圖素（圖丨〇 a )的總數 ，致使在許多情形中周圍圖素的感光度會小於中心圖素的 感光度。 在圖1 1 A及1 1 B中，由於GN D佈線η是由另一個 金屬層形成的，且藉由轉移MOS電晶體3以及選擇MOS 電晶體5的驅動佈；f泉可明定出_光學路徑的開口部位。因 此’即使光線從傾斜方向進入周圍圖素（圖1 1 B )，由於 開口部位很見’所以光學路徑幾乎不會被遮蔽住。因此， 可以產生一種固態影像拾取裝置，其中可以進一步降低中 心圖素與周圍圖素的感光度中之變化。 在實施例1與2中’可以藉由（金屬1 )而構成第二 佈線層’且錯由（金屬2 )構成第一佈線層。在此情形中 ，藉由連接曝光的圖案成形（金屬2)以及藉由整批曝光 處理的圖案成形（金屬1 )，可以獲得這些實施例的效果 在本發明中’單元圖素的等效電路圖並未侷限至圖6 所示的範例而已’且可以應用至使用連接曝光與整批曝光 _理而形成圖案的半導體裝置與固態影像拾取裝置。例如 -17- (14) 1228824 ，即使圖1 2的等效電路中所示的多數單元圖素均被配置 成一矩陣形式，具有這樣單元圖素的固態影像拾取裝置仍 然可以獲得上述的類似效果。圖1 2與圖6的差異在於以 下特點，就是在圖6中，選擇Μ 0 S電晶體5是被連接到 源極輸出器輸入MOS電晶體2的相反側上之垂直輸出線 路6。至於在圖1 2中，選擇MO S電晶體5是被連接到源 極輸出器輸入Μ 0 S電晶體2的相反側上之電源上。在兩 種情形中，操作的時序是類似的。 而且，不具有重疊連接位置的區域之佈線數目最好能 夠設定成大於重疊連接位置的佈線層所形成之佈線數目。 【圖式簡單說明】 圖1是一平面圖，顯示藉由本發明固態影像拾取裝置 的製造方法而形成的固態影像拾取裝置之實施例1的一單 位圖素； 圖2是一平面圖，用以說明在實施例1中的連接曝光 圖3是一平面圖，用以說明在實施例1中的連接曝光 圖4Α及4Β是說明圖，用以說明本發明半導體裝置 之製造方法： 圖5 Α及5 Β是說明圖，用以說明本發明半導體裝置 之製造方法； 圖6是在實施例1中的C Μ 0 S感測器之單位圖素之等 -18- 1228824 (15) 效電路圖； 圖7是用以說明在實施例1中的CM0S感測器之操作 的等效電路圖； 圖8是用以說明在實施例〗中的^ M 〇 s感_器之操作 的時序圖； s 9是一平面圖，顯不藉由本發明固態影像拾取裝置 的製造方法而形成的固態影像拾取裝置之實施例2的一單 位圖素； 圖10A及10B是沿著圖1中的線1〇-1〇所作之槪略 剖面圖； 圖Π A及1 1 B是沿著圖I中的線丨1所作之槪略 剖面圖； 圖1 2是藉由使用本發明固態影像拾取裝置的製造方 法而形成的固態影像拾取裝置之等效電路圖； 圖1 3 A ’ 1 3 B及1 3 C是槪略圖形，用以說明習知技術 中半導體裝置的製造方法；及 匱I 1 4是一說明圖，用以說明在使用習知技術連接曝 光技術之情形時，位於連接位置的一佈線形狀。 主要元件對照表 1 光二極體 2 源極輸出器輸入MOS電晶體 3 轉移Μ 0 S電晶體 4 重設MOS電晶體 -19- (16；1228824 5 選擇MOS電晶體 6 垂直信號線路 7 垂直掃描電路 8 固定電流源 10 水平掃描電路 11 單元圖素 12 驅動佈線 13 G N D佈線 20 G N D佈線 10 1 半導體基底 1 02 母標記 1 03 對齊標記 1 04 子標記 1 05 第一光罩 1 06 第二光罩 200 晶片 2 0 1.3 0 1 .3 02 連接位置 -20-

Claims (1)

1. (1) 1228824 拾、申請專利範圍 1. 一種半導體裝置的製造方法，該半導體裝置具有 多數佈線層，該方法包含以下步驟： 形成第一佈線層作爲圓案，係藉由將一想要的圖案分 割成多數圖茱，連接該等分割過的圖案，以及將該等圖案 予以曝光，其中該連接的一位置是形成平行於該第一佈線 層所形成之一佈線；及 形成第二佈線層作爲圖案，係藉由整批曝光處理來形 成一佈線’該佈線具有一區域可與該連接位置相交。 2 .如申請專利範圍第1項之半導體裝置的製造方法 ’其中該第一佈線層所形成的佈線不具有重疊該連接位置 之區域’而該第二佈線層所形成之佈線則具有重疊該連接 位置之區域。 3 ·如申請專利範圍第1項之半導體裝置的製造方法 ’其中該第一佈線層是一水平方向佈線層，係平行於該連 接位置’以便連接該等分割過的圖案，且該第二佈線層是 一垂直方向佈線層，係垂直穿過該連接位置。 4· 一種固態影像拾取裝置的製造方法，該固態影像 拾取裝置具有多數圖素及多數佈線層，該等圖素各具有一 光電轉換區，可用以將光線轉換成信號電荷，該等多數佈 線層包含第一佈線層及第二佈線層，該方法包含以下步驟 形成第一佈線層作爲圖案，係藉由將一想要的圖案分 割成多數圖案，連接該等分割過的圖案，以及將該等圖案 -21 - 1228824 (2) 予以曝光，其中該連接的一位置是形成平行於該第一佈線 層所形成之一佈線；及 形成弟一佈線層作爲圖案，係錯由整批曝光處理來形 成一'佈線’ δ亥佈線具有一*區域可與該連接位置相交。 5 ·如申請專利範圍第4項之固態影像拾取裝置的製 造方法’其中該第一佈線層所形成的佈線不具有重疊該連 接位置之區域’而該第二佈線層所形成之佈線則具有重疊 該連接位置之區域。 6 .如申請專利範圍第4項之固態影像拾取裝置的製 造方法’其中一垂直方向佈線是藉由該第一佈線層所形成 的’而一水平方向佈線則是由該第二佈線層所形成的。 7 ·如申請專利範圍第6項之固態影像拾取裝置的製 ^方法’其中該水平方向佈線是該等圖素的一驅動佈線。 8 ·如申請專利範圍第4項之固態影像拾取裝置的製 造方法’其中在形成該等多數佈線層之前，在該圖素產生 的同時，包含一 C Μ 0 S處理。 9 .如申請專利範圍第1項之半導體裝置的製造方法 ’其中形成該第一佈線層的圖案與形成該第二佈線層的圖 案之間的對齊是藉由一模連模系統（die-by-die )而完成 的。 1 0 ·如申請專利範圍第4項之固態影像拾取裝置的製 造方法，其中形成該第一佈線層的圖案與形成該第二佈線 層的圖案之間的對齊是藉由一模連模系統（die-by-die ) 时完成的。 -22- (3) 1228824 1 1 . 一種具有多數佈線層的半導體裝置，其特徵在於 第一佈線層所形成的一佈線是藉由分割曝光而形成的，在 該分割曝光時的一連接位置是形成平行於該第一佈線層所 形成的佈線，且第二佈線層所形成的一佈線具有一區域， 可與該連接位置相交。 -23-