KR20040025836A - 반도체장치 및 고체촬상장치의 제조방법 - Google Patents
반도체장치 및 고체촬상장치의 제조방법 Download PDFInfo
- Publication number
- KR20040025836A KR20040025836A KR1020030064885A KR20030064885A KR20040025836A KR 20040025836 A KR20040025836 A KR 20040025836A KR 1020030064885 A KR1020030064885 A KR 1020030064885A KR 20030064885 A KR20030064885 A KR 20030064885A KR 20040025836 A KR20040025836 A KR 20040025836A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- wiring layer
- pattern
- manufacturing
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000007787 solid Substances 0.000 title claims description 23
- 238000003384 imaging method Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000007687 exposure technique Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
접속위치를 중첩하는 영역을 지닌 배선층과, 접속위치를 중첩하는 영역을 지니지 않는 배선층이 존재하는 반도체장치에 있어서, 상기 접속위치를 중첩하는 영역을 지닌 배선층이 접속노광에 의해 형성될 경우, 얼라인먼트마진을 고려해서 패턴이 형성되므로, 일괄노광으로 배선층을 형성할 경우보다도 배선폭 및 배선간의 공간의 점에서 유리하지 않았다. 복수의 배선층을 지닌 반도체장치의 제조방법에 있어서, 제 1배선층은 소망의 패턴을 복수의 패턴으로 분할하고, 해당 분할된 패턴을 접속해서, 이들을 노광함으로써 패턴으로서 형성되고, 제 2배선층은, 일괄노광에 의해 패턴으로서 형성된다.
Description
발명의 분야
본 발명은, 반도체장치 및 고체촬상장치의 제조방법에 관한 것으로서, 특히, 소망의 패턴을 복수의 패턴으로 분할하고, 그 분할된 패턴을 연결해서 노광을 행하는 접속노광(connecting exposure)을 이용하는 반도체장치 및 고체촬상장치의 제조방법에 관한 것이다.
관련된 종래기술
반도체기판상에 칩사이즈가 큰 반도체장치를 형성할 경우, 예를 들면, 미국 특허 제 5,561,317호의 공보에 기재된 반도체장치의 제조방법 등이 알려져 있다.
도 13(a) 내지 도 13(c)는, 상기 공보에 기재된 반도체장치의 제조방법을 설명하는 도면이다.
도 13(a)는 반도체기판상의 제 1층의 개략적 패턴을 표시한 도면이고, 도 13(b)는 도 13(a)에 있어서의 제 1층의 형성에 이용되는 제 1레티클의 개략적 패턴을 표시한 도면이고, 도 13(c)는 제 2층을 형성하기 위한 제 2레티클의 개략적 패턴을 표시한 도면이다.
이들 패턴(A), (B), (C)는, 제 1레티클(105)에 분할되어 설치되어 있다. 각 패턴속에는 IC패턴이 형성되어 있다. 패턴(A), (B), (C)을, 수직으로 배열해서 연결(즉, 접속)하고, 해당 접속된 패턴(A), (B), (C)에 의해 1개의 칩을 구성하고 있다.
제 1레티클(105)을, 축소투영형 노광장치에 세트하고, 그 노광장치에 연관된 시스템에 의해, 반도체기판(101)(이하, "웨이퍼(101)"라 칭함)상에 도 13(a)에 표시되어 있는 접속된 패턴이 프린트되도록, 웨이퍼(101)상의 제 1층을 프로그래밍한다. 도 13(b)에 표시한 얼라인먼트마크(alignment mark)(103)는, 다이-바이-다이 방식(die-by-die system)의 얼라인먼트마크이며, 도 13(a)에 표시한 바와 같이, 패턴노광된 후, 반도체기판상에서는 접속패턴(A), (B), (C)의 양쪽에 형성되어, 제 2층에 대한 얼라인먼트마크(친(親)마크)(102)로 된다.
제 1층을 프린트할 때, 제 1레티클(105)은, 축소투영형 노광장치의 마스킹블레이드의 위치를, 각 쇼트(패턴(A), (B), (C))마다 변화시킴으로써, 패턴(A)의 부분을 프린트할 경우, 패턴(B), (C)의 부분은, 이 블레이드에 의해 가리워지게 됨으로써, 광이 패턴(B), (C)을 투과하지 않도록 하고 있다. 패턴(B), (C)을 각각 프린트할 때에도, 상기와 마찬가지 방법으로 행한다.
패턴(A), (B), (C)이 형성된 후, 그 패턴에 의해서 에칭, 불순물확산, CVD(화학적 증착: Chemical Vapor Deposition)법 등의 통상의 반도체제조프로세스를 실시함으로써, 제 2층에 있어서의 패턴을 형성한다.
이어서, 제 2층에서는, 도 13(c)에 표시된 제 2레티클(106)을 사용해서, 제 1층에 형성된 친마크인 얼라인먼트마크(102)를 자(子)마크인 얼라인먼트마크(104)에 일치하도록 얼라인먼트시킨다. 즉, 패턴(A')은, 패턴(A)상에 놓이고, 패턴(B')은 패턴(B)상에 놓이도록 얼라인먼트된다. 패턴(A'), (B'), (C')이 노광되는 때에는, 제 1층과 마찬가지 방법으로, 마스킹블레이드의 위치를 변경함으로써 노광을 행한다.
또, 종래 기술에 있어서는, 접속위치를 중첩하는 영역을 지닌 배선이, 분할된 패턴을 접속해서 노광하는 접속노광기술을 이용해서 형성된 경우, 접속위치를 중첩하는 배선은, 도 14에 표시한 바와 같이, 접속위치에 관해서 좌우의 쇼트의 얼라인먼트정확도를 고려한 마진을 지니도록 형성되어 있다. 도 14에 있어서, (A)는 미세가공대응의 축소투영장치를 이용한 노광에 의해 형성된 배선폭; (A')는 분할노광에 의해 형성된 배선폭; (B)는 노광면적이 큰 축소투영장치를 이용한 일괄노광에 의해 형성된 배선폭이다. (A')는 접속영역에 있어서의 마진을 고려해서 (A)보다 크게 설정되어 있다. 각 층마다의 접속위치를 변경하는 방법, 예를 들면, 제 1층의 접속위치와 직교하는 위치로 제 2층의 접속위치를 변경하는 방법을 고려한다해도, 상기 장치 및 방법은 복잡하게 된다고 하는 문제점이 있다.
그러나, 접속위치를 중첩하는 영역을 지닌 배선층과, 접속위치를 중첩하는 영역을 지니지 않는 배선층이 존재하는, 복수의 배선층을 지닌 반도체장치 및 고체촬상장치에 있어서, 접속위치를 중첩하는 영역을 지닌 배선층을 분할함으로써 얻어진 패턴을 접속해서 형성하면, 전술한 바와 같이 얼라인먼트 마진을 고려해서 패턴이 형성되므로, 공정수가 증가되고, 미세가공대응의 축소투영장치를 이용하고 있음에도 불구하고, 노광면적이 큰 축소투영장치를 이용해서 일괄노광에 의해 패턴을 형성할 경우보다도 배선폭 및 배선간의 공간의 점에서 유리하지 않았다.
본 발명은, 상기 과제를 고려해서 이루어진 것으로, 본 발명의 목적은, 접속노광을 이용한 반도체장치의 제조방법에 있어서, 공정수를 삭감하고, 효율적으로 감도가 높은 반도체장치의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명에 의하면, 복수의 배선층을 지닌 반도체장치의 제조방법에 있어서, 소망의 패턴을 복수개의 패턴으로 분할하고, 해당 분할된 패턴을 접속해서 이들을 노광함으로써, 제 1배선층을 패턴으로서 형성하고, 이 때, 상기 제 1배선층은 접속노광에 의해 평행하게 형성하며, 상기 제 1배선층의 접속위치를 교차하는 제 2배선층을 일괄노광에 의해 패턴으로서 형성하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
본 발명의 다른 목적은, 접속노광을 이용한 고체촬상장치의 제조방법에 있어서, 공정수를 삭감하고, 효율적으로 감도가 높은 고체촬상장치의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명에 의하면, 광을 신호전하로 변환하는 광전변환영역을 지닌 화소와, 제 1배선층 및 제 2배선층으로 이루어진 복수의 배선층을 지닌 고체촬상장치의 제조방법에 있어서, 소망의 패턴을 복수개의 패턴으로 분할하고, 해당 분할된 패턴을 접속해서 이들을 노광함으로써, 상기 제 1배선층을 패턴으로서 형성하고, 상기 제 2배선층을 일괄노광에 의해 패턴으로서 형성하는 것을 특징으로 하는 고체촬상장치의 제조방법이 제공된다.
본 발명의 기타 특징과 이점은, 첨부도면과 관련하여 취한 이하의 설명으로부터 명백해질 것이며, 첨부도면에 있어서, 동일 또는 유사한 부분은 마찬가지 참조부호로 표기되어 있다.
도 1은 본 발명의 고체촬상장치의 제조방법을 이용해서 형성된 고체촬상장치의 실시형태 1의 단위 화소의 평면도
도 2는 실시형태 1에 있어서의 접속노광을 설명하기 위한 평면도
도 3은 실시형태 1에 있어서의 접속노광을 설명하기 위한 평면도
도 4(a) 및 도 4(b)는 본 발명의 반도체장치의 제조방법을 설명하는 도면
도 5(a) 및 도 5(b)는 본 발명의 반도체장치의 제조방법을 설명하는 도면
도 6은 실시형태 1의 CMOS센서의 단위 화소의 등가회로도
도 7은 실시형태 1의 CMOS센서의 동작을 설명하는 등가회로도
도 8은 실시형태 1의 CMOS센서의 동작을 설명하는 타이밍차트
도 9는 본 발명의 고체촬상장치의 제조방법을 이용해서 형성된 고체촬상장치의 실시형태 2의 단위 화소의 평면도
도 10(a) 및 도 10(b)는 도 1의 선 10-10을 따라 자른 개략 단면도
도 11(a) 및 도 11(b)는 도 9의 선 11-1을 따라 자른 개략 단면도
도 12는 본 발명의 고체촬상장치의 제조방법을 이용해서 형성된 고체촬상장치의 등가회로도
도 13(a), 도 13(b) 및 도 13(c)는 종래 기술의 반도체장치의 제조방법을 설명하기 위한 개략적 패턴도
도 14는 종래 기술에 있어서, 접속노광을 이용한 경우의 접속위치에서의 배선의 형상을 설명하는 도면
<도면의 주요부분에 대한 간단한 설명>
1: 포토다이오드2: 소스폴로워 입력 MOS트랜지스터
3: 전송 MOS트랜지스터4: 리세트 MOS트랜지스터
5: 선택 MOS트랜지스터6: 수직신호선
7: 수직주사회로8: 정전류원
9: 라인메모리10: 수평주사회로
11: 단위화소영역12: 구동배선
13: GND배선
이하, 본 발명의 바람직한 실시형태에 대해서 상세히 설명한다.
(실시형태 1)
도 1은, 본 발명의 반도체장치의 제조방법을 이용해서 형성된 반도체장치의 평면도이다. 또, 본 실시형태에 있어서는, 반도체장치의 일례로서, 광을 신호전하로 변환하는 광전변환영역을 지닌 고체촬상장치를 예로 들어 설명하나, 본 발명은 고체촬상장치에 한정되지 않고, 복수의 배선층을 지닌 반도체장치이면 충분하다.
또, 도 1에 있어서, (1)은 광전변환영역으로서의 포토다이오드; (2)는 증폭트랜지스터로서의 소스폴로워(sou5rce follower) 입력 MOS트랜지스터; (3)은 전송스위치로서의 전송 MOS트랜지스터; (4)는 리세트스위치로서의 리세트 MOS트랜지스터; (5)는 선택스위치로서의 선택 MOS트랜지스터; (6)은 제 1배선층에 의해 형성된 수직신호선(수직방향 배선); (11)은 단위 화소영역을 나타내고 있다. 본 실시형태의 단위화소영역(11)은 포토다이오드(1), 소스폴로워 입력 MOS트랜지스터(2), 전송 MOS트랜지스터(3) 및 선택 MOS트랜지스터(5)를 포함한 상보성 금속산화물반도체 (Complementary Metal Oxide Semiconductor: CMOS)를 일례로서 이용하고 있으나, 본 발명은 이러한 화소구조로 한정되지 않고, 복수의 배선층을 이용하는 것이라면 논리회로를 포함하는 IC칩, CCD형 촬상장치 등에도 적용가능하다. (12)는 제 2배선층에 의해 형성된 구동배선(수평방향 배선); (13)은 제 2배선층에 의해 형성된 GND배선(수평방향 배선); (14)는 트랜지스터의 소스-드레인영역; (X-X)는 접속노광기술을 이용해서 복수의 패턴을 접속한 때의 접속위치이다. 이 접속위치는, 상기 제 1배선층에 의해 형성된 수직신호선 등을 형성할 경우에 설정되고, 해당 수직신호선과 평형하게 배열된다.
또, 제 1배선층 및 제 2배선층은, 각각이 복수의 배선층으로 교체되어 있어도 된다.
예를 들면, 본 실시형태에 있어서는 제 1배선층으로서 구동배선(12) 및 GND배선(13)이 동일 배선층에 의해 형성되어 있으나, 별개의 배선층에 의해 형성되어있어도 된다. 또한, 배선의 조합은 이것으로 한정되는 것은 아니다.
본 도면에 있어서, GND와 GND배선의 접속 및 게이트와 구동배선의 접속은, 생략되어 있다.
또, 도 1에는 단지 2개의 화소만이 표시되어 있으나, 실제의 고체촬상장치는, 이와 같은 구조의 화소가 2차원형상으로 다수 인접해서 배치되어 있다.
본 실시형태에 있어서는, 접속위치를 중첩하는 영역을 지니지 않는 수직신호선(6)은, 예를 들면, 미세가공대응의 축소투영장치에 의한 접속노광에 의해 형성되고, 접속위치를 중첩하는 영역을 지닌 구동배선(12) 및 GND배선(13)은 일괄노광에 의해 형성된다.
즉, 접속위치를 중첩하는 영역을 지닌 제 2배선층은 일광노광에 의해 패턴으로서 형성되는 것을 특징으로 한다.
또, 접속위치를 중첩하는 영역을 지니지 않는 배선을 형성하는 제 1배선층에 있어서는, 미세가공대응의 축소투영장치에 의해 미세배선을 형성하는 것이 가능하다. 즉, 소망의 패턴을 복수의 패턴으로 분할하고, 이들 분할된 패턴을 접속해서 노광함으로써 패턴을 얻는다.
따라서, 접속위치를 중첩하는 영역을 지닌 배선을 형성하는 배선층에 의하면, 접속노광에 의해 배선층을 형성할 경우에 비해서, 처리공정수를 현저하게 저감시키는 것이 가능하고, 효율적으로 감도가 높은 고체촬상장치를 얻는 것이 가능하다.
예를 들면, 반도체장치로서 고체촬상장치가, 도 1에 표시한 바와 같이 복수의 화소를 지니고, 긴 변을 가로방향으로, 짧은 변을 세로방향으로 설정한 직사각형 모양을 지니는 것으로 상정할 경우, 축소투영장치에 의한 패턴형성에 있어서의 쇼트내의 유효한 영역의 애스펙트비는 거의 동일(세로 : 가로 = 1 : 1)하므로, 효율적인 접속노광을 실현하기 위해, 도 2에 표시한 바와 같이 칩을 수평방향으로 2개의 패턴으로 분할하는 방법 혹은 도 3에 표시한 바와 같이 칩을 수평방향으로 3개의 패턴으로 분할하는 방법을 사용하는 것을 고려할 수 있다.
도 2는, 칩(200)을 접속위치(201)에서 패턴 L 및 패턴 R의 2개의 패턴으로 분할하고, 패턴 L은 쇼트 L에 의해 노광되고,패턴 R은 쇼트 R에 의해 노광되는 경우를 표시한 것이다.
도 3은, 칩(300)을 접속위치(301), (302)에서 패턴 L, 패턴 M 및 패턴 R의 3개의 패턴으로 분할하고, 패턴 L은 쇼트 L에 의해 노광되고, 패턴 M은 쇼트 M에 의해 노광되고, 패턴 R은 쇼트 R에 의해 노광되는 경우를 표시한 것이다.
도 4(a)는 패턴 L 및 R의 접속위치를 중첩하는 영역을 지니지 않는 수직방향 배선을 포함하는 제 1층(메탈 1)을 접속노광에 의해서 패턴으로서 형성하는 상태를 설명하는 도면이다. 1개의 칩을 도면중의 분할위치에 의해서 2개의 패턴으로 분할하고, 해당 분할된 패턴을 쇼트 L 및 쇼트 R에 의해 접속노광함으로써 소망의 패턴을 형성한다. 도 1의 단위 화소에 있어서, 접속위치(401)는, 제 1층(메탈 1)을 중첩하지 않는 위치가 선택된다. 도 4(b)는, 제 2층(메탈 2)을 일괄노광에 의해 패턴으로서 형성하는 상태를 설명하는 도면이다. 일괄노광하는 이유는, 제 2층이 제 1층에 사용된 접속위치에서 분할노광 및 패턴형성될 경우, 해당 배선이 접속위치를 중첩하는 영역을 지니기 때문이다.
이상 설명한 바와 같이, 본 실시형태의 제조방법에 의하면, 높은 개구율을 확보함으로써, 감도를 향상시킬 수 있고, 또는 적절한 개구형상을 얻음으로써, 주변화소의 감도를 향상시키는 것이 가능하다.
축소투영장치의 쇼트내에서는, 상(像)의 높이가 높을 수록, 해상도가 저하된다. 예를 들면, 상 높이가 높을 경우에는, 도 4(a)에 있어서의 접속위치(401)부근에서 해상도가 저하한다. 즉, 접속위치(401)근방에 패턴이 존재할 경우, 해상도의 저하에 의한 패턴불량의 발생이 일어날 수 있다. 이러한 결함패턴을 피하기 위해, 도 5(b)에 표시한 바와 같이, 1개의 칩을 접속위치(501) 및 (502)에 의해서 3개의 패턴으로 분할하고, 해당 분할된 패턴을, 쇼트 L, M 및 R에 의해 접속노광함으로써, 소망의 패턴을 형성하는 방법도 생각할 수 있다. 이것에 의해, 상 높이가 낮은, 따라서, 해상도가 높은 렌즈의 중앙부근에서 보다 양호한 패턴을 형성함으로써 반도체장치 또는 고체촬상장치를 형성하는 것이 가능하다.
또, 접속위치의 위치 및 접속횟수는, 칩의 크기 혹은 노광장치의 성능에 따라서 적절하게 결정할 수 있으나, 본 실시예에 표시한 것으로 한정되는 것은 아니다.
다음에, 도 6은, 본 발명의 반도체장치 및 고체촬상장치의 제조방법에 의해 형성된 고체촬상장치에 탑재가능한 CMOS센서의 단위 화소의 일례를 표시한 회로도이다.
또, 이미 전술한 부분과 마찬가지의 부분에는 동일한 부호를 붙이고 있다.
구체적으로 설명하면, 포토다이오드(1)는, 전송 MOS트랜지스터(3)를 통해서 소스폴로워 입력 MOS트랜지스터(2)의 게이트에 접속되고, 소스폴로워 입력 MOS트랜지스터의 소스는, 선택 MOS트랜지스터(5)를 통해서 수직신호선(6)에 접속되어 있다. 또, 소스폴로워 입력 MOS트랜지스터(2)의 게이트를 소정 전위로 리세트하는 리세트 MOS트랜지스터(4)가 설치되어 있다. 또한, 도 6에는, 구동시의 과도적인 GND 전위의 변동을 억제하기 위해 화소마다 GND에 접속되는 GND배선이 설치되어 있다(도시생략).
다음에, 본 화소의 동작을 도 7의 등가회로도 및 도 8의 타이밍차트를 참조해서 설명한다. 도 7에 있어서, 단위 화소는 도 6의 등가회로도에 표시되어 있다. 또, 도 7에 있어서, 단위 화소와 GND의 접속은 생략되어 있다. 수직주사회로(7)에 의해서 어느 행(n번째 행으로 가정)이 선택된 때, 먼저, 리세트신호 (φRES(n))가 낮은 레벨로 설정되고, 리세트스위치가 오프(off)상태로 된다. 다음에, 선택신호(φSEL(n))가 높은 레벨로 되고, 선택스위치가 온(on)상태로 된다. 이와 같이 해서, 증폭 MOS트랜지스터의 소스가 수직출력선을 통해 도통되고, 선택된 화소와 정전류원(8)에 의해 소스폴로워회로가 형성된다. 이어서, 신호(φTN)가 하이레벨로 설정되어, 전송게이트를 통해서, 화소의 리세트상태에 대응하는 N출력이 라인메모리(9)에 독출된다. 그 후, 전송펄스(φTX(n))에 의해서 전송스위치가 소정기간 온상태로 되고, 광전변환소자에서 발생한 광신호가 증폭 MOS트랜지스터의 게이트에 전송된다. 다음에, 신호(φTS)가 하이레벨로 설정되고, 광신호에 대응한 S출력이 라인메모리에 독출된다. 이어서, 순차, 수평주사회로(10)에 의해서 선택된 열의 N신호 및 S신호가 독출되고, 이들 상관을 지닌 N신호와 S신호와의 차이분을 계산함으로써, 광응답출력을 얻을 수 있다.
이와 같이, 선택된 행의 화소의 신호를 동시에 라인메모리에 전송한 후에 순차 독출하므로, 화소의 구동을 행하는 선택 MOS트랜지스터, 전송 MOS트랜지스터 및 리세트 MOS트랜지스터의 제어선은 접속위치를 중첩하는 수평방향 배선에 의해 구성되고, 접속위치를 중첩하지 않는 신호선은 수직방향 배선으로 구성된다. 또, 본 실시형태에 있어서는, GND배선은 접속위치를 중첩하는 영역을 지니도록 수평방향으로 형성되어 있다.
(실시형태 2)
도 9는 본 발명의 반도체장치의 제조방법을 이용해서 형성된 반도체장치의 평면도이다. 또, 본 실시형태에 있어서는, 실시형태 1과 마찬가지로 반도체장치의 일례로서, 광을 신호전하로 변환하는 광전변환영역을 지닌 고체촬상장치를 예로 들어 설명하나, 본 발명은 고체촬상장치로 한정되지 않고, 복수의 배선층을 지닌 반도체장치이면 충분하다.
(20)은 제 1배선층에 의해 형성된 GND배선이다.
또, 이미 설명한 부분과 마찬가지의 부분에는 동일한 부호를 붙이고 있다.
도 9에 표시된 단위화소는, 고개구율을 확보하기 위해, 접속위치를 중첩하는 영역을 지닌 구동배선(12)이 제 2배선층에 의해 형성되고, 접속위치를 중첩하는 영역을 지니지 않는 GND배선(20) 및 수직출력선(6)이 제 1배선층에 의해 수직방향배선으로서 형성되어 있다. 본 실시형태에서는, 제 2배선층으로서의 수평방향 배선이 (메탈 2)에 의해 구성되고, 제 1배선층이 (메탈 1)에 의해 구성되어 있다.
본 실시형태는 도 6에 표시한 단위화소의 GND배선을 수직방향 배선으로 구성한 경우의 레이아웃도의 일례에 관한 것이며, 해당 도면에 있어서, 게이트와 구동배선과의 접속은 생략되어 있다. 즉, 분할노광에 의해 형성된 배선수는, 일괄노광에 의해 형성되는 배선부보다도 크게 설정되어 있다.
또, 도 9는 2개의 화소만을 표시하고 있으나, 실제의 고체촬상장치는, 이와 같은 구조의 화소가 2차원형상으로 다수 인접해서 배치되어 있다.
본 실시형태가 실시형태 1과 다른 점은 다음과 같다. 즉, 실시형태 1에서는, GND배선(13)은 접속위치를 중첩하는 영역을 지니도록 일괄노광으로 배치하고 있었던 데 대해서, 본 실시형태에서는 GND배선(20)은 접속위치를 중첩하지 않도록 접속노광기술을 이용해서 형성되어 있는 점이다.
구체적으로 설명하면, 전술한 바와 같이, 접속위치를 중첩하는 영역을 지닌 배선을 형성하기 위한 배선층의 경우, 접속노광기술을 이용해도 마진을 고려할 필요가 있으므로, 일괄노광을 행할 경우에 비해서 배선폭 및 배선간 공간의 점에서 유리하지 않았다. 즉, 접속위치를 중첩하는 영역을 지닌 배선을 형성하기 위한 제 2배선층의 경우, 일괄노광에 의한 방법 혹은 접속노광에 의한 방법을 이용한 경우에도, 배선폭 및 배선간 공간에 관해서 미세가공을 행할 수 없으므로, 개구율의 저하, 감도의 저하, 개구형상의 일탈, 주변화소의 감도저하를 초래한다. 따라서, 가능한 한 접속위치를 중첩하는 영역을 지닌 제 2배선층에 의해 형성된 배선수를 적게 하는 것이 바람직하다.
또한, 보다 구체적으로 설명하면, 도 10(a), 도 10(b), 도 11(a) 및 도 11(b)는 도 1에 있어서의 선 10-10 및 도 9에 있어서의 선 11-11을 따라 자른 개략 단면도로, 각각 입사광선의 상태를 나타내고 있다. 도 10(a)는 실시형태 1의 도 1에 표시한 고체촬상장치가 예를 들면, 300만 화소를 지닌 경우의 해당 고체촬상장치의 중앙부근에 배치된 중앙화소를 표시한 것이고, 도 10(b)는 예를 들면, 실시형태 1의 도 1에 표시한 고체촬상장치가 300만 화소를 지닌 경우 해당 고체촬상장치의 가장자리부 부근에 배치된 주변화소를 표시한 것이다. 또, 도 11(a)는 본 실시형태의 도 9에 표시한 고체촬상장치가 예를 들면, 300만 화소를 지닌 경우의 해당 고체촬상장치의 중앙부근에 배치된 중앙화소를 표시한 것이고, 도 11(b)는 예를 들면, 본 실시형태의 도 9에 표시한 고체촬상장치가 300만 화소를 지닌 경우 해당 고체촬상장치의 가장자리부 부근에 배치된 주변화소를 표시한 것이다.
도 10(a) 및 도 10(b)에 있어서, (메탈 2)의 배선층은, 선택 MOS트랜지스터(5), 전송 MOS트랜지스터(3) 및 리세트 MOS트랜지스터(4)의 구동배선 (12)과 GND배선층(13)을 지닌 배선층이다. 또, (메탈 3)은, 전원배선으로서도 기능하는 차광층이다. 도 10(a)에 표시한 중앙화소에 있어서, 광로는, (메탈 2)에 의해 형성된 GND배선층(13)과 전송 MOS트랜지스터(3)의 구동배선(12)에 의해 결정되고 있다. 그러나, 도 10(b)에 표시한 바와 같이, 주변화소에서는, 중앙화소에 비해서 사선방향으로부터 입사하는 광의 면적이 크므로, 중앙화소(도 10(a))와 비교해서 광로가 차단되는 양이 많고, 따라서, 주변화소에서는 중앙화소보다도 감도가 낮게 될 경우가 많다.
한편, 도 11(a) 및 도 11(b)에서는, GND배선(13)이 다른 금속층으로 형성되어 있으므로, 광로의 개구부는, 전송 MOS트랜지스터(3)와 선택 MOS트랜지스터(5)의 구동배선에 의해 규정된다. 그러므로, 주변화소(도 11(b))에 있어서 광이 사선방향으로 입사해도, 개구부가 넓으므로, 광로가 거의 차단되지 않는다. 따라서, 중앙화소와 주변화소와의 감도의 편차가 저감된 고체촬상장치를 제공할 수 있다.
또, 실시형태 1 및 실시형태 2에 있어서, 제 2배선층을 (메탈 1)로 구성하고, 제 1배선층을 (메탈 2)로 구성해도 된다. 이 경우, (메탈 2)를 접속노광에 의해 패턴형성하고, (메탈 1)을 일괄노광에 의해 패턴형성함으로써, 이들 실시형태의 효과가 얻어진다.
또, 본 발명에 있어서는, 단위화소의 등가회로도가 도 6에 표시된 예로 한정되지 않고, 접속노광 및 일광노광의 양쪽을 이용해서 패턴형성을 행하는 반도체장치 및 고체촬상장치에 대해서 적용가능하다. 예를 들면, 도 12의 등가회로도에 표시한 각 단위화소를 행렬형상으로 복수개 배치해서 이루어진 고체촬상장치에 있어서도 마찬가지의 효과가 얻어진다. 도 12와 도 6은 이하의 점에서 상이하다. 즉, 도 6에 있어서는 선택 MOS트랜지스터(5)가 소스폴로워 입력 MOS트랜지스터(2)에 대해서 반대쪽상의 수직출력선(6)으로 접속되는 데 대해서, 도 12에 있어서는 선택 MOS트랜지스터(5)가 소스폴로워 입력 MOS트랜지스터(2)에 대해서 반대쪽상의 전원에 접속된다. 또, 동작타이밍은 양자 마찬가지이다.
또한, 접속위치를 중첩하는 배선층에 의해 형성된 배선수보다도, 접속위치를 중첩하는 영역을 지니지 않는 배선수를 크게 설정하는 것이 바람직하다.
이상, 본 발명에 의하면, 접속노광을 이용한 반도체장치 또는 고체촬상장치의 제조방법에 있어서, 공정수를 삭감하고, 효율적으로 감도가 높은 반도체장치 또는 고체촬상장치의 제조방법을 제공하는 것이 가능하다.
Claims (11)
- 복수의 배선층을 지닌 반도체장치의 제조방법에 있어서,소망의 패턴을 복수개의 패턴으로 분할하고, 해당 분할된 패턴을 접속해서 이들을 노광함으로써, 제 1배선층을 패턴으로서 형성하는 공정(여기서, 상기 접속 위치는, 상기 제 1배선층에 의해 형성된 배선과 평행하게 형성되어 있음); 및상기 접속위치를 교차하는 영역을 지닌 배선을 형성하기 위해, 일괄노광에 의해 제 2배선층을 패턴으로서 형성하는 제 2공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1항에 있어서, 상기 제 1배선층에 의해 형성되는 배선은, 상기 접속위치를 중첩하는 영역을 지니지 않고, 상기 제 2배선층에 의해 형성되는 배선은, 상기 접속위치를 중첩하는 영역을 지니는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 1항에 있어서, 상기 제 1배선층은 상기 분할된 패턴을 접속하는 접속위치에 평행한 수평방향 배선층이고, 상기 제 2배선층은, 상기 접속위치에 직교하는 수직방향 배선층인 것을 특징으로 하는 반도체장치의 제조방법.
- 광을 신호전하로 변환하는 광전변환영역을 지닌 화소와, 제 1배선층 및 제 2배선층으로 이루어진 복수의 배선층을 지닌 고체촬상장치의 제조방법에 있어서,소망의 패턴을 복수개의 패턴으로 분할하고, 해당 분할된 패턴을 접속해서 이들을 노광함으로써, 제 1배선층을 패턴으로서 형성하는 공정(여기서, 상기 접속 위치는, 상기 제 1배선층에 의해 형성된 배선과 평행하게 형성됨); 및상기 접속위치를 교차하는 영역을 지닌 배선을 형성하기 위해, 일괄노광에 의해 제 2배선층을 패턴으로서 형성하는 공정을 구비한 것을 특징으로 하는 고체촬상장치의 제조방법.
- 제 4항에 있어서, 상기 제 1배선층에 의해 형성되는 배선은, 상기 분할된 패턴을 접속하는 상기 접속위치를 중첩하는 영역을 지니지 않고, 상기 제 2배선층에 의해 형성되는 배선은, 상기 접속위치를 중첩하는 영역을 지니는 것을 특징으로 하는 고체촬상장치의 제조방법.
- 제 4항에 있어서, 상기 제 1배선층에 의해 수직방향 배선이 형성되고, 상기 제 2배선층에 의해 수평방향 배선이 형성되는 것을 특징으로 하는 고체촬상장치의 제조방법.
- 제 6항에 있어서, 상기 수평방향 배선은 상기 화소의 구동배선인 것을 특징으로 하는 고체촬상장치의 제조방법.
- 제 4항에 있어서, 상기 복수의 배선층을 형성하는 공정전에, 상기 화소의 작성시에 CMOS(Complementary Metal Oxide Semiconductor)프로세스가 포함되는 것을 특징으로 하는 고체촬상장치의 제조방법.
- 제 1항에 있어서, 상기 제 1배선층을 형성하는 패턴과 상기 제 2배선층을 형성하는 패턴의 얼라인먼트는, 다이-바이-다이 방식에 의해 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 4항에 있어서, 상기 제 1배선층을 형성하는 패턴과 상기 제 2배선층을 형성하는 패턴의 얼라인먼트는, 다이-바이-다이 방식에 의해 행해지는 것을 특징으로 하는 고체촬상장치의 제조방법.
- 복수의 배선층을 지닌 반도체장치에 있어서,제 1배선층에 의해 형성되는 배선은 분할노광에 의해 형성되고, 상기 분할노광시의 접속위치는, 상기 제 1배선층에 의해 형성되는 배선과 평행하게 형성되고, 제 2배선층에 의해 형성되는 배선은, 상기 접촉위치를 교차하는 영역을 지니는 것을 특징으로 하는 반도체장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002275019A JP4109944B2 (ja) | 2002-09-20 | 2002-09-20 | 固体撮像装置の製造方法 |
| JPJP-P-2002-00275019 | 2002-09-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040025836A true KR20040025836A (ko) | 2004-03-26 |
| KR100533400B1 KR100533400B1 (ko) | 2005-12-02 |
Family
ID=31944600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0064885A KR100533400B1 (ko) | 2002-09-20 | 2003-09-18 | 반도체장치 및 고체촬상장치의 제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US7087983B2 (ko) |
| EP (1) | EP1401023B1 (ko) |
| JP (1) | JP4109944B2 (ko) |
| KR (1) | KR100533400B1 (ko) |
| CN (1) | CN1252800C (ko) |
| DE (1) | DE60322808D1 (ko) |
| TW (1) | TWI228824B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150130851A (ko) * | 2014-05-14 | 2015-11-24 | 삼성전자주식회사 | 픽셀 간 간섭 영향을 개선한 이미지 센서 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5022601B2 (ja) * | 2003-12-18 | 2012-09-12 | パナソニック株式会社 | 固体撮像装置 |
| JP3890333B2 (ja) * | 2004-02-06 | 2007-03-07 | キヤノン株式会社 | 固体撮像装置 |
| JP4646575B2 (ja) * | 2004-08-31 | 2011-03-09 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP2006203032A (ja) * | 2005-01-21 | 2006-08-03 | Victor Co Of Japan Ltd | 素子の製造方法 |
| JP4508891B2 (ja) * | 2005-01-28 | 2010-07-21 | キヤノン株式会社 | 光電変換装置、マルチチップ型イメージセンサ、密着型イメージセンサおよび画像読取装置 |
| JP4852263B2 (ja) * | 2005-06-03 | 2012-01-11 | 株式会社ニューフレアテクノロジー | 半導体装置の製造方法と、半導体装置のチップパタンの補正プログラム |
| KR20070093335A (ko) * | 2006-03-13 | 2007-09-18 | 마쯔시다덴기산교 가부시키가이샤 | 고체 촬상장치 및 그 구동방법 |
| KR100881200B1 (ko) * | 2007-07-30 | 2009-02-05 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US8035716B2 (en) * | 2008-06-13 | 2011-10-11 | Omnivision Technologies, Inc. | Wide aperture image sensor pixel |
| JP6140616B2 (ja) * | 2011-03-02 | 2017-05-31 | 日本テキサス・インスツルメンツ株式会社 | ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー |
| JP2013033870A (ja) * | 2011-08-02 | 2013-02-14 | Canon Inc | 半導体デバイスおよびその製造方法 |
| JP2013182943A (ja) * | 2012-02-29 | 2013-09-12 | Canon Inc | 固体撮像装置の製造方法 |
| JP5768073B2 (ja) * | 2013-02-27 | 2015-08-26 | ルネサスエレクトロニクス株式会社 | 固体撮像素子の製造方法及び固体撮像素子 |
| JP5855695B2 (ja) * | 2014-03-24 | 2016-02-09 | ルネサスエレクトロニクス株式会社 | 固体撮像素子の製造方法及び固体撮像素子 |
| US9741669B2 (en) * | 2016-01-26 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming large chips through stitching |
| JP2017183658A (ja) | 2016-03-31 | 2017-10-05 | ソニー株式会社 | 固体撮像素子、撮像装置、および電子機器 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710926A (en) | 1980-06-25 | 1982-01-20 | Toshiba Corp | Manufacture of semiconductor device |
| DE69123610T2 (de) | 1990-02-02 | 1997-04-24 | Canon Kk | Belichtungsverfahren |
| US5561317A (en) | 1990-08-24 | 1996-10-01 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor devices |
| JP2902506B2 (ja) | 1990-08-24 | 1999-06-07 | キヤノン株式会社 | 半導体装置の製造方法及び半導体装置 |
| JPH04326507A (ja) | 1991-04-25 | 1992-11-16 | Canon Inc | 半導体露光方法 |
| JPH05127186A (ja) | 1991-11-01 | 1993-05-25 | Canon Inc | 液晶表示素子用電極パターンの形成方法 |
| JPH05136020A (ja) * | 1991-11-11 | 1993-06-01 | Fujitsu Ltd | 半導体装置の露光方法 |
| JPH08262583A (ja) * | 1995-03-28 | 1996-10-11 | Fuji Photo Film Co Ltd | 分割画像露光方法 |
| JP3183390B2 (ja) * | 1995-09-05 | 2001-07-09 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像装置 |
| KR100468234B1 (ko) | 1996-05-08 | 2005-06-22 | 가부시키가이샤 니콘 | 노광방법,노광장치및디스크 |
| JP3085259B2 (ja) * | 1997-09-17 | 2000-09-04 | 日本電気株式会社 | 露光パターン及びその発生方法 |
| US6369853B1 (en) * | 1997-11-13 | 2002-04-09 | Foveon, Inc. | Intra-pixel frame storage element, array, and electronic shutter method suitable for electronic still camera applications |
| US6977684B1 (en) * | 1998-04-30 | 2005-12-20 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
| US6192290B1 (en) | 1998-05-21 | 2001-02-20 | Lucent Technologies Inc. | System and method of manufacturing semicustom integrated circuits using reticle primitives from a library and interconnect reticles |
| JP3819711B2 (ja) * | 1998-10-23 | 2006-09-13 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6073343A (en) * | 1998-12-22 | 2000-06-13 | General Electric Company | Method of providing a variable guard ring width between detectors on a substrate |
| US6833234B1 (en) * | 2000-08-04 | 2004-12-21 | Massachusetts Institute Of Technology | Stereolithographic patterning with variable size exposure areas |
| JP4507392B2 (ja) * | 2000-11-15 | 2010-07-21 | 株式会社ニコン | 電子カメラ |
| US6580106B2 (en) * | 2001-01-12 | 2003-06-17 | Isetex. Inc | CMOS image sensor with complete pixel reset without kTC noise generation |
| JP5144863B2 (ja) * | 2001-06-29 | 2013-02-13 | 株式会社オーク製作所 | 多重露光描画方法及び多重露光描画装置 |
| JP3940310B2 (ja) * | 2002-04-04 | 2007-07-04 | 株式会社日立ハイテクノロジーズ | 電子ビーム描画方法及び描画装置、並びにこれを用いた半導体製造方法 |
| JP4326507B2 (ja) | 2005-07-11 | 2009-09-09 | 株式会社トプコン | レンズ周縁加工装置 |
-
2002
- 2002-09-20 JP JP2002275019A patent/JP4109944B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-16 TW TW092125506A patent/TWI228824B/zh not_active IP Right Cessation
- 2003-09-18 EP EP03021244A patent/EP1401023B1/en not_active Expired - Fee Related
- 2003-09-18 DE DE60322808T patent/DE60322808D1/de not_active Expired - Lifetime
- 2003-09-18 KR KR10-2003-0064885A patent/KR100533400B1/ko not_active IP Right Cessation
- 2003-09-19 CN CNB03158585XA patent/CN1252800C/zh not_active Expired - Fee Related
- 2003-09-22 US US10/665,593 patent/US7087983B2/en not_active Expired - Fee Related
-
2005
- 2005-05-19 US US11/132,242 patent/US7838957B2/en not_active Expired - Fee Related
-
2010
- 2010-10-26 US US12/911,844 patent/US8183084B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150130851A (ko) * | 2014-05-14 | 2015-11-24 | 삼성전자주식회사 | 픽셀 간 간섭 영향을 개선한 이미지 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1401023A2 (en) | 2004-03-24 |
| US20110045632A1 (en) | 2011-02-24 |
| US8183084B2 (en) | 2012-05-22 |
| JP4109944B2 (ja) | 2008-07-02 |
| EP1401023A3 (en) | 2006-03-15 |
| DE60322808D1 (de) | 2008-09-25 |
| TWI228824B (en) | 2005-03-01 |
| US7087983B2 (en) | 2006-08-08 |
| CN1495855A (zh) | 2004-05-12 |
| KR100533400B1 (ko) | 2005-12-02 |
| US7838957B2 (en) | 2010-11-23 |
| EP1401023B1 (en) | 2008-08-13 |
| US20050212096A1 (en) | 2005-09-29 |
| JP2004111802A (ja) | 2004-04-08 |
| TW200414526A (en) | 2004-08-01 |
| CN1252800C (zh) | 2006-04-19 |
| US20040126934A1 (en) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183084B2 (en) | Methods of manufacturing solid state image pickup devices | |
| EP1152472B1 (en) | Image sensor pixel layout to reduce fixed pattern noise | |
| US7138618B2 (en) | Solid-state image pickup device and image pickup camera | |
| EP1562234B1 (en) | Method of manufacturing an image pick-up apparatus | |
| US7214920B2 (en) | Pixel with spatially varying metal route positions | |
| KR101683297B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 전자 기기, 렌즈 어레이 | |
| JP2007020194A (ja) | アクティブセンサーアレイを含むイメージセンサー | |
| US7365002B2 (en) | Method of manufacturing a semiconductor device | |
| JP2007019521A (ja) | アクティブピクセルセンサーアレイを含むイメージセンサー | |
| US20160295144A1 (en) | Semiconductor device | |
| JPH09190962A (ja) | 半導体装置、レチクル、および投影露光方法 | |
| JP6732043B2 (ja) | Ｔｄｉ方式リニアイメージセンサ | |
| CN111627945A (zh) | 光电转换设备及其制造方法、成像系统以及图像读取装置 | |
| KR101001093B1 (ko) | 특성을 향상시킨 시모스 이미지센서 및 그 제조방법 | |
| JP2000036588A (ja) | 固体撮像装置 | |
| US20220085091A1 (en) | Image sensing device | |
| JP2008118251A (ja) | 固体撮像装置 | |
| JPH09246138A (ja) | 半導体装置の露光方法とそれを用いた固体撮像装置の製造方法 | |
| JP2006093417A (ja) | パターン形成方法およびこれを用いた固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121023 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131029 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141028 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151023 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161025 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20171025 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |