TWI223271B - Shift register and display device - Google Patents

Description

玖、發明說明： 【發明所屬之技術領域】 本發明係關於設置在例如液晶顯示裝置等的顯示裝置中 用於供給掃描信號的移位暫存器裝置，及具備該移位暫存 备裝置的顯示裝置。 【先前技術】 例如在王動矩陣型液晶顯示裝置中，影像信號線（源極線） 和掃描信號線（閘極線）係被設置成格子狀，在這些配線的交 :占上叹置驅動各像素的液晶之薄膜電晶體等開關元件。 在^条掃描信號線上，對這些信號線依序地掃描，使在一 條掃描信號線上的全部開關^件處時的導通狀態，另 一万面’與該掃描同步地向多條影像信號線提供影像信號。 此時，向多條掃描信號線依序提供掃描信號者為移位暫 存器。圖7〜W9為*明先前的移位暫存器的一例白勺圖。該 移位暫存器具有多個階段，圖7係—個階段的電路圖，圖8 係三個階段的電路圖，圖9為時序圖。

如圖7所不，各階段w、卜丨+1由4個電晶體和1個電容哭 組合而成，如此的構成，對這些電晶體不會產生過多二 載’而具有電晶體特性不容易惡化的優點。如圖8所示，如 階段i-Ι的輸出端Gi-i上連接一 51，輸入電晶體51的輸出電極 及嵌位電晶體53連接。輪出電 84716 1223271 在上述構成的移位暫存器中，如圖8所示，相位錯開的多 個時鐘信號CKA、CKB、CKC被輸入至各階段M、$、卜工 的輸出電晶體52 ’肖—個階段的後位電晶體53的控制電極 輸入二段以後的階段的輸出。所以，在圖8中以虛線包圍的 P白奴1中，如圖9所示，其前段的輸出GM為，，出钟"電位時， 輸入電晶體51為”〇N”，輸出電晶體52的控制電極的電位 vim(控制仏號）上升，在此狀態下，於輸出電晶體成為 ”〇N”，故輸入至電晶體52的時鐘信號CKB成為，,High，，位準 時，該階段的輸出Gi成為”High”位準而被輸出。以後，二 段以後的階段的輸出Gi+2成為” High ”位準，由於將其輸入 至嵌位兀電晶體53的控制電極後，嵌位元電晶體53成為 η〇Νπ ’故輸出電晶體52的控制電極vbi下降。如此，從各階 段i-1、i、i+Ι的輸出Gi-i、Gi、Gi+1依序地被輸出，因此 例如可以用於液晶顯示裝置的掃描電路。 [發明所欲解決之問題] 但是’在上述構成的移位暫存器中，下拉元件係由電晶 眼構成’使其連績地導通之狀態下，而使其處於不進行開 關動作的狀態。儘管如此，下拉電晶體的閘極電壓與構成 敗位元元件等的其他電晶體相較之下係保持在較低的電 壓，即使將其連續導通，其負載亦很小，故基本上應該沒 有惡化的問題。但是，在構成移位暫存器的其他的電晶體 的惡化問題得到很大改善的情況下，下拉元件的惡化便成 為不能忽視的問題。此外’亦得知由於受到從輸出負載側 滲入之雜訊的影響，移位暫存器可能會產生誤動。 84716 1223271 【發明内容】 本發明為了解決上述的問題’提供—種不易受輸出負載 侧渗入的雜訊影響而產生誤動，且不易發生元件的惡化的 移位暫存态裝置，以及藉由採用此種移位暫存器裝置而能 抑制不良顯7F之產生的顯示裝置。 ^了達到上述的目的，本發明的移位暫存器裝置其特徵 在万；·具備屋生相位依序不同的多個時鐘信號的裝置、呈 級聯式連接而各自產生輸出信號的多個階段 :具有：開關元件，將來自前-階段的輸出信號作為控制 仏號輸入，保持該控制信號並 杜彻入上述多個時鐘信號 所對應的時鐘信號時，輸出上述輸出信號；嵌位元件 從亡述開關元件將輸出信號輸出後，抑制從該開關元件產 生輸出信號，而抑制上述控制信號；下拉元件 述：關元件的輸出電極上；上述下拉元件包含具有可輸入 2入於上述開關元件的時鐘信號相同的時鐘信號的整流 效果的元件。 在本發明的移位暫存器裝置中，於 ^ ^ ^ X 土開關兀件的時 Μ號為” L〇W”位準時，即，在輸出信號不許輸出的情況 :，精由具有整爾的下拉元件的作用，對於"L⑽”位 二，輸出部的電壓會保持在不超過下拉元件的閾值以上。 此係因假設由於從輸出的备載例、居 m的雜訊等的影響，輸 出电壓超過下拉兀件的閾值以上時，雨、、云奋 ^ /瓜曰於下拉元件汸 :。因為此一作用’使得下拉元件的闕值以上的雜訊被去 除。而且，相對於先前在下拉電晶體的間極上經常施加有 84716 ^3271 壓的時間較短， 階段的輪出信號 境壓，因在下拉元件上施加閾值以上之電 因此亦可以減輕元件的惡化。 較佳為上述嵌位元件具有來自上述前— 的下拉功能。 一 〜μ 一階段的輸出 信號的下拉功能，所以在不允許發出輸出作祙 丨"观時，可以將 電壓下拉至下拉元件的閾值電壓以下。 較佳為上述嵌位元件由來自下一階段的輸出信號所控 制0 在本構成中，可以使保持上述控制信號的時間為最短， 使對各電晶體負荷施加時間為最短，從又、乂 而收到抑制電晶體 惡化的效果。 較佳為將上述多個階段分別以數個階 , 仅刀剳在多個方塊 ，時4里#號以上述方塊為單位而依序被供終。 在本構成中，由於時鐘信號是以方塊為單位依序提件 的，所以在其他方塊正在動作的期間，該方塊的時鐘传號 可以-直處於"Low”位準，所以電晶體的惡化可得到進一 +

的抑制。 V 此外，本發明的顯示裝置，其特徵為具有上述的移位暫 存杏裝置。《本發曰月，在對顯示器 的移位暫存器裝置中，由於不會發生本Γ 使用 曰I生本來不容許發出 出脈衝以時鐘的週期反復輸出 在顧于-w 士 守’不艮動作，所以可防止 在頌π农置中於本來不應該進 姑故宫笔丁又舄的時刻時，影像信號 被改馬寺的頌示不良現象的發生。 84716 1223271 【實施方式】 [實施例1] 下爹照圖1至圖3說明本發明的實施例卜 圖1至圖3為說明本實施例的移位暫存器裝置之圖。該禾 位暫存益裝置由產生相位依序不同的多個時鐘信號，特, 是在本實施例中係相位不同的二相時鐘信號的裝置，及愈 聯式連接的多個階段電路所構成。其中，圖i是—個階段^

也路構成圖，圖2是呈級聯式連接的四個階段的電路構4 圖。圖3是表示時鐘信號A、B、輪出信號㈤〜㈣、以石 η階段的控制信號的波形X_n+1階段的控制信號的波开; Xn+1的時序圖。 如圖1所示，每個階段由四個電晶體Trl〜Tr4和一個電容 器=組合而成。輸人電晶體TH連接在前—階段的輸出上， 在輸入電晶體Trl的輸入電極上連接著後位電晶體加（嵌位

:件）’輸入電晶體Trl的輸出電極上連接著輸出電晶體 r2(開關7C件）的控制電極。 而且，在輸出電晶體丁 r2的輸出電極上連接由接成二極體 :構成的下拉電晶體Tr4(下拉元件）。下拉電晶體加係具有 與輸人至輸出電晶體％的時鐘信號相同的時鐘信 ::机效果的元件。此外，輸出電晶體Tr2的控制電極與輸 =之間插入有電容器c(開關元件卜該電容器c是用於 呆持車則出冑晶體Tr2的控制信號電位的電容，具有自舉電容 〃有上述構成的階段的本實施例的移位暫存器裝 84716 1223271 由兩相時鐘驅動的情況的例，如圖2及圖3所 階段電路n_1的輸出信號如·1作為控制信號被輸人至兮： ，，該信號被保持在通過由時鐘信號B所控制的輸入電晶；； Η而連接在輸出電晶體Tr2的控制電極的電容器[中。-處，在輸出電晶體Tr2的控制電極上控制信號處於 :: 狀態時，輸出電晶體Tr2將時鐘信號A的脈衝作為輸出”

Gn輸出。該輸出信號Gn在下一階& ；U 、、 ^ P白段n+1作為控制信號輸出。 如上逑，與輸出電晶體Tr2相同的時鐘信號A被輸入 拉電晶體Tr4中。所以，力於ρ 斤以在輻出仏唬Gn的輸出時，時鐘俨 A的脈衝處於，，High”位準的時刻，由於下拉電晶體 極體，處於反向，沒有下拉作用。一方面，為了使輸出信 號Gn下降，當時鐘信號a上升時，下拉電晶體蝴二抑 成為正向’可以發生下拉作用。然後，下—個時鐘信勒 上升，使下一個階段n+1的輸出信號Gn+i上升時，輸入電 晶體τπ和嵌位電晶體Tr3導通，在輸出電晶體m的控^ 極上保持的控制信號被放電。 本貝她例中，在時鐘信號A為”L〇w”位準期間，由於下拉 電晶體Tr4的下拉作用，即使從輸出的負載财雜訊進入， 亦被控制在不會達到下拉電晶體Tr4的閾值電壓以上，所以 可以防止誤動的發生。而且，輸入電晶體加在時鐘信號B 處於” L。w，’位準期間亦為截止狀態，即使從輸出負載侧有雜 訊的進入，此雜訊亦不會進入輸出電晶體Td的控制電極， 因此不易引起誤動。 階段n-1的輸 如圖3所不，第n階段的控制信號χη在其前一 84716 -10 - 争刻被烏入，在第η + i階段的亲今+ I白奴的輻出時刻由嵌位電晶體丁r3 兒。因此，在該階段保持控制传辦γ 比就Χη大概疋兩個時鐘週 合“ —方面，在圖7〜圖9所示的先前技術的例中， U如由於輪出電晶體會 …上录任下拉兀件，所以第η階段的 ^ 保持三個時鐘週期或者更長的時間（從ΓΜ到n+1 二=間)，在第n階段的輸出下降時，輸出電晶體亦可 列、:2 分的導通狀態。因此，嵌位元件在㈣以後的時 ;:賴動動作，使控制信號放電。如此，-次輸出中，先 則的幸則出電晶體Tr2必須在3個時 lu吁紅週期保持在導通狀態。 ώ _本Λ她例中’由於當該階段的下拉電晶體1>4以及 J:階段的喪位電晶體Tr3的下拉作用，輸出電晶體％ 通狀態的時間只要有二個時鐘週期就可以，成為使 電晶體惡化的重要肩囡的备尹 '' 二…㈣原因的負何载入時間只有上述先前例的 、 右由此，在本貫施例的移位暫存器裝置中， 可以抑制輸出電晶體Tr2的惡化。 另1卜’先前由^將下拉電晶體料下拉電阻使用，故在 下拉屯晶體的閉極上始終載人有電壓，而在本會施例中， 是:木用向接成二極體的電晶體組成的下拉電晶體Tr4輸入 日寺’里仏㈣結構，由於闕值以上的電壓载入時間很短，所 以可以无分地抑制下拉電晶體Tr4的惡化。 而且’篏位電晶體Tr3亦兼具前一階段w的輸出下拉功 能，可以對電壓進行下拉一亩 仃下才^到在可-階段n_l的下拉電晶 體1>4上 >又有能夠完全下拉 r k包曰曰i Tr4的閾值以下為 土0 84716 -11 - 1223271 [實施例2]_ 九下面’說明具有將多個階段分別分割數個階段在多個方 /二壯而以万塊為單位依序提供時鐘信號的結構的移位暫 衣置Ο圖4係表不本實施例的移位暫存器裝置的概略 、圖表丁知四個階段分割在m個方塊内的會例。圖5是 其時序圖。由於各階段内的具體構成與實施⑷相同，所以 省略其說明。 本/、施例中，於時鐘控制電路M驅動其他的方塊的期 門使4万塊的時鐘信號全部為κ位準。_，如圖$所 示’在驅動方塊m的階段S1〜S4期間，在方塊町，如眘 施例1說明般’時鐘信號a、轉為時鐘信號CK11而輸/，、 其他的方塊B2〜Bm上皆鉻X ”τ ,, 上白車則入Low”位準信號而作為時鐘俨 號 CKI1 〜CKIm。 Θ 根據本構成，消耗電力赫女 被抑制侍很低，另外構成移位暫 存器裝置的電晶體、電容哭笔—μ a 包谷备寺7L件被載入的負荷時間減 少，所以可以得到抑制電晶俨 利包卵隨惡化的效果。在本實施例中，

相當於實施例1的時鐘信號A、R B幾乎所有時間都處於"Low,， 位準，由於下拉電晶體^“的 、、 、 拉作用’即使從輸出負載側 有雜訊進入，亦可以確會和杂丨* ， ，、抆制在下拉電晶體Tr4的閾值電厚 以下。而且由於輸入電晶體Trl 土 成子所有時間都處於截止狀 態，所以即使從輸出負載側有 J雄汛的進入，雜訊亦不會進 入到輸出電晶體Tr2的控制電杯 曰 兒枝上，因此不易造成誤動。 [顯示裝置] 圖6係表示具備上述實施例的 ]的私位暫存器裝置的液晶顯 •12- 84716 1223271 示裝置（顯示—裝置）的電路構成圖。如圖6所示，該液晶顯示 裝置10由以下所構成：影像信號線（源極線）與掃描線（閘極 線）設置成格子狀，在這些配線的交叉點設置有驅動各像素 的液晶的薄膜電晶體的TFT-LCD部11 ;分別驅動源極線和 閘極線的源極線驅動電路12及閘極線驅動電路13 ;分別向 這些驅動電路12、13提供電源電壓以及影像信號、掃描信 號的電源部14、信號控制部15。 由上述電路構成的液晶顯示裝置1G中，在源極線驅動電 路12及閘極驅動電路13中皆使用了上述實施例的移位暫存 器裝置。例如，就源極線驅動電路13中的移位暫存器裝置 的閑極掃描的動作進行說明，在各閉極線上連接閘極線驅 動用電晶it ’由閘極線驅動電路13中的移位暫存器裝置從 上到下依序地僅在-個掃猫期間使之處於導通狀態地驅動 這些電晶體。結果，盥永孚 /、水千问步信號同步，連接於任意閘 虽線的間極線驅動用電晶體成為導通狀態後，於該間極線 =斤連接的所有薄膜電晶體會成為導通狀態。如此，為各 :極線上的影像信號的電荷就被儲存至各像素電極的電容 T 。 本實施例的液晶顯示裝置 雉汛性能的移位暫存器，所 的時刻，影像信號被改寫等 得到提高。 1〇 ’由於具備有上述具優良抗 以不會發生在本來不應該改寫 的頌不良的現象，使可靠性 範圍並不限 思的範園内 而且，本發明的技術 不超出本發明的技術構 定於上述的實施例，在 可以實施各種各樣的變 84716 -13 - ^例如在上述實施例中’作為下拉元件採用接成二極體 、電晶體，亦可直接採用二極體以代替此種構成。 :且’為了改吾抗雜訊性能，將下拉電晶體Tr4的閾值設 仔比其他電晶體小，或者將輸出電晶體％的闕值設計得 二下拉電晶體值大則更理想。為了實現此種構成， T:向電晶體的通道進行摻雜而控制、或使用能以多個控 &控制汙動閘極的電位而可控制實際有效之閾值的裝 (i如MOS等）之非揮發性記憶體中所使用的 進行控制等為有效。 除了如此積極地進行闕值控制以外，若考慮到電晶體的 惡化問題，則輸出電晶體Tr2藉由自舉輸出時，由於載入了 _，故闕值容易遷移，另一方面，下拉電晶體藉由 本毛明的效果’閾值幾乎不遷移。所以伴隨著電晶體的惡 化，與下拉電晶體Tr4相比，輸出電晶體Tr2的閾值變大， 故可m改吾了抗雜訊性能。但是，輸出電晶體了『2的闕 值遷移只能容許在上拉動作所要求的電流驅動能力以下的 範圍，自不待言。 如以上詳細說明般，本發明的移位暫存器裝置，可以防 止由於輸出負載侧漏入的雜訊等的影響而產生的誤動。而 且，下拉元件被載入閾值以上的電壓的時間比先前要短， 可以減輕元件的惡化。Λ外，根據本發明的裝置，可以防 止本來在不應該改寫的時刻中影像信號被改寫等的顯示不 良現象的發生。 【圖式簡單說明】 84716 -14- 1223271 圖1係本發明實施例1的移位暫存器裝置一個階段的電路 構成圖。 圖2係本發明實施例1的移位暫存器裝置四個階段的電路 構成圖。 圖3係本發明實施例1的移位暫存器裝置的時序圖。 圖4係本發明實施例2的移位暫存器裝置的概要構成圖。 圖5係本發明實施例2的移位暫存器裝置的時序圖。 圖6係具備本發明實施例2的移位暫存器的液晶顯示裝置 的電路構成圖。 圖7係先前的移位暫存器裝置一個階段的電路構成圖。 圖8係先前的移位暫存器裝置三個階段的電路構成^。 圖9係先前的移位暫存器裝置的時序圖。 ° 【圖式代表符號說明】 ΤΠ 輸入電晶體

Tr2 輸出電晶體（開關元件）

Tr3 嵌位電晶體（篏位元件）

Tr4 下拉電晶體（下拉元件） C 電容器 10 液晶顯示裝置（顯示裝置） -15 - 84716

Claims (1)

1223271 拾、申請專利範固·· 1.-種料暫㈣裝置，騎 同的多個時鐘信號的壯 。；·具備產生相位依序不 出信號的多個階段； 及主、、及知式連接而各自產生輸 上述各個階段具有·· 信號作為控制信號輸入，：:：來自前-階段的輸出 多個時鐘信號所對應的時鐘信; 牛件在從上述開關元件將輪出信號輸出後，抑： 生^信號’而抑制上述控制信號；下^ 件，連接在上述開關元件的輸出電極上，· X 2. 3. 4. ^述下拉元件包含具有可輸入與輸入於上述開關元件 的時鐘信號相同的時鐘信號的整流效果的元件。 如申請專利範圍第1項之移位暫存器裝置，其中上述歲位 兀件具有來自上述前-階段的輸出信號的下拉功能。 如申请專利範圍第1項之移位暫存器裝置，其中上述嵌位 元件由來自下一階段的輸出信號所控制。 如申請專利範園第i項之移位暫存器裝置，其中將上述多 個卩自4又分別以數個階段分割在多個方塊内，時鐘信號以上 述方塊為單位而依序被供給。 5· 一種顯示裝置，其特徵為具有如申請專利範圍第丨項之移 位暫存器裝置。 84716