TWI397050B - 液晶顯示器及其移位暫存裝置 - Google Patents
液晶顯示器及其移位暫存裝置 Download PDFInfo
- Publication number
- TWI397050B TWI397050B TW97150327A TW97150327A TWI397050B TW I397050 B TWI397050 B TW I397050B TW 97150327 A TW97150327 A TW 97150327A TW 97150327 A TW97150327 A TW 97150327A TW I397050 B TWI397050 B TW I397050B
- Authority
- TW
- Taiwan
- Prior art keywords
- source
- transistor
- coupled
- gate
- shift register
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本發明是有關於一種移位暫存裝置，且特別是有關於一種可通過更高溫(例如85℃)可靠性驗證的移位暫存裝置及其液晶顯示器。
近年來，隨著半導體科技蓬勃發展，攜帶型電子產品及平面顯示器產品也隨之興起。而在眾多平面顯示器的類型當中，液晶顯示器(Liquid Crystal Display,LCD)基於其低電壓操作、無輻射線散射、重量輕以及體積小等優點，隨即已成為顯示器產品之主流。也亦因如此，無不驅使著各家廠商針對液晶顯示器的開發技術要朝向微型化及低製作成本發展。
為了要將液晶顯示器的製作成本壓低，已有部份廠商透過非晶矽製程而直接在面板之玻璃基板上製作多級非晶矽移位暫存器(a-Si shift register)，藉以來取代習知所慣用的閘極驅動器(gate driver)，從而達到降低液晶顯示器之的製作成本的目的。
然而，搭載在面板上的多級非晶矽移位暫存器在長時間的操作下很有可能會造成其充電效益變差，從而導致面板顯示異常。故而，針對面板可靠性的操作時間，必須對搭載多級非晶矽移位暫存器的面板做一高溫(例如70℃)可靠性(reliability)驗證，藉以確認每一級非晶矽移位暫存器的操作效能。
所以，如何讓搭載在面板上的多級非晶矽移位暫存器能通過更高溫(亦即70℃以上)可靠性驗證即成為各家面板廠商所欲努力的目標所在。
有鑒於此，本發明提供一種移位暫存裝置，其可以通過更高溫(例如85℃)可靠性驗證，藉以增加面板可靠性的操作時間。
本發明提供一種移位暫存裝置，其配置於液晶顯示面板的玻璃基板上。本發明所提供的移位暫存裝置包括多級彼此串接在一起的移位暫存器，其中第i級移位暫存器包括第一至第五電晶體，且i為大於等於2的正整數。
於本發明的一示範性實施例中，第一電晶體的閘極與其第一汲/源極會耦接在一起，用以接收第(i-1)級移位暫存器所輸出的第一掃描訊號。第二電晶體的第一汲/源極耦接第一電晶體的第一汲/源極，而第二電晶體的第二汲/源極則耦接第一電晶體的第二汲/源極。第三電晶體的閘極耦接第一與第二電晶體的第二汲/源極，而第三電晶體的第一汲/源極則用以接收直流電壓。
第四電晶體的閘極耦接第三電晶體的第二汲/源極、第四電晶體的第一汲/源極用以接收第一時脈訊號，而第四電晶體的第二汲/源極則耦接第二電晶體的閘極，並用以輸出第二掃描訊號。第五電晶體的閘極用以接收第二時脈訊號、第五電晶體的第一汲/源極耦接第四電晶體的第二汲/源極，而第五電晶體的第二汲/源極則耦接至參考電位。
於本發明的一示範性實施例中，第i級移位暫存器更包括第一電容，其一端耦接第四電晶體的閘極，而其另一端則耦接第四電晶體的第二汲/源極。
於本發明的一示範性實施例中，第i級移位暫存器更包括第六至第十一電晶體以及第二電容。其中，第六電晶體的閘極與其第一汲/源極耦接在一起，用以接收所述第一掃描訊號。第七電晶體的閘極用以接收第(i+1)級移位暫存器所輸出的第三掃描訊號、第七電晶體的第一汲/源極耦接第六電晶體的第一汲/源極，而第七電晶體的第二汲/源極耦接第六電晶體的第二汲/源極。
第八電晶體的閘極耦接第六與第七電晶體的第二汲/源極，而第八電晶體的第一汲/源極則耦接至所述參考電位。第二電容的一端用以接收該第一時脈訊號，而第二電容的另一端則耦接第八電晶體的第二汲/源極。第九電晶體的閘極耦接第八電晶體的第二汲/源極、第九電晶體的第一汲/源極耦接第四電晶體的閘極，而第九電晶體的第二汲/源極則耦接至所述參考電位。
第十電晶體的閘極用以接收所述第三掃描訊號、第十電晶體的第一汲/源極耦接第四電晶體的閘極，而第十電晶體的第二汲/源極則耦接至所述參考電位。第十一電晶體的閘極耦接第八電晶體的第二汲/源極、第十一電晶體的第一汲/源極耦接第四電晶體的第二汲/源極，而第十一電晶體的第二汲/源極則耦接至所述參考電位。
於本發明的一示範性實施例中，所述第一至第十一電晶體皆為NMOS電晶體。
於本發明的一示範性實施例中，所述第一與第二時脈訊號的相位差為180度。
於本發明的一示範性實施例中，所述直流電壓的振幅大於所述第二掃描訊號的振幅。
本發明另提供一種具有上述本發明所提供之移位暫存裝置的液晶顯示器。
本發明藉由每一級移位暫存器處於預充電期間時，提高每一級移位暫存器之第三與第四電晶體之閘極的電壓，藉以舒緩因應力效應(stress effect)所造成每一級移位暫存器之第三與第四電晶體之充電效益變差的缺點。如此一來，搭載在面板上的多級移位暫存器就能通過更高溫(例如85℃)可靠性驗證，不但可以提升/改善每一級移位暫存器的操作效能，且更可以增加面板可靠性的操作時間。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉本發明至少一實施例，並配合所附圖式，作詳細說明如下。
本發明提供一種可通過更高溫(例如85℃)可靠性驗證的移位暫存裝置。以下內容將針對本發明之技術手段與功效來做一詳加描述給本發明相關領域之技術人員參詳。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。
圖1繪示為本發明一示範性實施例之液晶顯示器100的方塊圖。請參照圖1，液晶顯示器100包括液晶顯示面板101、移位暫存裝置103、源極驅動器105、時序控制器(timing controller,T-con)107、背光模組109，以及電壓產生器111。其中，移位暫存裝置103可利用閘極驅動電路基板技術(gate on array,GOA)直接形成於液晶顯示面板101之玻璃基板上，用以序列提供掃描訊號以開啟液晶顯示面板101內的多條掃描線。
於本示範性實施例中，移位暫存裝置103內具有多級電路架構實質上相同且彼此串接在一起的移位暫存器SR1~SRn。每一級移位暫存器SR1~SRn皆由11個NMOS電晶體以及2個電容所構成，但於此請容後再詳加描述每一級移位暫存器SR1~SRn之各元件間的耦接關係及運作原理。
源極驅動器105用以提供顯示資料給液晶顯示面板101內的多條資料線。時序控制器107用以控制移位暫存裝置103與源極驅動器105的運作，並且提供起始訊號STV以及相位差180度的時脈訊號CK與XCK給移位暫存裝置103(但並不限制於此，亦可是不完全反相的兩個時脈訊號)。背光模組109用以提供液晶顯示面板101所需的面光源。電壓產生器111用以提供直流電壓VgH(例如20V，但不限制於此)給移位暫存裝置103。
於本示範性實施例中，電壓產生器111所提供的直流電壓VgH之電壓準位至少要大於每一級移位暫存器SR1~SRn所輸出之掃描訊號G1~Gn的高電壓準位。在此假設每一級移位暫存器SR1~SRn所輸出之掃描訊號G1~Gn的振幅為±11V(亦即閘極開啟電壓Vgh為11V，而閘極關閉電壓Vgl為-11V)，但並不限制於此。
為了要簡單說明本示範性實施例的移位暫存裝置103為何可以通過更高溫(例如85℃)可靠性驗證。以下先單以描述第2級移位暫存器SR2的電路結構與其運作原理來做說明，而其餘移位暫存器的電路結構與其運作原理皆與第2級移位暫存器SR2類似。
圖2繪示為本發明一示範性實施例之第2級移位暫存器SR2的電路圖。請合併參照圖1與圖2，第2級移位暫存器SR2包含NMOS電晶體M1~M11以及電容C1與C2。其中，NMOS電晶體M1的閘極與其第一汲/源極會耦接在一起，用以接收第1級移位暫存器SR1所輸出的掃描訊號G1。NMOS電晶體M2的第一汲/源極耦接NMOS電晶體M1的第一汲/源極，而NMOS電晶體M2的第二汲/源極則耦接NMOS電晶體M1的第二汲/源極。
NMOS電晶體M3的閘極耦接NMOS電晶體M1與M2的第二汲/源極，而NMOS電晶體M3的第一汲/源極則用以接收由電壓產生器111所提供的直流電壓VgH。NMOS電晶體M4的閘極耦接NMOS電晶體M3的第二汲/源極、NMOS電晶體M4的第一汲/源極用以接收由時序控制器107所提供的時脈訊號CK，而NMOS電晶體M4的第二汲/源極則耦接電晶體M2的閘極，並用以輸出掃描訊號G2。
NMOS電晶體M5的閘極用以接收由時序控制器107所提供的時脈訊號XCK、NMOS電晶體M5的第一汲/源極耦接NMOS電晶體M4的第二汲/源極，而NMOS電晶體M5的第二汲/源極則耦接至參考電位VSS(例如-11V)。電容C1的一端耦接NMOS電晶體M4的閘極，而電容C1的另一端則耦接NMOS電晶體M4的第二汲/源極。於本示範性實施例中，當NMOS電晶體M4的尺寸做的夠大時，則電容C1可以省略。
NMOS電晶體M6的閘極與其第一汲/源極耦接在一起，用以接收第1級移位暫存器SR1所輸出的掃描訊號G1。NMOS電晶體M7的閘極用以接收第3級移位暫存器SR3所輸出的掃描訊號G3、NMOS電晶體M7的第一汲/源極耦接NMOS電晶體M6的第一汲/源極，而NMOS電晶體M7的第二汲/源極耦接NMOS電晶體M6的第二汲/源極。
NMOS電晶體M8的閘極耦接NMOS電晶體M6與M7的第二汲/源極，而NMOS電晶體M8的第一汲/源極則耦接至參考電位VSS。電容C2的一端用以接收由時序控制器107所提供的時脈訊號CK，而電容C2的另一端則耦接NMOS電晶體M8的第二汲/源極。NMOS電晶體M9的閘極耦接NMOS電晶體M8的第二汲/源極、NMOS電晶體M9的第一汲/源極耦接NMOS電晶體M4的閘極，而NMOS電晶體M9的第二汲/源極則耦接至參考電位VSS。
NMOS電晶體M10的閘極用以接收第3級移位暫存器SR3所輸出的掃描訊號G3、NMOS電晶體M10的第一汲/源極耦接NMOS電晶體M4的閘極，而NMOS電晶體M10的第二汲/源極則耦接至參考電位VSS。NMOS電晶體M11的閘極耦接NMOS電晶體M8的第二汲/源極、NMOS電晶體M11的第一汲/源極耦接NMOS電晶體M4的第二汲/源極，而NMOS電晶體M11的第二汲/源極則耦接至參考電位VSS。
圖3與圖4繪示為本發明一示範性實施例之第2級移位暫存器SR2的運作時序圖。請合併參照圖1~圖3，由圖3與圖4所揭示的運作時序圖可清楚看出，當第1級移位暫存器SR1於時間t1~t2輸出掃描訊號G1時，第2級移位暫存器SR1內的節點N9與N10會被預充電，其中節點N10上的電壓關係著NMOS電晶體M3被導通/開啟的程度。
節點N10於時間t1~t2被預充電時，會間接導致直流電壓VgH(亦即20V)對節點N5進行預充電，而節點N5上被抬升的電壓會因NMOS電晶體M3本身所存在的寄生電容Cp而回饋至節點N10。因此，原先節點N10上的電壓大約會從11V被拉升至更高的電壓準位(大約為18.9V)，從而使得NMOS電晶體M3被導通/開啟的程度加劇。也亦因如此，原先節點N5上被預充電的電壓準位也大約會從10V左右的電壓準位被抬升至更高的電壓準位(大約為16.92V)。
由於節點N5上被預充電的電壓準位被抬升至更高的電壓準位，因此當時脈訊號CK於時間t2~t3致能時，節點N5上的電壓會受時脈訊號CK之耦合效應(coupling effect)的影響而被拉升至更高的電壓準位(大約為32V)，如此一來將使得NMOS電晶體M4被開啟以輸出掃描訊號G2。
在此值得一提的是，在時間t2~t3為了要保持NMOS電晶體M4於時間t1~t2(亦即預充電期間)被開啟的程度，於本示範性實施例中將掃描訊號G2回饋至NMOS電晶體M2的閘極以提早在時間t2之前關閉NMOS電晶體M3，如此一來即可在時間t2~t3保持NMOS電晶體M4於時間t1~t2被開啟的程度。
另一方面，在時間t2~t3時，由於節點N9為高電壓準位(略低為先前預充電的電壓準位)，所以NMOS電晶體M8會被開啟，從而使得節點N8會被強制處於參考電壓VSS的電壓準位(亦即低電壓準位)。如此一來，才能確保NMOS電晶體M9與M11不會被開啟，藉以防止節點N5於時間t2~t3受時脈訊號CK之耦合的電荷被釋放掉。
緊接著，於時間t3~t4時，由於時脈訊號XCK會致能，因此NMOS電晶體M5會被開啟以將掃描訊號G2的電壓準位拉降至參考電壓VSS。另一方面，第3級移位暫存器SR3於時間t3~t4時亦會輸出掃描訊號G3，以回饋至NMOS電晶體M7與M10的閘極。
如此一來，NMOS電晶體M7與M10皆會被開啟，從而對節點N5進行放電以避免節點N5除了在時間t2~t3以外的時間受時脈訊號CK的耦合；並且對節點N9進行放電以避免節點N9對節點N8除了在時間t2~t3以外的時間產生誤放電，進而影響節點N8對節點N5的穩壓功能。於本示範性實施例中，節點N8除了於時間t2~t3以外皆會被時脈訊號CK耦合成高電壓準位以開啟NMOS電晶體M9，從而對節點N5做穩壓放電的動作。
基於上述對於第2級移位暫存器SR2之電路架構與其運作原理的解釋後應當可知，第2級移位暫存器SR2之輸出負載(output loading)僅為液晶顯示面板101內與其相對應的掃描線而已。另外，由於第2級移位暫存器SR2之NMOS電晶體M3與M4在長時間的運作下皆會受應力效應(stress effect)的影響而產生臨限電壓(threshold voltage,Vth)的漂移，從而使得NMOS電晶體M3與M4之充電效益會變差。
然而，本示範性實施例係藉由第2級移位暫存器SR2處於預充電期間(亦即時間t1~t2)時，提高NMOS電晶體M3與M4之閘極的電壓，藉此來改善因應力效應所造成NMOS電晶體M3與M4之充電效益變差的缺點。除此之外，雖然上述示範性實施例僅以描述第2級移位暫存器SR2的電路結構與其運作原理來做說明，但其餘移位暫存器的電路結構與其運作原理皆與第2級移位暫存器SR2類似，故而在此並不再加以贅述之。
綜上所述，本發明藉由每一級移位暫存器SR1~SRn處於預充電期間時，提高每一級移位暫存器SR1~SRn之NMOS電晶體M3與M4之閘極的電壓，藉以改善因應力效應所造成每一級移位暫存器SR1~SRn之NMOS電晶體M3與M4之充電效益變差的缺點。如此一來，搭載在面板101上的多級移位暫存器SR1~SRn就能通過更高溫(例如85℃)可靠性驗證。如此一來，不但可以提升/改善每一級移位暫存器SR1~SRn的操作效能，且更可以增加面板101可靠性的操作時間。
雖然本發明已以多個實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．液晶顯示器
101．．．液晶顯示面板
103．．．移位暫存裝置
105．．．源極驅動器
107．．．時序控制器
109．．．背光模組
111．．．電壓產生器
SR1~SRn．．．移位暫存器
M1~M11．．．NMOS電晶體
C1、C2．．．電容
Cp．．．寄生電容
N5、N8、N9、N10．．．節點
G1~Gn．．．掃描訊號
STV．．．起始訊號
CK、XCK．．．時脈訊號
VgH．．．直流電壓
VSS．．．參考電壓
圖1繪示為本發明一示範性實施例之液晶顯示器的方塊圖。
圖2繪示為本發明一示範性實施例之第2級移位暫存器的電路圖。
圖3與圖4繪示為本發明一示範性實施例之第2級移位暫存器的運作時序圖。
SR2．．．移位暫存器
M1~M11．．．NMOS電晶體
C1、C2．．．電容
Cp．．．寄生電容
N5、N8、N9、N10．．．節點
G1~G3．．．掃描訊號
CK、XCK．．．時脈訊號
VgH．．．直流電壓
VSS．．．參考電壓
Claims (11)
- 一種移位暫存裝置，配置於一液晶顯示面板的一玻璃基板上，而該移位暫存裝置包括：多級彼此串接在一起的移位暫存器，其中第i級移位暫存器包括：一第一電晶體，其閘極與其第一汲/源極耦接在一起，用以接收第(i-1)級移位暫存器所輸出的一第一掃描訊號；一第二電晶體，其第一汲/源極耦接該第一電晶體的第一汲/源極，而其第二汲/源極則耦接該第一電晶體的第二汲/源極；一第三電晶體，其閘極耦接該第一與該第二電晶體的第二汲/源極，而其第一汲/源極則用以接收一直流電壓；一第四電晶體，其閘極耦接該第三電晶體的第二汲/源極，其第一汲/源極用以接收一第一時脈訊號，而其第二汲/源極則耦接該第二電晶體的閘極，並用以輸出一第二掃描訊號；以及一第五電晶體，其閘極用以接收一第二時脈訊號，其第一汲/源極耦接該第四電晶體的第二汲/源極，而其第二汲/源極則耦接至一參考電位，其中，i為大於等於2的正整數，其中，該直流電壓的電壓準位大於該第二掃描訊號的高電壓準位。
- 如申請專利範圍第1項所述之移位暫存裝置，其中第i級移位暫存器更包括：一第一電容，其一端耦接該第四電晶體的閘極，而其另一端則耦接該第四電晶體的第二汲/源極。
- 如申請專利範圍第2項所述之移位暫存裝置，其中第i級移位暫存器更包括：一第六電晶體，其閘極與其第一汲/源極耦接在一起，用以接收該第一掃描訊號；一第七電晶體，其閘極用以接收第(i+1)級移位暫存器所輸出的一第三掃描訊號，其第一汲/源極耦接該第六電晶體的第一汲/源極，而其第二汲/源極耦接該第六電晶體的第二汲/源極；一第八電晶體，其閘極耦接該第六與該第七電晶體的第二汲/源極，而其第一汲/源極則耦接至該參考電位；一第二電容，其一端用以接收該第一時脈訊號，而其另一端則耦接該第八電晶體的第二汲/源極；一第九電晶體，其閘極耦接該第八電晶體的第二汲/源極，其第一汲/源極耦接該第四電晶體的閘極，而其第二汲/源極則耦接至該參考電位；一第十電晶體，其閘極用以接收該第三掃描訊號，其第一汲/源極耦接該第四電晶體的閘極，而其第二汲/源極則耦接至該參考電位；以及一第十一電晶體，其閘極耦接該八電晶體的第二汲/源極，其第一汲/源極耦接該第四電晶體的第二汲/源極， 而其第二汲/源極則耦接至該參考電位。
- 如申請專利範圍第3項所述之移位暫存裝置，其中該第一至該第十一電晶體皆為NMOS電晶體。
- 如申請專利範圍第1項所述之移位暫存裝置，其中該第一與該第二時脈訊號的相位差為180度。
- 一種液晶顯示器，包括：一液晶顯示面板；以及一移位暫存裝置，配置於該液晶顯示面板的一玻璃基板上，且包括多級彼此串接在一起的移位暫存器，其中第i級移位暫存器包括：一第一電晶體，其閘極與其第一汲/源極耦接在一起，用以接收第(i-1)級移位暫存器所輸出的一第一掃描訊號；一第二電晶體，其第一汲/源極耦接該第一電晶體的第一汲/源極，而其第二汲/源極則耦接該第一電晶體的第二汲/源極；一第三電晶體，其閘極耦接該第一與該第二電晶體的第二汲/源極，而其第一汲/源極則用以接收一直流電壓；一第四電晶體，其閘極耦接該第三電晶體的第二汲/源極，其第一汲/源極用以接收一第一時脈訊號，而其第二汲/源極則耦接該第二電晶體的閘極，並用以輸出一第二掃描訊號；以及一第五電晶體，其閘極用以接收一第二時脈訊 號，其第一汲/源極耦接該第四電晶體的第二汲/源極，而其第二汲/源極則耦接至一參考電位，其中，i為大於等於2的正整數，其中，該直流電壓的電壓準位大於該第二掃描訊號的高電壓準位。
- 如申請專利範圍第6項所述之液晶顯示器，其中第i級移位暫存器更包括：一第一電容，其一端耦接該第四電晶體的閘極，而其另一端則耦接該第四電晶體的第二汲/源極。
- 如申請專利範圍第7項所述之液晶顯示器，其中第i級移位暫存器更包括：一第六電晶體，其閘極與其第一汲/源極耦接在一起，用以接收該第一掃描訊號；一第七電晶體，其閘極用以接收第(i+1)級移位暫存器所輸出的一第三掃描訊號，其第一汲/源極耦接該第六電晶體的第一汲/源極，而其第二汲/源極耦接該第六電晶體的第二汲/源極；一第八電晶體，其閘極耦接該第六與該第七電晶體的第二汲/源極，而其第一汲/源極則耦接至該參考電位；一第二電容，其一端用以接收該第一時脈訊號，而其另一端則耦接該第八電晶體的第二汲/源極；一第九電晶體，其閘極耦接該第八電晶體的第二汲/源極，其第一汲/源極耦接該第四電晶體的閘極，而其第二汲/源極則耦接至該參考電位； 一第十電晶體，其閘極用以接收該第三掃描訊號，其第一汲/源極耦接該第四電晶體的閘極，而其第二汲/源極則耦接至該參考電位；以及一第十一電晶體，其閘極耦接該八電晶體的第二汲/源極，其第一汲/源極耦接該第四電晶體的第二汲/源極，而其第二汲/源極則耦接至該參考電位。
- 如申請專利範圍第8項所述之液晶顯示器，其中該第一至該第十一電晶體皆為NMOS電晶體。
- 如申請專利範圍第6項所述之液晶顯示器，其中該第一與該第二時脈訊號的相位差為180度。
- 如申請專利範圍第6項所述之液晶顯示器，更包括：一電壓產生器，耦接該些移位暫存器，用以提供該直流電壓。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW97150327A TWI397050B (zh) | 2008-12-23 | 2008-12-23 | 液晶顯示器及其移位暫存裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW97150327A TWI397050B (zh) | 2008-12-23 | 2008-12-23 | 液晶顯示器及其移位暫存裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201025253A TW201025253A (en) | 2010-07-01 |
| TWI397050B true TWI397050B (zh) | 2013-05-21 |
Family
ID=44852540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW97150327A TWI397050B (zh) | 2008-12-23 | 2008-12-23 | 液晶顯示器及其移位暫存裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI397050B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI467301B (zh) * | 2012-10-24 | 2015-01-01 | Au Optronics Corp | 顯示面板 |
| TWI488187B (zh) * | 2012-11-30 | 2015-06-11 | Au Optronics Corp | 移位暫存器和顯示裝置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW533389B (en) * | 2001-08-13 | 2003-05-21 | Samsung Electronics Co Ltd | Shift register and liquid crystal display using the same |
| US20030210220A1 (en) * | 2002-05-10 | 2003-11-13 | Alps Electric Co., Ltd. | Shift register apparatus and display apparatus |
| TWI294614B (en) * | 2004-12-31 | 2008-03-11 | Lg Philips Lcd Co Ltd | Shift register and method for driving the same |
| TW200813918A (en) * | 2006-09-01 | 2008-03-16 | Au Optronics Corp | Shift register, shift register array, and display apparatus |
-
2008
- 2008-12-23 TW TW97150327A patent/TWI397050B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW533389B (en) * | 2001-08-13 | 2003-05-21 | Samsung Electronics Co Ltd | Shift register and liquid crystal display using the same |
| US20030210220A1 (en) * | 2002-05-10 | 2003-11-13 | Alps Electric Co., Ltd. | Shift register apparatus and display apparatus |
| TWI294614B (en) * | 2004-12-31 | 2008-03-11 | Lg Philips Lcd Co Ltd | Shift register and method for driving the same |
| TW200813918A (en) * | 2006-09-01 | 2008-03-16 | Au Optronics Corp | Shift register, shift register array, and display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201025253A (en) | 2010-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9734918B2 (en) | Shift register and the driving method thereof, gate driving apparatus and display apparatus | |
| WO2019134221A1 (zh) | Goa电路 | |
| TWI393978B (zh) | 液晶顯示器及其移位暫存裝置 | |
| US9042509B2 (en) | Liquid crystal display and bidirectional shift register device thereof | |
| TWI425771B (zh) | 移位暫存器電路 | |
| US8243058B2 (en) | Gate driving circuit and display device having the gate driving circuit | |
| KR101478667B1 (ko) | 표시 장치 및 이의 구동 방법 | |
| US9542889B2 (en) | Display device configured to be driven in one of a plurality of modes | |
| US8289261B2 (en) | Gate driving circuit and display device having the same | |
| US8552958B2 (en) | Method of driving a gate line, gate drive circuit for performing the method and display apparatus having the gate drive circuit | |
| US9501989B2 (en) | Gate driver for narrow bezel LCD | |
| US9666140B2 (en) | Display device and method for driving same | |
| US9286846B2 (en) | Liquid crystal display and bidirectional shift register apparatus thereof | |
| WO2017107285A1 (zh) | 用于窄边框液晶显示面板的goa电路 | |
| WO2019227807A1 (zh) | Goa电路 | |
| WO2017206542A1 (zh) | 移位寄存器及其操作方法、栅极驱动电路和显示装置 | |
| US20170193946A1 (en) | Shift register and driving method thereof, gate electrode driving circuit, and display device | |
| JP6231692B2 (ja) | ゲート駆動回路及び駆動方法 | |
| WO2021174607A1 (zh) | Goa 驱动电路、显示面板及显示装置 | |
| US7760846B2 (en) | Shift register and liquid crystal display (LCD) | |
| KR20110069970A (ko) | 표시 패널 | |
| KR20090032712A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| KR20080045498A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR20090004201A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| WO2018107440A9 (zh) | Goa电路、阵列基板及显示装置 |