TW580768B - Polycrystalline memory structure, method for forming same structure, and semiconductor memory device using same structure - Google Patents

Description

580768 (1) 玖、發明說明 / 【發明所屬之技術領域】 本發明係關於包括諸如鈣鈦礦、或鐵電等多晶記憶材 料、薄膜之多晶記憶體結構，關於形成此結構之方法，及 使用此結構之諸如具有可變電阻的非揮發性記憶體元件之 半導體記憶裝置。 【先前技術】 傳統上’多晶薄膜已用於數種習知的半導體記憶裝置 中’舉例而言，鐵電記憶裝置及其它鈣鈦礦記憶裝置。關 於半導體記憶裝置，己硏發金屬/鐵電/金屬（M FM )電 容器、用於單一電晶體記憶體之金屬/鐵電/絕緣體/半 導體（MFIS )的閘極堆疊以及金屬/鐵電/金屬//絕緣 體/半導體（MFMIS )閘極堆疊記憶體電晶體。二端記憶 體也可以由多晶記憶材料製造，舉例而言，高柱型磁阻 (CMR)材料、及高溫超導（HTSC)材料。在過去十年，這 些記憶體中的某些記憶體已被廣泛展示及硏究，製造出具 有很多突出特徵的記憶胞。 但是，傳統上用於記憶胞的多晶記憶材料在相鄰晶粒 之間具有晶粒邊界。這些晶粒邊界在晶粒之間形成至少一 間隙。多晶記憶材料也具有粗縫上表面。當上金屬電極沈 積覆蓋多晶記憶材料時，金屬會沈積於晶粒之間的間隙。 在間隙中的金屬會造成上電極與底部電極之間的距離小於 晶粒頂部的金屬與底部電極之間的距離。所沈積的金屬會 -6- (2) (2)580768 在後續處理期間延著晶粒邊界繼續進一步擴散至間隙中。 在晶粒之間的間隙中的金屬會在上電極與底部電極之間產 生短路。即使未形成短路，導因於間隙中的金屬之電場強 度實質上大於晶粒上表面的電場強度。增加的電場強度係 增加的漏電流及低崩潰電壓的一可能原因。在某些情形中 ，漏電流大至足以不利地影響半導體記憶裝置的電荷固持 。晶粒之間的間隙中有金屬存在會造成嚴重的產能及個別 記憶胞之裝置可靠度等問題。僅有一些胞故障會造成損失 整個記憶體陣列。 如上所述，具有大漏電流的記憶胞可能出現在整個記 憶體陣列中。即使僅有一些漏電的記憶胞存在，也會顯著 地降低功能及產能，傷害這些記憶材料在大型記憶體陣列 中的技術及經濟生存力，因此，未成功地製造這些記憶體 結構的大型陣列。 【發明內容】 發明槪述 根據本發明的一態樣，提供多晶記憶體結構，包括： 多晶記憶層，覆蓋基底，多晶記憶層具有形成相鄰晶粒之 間的間隙之晶粒邊界；及第一絕緣材料，至少部份地位方々 間隙內。 在發明的一實施例中，多晶記憶層係選自鈣鈦礦材料 、鐵電材料、高柱型磁阻（CMR )材料、及高溫超導（ HTSC )材料組成的群類之至少一材料。 -7- 580768 Ο)

在本發明的另一實施例中，多晶記憶層係選自PZT、 PLZT、 PLT、 SBT、 SBTN、 BST、 BST〇、 PGO、及 PSGO 組成的群類之至少一材料。 在本發明的又另一實施例中，第一絕緣材料是選自二 氧化矽、氮化矽、氧化鈴、氧化鍩、氧化鋁、氮化鋁、氧 化鉅、摻雜鋁的氧化給、及摻雜鋁的氧化銷組成的群類之 至少一材料。 在本發明的又另一實施例中，多晶記憶體結構又包括 插入於多晶記憶層與基底之間的底部電極。 在本發明的又另一實施例中，底部電極是選自銥、鉑 、氧化釕、及銥钽氧化物組成的群類之至少一材料。 在本發明的又另一實施例中，多晶記憶體結構又包括 第二絕緣材料，插入於底部電極與基底之間。 在本發明的又另一實施例中，第二絕緣材料是選自二 氧化矽、氮化矽、氧化給、氧化銷、氮化鋁、氧化鉬、摻 雜鋁的氧化給、及摻雜鋁的氧化鍩組成的群類之至少一材 料。 在本發明的又另一實施例中，多晶記憶體結構又包括 插入於多晶記憶體結構與基底之間的氧化給層及氧化鍩層 中至少之一。 在本發明的又另一實施例中，多晶記憶體結構又包括 覆蓋多晶記層之上電極。 在本發明的又另一實施例中，上電極是選自銥、鉑、 氧化銥、氧化釕、及銥組氧化物組成的群類之至少一材料 -8- (4) 、根據本發明的另—態樣，提供形成多晶記憶體結構的 . :法，包括下述步騾：設覆蓋基底的記憶材料；使記㈣ * 料退火以產生具有形成在不同晶粒邊界處的間隙之多晶㈤ . 憶材料；及在多晶記憶材料上設置絕緣材料，絕緣材料因 而至少部份地塡充間隙。 在本發明的一實施例中，多晶記憶材料係鈣鈦礦材料 、鐵電材料、高柱型磁阻（CMR )材料、或高溫超導（ HTSC )材料。 在本發明的另一實施例中，多晶記憶材料係ρζτ、 PLZT、PLT、SBT、SBTN、BST、BST〇、PG〇、或 pSG〇。 在本發明的又另一實施例中，絕緣材料是二氧化石夕 氮化砂、氧化鈴、氧化鍩、氧化鋁、氮化鋁、氧化钽、摻 雜鋁的氧化給、或摻雜鋁的氧化銷。 在本發明的又另一實施例中，使用化學汽相沈積（ CVD)製程或濺射製程，沈積絕緣材料。 ¥ 在本發明的又另一實施例中’用於形成多晶記憶體結 構的方法又包括平坦化絕緣材料以部份地曝露多晶記彳育才才 料之步驟。 在本發明的又另一實施例中，使用CMP製程以完成 平坦化絕緣材料的步驟。 ' 在本發明的又另一實施例中，用於形成多晶記憶體結 構的方法又包括沈積絕緣材料之前平坦化多晶記憶材料。 · 在本發明的又另一實施例中，用於形成多晶記憶體，結 -9 - (5) (5)580768 構的方法又包括沈積多晶記憶材料之前形成覆蓋基底的底 ‘ 部電極之步驟。 - 根據本發明的又另一實施例，底部電極是選自銀、鉑 、氧化銀、氧化釕、及銥钽氧化物組成的群類之至少一材 · 料。 在發明的又另一實施例中’用於形成多晶記憶體結構 的方法又包括在形成底部電極之前形成覆蓋基底的絕緣體 之步驟。 g 在發明的又另一實施例中，絕緣體係二氧化矽、氮化 矽、氧化給、氧化鍩、氧化鋁、氮化鋁、氧化鉬、摻雜鋁 的氧化給、或摻雜鋁的氧化鍩。 在本發明的又另一實施例中，用於形成多晶記憶體結 構的方法又包括在沈積多晶記憶材料之前形成覆蓋基底的 絕緣體。 在本發明的又另一實施例中，絕緣體是氧化給或氧化 鍩。 _ 在本發明的又另一實施例中，用於形成多晶記憶體結 構的方法又包括在多晶記憶材料上形成上電極之步驟。 在本發明的又另一實施例中，上電極是鉑、銥、氧化 、 銥、氧化釕、或銀鉬氧化物。 根據本發明的又另一態樣，提供使用本發明的第一態 ^ 樣之多晶記憶體結構的半導體記憶裝置。 於下，將說明上述配置的功能。 根據本發明，在包括多晶記憶層的多晶記憶體結構中 -10- (6) (6)580768 ’多晶記憶層具有晶粒邊界，形成覆蓋基底的相鄰晶粒之 間的間隙’絕緣材料至少部份地位於間隙內以至少部份地 阻擋進入間隙’以致於降低或消除後續沈積的金屬進入間 隙之數量。 此外’根據形成本發明的多晶記憶體結構之方法，多 晶記憶材料沈積於基底上且所沈積的材料會被退火以形成 在基底上的相鄰晶粒之間具有間隙的多晶記憶層。將絕緣 層沈積於多晶記憶層上，以至少部份地塡充間隙，藉以阻 擋每一間隙的部份。 因此，由存在於用於記憶胞的多晶記憶層之薄膜中的 間隙所造成漏電流會被減少，藉以改進裝置的可靠度及產 能。 注意，此漏電流是部份導因於所使用之多晶記憶材料 之多晶形式。爲了使鐵電材料具有良好的鐵電特性，多晶 記憶材料較佳地爲晶體形式，包含多晶形式。 因此，此處所述的本發明能夠提供下述優點：（1)能 夠降低用於記憶胞的多晶記憶薄膜的漏電流之多晶記憶體 結構，藉以增進裝置的可靠度及產能；（2 )用於形成此 結構之方法；及（3)使用相同結構之半導體裝置。 對習於此技藝者而言，在讀取及瞭解參考附圖之下述 詳細說明之後，將淸楚得知本發明的此及其它優點。 【實施方式】 較佳實施例說明 -11 - (7) (7)580768 於下述中，將參考附圖說明多晶記憶體結構及用於形 成此結構之方法之本發明的實施例。 圖1係根據本發明之用於形成多晶記憶體結構的方法 的實施例於處理期間裝置結構11 A的剖面視圖。 注意’用於本發明之諸如具有可變電阻之非揮發性記 憶體等半導體裝置之多晶記憶材料係指在適用於非揮發性 記憶體應用的沈積之後、或是沈積與退火之後爲多晶的材 料。 本發明克服晶粒之間的間隙問題以及金屬塡充這些間 隙之效應。本發明採用不同材料作爲多晶記憶材料，包含 鈣鈦礦材料、鐵電材料、高柱型磁阻（CMR)材料、以及 高溫超導（HTSC )材料。 如圖1所示，底部電極12形成覆蓋基底14。基底14 係矽基底，或其它適當的材料，包含其它半導體材料或絕 緣體基底上的半導體。在一實施例中，氧化物層16沈積 覆蓋基底14並於氧化物層16的部份中蝕刻出溝槽，底部 電極1 2係要形成於溝槽中。沈積金屬覆蓋氧化物層1 6及 溝槽中的基底1 4以塡充溝槽。 舉例而言，接著，使用CMP製程以平坦化金屬的上 表面’形成底部電極1 2。底部電極1 2較佳地爲貴重金屬 或導電的貴重金屬氧化物，舉例而言，鉑、銥、氧化銥、 氧化釕、或銀钽氧化物。 在形成底部電極1 2之後，沈積用於多晶記憶層1 8之 材料以覆蓋底部電極1 2及氧化物層1 6，並將所沈積的材 -12- (8) (8)580768 料退火。多η曰記fe層1 8具有晶粒邊界，這些晶粒邊界在 多晶記憶層1 8的表面中形成間隙2〇。這些間隙2〇的尺 寸及深度不同’且某些間隙完全延伸經過多晶記憶層1 8 至底部電極1 2。多晶記憶材料是鈣鈦礦材料、鐵電材料 、CMR材料、或HTSC材料。多晶記憶材料可以選自 PbZrxTii-x〇3(PZT). (Pb,La)(ZrTi)〇3(PLZT)> (PbLa)Ti〇3(PLT)、SrBi2Ta2〇9(SBT)、SrBi2(丁ai. xNb〇2〇9(SBTN)、（Ba，Sr)Ti〇3(稱爲 BST 或 BSTO)、 ?135(^3〇11”〇0)、（？^11小〇^3〇11(?300)或其它鈣鈦礦材 料、鐵電材料、或適當的多晶記憶材料。 圖2係根據本發明之用於形成多晶記憶體結構的方法 的實施例於處理期間裝置結構丨1B的剖面視圖。 如圖2所示，沈積絕緣層24覆蓋多晶記憶層1 8。絕 緣層2 4至少部份地塡充多晶記憶層1 8的表面中之間隙 20以栓塞間隙20及減少或降低後續沈積的金屬進入間隙 20之量。 雖然絕緣層24在本發明的某些情形中完全地塡充一 或更多間隙20，但是，對於絕緣層24而言並不需要完全 地塡充間隙20。絕緣層24會部份地阻擋間隙的開口、或 是完全地阻擋間隙20的開口，以降低或消除後續沈積的 金屬進入間隙20的量。此絕緣層24包含氧化矽、氮化矽 、或是諸如氧化給、氧化銷、氧化鋁、氮化鋁、氧化钽、 摻雜錦的氧化給、摻雜鋁的氧化鉻等高k絕緣材料（高介 電當數材料）。使用化學汽相沈積（CVD)、濺射、或其它沈 -13- 580768 Ο) 積所需材料的適當方法，沈積絕緣層24。如同此處所使 用般’ CVD意指任何的CVD方法，舉例而言，電漿增強 CVD、原子層CVD、金屬氧化物CVD、或其它CVD製程 〇 圖3係根據本發明之用於形成多晶記憶體結構的方法 的實施例於處理期間裝置結構11 C的剖面視圖。 如圖3所示，舉例而言，使用CMP製程，以將絕緣 層24從其上表面平坦化。藉由平坦化絕緣層24，可以曝 露多晶記憶層1 8。亦即，在絕緣層24的平坦化期間，部 份多晶記憶層1 8也可以被平坦化。 在另一實施例中，絕緣層24的部份會保留在多晶記 憶層1 8上。雖然這可以縮減記憶窗並要求汲極以較高電 壓操作，但是，記憶裝置仍然可以操作而不會使可靠度劣 化。 圖4係根據本發明之用於形成多晶記憶體結構的方法 的實施例於處理期間裝置結構1 1 D的剖面視圖。 如圖4所示，上電極層26會沈積於絕緣層24及多晶 記憶層18上。上電極層可爲貴重金屬、導電的貴重金屬 氧化物，舉例而言，鉑、銥、氧化銥、氧化釕、或銥钽氧 化物。 圖5係根據本發明之用於形成多晶記憶體結構的方法 的實施例於完成後的裝置結構1 1 E的剖面視圖。 如圖5所示，藉由蝕刻及圖型化上電極26以具有指 定形狀，形成上電極26A。此時，也將多晶記億層1 8圖 -14- (10) (10)580768 型化以完成多晶記憶體閘極堆疊30，此堆疊包括多晶記 憶層18的餘留部份、絕緣層2 4的餘留部份、及上電極 26A 〇 接著，在所造成的裝置結構1 1E上執行其它習知的製 程以形成多晶記憶體結構。利用溝槽結構之裝置結構1 1E 的另一可能實施例顯示於圖6-1 0。 圖6係根據本發明之用於形成多晶記憶體結構的方法 的另一實施例於處理期間裝置結構11F的剖面視圖。 如圖6所示，沈積底部電極層40覆蓋基底14。沈積 氮化矽層、或其它適當的犧牲層，覆蓋底部電極層40。 將所沈積的層圖型化以具有指定形狀，藉以形成可犧牲的 閘結構42。 接著蝕刻底部電極層40，可以使用可犧牲的閘結構 4 2作爲掩罩。或者，使用與用以圖型化可犧牲的閘結構 相同的掩罩，蝕刻底部電極層40。 圖7是根據本發明之用於形成多晶記憶體結構的方法 的另一實施例於處理期間裝置結構丨1(}的剖面視圖。 如圖7所示’在配合圖6所述之蝕刻（圖型化）之後， 部份圖型化的底部電極層40餘留作爲底部電極44。 接著沈積氧化物層46、或其它適當的絕緣材料，覆 違基底及可犧牲的閘結構。接著，舉例而言，使用CMP 製程，將氧化物層46從上表面平坦化。 圖8是根據本發明之用於形成多晶記憶體結構的方法 的另一實施例於處理期間裝置結構丨1H的剖面視圖。 -15- (11) (11)580768 如圖8所示，接著移除可犧牲的閘結構42，留下溝 槽48。舉例而言，假使可犧牲的閘結構42由氮化矽構成 時，可以使用熱磷酸蝕刻以移除可犧牲的閘結構42。 圖9是根據本發明之用於形成多晶記憶體結構的方法 的另一實施例於處理期間裝置結構1 11的剖面視圖。 如圖9所示，接著沈積多晶記憶層50，覆蓋氧化物 層46及溝槽48中的底部電極44。 圖1 0係根據本發明之用於形成多晶記憶體結構的方 法的另一實施例於完成處理之後裝置結構1 U的剖面視圖 〇 如圖10所示，舉例而言，使用CMP製程，將多晶記 憶層50從其上表面平坦化以形成多晶記憶體閘結構52。 多晶記憶體閘結構52具有形成在相鄰的晶粒邊界之間隙 20。 接著，在多晶記憶層50上沈積絕緣層24，以阻擋、 或塡充間隙20。 如上所述，根據每一上述實施例，在採用多晶記憶材 料之用於半導體記憶裝置之多晶記憶體結構中，包括多晶 記憶層18或50，多晶記憶層18或50具有晶粒邊界，在 覆蓋基底14之相鄰的晶粒之間形成間隙20，絕緣層24 至少部份地位於間隙20之內以至少部份地阻擋進入間隙 20 ’藉以改進形成在用於記憶胞之多晶記憶體的薄膜中的 間隙20所造成的低崩潰電壓，藉降低導因於低崩潰電壓 的漏電流。因此，可以增進裝置的可靠度及產能。 -16- (12) (12)580768 注意，在一實施例中，絕緣體層24會被平坦化，並 藉由沈上金屬層覆蓋絕緣體層24以及圖型化上金屬層以 致於具有指定形狀，而形成上電極28。 上述實施例顯示簡單的MFM電容器。本發明也應用 至MFIS裝置，其中，將增加的絕緣材料層，舉例而言， 氧化給或氧化鉻，沈積於基底上取代底部電極並圖型化。 在另一實施例中，在形成底部電極之前，將增加的絕 緣材料層沈積於基底上，以致於增加的絕緣材料層會介於 基底與底部電極之間。這會形成MFMIS結構。增加的絕 緣材料層可以爲二氧化矽、氮化矽、或諸如氧化給、氧化 鉻、氧化鋁、氮化鋁、氧化鉬、摻雜鋁的氧化給、摻雜鋁 的氧化鍩等高k絕緣材料。 上述實施例係用以顯示本發明的多個態樣。習於此技 藝者能夠採用本發明以構成上述結構以外的其它結構。因 此，本發明的範圍係由後附申請專利範圍所決定。 如上所述，根據本發明，絕緣層至少部份地位於間隙 之內，以至少部份地阻擋進入間隙，藉以增進形成於用於 記憶胞的多晶記憶薄膜中的間隙所造成的低崩潰電壓並降 低流經間隙的漏電流。因此，可以增進裝置的可靠度及產 能。 【圖式簡單說明】 圖1係根據本發明之用於形成多晶記憶體結構的方法 的實施例於處理期間裝置結構11 A的剖面視圖。 -17- (13) (13)580768 圖2係根據本發明之用於形成多晶記憶體結構的方法 的實施例於處理期間裝置結構丨丨B的剖面視圖。 圖3係根據本發明之用於形成多晶記憶體結構的方法 的實施例於處理期間裝置結構1 i C的剖面視圖。 圖4係根據本發明之用於形成多晶記憶體結構的方法 的貫施例於處理期間裝置結構11D的剖面視圖。 圖5係根據本發明之用於形成多晶記憶體結構的方法 的實施例於完成後裝置結構11E的剖面視圖。 圖6係根據本發明之用於形成多晶記憶體結構的方法 的另 貫施例於處理期間裝置結構11F的剖面視圖。 圖7係根據本發明之用於形成多晶記憶體結構的方法 的另一實施例於處理期間裝置結構丨1G的剖面視圖。 圖8係根據本發明之用於形成多晶記憶體結構的方法 的另一實施例於處理期間裝置結構丨丨Η的剖面視圖。 圖9係根據本發明之用於形成多晶記憶體結構的方法 的另一實施例於處理期間裝置結構1丨〗的剖面視圖。 圖1 〇係根據本發明之用於形成多晶記憶體結構的方 法的另一實施例於處理完成後裝置結構丨丨j的剖面視圖。 主要元件對照表 12 底部電極 14 基底 16 氧化物層 18 多晶記憶層 -18- (14) 間隙 絕緣層 上電極層 上電極 多晶記憶體閘極堆疊 底部電極層 犧牲層 底部電極 氧化物層 溝槽 多晶記憶層 多晶記憶體閘結構 -19-

Claims (1)

1. (1) (1)580768 拾、申請專利範圍 1 ·—種多晶記憶體結構，包括： · 多晶記憶層，覆蓋基底，多晶記憶層具有在相鄰晶粒 之間形成間隙的晶粒邊界； · 第一絕緣材料，至少位於間隙之內。 2.如申請專利範圍第1項之多晶記憶體結構，其中 ’多晶記憶層是選自鈣鈦礦材料、鐵電材料、高柱型磁阻 (CMR)材料、及高溫超導（HTSC)材料組成的群類中至少之 一材料° 3·如申請專利範圍第1項之多晶記憶體結構，其中 ’多晶記憶層是選自 PZT、PLZT、PLT、SBT、SBTN、 BST、BST〇、PGO、及PSGO組成的群類之至少一材料。 4.如申請專利範圍第1項之多晶記憶體結構，其中 ’第一絕緣材料是選自二氧化矽、氮化矽、氧化給、氧化 銷、氧化鋁、氮化鋁、氧化鉅、摻雜鋁的氧化鈴、及摻雜 鋁的氧化鉻組成的群類之至少一材料。 φ 5·如申請專利範圍第1項之多晶記憶體結構，又包 括介於多晶記憶層與基底之間的底部電極。 6·如申請專利範圍第5項之多晶記憶體結構，其中 . ’底部電極是選自銥、鉑、氧化釕、及銥鉅氧化物組成的 群類之至少一材料。 7·如申請專利範圍第5項之多晶記憶體結構，又包 括第二絕緣材料，介於底部電極與基底之間。 8.如申請專利範圍第7項之多晶記憶體結構，其中 -20- (2) (2) 580768 ’第二絕緣材料是選自二氧化矽、氮化矽、氧化給、氧化 鉻、氮化絕、氧化钽、摻雜鋁的氧化給、及摻雜鋁的氧化 錯組成的群類之至少一*材料。 9·如申請專利範圍第1項之多晶記憶體結構，又包 括氧化給層及氧化鉻層中至少之一，插入於多晶記憶體結 構與基底之間。 10·如申請專利範圍第1項之多晶記憶體結構，又包 括覆蓋多晶記層之上電極。 1 1 ·如申請專利範圍第1 〇項之多晶記憶體結構，其中 ’上電極是選自鉑、銥、氧化銥、氧化釕、及銥钽氧化物 組成的群類之至少一材料。 1 2· —種用於形成多晶記憶體結構之方法，包括下述 步驟： 設置記憶材料，覆蓋基底； 將記憶材料退火以產生具有形成於不同晶粒邊界的間 隙之多晶記憶材料；及 在多晶記憶材料上設置絕緣材料，因此，絕緣材料至 少部份地塡充間隙。 13·如申請專利範圍第12項之用於形成多晶記憶體結 構之方法，其中，多晶記憶材料是鈣鈦礦材料、鐵電材料 、高柱型磁阻（CMR)材料、或高溫超導（HTSC)材料。 14·如申請專利範圍第丨2項之用於形成多晶記憶體結 構之方法，其中，多晶記憶材料是ρζτ、plzt PLT SBT、SBTN、BST、BSTO、PG〇、或 psg〇。 (3) (3)580768 1 5 ·如申請專利範圍第1 2項之用於形成多晶記憶體結 構之方法’其中，絕緣材料是二氧化矽、氮化矽、氧化給 、氧化銷、氧化鋁、氮化鋁、氧化鉅、摻雜鋁的氧化給、 或摻雜鋁的氧化鉻。 1 6·如申請專利範圍第1 2項之用於形成多晶記憶體結 構之方法’其中，使用化學汽相沈積（CVD)製程或濺射製 程，沈積絕緣材料。 17·如申請專利範圍第12項之用於形成多晶記憶體結 構之方法’又包括平坦化絕緣材料以部份地曝露多晶記憶 材料之步驟。 1 8 ·如申請專利範圍第1 7項之用於形成多晶記憶體結 構之方法，其中，使用CMP製程以完成平坦化絕緣材料 的步驟。 19.如申請專利範圍第12項之用於形成多晶記憶體結 構之方法，又包括沈積絕緣材料之前平坦化多晶記憶材料 〇 20·如申請專利範圍第丨2項之用於形成多晶記憶體結 構之方法，又包括沈積多晶記憶材料之前形成覆蓋基底的 底部電極之步驟。 2 1 ·如申請專利範圍第20項之用於形成多晶記憶體結 構之方法，其中，底部電極是選自鉑、銥、氧化銥、氧化 釕、及銥鉅氧化物組成的群類之至少一材料。 22·如申請專利範圍第20項之用於形成多晶記憶體結 構之方法，又包括在形成底部電極之前形成覆蓋基底的絕 -22- (4) (4)580768 緣體之步驟。 23 ·如申請專利範圍第22項之用於形成多晶記憶體結 構之方法，其中，絕緣體係二氧化矽、氮化矽、氧化紿、 氧化銷、氧化錦、氮化錦、氧化鉬、摻雜錦的氧化鈴、或 摻雜鋁的氧化銷。 2 4 ·如申請專利範圍第1 2項之用於形成多晶記憶體結 構之方法，又包括在沈積多晶記憶材料之前形成覆蓋基底 的絕緣體。 25 ·如申請專利範圍第24項之用於形成多晶記憶體結 構之方法，其中，絕緣體是氧化給或氧化銷。 26·如申請專利範圍第1 2項之用於形成多晶記憶體結 構之方法，又包括在多晶記憶材料上形成上電極之步驟。 27·如申請專利範圍第26項之用於形成多晶記憶體結 構之方法，其中，上電極是鉑、銥、氧化銥、氧化釘、或 銥鉅氧化物。 2 8 · —種半導體裝置，使用如申請專利範圍第1至工i 項中任一項之多晶記憶體結構。 -23-