TW575910B - Film or layer of semiconducting material, and process for producing the film or layer - Google Patents
Film or layer of semiconducting material, and process for producing the film or layer Download PDFInfo
- Publication number
- TW575910B TW575910B TW91114122A TW91114122A TW575910B TW 575910 B TW575910 B TW 575910B TW 91114122 A TW91114122 A TW 91114122A TW 91114122 A TW91114122 A TW 91114122A TW 575910 B TW575910 B TW 575910B
- Authority
- TW
- Taiwan
- Prior art keywords
- scope
- layer
- patent application
- silicon
- item
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 73
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 73
- 239000010703 silicon Substances 0.000 claims abstract description 73
- 239000000463 material Substances 0.000 claims abstract description 37
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 claims description 35
- 238000000926 separation method Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 15
- 239000012876 carrier material Substances 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 239000012530 fluid Substances 0.000 claims description 2
- 230000004927 fusion Effects 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 239000004033 plastic Substances 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- 238000010301 surface-oxidation reaction Methods 0.000 claims description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- QYHNIMDZIYANJH-UHFFFAOYSA-N diindium Chemical compound [In]#[In] QYHNIMDZIYANJH-UHFFFAOYSA-N 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- RONWGALEIBILOG-VMJVVOMYSA-N quinine sulfate Chemical compound [H+].[H+].[O-]S([O-])(=O)=O.C([C@H]([C@H](C1)C=C)C2)C[N@@]1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OC)C=C21.C([C@H]([C@H](C1)C=C)C2)C[N@@]1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OC)C=C21 RONWGALEIBILOG-VMJVVOMYSA-N 0.000 claims 1
- 239000002689 soil Substances 0.000 claims 1
- 239000007921 spray Substances 0.000 claims 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 111
- 235000012431 wafers Nutrition 0.000 description 72
- 239000012212 insulator Substances 0.000 description 22
- 230000007547 defect Effects 0.000 description 21
- 238000012545 processing Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000004575 stone Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- -1 oxygen ions Chemical class 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 238000009499 grossing Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 241000283690 Bos taurus Species 0.000 description 1
- 108091035710 E-box Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 241001674048 Phthiraptera Species 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000000520 microinjection Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Of Magnetic Record Carriers (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
575910
五、發明說明(1) 本發明之内容係一半導體材料薄膜或薄層及製造該薄 膜或薄層之方法。 業經公開之矽絕緣體(SOI)晶圓具有一薄層姓構,古亥 薄層結構通常包括:一載體(例如:矽晶圓)、9一1藏於表 面下方之氧化物薄層及氧化物薄層上方之矽薄層:為製^ 電子元件(例如:記憶體及微處理器),該薄層結構遠較常 用矽晶圓為優: 9 °
可達成較佳之電子功能特性,加以開關速率高且元件 零件之電力消耗較低。再·,者,製作在矽絕緣體晶圓基座上 之元件更適於在比傳統元件更低之電壓下操作。 基於該等理由’在未來若干代之元件中,將大幅採用 石夕絕緣體晶圓。對矽絕緣體晶圓之品質要求極高,尤其有 關薄層厚度之均勻性及矽薄層内及氧化物薄層内之缺陷密 度更為嚴格。就此點而論,依照既有技術之各種製造方法 及產品亦有差異: 舉例言之,在習知氧離子注入法(s I Μ0Χ )之案例中, 牙過石夕晶圓表面,將氧離子注入至一由氧離子能量決定二 界疋/朱度’可造成一两氧含量之薄層(和泉等人,電子通
14( 1 8 )( 1 978 ),第5 93頁)。隨後經過熱處理,該薄」 =成,化矽薄層,而將其上方之矽薄層與其下方矽晶圓; 陷(餘广 :气分開。t,氧離子之注入在矽薄層内產生結^ 释曰貝努該項損傷對隨後電子元件製作過程中之石夕絕i 肢日日圓具有不良影響。 y ' 般而a ’石夕絕緣體晶圓係藉將一石夕薄層自第〆
575910 五、發明說明(2) 個晶圓(基片晶圓)傳送至第二個晶圓(載體晶圓)而製成。 -通常’該兩個晶圓均係由矽組成。舉例言之,矽薄層係經 由一絕緣氧化矽層與載體晶圓相連。可用以將矽薄層自第 — 一個晶圓傳送至第二個晶圓而製成一矽絕緣體晶圓之許多 方法業經公開: 、 在習知SMARTCut法(美國專利US 5, 374, 564 ;威_頓等 , 人’真空科技學報,B 1 5 (4 ) ( 1 997),第1 0 65至1〇73頁)中 ,該分離層係藉注入氫而製成,於兩晶圓接合之後,其分 離作用之實施係藉助於熱·,處理。結果,表面較為粗糙且附 有許多缺陷,之後該等缺陷必須藉拋光或熱處理(退火)而 加以平滑化。在該方法中,在矽之上方薄層内亦形成無法 · 修理之缺陷(孔洞),習稱HF缺陷,其密度為〇 · 1 /平方公分 至0.5 /平方公分。再者,注入工作、所用分離層及分離方 、 法三者在矽之上層内形成缺陷。於賽哥蝕刻步驟(賽哥蝕 ' 刻缺陷)之後,該等缺陷變得可以看見,且數量為1 ·丨〇2 / - 平方公分至約1 · 1 〇4 /平方公分(派克,”矽絕緣體晶圓内 表面缺陷之性能:氧離子注入法對接合矽絕緣體晶圓,,, JSPS,3。石夕材料先進科技國際學術討論會,2〇〇〇,哥納 ,美國。 在習知ELTRAN方法(美國專利US 5, 854, 1 23 ;米原等 人:,化學學會會報99-3 ( 1 99 9 )第111至116頁)中,分離 層係藉助於陽極姓刻法製得,並形成一多孔性表面層。之 後’隨後形成矽薄層之外延層沉積在許多孔性表面。分離 作用之實施係採加熱方式或機械方式,表面内及矽上層内
575910
陷。再者,#論如何’外延 情況下在多孔性表面上生長。視石夕層而,之
繼之孔洞)為。.口平方公二而^上 刀赛哥蝕刻缺陷密度為5 X 10V平方公分至J A 方公分。分離後之表面粗度甚高,均方根值5毫;二二 面積1微米X 1微米)且需要後續平滑加工(坂口等人,π田 態技術43 ( 6 )( 2 0 0 0 )第88至92頁)。
^另一方法係由美國席根公司研發之毫微-分離法(卡产 等人/歐洲半導體,22(2》(20 0 0 )第25至27頁)為製得低二 0 · 2毫微米均方根之粗度值,該方法在分離之後另需一個 平滑步驟(梯爾德克費斯特等人,電機電子工程師學會石夕 絕緣體學術討論會,2 〇 〇 〇,威克費爾德,美國)。 所以,為彌補上述缺點須實施更複雜之處理步驟。例 如:依照歐洲專利EP 9 0 5 7 6 7,沿氫泡層分離矽晶圓所造 成之缺陷層係藉助於蒸氣相蝕刻法自矽絕緣體晶圓移除。 必要時,該方法同時容許矽層厚度減低。如歐洲專利Ep 1 0 4 5 4 4 8中所述’藉將;ε夕表面加以熱氧化及隨後藉還原作 用移除氧化矽亦可達到同樣效果。為平滑矽薄層表面及回 火結晶缺陷’亦可能於一含氫環境内對石夕絕緣體晶圓施以
熱處理作用(EP 1 045448 )。 所以本發明之目的係提供··(丨)一實質上無結晶缺陷 且表面平滑之半導體材料薄膜或薄層及(2) 一製造該薄膜 或薄層之方法。 本發明之内谷係一半導體材料薄膜或薄層,其中在薄
第7頁 575910 五、發明說明(4) 層内HF缺陷密度低於〇 · 1 /平方公分及賽哥蝕刻缺陷密度低 於10 /平方公分。 再者’本發明之另一内容係一包括載體晶圓及石夕薄層 之石夕絕緣體晶圓,其中在分離後,矽薄層之表面粗度低於 0· 2毫微米,其HF缺陷密度低於〇· 1/平方公分及賽哥餘刻 缺陷密度低於10 /平方公分。 本發明之另一内容係一包括載體晶圓及矽薄層之矽絕 緣體晶圓,其中矽薄層之厚度為20毫微米或更低且 化率為5 %或更低。 ·, 又 薄 a) 期 b) 形 c ) 加 過 良 施 法 層 半 性 該 成 表 程 之 離 無 謂在 本發明之另 之方法,其 導體材料表 重現、具有 表面結構化 一包括週期 面封閉層沿 在本發明之 ’例如:離 中之粗劣損 產品性能。 子注入過程 需任何含有 於孔穴層實 半導體體層 一内容係一種用以製造半導體材料薄膜或 中包括 面上若 預定幾 材料之 性重現 孔穴薄 方法中 子注入 傷。就 尤其, 中由微 注入離 施分離 内所產 干結構之製造,該等結構 何形狀之凹陷, 熱處理,直至材料表面封 孔穴之薄層為止, 層自半導體材料其餘部分 ’可避免:會造成晶體高 步驟或超高溫度步驟以及 薄層内缺陷而言,可獲致 薄層内無輻射引發之缺陷 粒輻射所造成之缺陷。本 子(亦即氫離子或氧離子) 不會產生應力。輕微之分 生之晶體損害極小。就半 包括:週 閉層下方 之分離。 度損傷之 分離加工 新穎、改 ’亦即實 發明之方 之薄層。 離方法意 導體材料
575910 五、發明說明(6) 局限應用於矽,本發明方法之優點 矽為範例而加以說明。 ^ 3具體實施例係以 該基片亦可能包括不同材料規範 一區域,該區域對半導體層之品 ^接近表面處形成 導體材料薄膜或薄層係自基片表= 大影響,蓋因半 所用基片以具有平整表面之^ ^層形成。 用單晶石夕晶圓更佳·· CZ或FZ晶圓(m狀者為佳。尤以使 法或浮動區帶法所製單晶體製造 p由利用左科拉斯基 掺質或共掺質(例如·· #氮晶圓),附有任何預期 熱處理之晶圓及無重大空洞及格隙U二延層之晶圓,經 矽或完美矽)或純-同位素矽(28si)。 Λ體之材料(無空祠 新的發展趨勢是··除習知”拋” 質外,亦可能使用未經清晰拋光尤曰雙面拋光"表面品 刻晶圓。 日日圓、細研磨晶圓或蝕 在步驟a)内,利用習知光刻 術,藉助於離子束蝕刻之溝渠蝕刻σ =,遮光罩及曝光技 射或類似加工(,,超大規模積體電路技笔漿蝕刻,藉助於雷 夫,國際標準圖書編號〇 —9616?2 ¥代之矽加工”,沃爾 層内製得凹陷2(第一圖及第二圖6〜,於接近表面之薄 寬度、直徑、深度、形狀及間隔。、該等凹陷(溝渠)2係就 渠或其他規則或非規則幾何形^ =以精確界定。孔洞、溝 佳,尤以實質上圓形或方形孔洞更=可能,以規則形狀為 所製高密度凹陷2係分佈於表 * ° 遍分佈於整個基片1表面為佳。^面之部分區域,尤以啟
舉例言之,在呈晶圓形二 575910 五、發明說明(7) ' --- ^片之ΐ例中,敢好實貝上一個或兩個表面之全部均有凹 fe名等凹陷係以適當方式製得,俾可形成包括週期性重 現具有預期幾何形狀之結構。該等凹陷之幾何尺寸(亦 即主要為斷面、深度及間隔)係經適當選擇,俾半導體材 料薄層(於該方法繼續進行期間形成)可獲致預期之厚度D 為此,直徑(若係圓孔洞)或邊長(若係正方形孔洞)則選 為D/5至2 · D為佳(尤以D/3至D更佳),溝渠深度則選為!)至 4 · D及溝渠間隔則選為D/2至3 · D。 舉例言之,該等凹陷·之幾何尺寸係經適當選擇,俾在 步驟b )内隨後實施熱處理之過程中,由凹陷形成之孔穴3 可結合形成較大孔穴3。(第一圖及第二圖所示之孔穴代表 個別孔穴及較大孔穴)。在此情況下,最好有待製造之凹 陷係精確地位於少數部位及較大之距離,俾步驟匕)之後, 網狀物3 a仍留存在孔穴3内。 ’ 但’若所有具有相同幾何形狀之孔洞係依照規則(例 如:正方形或六角形)、各洞距離恆常不變之圖案彭造, 而免除若干部位之距離較大則更佳。在此情況下、,衣該&等孔 洞之幾何尺寸及各洞間之距離最妤係經適當選擇,^依照 步驟b)實施熱處理之過程中,該表面由—平滑層阻斷,<^ 由個別凹陷形成之個別孔穴尚未熔合在一起形成較大孔穴 在後續步驟b)内,將基片施以熱處理,A ^ ^ 士 >5^ 面活動而導致凹陷2封閉,於是形成一封閉屑 ^ ^ 麻π 士、丄、 曰同時在該 層下方造成孔穴3。在加工繼續進行期間,別a,> 几穴上方之封
第11頁 575910 五、發明說明(8) ^---—--— 閉層4:於形成半導體薄層或薄膜。 島所著文獻:電化學用之技術評述於網島、佐藤及水 步驟w最好加學報1 7( 2 000 ),第532至545頁。 處形成連續孔穴,藉$ :::卢俾步驟a)内經造成凹陷之 穴3上方之封閉層間隔處故意建造之網狀物將孔 ^ ^ ^ ^ ^ ^ ^基片1之剩餘部分固定在一起。該等 - =成於步驟心内凹陷間保持有較大距離之部位。 乃特=‘人於界定部位造成之凹陷間無較大距離(此 声面彳f t Γ+ ’步驟b )之熱處理係經適當控制俾薄層4之 ^人^。楚二,但由個別凹陷3所形成之個別孔穴卻未彼 子顯微鏡影;圖Ξ:Ϊ: f對應處理表面橫斷面之掃描電 2)1 ^ Q -¾ a Μ〜像所顯不的是:由個別凹陷所形成個 別孔穴3薄層上方之封閉薄層4。 ,視特殊材料而定,熱處理係在200至150〇1溫度下實 =以:^3:與鐘至6小時,用以控制加工之時間及歷時係依 Γ、自ΛΛ 式。Λ可防止半導體表面上形成氧化物 //I 層之任何環境(尤以還原氣體或氣體混合物 或,丨:性氣體及氣體混合物更佳)中實施。以含有氫或氬或 =虱混合物之環境為佳。熱處理工作可在大氣壓或減壓之 十月況下實施。加工條件係經適當選擇,俾可 料原:之最高可能表面活動力。 牛導體材 若用石夕作為基片,步驟b)係依照下列設定數· 溫度7。0〇至1371TC,但以90〇至1251TC較佳,尤以95〇至· 1150 °C最佳,壓力至1〇〇托爾,但以j至5〇托爾較佳,
N59i〇
尤以5至2 0拖爾最佳,歷時為3秒鐘至6小時,尤以1分鐘至 3_〇分鐘更佳。實施熱處理之非氧化環境最好含有氫或氬或 二者氣體之混合物。 、 在步驟b )内,加工條件最好加以適當選擇俾基片内及 尤其孔穴3上方薄膜或薄層4内之結晶起因窪洞(COP)及空 祠黏聚體同時加以退火。若半導體材料係矽,如歐洲專利 EP 82 9 5 5 9 A1或美國專利US 5, 93 5, 320中所述,所需溫度 超過 1 0 0 0。(:。 … 再者’在此步驟内,·,藉低能離子之輕微撞擊可增加半 ‘體材料原子之表面活動性,因而導致該等凹陷更快速封 閉或容許採用較低溫度及較短時間。 除 後,亦 此則可 時,若 積一外 之溫度 微表面 克,曰 蕭爾、 化學學 為 之適當 厚度之 熱處理工 可能在該 能縮短加 基片表面 延層亦甚 範圍内, 不均性業 本應用物 哲慕克、 會PV2000 節省總成 後續處理 奇導體薄 作外,作為熱處理之一部 封閉表面上沉積一外延層 工時間。經熱處理之後需 不夠平滑,可能對接合產 有用。若所選沉積溫度係 一厚度<0.5微米之外延層 經公開(貝爾達、默頓斯, 理學報3 9 ( 2 0 0 0 )L841 ;希 歐耳克魯哥、艾蒙、蘭巴 -17(2000)3)。 本,以可重複及控制之方 ,可將由該組合加工製得 層尺寸減小。 分或於熱處理之 。舉例言之,如 要隨後實施接合 生不良影響,沉 在適於孔穴形成 可有效地彌補輕 、黑恩斯、希慕 慕克、布里茲、 特、葛拉夫、電 式利用下文所述 且容許超出目標
57591Q__ 五、發明說明GO) 由於其厚度較薄,待 械安定性較弱。如第二圖二料薄層或薄膜4之機 内,最好基片之表面( = 成所:,於另-步, iT面之Λ面連接(接合)。該载體材料俜-4層)與载體 自一個族群之材料,該族載體材料最好係選 鎵、石英、塑膠、玻璃或陶;石夕η石夕'錯、砂化 若載體材料係石夕,表面上最:伟=適合之载體材料。 接在一起之基片表面及载體 =電絕緣層。若連 亦甚;:體r載體材料,呈晶圓形幾何形狀尺寸 元件摻“吸取體,該吸取體與 有源區。半導^ μ 、雜枭接合並使其離開元件之 業經公開之方法(董及格 =連接係利用既有技術 準圖書編號0〜471^748卜3).。+導體晶圓加工",國際標 他方法相較,材料 八 /專層。由於該等孔穴,與其 採用加埶方1 , 刀離極為緩和。該項分離工作最好 用進緩ΐ此情況下該等孔穴合併’所以分離作 圓之機二安定S 7,之h況下,為確保在此操作中基片晶 小孔穴必須不完八入接a過权中’該等由溝渠形成之個別 加工時,該等:併。在接合加工之後或期間實施加熱 4個別小孔穴最好僅熔合在一起形成大孔穴。 575910 五、發明說明(11) 二基二石夕。:為達成分離之第二加熱步驟,熱處理俜在 _至137G°C (尤以_至12㈣。 ^係在 秒鐘至4小時(尤以!八铲5 、 )/皿度下具施,歷時3 設借你一二0分鐘更佳)。I例言之,所用 埶^白〇之垂直爐或一RTA裝置(快速加熱退火燈爐1 。熱處理之進行係在大氣壓或減 ^ 气七Γ 乂返原或惰性氣體環境較佳,尤以含有
=混合物之環境更佳。為使薄層更均句及U 可延長熱處理之時間。 卞月 機械U有ί ΐ:知之,方法可用以沿溶合孔穴分離。在 人\ 1中’應一提的是:藉流體噴射實施分離(坂口等 产笨!悲技扣術f( 6 )( 20 0 0 ),第88至92頁),利用剪力(卡 = ,S淺接點或超薄矽絕緣體?,,固態技術,200 0年9 分離方法(利用超音波或兆音波)。亦可能利用適 液體(例如··氫氟酸或硝酸與氳氟酸之混合物)藉 划乍用除去留存在孔穴間之網狀物以達化學解離。各種 方法之組合亦屬可能。於一外延反應器内將半導體 #二2面上塗以外延層之步驟C)組合甚為適合,因此可能 形成薄層或薄膜之預期厚度。 '二馭'本發明之方法特別有利用製造矽絕緣體結構。 二7例曰言。之,如此則可能利用由掛瑪抽拉單晶體所製石夕晶圓 曰曰圓)作為基片。依照既有技術,該等石夕晶圓可導致出 見於矽曰曰圓之結晶起因窪陷亦出現在由其製成之矽絕緣體 之矽薄層内,而導致元件製作時發生問題。因此,依照既 有技術,若所用基片晶圓係矽晶圓,該矽晶圓係由不用坩
五、發明說明(12) 禍抽拉、利用浮動區帶法 利。若未能遵守此項規定斤製單晶體製成(FZ晶圓)則屬有 内之結晶起因微粒必須雜在矽絕緣體製成之後,矽薄層 環境内實施為佳。相反^於熱處理加以退火,尤以在氫 無問題地使用CZ晶圓,蓋因,照本發明之方法’亦可能毫 閉作用之過程中,該等处曰f步驟b)内實施表面之加熱封 乃特別適合者。 H因窪陷可同時加以退火’此 h、为由:列事貝可s兄明本發明方法之另-優點:利用步驟 :所製凹陷,適當配置,及形狀,甚至可能製得具有ί: 笔微米或更薄超薄矽薄層之矽絕緣體晶Η。原則上亦: :士的是:在保持個別凹陷之深度/寬度比之情況下,凹 t斷面及其間之距離愈小,所製矽晶圓將愈薄及愈说 二藉改變幾何形狀參數,凹陷幾何形狀參數與待製矽: P法、电子束石刻、X—光石刻或終極紫外線石刻, 達成厚度範圍低於50毫微米所需之週期性結構。再 術之,步(更進一步更新方法正研究發展中),即你 =$米範圍内及以下,該週期性結構將可能以高 又之方式實施,因此該類薄層之厚度變化可減至低於確 幾行::吏現在’上述之方法可達成幾何形狀公差心心 4何形狀結構,但以$5%較佳,尤以客1%更佳。 。之 3之公差愈緊’所得薄層厚度之均句性愈佳。通常 公差較個別幾何形狀結構之公差為低。如此可使‘ 層尽度均勻性達到5%或更低。 吏4
第16頁 575910 五、發明說明(13) 矽薄層之實質上無缺陷及 消除複雜之其他加工步驟,因 大幅降低成本。 矽絕緣體晶圓經製成之後 即增加或減低矽薄層4之厚度) 度,可能沉積一外延矽層。為 知之抛光加工’但最好採用蒗 ,隨後藉氧化矽層之還原而力'口 經保留下來,因此可製得·满層 層厚度20毫微米或更低。 之後,必要時,亦可能將 能需要一拋光步驟或進一步熱 還原性或惰性環境中,該^ ^ 混合物’在大氣壓或減壓下, 歷時1 0秒鐘至6 0分鐘,於_批 火器,RTA)。批式爐係垂直爐 業量為50至2 50個矽晶圓。 E盒之操作方式,每次作業旦 下列本發明方法之適合^ 圓之特別優良性能: 若使用F Z晶圓作為基片晶 矽絕緣體晶圓,該晶圓不僅無 表體微細缺陷係氧沉澱物,而 若所用基片晶圓係一高捧 高表面品質可能減少或完全 而導致矽絕緣體晶圓之製造 ,必要時,可能要調節(亦 。舉例言之,為增加薄層厚 減低薄層厚度,可能使用習 氣-相蝕刻或表面氧化作用 以移除。薄層厚度之均勻性 厚度均勻性為5 %或更低之薄 表面粗度降低。此項工作可 處理。該工作之進行係在一 最好含有氫或氬或氫及氬之 溫度範圍為1〇〇〇至1250 °C, 式爐或燈爐内(快速力口熱退 或水平爐,其晶舟之每次作 係退火燈爐,總是以匣盒至 為一個晶圓。 體實施例可達成矽絕緣體晶 圓,可製得一附有矽薄層之 空洞而且無表體微細缺陷。 空洞係結晶間隙之黏聚體。 氮CZ晶圓,其可能對滑動及 575910 五、發明說明(14) 位錯之形成達成之抗力大於傳統式cz晶圓。高摻 氮含量為1 X 1〇14至5 X 10】5/立方公分之cz晶圓。蛊盔T 何氮之晶圓比較,高摻氮晶圓對加熱誘發之滑動及位…供 抗力大幅增加且表體微細缺陷密度較高(格拉夫 化學學會學報PV2 0 0 0 - 1 7,第319至33〇頁;安曼 2 化學學會學報9 4-10第136頁;末岡等人,電化學 包 PV2 0 0 0 - 1 7,第164至179頁)。 予會學報 另一可能係利用由單晶矽製不 :多晶矽、玻璃及陶兗。ν 啊抖’例如 本毛月方法亦可特別有利地用以 薄膜之結構。為達到此目的,該方法至少係陸:;;= 度用作載體材料,所以在i身材:弟-層係再 實驗例 乂在第一層上係塗以一層或更多層。 5本土明方法之步驟㈧内製得一附有週期性 (溝渠夕晶圓1光滑,平整表面。該等溝渠具有= 約0.5巨微米、之正方橫斷面,溝渠間之距離約為U微米i 等溝渠係以規律、正方形圖案配置。該等溝渠係依:既有 技術藉離子束靖成,且係採用適當之方式俾 深度為3微米。 、丨干尸m集木 之後夕日日圓1之結構性表面係於步驟b)内藉助於埶 處理加以封閉,該熱處理歷時1〇分鐘,係在一純氫環境、 内,壓,爾、氫流量每分鐘1〇立方公分及溫^二 之情況下實施。在該方法中,由溝渠2形成之孔穴3伟沿平
第18頁 575910 五、發明說明(15) 行於晶圓封閉表面4之方向放寬約0 · 2 5微米。第三圖所示 係(1 )已形成孔穴3及(2 )其上方封閉、完美及光滑層4之掃 描電子顯微鏡影像。由於其光滑度,依照第二圖,該封閉 表面特別適於連接一載體晶圓(接合)。 之後,於另一步驟be)内,藉助於其表面4b,使步驟 b)内所製矽晶圓與一載體晶圓5相連,該載體晶圓5同樣地 亦係由矽組成,且附有一氧化矽薄層6,所用商購接合劑 係EVG公司出品,夏丁格,奥地利。 在c )步驟内,將經由)氧化矽層6業已連接之矽晶圓施 以熱處理。為實施該熱處理,所選條件與步驟b )内封閉表 面所用者相同。該項熱處理導致第三圖所示之孔穴3熔合 在一起,因此形成一連續型孔穴7(第四圖),第三圖内仍 覆蓋孔穴3之矽層4則加以分離。第四圖所示係基片矽晶圓 1新形成之表面la,在該表面之上方有一連續型孔穴7,該 孔穴7將由矽晶圓1製成之矽薄層4完全分離。現在矽薄層4 僅與載體石夕晶圓5之氧化物層6相連(5及6如所圖示)。薄層 4之厚度約為1微米,該層鬆弛地立於基片1之其餘部分。 與基片其餘部分之表面la不同,業經分離、石夕薄層4之表 面4a,業已非常光滑。第四圖之焦點係在表面4a上,該表 面4 a係供作電子元件之製作。
第19頁 575910 五、發明說明(16) 元件編號說明: 1 基片(半導體材料) 1 a 基片表面 2 凹陷(溝渠) 3 孔穴 3 a 網狀物 4 封閉層(矽薄層) 4a 矽薄層表面 4 b 碎晶圓表面 ·, 5 載體材料(載體矽晶圓) 6 電絕緣層(氧化物層) 7 連續型孔穴
第20頁
Claims (1)
- 575910 w.,: Q v 六、申請專利範圍 一種用以製造半導體材料薄膜i薄層£方法,其中包 a )半導體材料表面上若千纟士婼々制 期性重現、具有預定幾何;;狀之=,’該等結構包括··週 理,直至材料表面封閉層下方 …封閉層二= = : = = 2.如申請專利範圍第丨項之方 餘部分之分離。 一個族群,該族群包括:、 / /、中半導體材料係選自 鱗化銦。 碎鍺、砰化鎵、碳化ί夕及 ^如申請專利範圍第2 甘士 L t如申請專利範圍第方:中/導體材料係石夕。 早晶體。 飞員之方法,其中半導體材料係 溝渠。月專心圍第1項之方法’其中該等凹陷係孔洞或 實質如上申呈3月圓專开f或範正圍方第5項之方法’其中該等凹陷係橫斷面 且以孔洞間距離恆常不;=律::孔洞之幾何形狀相同 7·如申請專利r固结 之規律圖案加以配置。 尺寸之選擇係隨;製』:2項之方法,其中凹陷幾何形狀 8.如申請專利範圍第;、或/層預期厚度之變化而定。 尺寸及凹陷間距離奸3 J、之方法,其中凹陷幾何形狀 中’在凹陷所形成個U當選擇’俾步驟b)内熱處理過程 個別孔穴不溶人土:4別孔穴層上方可形成-封閉表面,作 口仕一起形成較大孔穴。 一 第21頁 575910六、申請專利範圍 9.如申請專利範圍第1項之方法,1中牛带以 係在一可防止半導體材料 ς =驟幻内,熱處理 10·如申請專利範圍第9項之方 i 衣兄中貝施。 及/或氬。 、 ’ /、中該每境中含有氫 其中步驟b)内之熱 其中步驟b)内之熱 歷時3秒鐘至6小時 Π·如申請專利範圍第1或2項之方法 處理係在大氣壓或減壓之情況下實施 12·如申請專利範圍第1或2項之方法 處理係在20〇它至1 5 0 0 t溫度下實施 13·如申請專利範圍第1或2 理之條件係經適當選擇,俾 因窪陷係同時加以退火。 項之方法,其中步驟b)内熱處 出現在半導體材料内之結晶起 14. 如申請專利範圍第1或2項之方法,其 處理係與表面之低能離子撞擊相結合。八v 〃 之”、、 15. 如申請專利範圍第}項之方法,其 步驟a)及b)製得—孔穴薄層之表面 ,、業已依照 2體材枓其餘部分分離之前,係、與—載體材料之表面相 16 ·如申請專利範 當之方式陸續至少 之載體材料係經再 上一層或兩層。 圍第1 5項之方法,其 實施兩次,以致本身 度用作載體材料,俾 中該方法係依照適 具有半導體材料層 第一層上再另外塗 7 ·如申請專利範圍第1 5項之方法,复由兮善μ 自一個族群,$ /、中该載體材料係i 砰忒族鮮包括.矽、矽—鍺、碳化矽、砷化鎵575910 六、申請專利範圍 、石英、塑膠、玻璃及陶瓷。 18·如申請專利範圍第1 7項之方法,其中該載體材料係石夕 0 19·如申請專利範圍第丨7或1 8項之方法,其中該載體材料 之表面具有一電絕緣層。 2 0·如申請專利範圍第1項之方法,其中實施步驟(:)内之 分離作用係藉助於機械、化學或熱處理或該等方法之結合 〇 21·如申請專利範圍第20項之方法,其中步驟c)内之熱處 理導致步驟b)内所製孔穴之熔合及分離作用。 、 2 2·如申請專利範圍第2 1項之方法,其中步驟c )内之熱處 理係在溫度80 0至1 370 °C及大氣壓或減壓之情況下實施, 歷時3秒鐘至4小時。 !!·彳如申請專利範圍第20項之方法,其中機械處理係選自 立群’該族群包括:施加剪力、流體噴灑處理及 曰波或百萬音波之音波處理。 1 4. 如由二 層製成請專利範圍第1或2項之方法,其中在半導體材料 施Γ該1後,該層厚度之減低係藉助於選自一個族群之措 後還原麵群包括拋光、氣相或液體蝕刻及表面之氧化及隨 2 5. 如由 製成之$凊專利範圍第1項之方法,其中在半導體材料層 26. 4,,藉拋光或熱處理將該層表面施以光滑處理。 之4:7專利範圍第25項之方法,…光滑一 係在一含有氫及/或氬之環境中實施。第23頁 575910 六、申請專利範圍 27. 如申請專利範圍第1或2項之方法,其中該半導體材料 係呈晶圓形式。 28. 如申請專利範圍第1 5或1 6項之方法,其中該載體材料 係呈晶圓形式。 2 9. 如申請專利範圍第1 5或1 6項之方法,其中相互連接基 片之表面及載體材料之表面具有相同之幾何形狀尺寸。第24頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10131249A DE10131249A1 (de) | 2001-06-28 | 2001-06-28 | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
Publications (1)
Publication Number | Publication Date |
---|---|
TW575910B true TW575910B (en) | 2004-02-11 |
Family
ID=7689811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW91114122A TW575910B (en) | 2001-06-28 | 2002-06-27 | Film or layer of semiconducting material, and process for producing the film or layer |
Country Status (9)
Country | Link |
---|---|
US (2) | US7052948B2 (zh) |
EP (2) | EP1402567B1 (zh) |
JP (1) | JP4331593B2 (zh) |
KR (1) | KR100587997B1 (zh) |
CN (1) | CN100372060C (zh) |
AT (1) | ATE324670T1 (zh) |
DE (3) | DE10131249A1 (zh) |
TW (1) | TW575910B (zh) |
WO (1) | WO2003003430A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100358128C (zh) * | 2004-06-24 | 2007-12-26 | 硅电子股份公司 | 半导体衬底及其制造工艺 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4277481B2 (ja) * | 2002-05-08 | 2009-06-10 | 日本電気株式会社 | 半導体基板の製造方法、半導体装置の製造方法 |
JP2004039735A (ja) * | 2002-07-01 | 2004-02-05 | Fujitsu Ltd | 半導体基板及びその製造方法 |
EP2280412A3 (en) | 2002-11-29 | 2011-02-16 | STMicroelectronics S.r.l. | Semiconductor substrate comprising at least a buried insulating cavity |
TW582099B (en) * | 2003-03-13 | 2004-04-01 | Ind Tech Res Inst | Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate |
DE10326578B4 (de) | 2003-06-12 | 2006-01-19 | Siltronic Ag | Verfahren zur Herstellung einer SOI-Scheibe |
DE10336271B4 (de) * | 2003-08-07 | 2008-02-07 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
KR100605497B1 (ko) * | 2003-11-27 | 2006-07-28 | 삼성전자주식회사 | 에스오아이 기판들을 제조하는 방법들, 이를 사용하여반도체 소자들을 제조하는 방법들 및 그에 의해 제조된반도체 소자들 |
DE602004027597D1 (de) | 2004-03-19 | 2010-07-22 | St Microelectronics Srl | Halbleiterdrucksensor und Verfahren zur Herstellung |
JP4626175B2 (ja) * | 2004-04-09 | 2011-02-02 | 株式会社Sumco | Soi基板の製造方法 |
DE102004021113B4 (de) * | 2004-04-29 | 2006-04-20 | Siltronic Ag | SOI-Scheibe und Verfahren zu ihrer Herstellung |
US20100117152A1 (en) * | 2007-06-28 | 2010-05-13 | Chang-Woo Oh | Semiconductor devices |
KR100555569B1 (ko) | 2004-08-06 | 2006-03-03 | 삼성전자주식회사 | 절연막에 의해 제한된 채널영역을 갖는 반도체 소자 및 그제조방법 |
KR100843717B1 (ko) * | 2007-06-28 | 2008-07-04 | 삼성전자주식회사 | 플로팅 바디 소자 및 벌크 바디 소자를 갖는 반도체소자 및그 제조방법 |
DE102004041378B4 (de) * | 2004-08-26 | 2010-07-08 | Siltronic Ag | Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung |
EP1638141B1 (en) * | 2004-09-16 | 2007-11-14 | STMicroelectronics S.r.l. | Process for manufacturing composite wafers of semiconductor material by layer transfer |
DE102004054564B4 (de) * | 2004-11-11 | 2008-11-27 | Siltronic Ag | Halbleitersubstrat und Verfahren zu dessen Herstellung |
DE102004062356A1 (de) * | 2004-12-23 | 2006-07-13 | Siltronic Ag | Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung |
DE102005000826A1 (de) * | 2005-01-05 | 2006-07-20 | Siltronic Ag | Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung |
FR2884647B1 (fr) * | 2005-04-15 | 2008-02-22 | Soitec Silicon On Insulator | Traitement de plaques de semi-conducteurs |
EP1719993A1 (en) * | 2005-05-06 | 2006-11-08 | STMicroelectronics S.r.l. | Integrated differential pressure sensor and manufacturing process thereof |
CN1312328C (zh) * | 2005-05-16 | 2007-04-25 | 浙江大学 | 用于纳米光子技术的单晶硅纳米膜的制备方法 |
US7629209B2 (en) * | 2005-10-17 | 2009-12-08 | Chunghwa Picture Tubes, Ltd. | Methods for fabricating polysilicon film and thin film transistors |
JP4342503B2 (ja) * | 2005-10-20 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置および半導体装置の検査方法 |
KR101171189B1 (ko) * | 2005-10-21 | 2012-08-06 | 삼성전자주식회사 | 더미 글래스 기판과 표시장치의 제조방법 |
FR2895563B1 (fr) * | 2005-12-22 | 2008-04-04 | Soitec Silicon On Insulator | Procede de simplification d'une sequence de finition et structure obtenue par le procede |
US7799640B2 (en) * | 2006-09-28 | 2010-09-21 | Semiconductor Components Industries, Llc | Method of forming a semiconductor device having trench charge compensation regions |
KR100882932B1 (ko) | 2007-06-11 | 2009-02-10 | 삼성전자주식회사 | 반도체 기판 및 그 제조 방법, 반도체 소자의 제조 방법 및이미지 센서의 제조 방법 |
US20090280588A1 (en) * | 2008-05-06 | 2009-11-12 | Leo Mathew | Method of forming an electronic device including removing a differential etch layer |
EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
US20100187572A1 (en) * | 2009-01-26 | 2010-07-29 | Cho Hans S | Suspended mono-crystalline structure and method of fabrication from a heteroepitaxial layer |
DE102009030298B4 (de) | 2009-06-24 | 2012-07-12 | Siltronic Ag | Verfahren zur lokalen Politur einer Halbleiterscheibe |
JP5585056B2 (ja) * | 2009-11-19 | 2014-09-10 | 富士電機株式会社 | Son半導体基板の製造方法 |
JP5891597B2 (ja) * | 2011-04-07 | 2016-03-23 | 富士電機株式会社 | 半導体基板または半導体装置の製造方法 |
CN102294655A (zh) * | 2011-08-10 | 2011-12-28 | 开化美盛电子科技有限公司 | 一种粘固硅棒的载体的制作方法 |
US9406551B2 (en) * | 2012-09-27 | 2016-08-02 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate |
DE102015209889B4 (de) | 2015-05-29 | 2018-12-06 | Siltronic Ag | Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung |
US10833175B2 (en) * | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
WO2018026367A1 (en) | 2016-08-03 | 2018-02-08 | Hewlett-Packard Development Company, L.P. | Conductive wire disposed in a layer |
DE102019106124A1 (de) | 2018-03-22 | 2019-09-26 | Infineon Technologies Ag | Bilden von Halbleitervorrichtungen in Siliciumcarbid |
US10943813B2 (en) | 2018-07-13 | 2021-03-09 | Globalwafers Co., Ltd. | Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability |
FR3091000B1 (fr) * | 2018-12-24 | 2020-12-04 | Soitec Silicon On Insulator | Procede de fabrication d’un substrat pour un capteur d’image de type face avant |
US11710656B2 (en) * | 2019-09-30 | 2023-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor-on-insulator (SOI) substrate |
CN113471289B (zh) * | 2021-05-19 | 2024-07-16 | 广东省大湾区集成电路与系统应用研究院 | 一种绝缘体上硅衬底及其制备方法、应用 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
DE69334324D1 (de) * | 1992-01-30 | 2010-05-06 | Canon Kk | Herstellungsverfahren für Halbleitersubstrat |
JP2901031B2 (ja) * | 1992-01-30 | 1999-06-02 | キヤノン株式会社 | 半導体基材及びその作製方法 |
US5427055A (en) * | 1992-01-31 | 1995-06-27 | Canon Kabushiki Kaisha | Method for controlling roughness on surface of monocrystal |
FR2715503B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation. |
JP3352340B2 (ja) * | 1995-10-06 | 2002-12-03 | キヤノン株式会社 | 半導体基体とその製造方法 |
FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
DE19637182A1 (de) * | 1996-09-12 | 1998-03-19 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte |
SG65697A1 (en) | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
US6146979A (en) | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
US6255731B1 (en) | 1997-07-30 | 2001-07-03 | Canon Kabushiki Kaisha | SOI bonding structure |
JP3324469B2 (ja) | 1997-09-26 | 2002-09-17 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP3472171B2 (ja) * | 1997-12-26 | 2003-12-02 | キヤノン株式会社 | 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法 |
JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
JP3618254B2 (ja) * | 1998-06-02 | 2005-02-09 | 信越半導体株式会社 | Soi基板の製造方法 |
JP3762144B2 (ja) * | 1998-06-18 | 2006-04-05 | キヤノン株式会社 | Soi基板の作製方法 |
US6593211B2 (en) * | 1998-09-04 | 2003-07-15 | Canon Kabushiki Kaisha | Semiconductor substrate and method for producing the same |
TW469643B (en) * | 1998-09-04 | 2001-12-21 | Canon Kk | Process for producing semiconductor substrate |
JP2000188269A (ja) * | 1998-10-16 | 2000-07-04 | Canon Inc | 部材の分離方法及び分離装置並びに基板の製造方法 |
JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
JP3453544B2 (ja) * | 1999-03-26 | 2003-10-06 | キヤノン株式会社 | 半導体部材の作製方法 |
US6326279B1 (en) | 1999-03-26 | 2001-12-04 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
JP4074051B2 (ja) * | 1999-08-31 | 2008-04-09 | 株式会社東芝 | 半導体基板およびその製造方法 |
JP3994602B2 (ja) * | 1999-11-12 | 2007-10-24 | 信越半導体株式会社 | シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ |
US6660606B2 (en) * | 2000-09-29 | 2003-12-09 | Canon Kabushiki Kaisha | Semiconductor-on-insulator annealing method |
US6489217B1 (en) * | 2001-07-03 | 2002-12-03 | Maxim Integrated Products, Inc. | Method of forming an integrated circuit on a low loss substrate |
-
2001
- 2001-06-28 DE DE10131249A patent/DE10131249A1/de not_active Withdrawn
-
2002
- 2002-06-27 EP EP02758281A patent/EP1402567B1/de not_active Expired - Lifetime
- 2002-06-27 CN CNB028131630A patent/CN100372060C/zh not_active Expired - Lifetime
- 2002-06-27 AT AT02758281T patent/ATE324670T1/de not_active IP Right Cessation
- 2002-06-27 DE DE50211238T patent/DE50211238D1/de not_active Expired - Lifetime
- 2002-06-27 TW TW91114122A patent/TW575910B/zh not_active IP Right Cessation
- 2002-06-27 WO PCT/EP2002/007125 patent/WO2003003430A2/de active IP Right Grant
- 2002-06-27 KR KR1020037016800A patent/KR100587997B1/ko active IP Right Grant
- 2002-06-27 EP EP05021844A patent/EP1626440B1/de not_active Expired - Lifetime
- 2002-06-27 DE DE50206581T patent/DE50206581D1/de not_active Expired - Lifetime
- 2002-06-27 JP JP2003509512A patent/JP4331593B2/ja not_active Expired - Lifetime
- 2002-06-27 US US10/481,537 patent/US7052948B2/en not_active Expired - Lifetime
-
2006
- 2006-03-20 US US11/384,887 patent/US7417297B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100358128C (zh) * | 2004-06-24 | 2007-12-26 | 硅电子股份公司 | 半导体衬底及其制造工艺 |
Also Published As
Publication number | Publication date |
---|---|
DE10131249A1 (de) | 2002-05-23 |
US20040142542A1 (en) | 2004-07-22 |
JP4331593B2 (ja) | 2009-09-16 |
DE50206581D1 (de) | 2006-06-01 |
ATE324670T1 (de) | 2006-05-15 |
US7417297B2 (en) | 2008-08-26 |
US20060202310A1 (en) | 2006-09-14 |
EP1402567A2 (de) | 2004-03-31 |
CN1522461A (zh) | 2004-08-18 |
KR20040015282A (ko) | 2004-02-18 |
DE50211238D1 (de) | 2007-12-27 |
KR100587997B1 (ko) | 2006-06-08 |
EP1626440A1 (de) | 2006-02-15 |
EP1402567B1 (de) | 2006-04-26 |
EP1626440B1 (de) | 2007-11-14 |
WO2003003430A3 (de) | 2003-03-20 |
CN100372060C (zh) | 2008-02-27 |
WO2003003430A2 (de) | 2003-01-09 |
US7052948B2 (en) | 2006-05-30 |
JP2004533726A (ja) | 2004-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW575910B (en) | Film or layer of semiconducting material, and process for producing the film or layer | |
US6342433B1 (en) | Composite member its separation method and preparation method of semiconductor substrate by utilization thereof | |
KR100265539B1 (ko) | 기판 및 그 제작방법 | |
US6054363A (en) | Method of manufacturing semiconductor article | |
US5670411A (en) | Process of making semiconductor-on-insulator substrate | |
KR100348682B1 (ko) | 반도체기재의 제조방법 | |
US6881644B2 (en) | Smoothing method for cleaved films made using a release layer | |
AU728331B2 (en) | Semiconductor substrate and method of manufacturing the same | |
TWI291711B (en) | Substrate and manufacturing method therefor | |
KR101335713B1 (ko) | 접합 기판의 제조방법 및 접합 기판 | |
TWI242796B (en) | Substrate and manufacturing method therefor | |
JP2018509002A (ja) | 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層 | |
JP2002134375A (ja) | 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法 | |
US4380865A (en) | Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation | |
TW201628055A (zh) | 貼合式soi晶圓的製造方法 | |
EP0843346A2 (en) | Method of manufacturing a semiconductor article | |
TW200406893A (en) | Substrate and manufacturing method therefor | |
JPWO2004075298A1 (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
JP2006173354A (ja) | Soi基板の製造方法 | |
JP3611290B2 (ja) | 半導体基材の作製方法および半導体基材 | |
JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
JP3754818B2 (ja) | 半導体基板の作製方法 | |
JP3293766B2 (ja) | 半導体部材の製造方法 | |
JP2022167477A (ja) | Soiウェーハの製造方法およびsoiウェーハ | |
JP2024081936A (ja) | 半導体基板の製造方法、半導体基板、及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |