TW563241B

TW563241B - Non-volatile semiconductor memory device

Info

Publication number: TW563241B
Application number: TW089115709A
Authority: TW
Inventors: Koji Sakui; Kenichi Imamiya; Hiroshi Nakamura
Original assignee: Toshiba Corp
Priority date: 1999-08-06
Filing date: 2000-08-04
Publication date: 2003-11-21
Also published as: JP3886673B2; US6330189B1; KR100366741B1; US20020034100A1; KR20010030062A; JP2001052487A; US6418058B1

Description

經濟部智慧財產局員工消費合作社印製 563241 A7 B7 五、發明說明（1 ) [發明所屬之技術領域] 本發明係有關連接數個可以執行電子重寫的數個記憶格，以構成記憶格單元的非揮發性半導體記憶裝置 (EEPROM)。 [先前技藝] 已知過去的NAND型EEPROM係具有電子重寫功能的 EEPROM。NAND型EEPROM的一個記憶格在半導體基板上具有利用絕緣膜，將浮動閘（電荷堆積層）與控制閘疊層的 FETMOS結構。彼此相鄰的數個記憶格以共用源極與汲極的形態串聯，構成NAND型記憶格單元（以下簡稱NAND)。此種NAND格採矩陣排列構成記憶格陣列。與記憶格陣列並列之NAND格一端的汲極，經由選擇閘電晶體共同連接位元線，另一端的源極也是經由選擇閘電晶體連接共用源極線。記憶格電晶體的字線及選擇電晶體的閘極在記憶格陣列的行方向分別作爲字線（控制閘線）及選擇閘線共同連接。此種ΝΑΝΌ行EEPROM可參考以下的文獻①、②： ① 1995 年 11 月 IEEE J. Solid-State Circuits，第 30 卷 1149 到 1156 頁 MA 3.3V 32Mb NAND Flash Memory with Incremental Step Pulse Programming Scheme，"作者 K. -D. Suh et al·，， ② 1995 年 IEEE J· Solid-State Circuits，第 30 卷 1157 到 1164 頁。丨丨A 35ns Cycle Time 3.3V Only 32Mb NAND Flash EEPROM，·’作者 Y. Iwata et al.。

圖14顯示NAND格型EEPROM之記憶格陣列的一個NAND 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

--^--------- 線Φ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 563241 A7 ____________ B7 五、發明說明（2 ) 格區塊結構。數個記憶格Μ的源極與汲極相鄰，以共用的形態串聯構成NAND格。NAND格的一端經由選擇電晶體 S1連接位元線BL，另一端也是經由選擇電晶體S2連接共用地線。在圖上並列之記憶格Μ的控制閘共同連接字線 WL。選擇電晶體si、S2閘同樣的共同連接選擇閘線SSL、 GSL。在藉由一條字線來驅動之NAND格的範圍内構成 NAND格區塊。通常是沿著位元線方向排列數個此種NAND格區塊來構成記憶格陣列。各NAND格區塊成爲資料刪除的最小單位，執行所謂的全部刪除。此外沿著NAND格區塊内所選擇之一條字線的記憶格列，稱之爲1頁，頁爲資料讀出及寫入的單位。記憶格Μ在η通道（Channel)時，電子注入浮動閘的臨界値爲正的狀態（E型狀態），浮動閘的電子被釋放的臨界値爲負的狀％ (D型狀態）時，藉由兩値對比來執行資料記憶。例如定義成D型狀態的資料保留狀態爲"1”（刪除狀態），E型狀態的資料保留狀態爲”〇”（寫入狀態）。此外保留資料爲”1"之記憶格的臨界値改成正方向，保留資料狀態轉變成"〇"的工作定義成「寫入工作」；保留資料爲”〇，，之記憶格的臨界値改成負方向，保留資料狀態轉變成” Γ，的工作定義成「刪瞭工作」。本文件依據該定義做以下的説明。圖15顯示所選擇之記憶格陣列NAND格區塊中之資料冊j 除、讀出及寫入工作的各部電壓關係。在刪除工作中，所 -5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------r---訂--------1 線·· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 563241 A7 B7 五、發明說明（3 ) 選擇之NAND格區塊内的全部字線爲0V，選擇閘線SSL、 GSL及位元線BL爲浮動（F)，記憶格的P型井（Well)上賦予高的正遮沒電壓Vera (如3ms、21V的遮沒脈衝）。導致選擇區塊中的井與字線間存在遮沒電壓，浮動閘的電子藉由 FN隧道（Tunnel)電流釋放至井内。藉此，該NAND格區塊内的記憶格變成”Γ'的刪除狀態。此時，未選擇的NAND格區塊則藉由浮動狀態的字線與井的容量匹配（Coupling)，不受遮沒脈衝的影響。匹配比以連接浮動狀態之字線的容量來計算。實際上，多晶矽的字線與格區域的P井容量支配了整個容量，實際測試結果所得到的匹配比高達0.9，會妨礙FN隧道電流的流動。刪除查證則是判定選擇區塊内全部記憶格的臨界値電壓，如是否在-IV以下。資料讀出工作是賦予選擇字線爲0V，未選擇字線及選擇閘線賦予固定的中間電壓Viread (不考慮臨界値，通過隧道所需的電壓），藉由讀取所選擇之記憶格式否暢通之位元線BL的電位變化來執行讀出工作。資料寫入工作則是賦予選擇字線高的正寫入電壓 Vpgm，賦予未選擇字線中間電壓Vpass，賦予位元線之選擇閘線SSL的Vcc及共用源極之選擇閘線GSL的Vss=0V，藉由對應該寫入"0"的位元線BL賦予Vss，對禁止寫入（亦即應該保持在”1"的刪除狀態）的位元線BL賦予Vcc來執行寫入工作。此時，連接被賦予Vss之位元線的選擇記憶格中，通道電位保持在Vss，控制閘及通道間存在較大的電 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）：--------------------訂---------線# (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 563241 A7 B7 五、發明說明（4 ) 場，從通道至浮動閘，以隨道電流注入電子。同樣的，連接位元線，被賦予Vpass的其他未選擇記憶格，因不具備足夠寫入的電場，因此不執行寫入工作。沿著被賦予Vcc之位元線的記憶格中，NAND格的通道預充電Vcc或Vcc-Vth (Vth爲選擇電晶體的臨界値電壓），選擇電晶體關閉。因而賦予寫入控制閘的電壓Vpgm及中間電壓Vpass時，藉由結合浮動之NAND格的通道及被賦予 Vpgm或Vpass的控制閘的容量，使通道電位上昇，不產生電子注入。如上所述，僅被賦予Vss之位元線與被賦予Vpgm之選擇字線之交叉部的記憶格執行電子注入，成爲”〇π寫入。選擇區塊内之禁止寫入的記憶格中，如上所述，其通道電位是由結合字線與通道的容量來決定，禁止寫入電壓極高，因此通道必須實施足夠的初次充電，且字線與通道間的容量匹配比亦須較大。字線與通道之間的匹配比Β，由B = Cox/( Cox+Cj)來算出。公式中的Cox及Cj分別爲字線與通道之間的閘容量總和、記憶格電晶體之源極與汲極接合容量的總和。所謂的 NAND格通道容量，係合計這些閘容量之總和Cox與接合容量之總和Cj。此外，由於其他容量之選擇閘線與源極重疊容量、位元線與源極及汲極的容量等，與整個通道容量相比非常小，因此可以忽略。 [希望解決的問題] 以上説明之NAND型EEPROM的比例（Scalling)問題，參本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------^----訂--------- 線 (請先閱讀背面之注意事項再填寫本頁) 563241 經濟部智慧財產局員工消費合作社印製 A7 ___Β7___ 五、發明說明（5 ) 照圖16説明如下：圖16以記憶體容量作爲參數，顯示 NAND格内的記憶格數量及每1位元之有效記憶格面積/1個記憶格面積之比的關係。NAND型EEPROM的特徵爲藉由數個記憶格共用兩個選擇閘電晶體與位元線及源極線的容量，來縮小有效的記憶格尺寸。 0.4 "m規格（Rule)的 64M Bit NAND型 EEPROM，其 NAND 格内有I6個記憶格，每1位元的有效記憶格面積/1個t己憶格面積的比爲1.20，如圖16所示。而0·25" m規格（Rule)的 256M Bit NAND型EEPROM，其NAND格内若同樣有16個記憶格，則每1位元的有效記憶格面積/1個記憶格面積的比爲1.26。此外，0· 13 " m規格的1G，若同樣有16個記憶格，則這個比可以預測是1.33。隨著微細化與容量的增大，有效記憶格面積對實際記憶格面積的比亦隨之變大的原因爲，字線間距（Pitch)(字線寬度+空間）雖然可以配合設計規格縮小，但是在上方的選擇電晶體與位元線及源極線的容量面很難縮小。而且微細容量等的加工處理也具有困難性，爲了保留對寫入工作的安全係數（Margin)，也限制了縮小設計。無論如何，當 NAND格内的記憶格數量限定在16個時，有效記憶格的尺寸’若以64M Bit爲基準，則256M Bit需要增大5 % ( 1.12/1.20 = 1.05)，1GBit則須增大 11〇/。（ 1.33/1.20=1.11)。另外，若1G Bit NAND型EEPROM的NAND格内有32個記憶格時，每1位元的有效記憶格面積/1個記憶格面積的比則縮小至1.17，晶片尺寸爲88%，不過這是假定記憶格陣 -8 - 本紙張尺度過用中國國家標準（CNS)A4規格(210 X 297公釐） "—" ------------------r---訂--------1 線 (請先閱讀背面之注意事項再填寫本頁) 563241

五、發明說明（6 ) 經濟部智慧財產局員工消費合作社印製列的所有晶片佔有率爲60%。但是，若NAND格内的記憶格數量增加’則又會引起其他的問題。第一個問題是資料全部刪除的區塊尺寸倍增。不過這主要疋規格上的問題，還可以解決。例如，30萬個像素之數位相機的1個鏡頭（Shot)所需的容量约爲〇 5M Bit，相當於四個16k位元組的區塊。但是當數位相機的容量增大到萬個像素或是200萬個像素時，若區塊尺寸固定在i6k位元組時，1個鏡頭上就需要增加區塊數。區塊數量的增加會造成延緩1個鏡頭重窝速度的問題。因此EE]PR〇M有時也隨著其容量增加而增加某種择度的區塊尺寸。第二個問題是因記憶格數量倍增而造成記憶格電流衰減。記憶格電流衰減時，讀出時的位元線感測時間，亦即從字線選擇時起到啓動感測放大器爲止的時間倍增。若 NAND格内有16個記憶格，1G Bi_，位元線容量將爲 3.4PF，位元線振幅爲〇.7V，記憶格電流爲〇5" a，此時位元線感測時間將爲4.76 " s。假設在不改變位元線容量的條件下，使NAND格内的記憶格數量從16個增加到32個時，位元線感測時間則變成9.52 a s。位元線感測時間的增加、，不僅是增加隨機讀出的時間，同時也會增加寫入時間。隨機讀出時間的規格包括指令及位址輸入時間、字線選擇時間、資料輸出時間及這些時間的安全係數加上位元線感測時間，通常約爲位元線感測時間的兩倍。NAND格内設計成16個記憶格時，隨機讀出時間爲10 " S。由於寫入脈衝約爲20 // s，寫入的週期時間則 -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） . ------—訂--------1 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 563241 A7 B7 五、發明說明（7) 爲30" s( 10从s +20" s)。因此，若以6個寫入週期完成寫入時，寫入時間則變成30；usx6 = 18〇as。但是，NAND格内若設計成32個記憶格，隨機讀出時間變爲20 a s，因此寫入週期時間約爲4 0 " s，窝入時間則變成4 0 " s X 6 = 2 5 0 μ s ° 因此，規格設定成寫入時間爲200 μ s時，寫入週期必須限定在5個以下。如此，則須抑制記憶格匹配比的偏差，而增加處理上的負擔。若是無法提高處理效率，寫入時間的規格就必須從200 a s延緩至300 a s。這對提昇NAND型 EEPROM的高速度重寫性能是一大障礙。 NAND型EEPROM藉由如NOR型EEPROM的熱電子（Hot Electron)注入來寫入，與利用帶間隧道效應（Tunnelling) 的源極刪除不同，是藉由整個隧道的FN隧道效應來執行資料重寫。因此數個記憶格可以同時重寫。因而，寫入的頁規格隨著從512位元組增加到lk位元組，再增加到2k位元組，若不考慮窝入的資料載入時間，寫入的通量 (Throughput)可以達到兩倍，乃至四倍。NAND型EEPROM 運用此種高速度重寫的性能，可以廣泛運用在語音（Voice Recoder)、影像（Digital Still Camera)、音響、動晝上。但是，因格電流的衰減而延緩資料寫入後的查證讀出工作，以致延緩頁窝入速度時，則會限制NAND型EEPROM的應用範圍。此外，隨機讀出時間，即使從10 // s增加到20 " s，也不會產生問題。這是因爲NAND型EEPROM並非針對隨機位 -10 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -----·------Φ裝----l·---訂--------·-線拳 (請先閱讀背面之注意事項再填寫本頁) 563241 A7 B7 五、發明說明（8

I 元處理來設計，而是針對區塊資料處理而設計的，初期的速度不會成爲問題。例如，讀出i 6頁塊的資料時，在讀出第一頁時’因初期的時間造成隨機讀出時間較慢，但是從第2頁起’執行連續讀頁（執行前一頁之串列（Serial)讀出的同時，進行次頁感測（Sense)工作的模式），頁次的切換不會增加隨機讀出時間。本發明的目的，在針對上述情況，提供一種對一般的資料漬出，加大寫入查證讀出的記憶格電流，可以高速度重寫的非揮發性半導體記憶裝置。 ^發二具體的目的，是提供一種增加NAND格的記憶格數量，縮小每1位元有效記憶格面積時，可以抑制寫入速訂度惡化的非揮發性半導體記憶裝置。 [解決問題的手段] 線本發明之非揮發性半導體記憶裝置係由以下各部分所構成· $己憶格陣列，其係由可以執行電子重寫的記憶格構成數個記憶格單元，並排列成矩陣；解碼電路，其係將位址解碼，並選擇前述記憶格陣列的記憶格；感測放大器電 :前==前述記憶格陣列所讀出的資料， =則述⑽袼_的資料；讀出控料段，其則述解碼電路所選擇之記憶格的〃曰料·官入扒A ¥ α 平π τ破選擇的死憶袼資 ⑽格輩：! 其係賦予藉由前述解碼電路所選擇之單7"中被選擇之記憶格的窝入用電壓，執行資料宫入；及寫入查證讀出控制手段， ”，、手段確認資料寫入狀態，在對所選擇 -11 - 本紙張尺度適用中國國家標準1^4規格⑵〇 χ 297公髮Γ 563241 五、發明說明（9 憶格電流比藉由前述讀出控制條件下，執行資料讀^ ^ ♦料時爲大的偏差 i具體而言，本發明之非揮發性半下各邵分所構成：#憶格陣匕裝置係由以勃并+早舌合具係猎由竽線驅動，可以執仃电子重寫之記憶格，構成數位址解碼，並選擇前述記憶格陣列的字線及1 —、咸放大器電路，其係檢測從前述記憶格陣列之：二丄；： =的資枓，並鎖存^前述記憶㈣列的資料；讀出控制 :段：其：在藉由前述解碼電路所選擇之職0型記憶格 ^中被選擇H線上賦予讀出用電壓，在未選擇字線上賦予使記憶格電導的第一個通過電壓，來執行資料讀出；窝入控制手段’其係在藉由前述解碼電路所選擇之财腳型記憶格單s中被選擇之字線域予寫人用電壓，在未選擇字線上賦予較前述寫入用電壓爲低的第二個通過電壓，來執行資料寫入；及寫入查證讀出控制手段，其係爲了藉由該寫入控制手段確認資料寫入狀態，在所選擇之ΝΑΝ^ 型記憶格單元中所選擇之字線上賦予查證讀出用電壓，未選擇字線上賦予使記憶格電導的第三個通過電壓，被擇之NAND型記憶格單元與電導時的電流比藉由前述讀控制手段讀出資料時爲大的條件下，執行資料讀出。上述之寫入查證漬出控制手段從其他觀點來説明，係在所選擇之NAND型記憶格單元中被選擇的字線上賦予查證讀出用電壓，在未選擇字線上賦予使記憶格電導的第三個 -12 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------r---訂--------1 線 (請先閱讀背面之注意事項再填寫本頁) 在選出經濟部智慧財產局員工消費合作社印製 563241 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（10) 通過電壓’在藉由未選擇字線所驅動之記憶格的電等比資料讀出時爲大的條件下執行資料讀出。此外’本發明還可以具有資料刪除控制手段，其係將共用則述兄憶格陣列中字線之NAND型記憶格單元的區域作爲資料刪除最小單位的格區塊，在被選擇之格區塊的基板區域上賦予刪除用電壓，全部刪除其格區塊内之全部記憶格的資料。本發明較佳的實施例爲設定第二個及第三個通過電壓高於第一個通過電壓，且第二個通過電壓與第三個通過電壓可以相同或是不同。此外，本發明的一般NAND型記憶格單元，在數個記憶格的一端與位元線之間具有藉由第一條選擇閘線來驅動的第一個選擇電晶體，另一端與共用源極線之間具有藉由第二條選擇閘線來驅動的第二個選擇電晶體。當藉由讀出控制手段讀出資料時，在被選擇之NAND型記憶格單元的^ 一及第二條選擇閘線上賦予第一個通過電壓，當藉由寫入查證讀出控制手段執行寫入查證讀出時，在被選擇之 NAND型記憶格單元的第一及第二條選擇閘線上賦予第一或第三個通過電壓。次外，本發明也可以（a)於寫入工作完成時，暫時在接地電位上重設（Reset)寫入工作中所賦予未選擇字線之二個通過電壓，於繼續窝人查證讀出工作中，在其未字線上賦予第三個通過電壓；或是也可以（b)於窝入工释完成時，不重設寫入工作中所賦予未選擇字 -工作、、水'^弟二個通 -13 - 表紙張尺度適用中國國家標準(CNS)A4規格（21G X 297公髮） ---------^-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 563241 A7 B7 五、發明說明（11) 過電壓，而於寫入查證讀出工作中繼續在前述未選擇字線上賦予。本發明藉由寫入查證讀出時，流入記憶格電流大於一般資料讀出時所獲得的偏差條件，可以抑制記憶格陣列容量變大時所增加的資料寫入時間，EEPROM可以執行高速度重寫。更具體而言，本發明具有於NAND型EEPROM中增加 NAND型記憶格單元（以下簡稱爲NAND格）内的記憶格數量，減少每1位元之記憶格面積的效果。於寫入查證讀出工作中的記憶格電流大於一般讀出時的條件下，可以彌補因記憶格電流的減少造成重寫速度的惡化，因而可以同時兼顧節約NAND型EEPROM的位元成本及高速度的重寫性能。 ’此外，由於寫入查證讀出時賦予未選擇字線的通過電壓高於一般讀出時，雖然記憶格電流增大，但是也會擴大寫入安全係數。亦即，寫入狀態是在超過寫入查證讀出時賦予選擇字線之查證讀出電壓的臨界値電壓。因此，在寫入查證讀出時是流入較大的記憶格電流，並藉由判定π〇”、 ΠΓ，將臨界値電壓遠大於查證讀出電壓的狀態判定爲寫入，擴大臨界値電壓安全係數，以提高可靠度。 [具體實施例] 圖1顯示本發明實施例之NAND型EEPROM之記憶格陣列其中一個NAND格區塊1的等價電路。本例中的位元線BL 爲528位元組（（ 512+16) X 8 = 4224條）。本實施例中，一個 -14 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------------r---訂--------'線 (請先閱讀背面之注意事項再填寫本頁) 563241 A7 ___B7__ 五、發明說明（12 ) (請先閱讀背面之注意事項再填寫本頁) NAND格由32個記憶格電晶體MCO〜MC31所構成。記憶格電晶體MCO〜MC31在位元線BL與源極線SL之間_聯。位元線BL與記憶格電晶體MCO之間設有選擇電晶體SST，在源極線SL與$己憶格電晶體MC3 1之間同樣設有選擇電晶㉒ GST 〇圖2爲NAND格區塊1的配置，圖3及圖4分別顯示圖2之A_ A’與B-B’的剖面。在p型矽基板10的記憶格陣列區域内形成η型井11，該n型井u内形成p型井12，該p型井12中藉由元件分離絕緣膜13來區隔元件區域。元件區域内藉由隧道氧化膜14，在各？己憶格電晶體上形成浮動閘i 5，並藉由層間閘絕緣膜16，在其上形成控制閘17。經濟部智慧財產局員工消費合作社印製 &制閘17按如圖2所示的行方向連續配置，形成字線 WL (WLO，WL1，···，WL31)。藉由將控制閘17作爲遮罩 (Mask)注入離子，形成源極、汲極擴散層21。圖3的選擇 %日曰體SST及GST結構雖然與記憶格電晶體MC相同，但是對應於圖4剖面之剖面上，對應於浮動閘15的層及對應於控制閘17的層，是在指定位置共用連接，連續配置，形成選擇閘線SSL及STL。源極端的選擇電晶體GST亦同，其閘係連續配置，形成選擇閘線GSL。此處之選擇電晶體 SST、GST及記憶格電晶體MC的閘氧化膜厚度也可以不同0 圖5爲具有頁窝入/讀出功能之ΝΑΝ〇型EEpR〇M的全部區塊結構。如圖所tf，其具有記憶格陣列5丨；行解碼器52，其係依據外邵輸入的位址，選擇驅動記憶格陣列51的字 15 - 563241 A7 五、發明說明（13 ) 經濟部智慧財產局消費合作社印製線；及感測放大器電路53，並從命—& ^ 、其係與圮憶格陣列51的位元線 BL連接’具有輸入輸出資料的姑六 J琪貧种的鎖存功能。感測放大器電路53連接欄閘55，藉由糰鰛民笼田襴解碼器54，並依據外部所輸入的位址控制欄閘5 5，來選握卢斤料豳A — 不碾擇所對應的位疋線及感測放大器電路0 感測放大器電路53經由欄閘55,連接資料輸入輸出（ι/〇) 缓衝器58。，設置昇壓電路％，用於供應窝人工作及刪除工作所需的高電壓，還設有控制電路W，產生對記憶格陣列51寫入、刪除及讀出資料的控制信號，控制晶片内部，同時構成與外部的介面。行解碼器52在資料窝入、刪除及讀出時，分別依據位址信號，選擇驅動數個字線WL，並供應該字線驅動器所需要的電壓。感測放大器電路53，具有讀出時感測位元線資料的功能、寫入時保留從外部載入之資料的資料鎖存功能、及在寫入及刪除時，分別選擇性的供應位元線BL所需要電壓的功能。控制電路57包含程序（Sequence)控制手段（如可程式邏輯陣列（Programmable Logic Array))，其係用於控制對 NAND 格刪除/刪除查證、寫入/寫入查證及讀出工作。圖6顯示感測放大器電路53其中一個感測放大器的結構。感測放大器以反並聯之反向器II、Π所構成的資料鎖存電路61爲主體。該鎖存電路61的節點q、Qb分別經由 NMOS電晶體M5、M6，連接感測用NMOS電晶體M7的汲極。感測用NMOS電晶體M7的源極接地，其閘極爲感測節請先閱讀背面之注意事項再填寫本頁 I I訂線 -16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 563241 A7 _B7 五、發明說明（14) 點Nsense。感測節點Nsense經由傳送閘NMOS電晶體M3及 Ml連接位元線BLi。NMOS電晶體Ml爲資料删除時的緩衝 (請先閱讀背面之注意事項再填寫本頁) 器用耐高屡電晶體。此外，鎖存電路61的節點Q經由用於傳送寫入資料至位元線BLi的NMOS電晶體M2，連接NMOS電晶體Ml。鎖存電路61的節點Q、Qb分別經由欄選擇NMOS電晶體M8、M9 連接資料缓衝器。感測節點Nsense上設置用於將其預充電的NMOS電晶體M4。其次依序説明本實施例之NAND型EEPROM的資料刪除、寫入及讀出工作。圖7顯示資料刪除工作時，各部的偏差電壓關係。本實施例之NAND型EEPROM是以1個NAND格區塊作爲刪除單位。開始執行刪除工作時，選擇刪除之區塊中的全部字線 WL0〜WL3 1上外力a Vss( =0V)，未選擇區塊的全部字線 WL0〜WL31及選擇閘線SSL、GSL形成浮動狀態。在該狀態下刪除電壓Vei:a(=20V)外加在記憶格陣列的P井（P-well) 上。經濟部智慧財產局員工消費合作社印製此時，未選擇區塊的字線WL0〜WL31及選擇閘線SSL、 GSL藉由與P井的容量結合，昇壓至從X Vera。因從約爲 0.9，因此昇壓至18V左右。此外，位元線BL0、BL1及源極線SL，其P井與位元線接觸部之n+型擴散層及源極線SL 部之n+型擴散層的PN接合呈現順偏差狀態，並上昇至 Vera-Vf。Vf爲 PN接合的内建電位（Built in Potential)，約爲0.7V，因此位元線BLO、BL1及源極線SL約達19.3V。因 -17 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 563241 A7 B7 五、發明說明（15) 此，沿著未選擇區塊之字線WLO〜WL3 1的記憶格電晶體不會執行刪除工作。 (請先閱讀背面之注意事項再填寫本頁) 沿著選擇區塊之字線WLO〜WL31的記憶格電晶體，因在基板區域外加Vera，在控制閘上外加Vss，因而浮動閘的電子藉由隧道電流釋放至基板區域（P井），記憶格電晶體所記憶的資料全部被刪除。圖8顯示資料寫入工作中各部的偏差電壓關係。圖8中的内容顯示被全部刪除之選擇區塊内的字線WL17執行寫入工作。並假設位元線BLO執行"0"資料寫入，位元線BL1執行Π1Π資料寫入（亦即，保持"Γ資料之刪除狀態的禁止寫入）〇圖9顯示從圖1中僅取出兩條位元線BL0及BL1的電壓關經濟部智慧財產局員工消費合作社印製在該資料寫入中，首先分別賦予位元線BLO、BL1的寫入用接地電位Vss及禁止寫入用電源電位Vcc (=3.3V)。之後，源極線的選擇閘線GSL保持在Vss，其他字線及選擇閘線上則賦予比Vcc稍高的通過電墨Vpassl (約3.5V)。藉此將寫入用Vss傳送至連接位元線BL0的NAND格通道中。雖然在與位元線BL1連接的NAND格通道中傳送禁止寫入用Vcc，不過其通道電位上昇至僅低於Vpassl-Vth (選擇電晶體或是記憶格電晶體的臨界値電壓内，高臨界値電壓）的値時，選擇電晶體SST關閉，通道變成浮動。在此狀態下，於選擇NAND格區塊的字線内，不執行寫入之未選擇字線WL0〜WL16及WL18〜WL31中，分別外力口比 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）經濟部智慧財產局員工消費合作社印製 563241 A7 B7 五、發明說明（16) 通過電壓Vpassl高的通過電廢Vpass2(約8〜10V)及執行寫入之選擇字線WL17中更高的寫入電壓Vpgm(約16V)。汲極端的選擇閘線SSL仍然保持Vpassl。此時，選擇NAND格區塊内之位元線BL1的通道區域，藉由與從初期狀態之Vpassl-Vth上昇至Vpass2及Vpgm之字的容量結合而上昇至 x(Vpass2-Vpassl) + ( Vpassl-Vth) 。由於一條字線被賦予寫入電壓Vpgm，而有3 1條字線被賦予通過電壓Vpass2，因此，幾乎是由Vpass2來決定上述的通道電位。此處的是字線與通道區域的容量匹配比，約爲0.5。另外，被賦予Vss的位元線BL0方面，藉由從位元線BL0 傳送的Vss，將Vss傳送至被選擇之記憶格電晶體MC170的通道。結果，以被賦予寫入電壓Vpgm之選擇字線WL17所驅動的記憶格電晶體MC170上，藉由隧道注入開始執行寫入工作。其他同樣沿著位元線BL0的記憶格，由於未被賦予較大的電場，因此不執行寫入。資料寫入時，需要考慮對禁止寫入之NAND格通道預充電功能及關閉電晶體SST的功能，來指定賦予汲極端選擇閘線SSL之通過電壓Vpassl的電平。前者的功能需要較高的電平，而後者的功能則以低電平爲宜。因此，賦予選擇閘線SSL的電壓，在最初的通道預充電時，使用昇壓的通過電壓Vpassl，在選擇字線及未選擇字線上，分別賦予寫入電壓Vpgm及通過電壓Vpass2時，選擇電晶體SST使用足夠關閉的電平，也可以降低至電源Vcc。或是不使用從最 -19 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝-----r---訂--------.線 (請先閱讀背面之注意事項再填寫本頁) 563241 A7

經濟部智慧財產局員工消費合作社印製初昇歷的通過電壓Vpassl，而使用電源電位Veee 此外，實際的資料窝入工作， ^ r 疋猎由圖5中之控制電路 57^序㈣，反覆檢查寫人讀脈衝外加及寫入後之臨界貝的查證工作，執行將i頁部 : r囹由从r座丨^ 刀的资料放入指定臨界値 Γ 工〜11 ’通常是1條字線範ϋ的位元線數 ^不㈣頁緩衝科的㈣，切以將i條字線的範圍疋爲兩頁。以下説明此種以頁爲單位的資料窝人週期，首先在圖5 的感測放大器電路53的資料鎖存中載人連續窝人的資料。此時’ "〇"是執行窝人工作的格資料，"”是禁止寫入的格資料。寫入週期由以下步驟構成： (1) 依據鎖存在感測放大器内的資料，將位元線電平設定爲 Vss或 Vcc。 (2) 在選擇字線上外加窝入電壓脈衝。 (3) 使選擇字線放電。 (4) 執行寫入查證讀出。在查氙工作中，對應於足夠執行寫入之記憶格之資料鎖存的資料，從〇變成"1 "，不執行其他的寫入工作。開始查證讀出時，位元線預充電成初期狀態的vbl(約丄5V)。之後，執行選擇格區塊寫入的字線WL17上，除賦予查證讀出電壓Vref(約0.7V)之外，還在格區塊内的其他未選擇字線及選擇閘線上，賦予使記憶格及選擇電晶體電導的通過電壓Vpass3。該通過電壓Vpass3高於以後會説明之一般資料讀出時，賦予選擇格區塊之未選擇字線的通過電壓 -20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝---------訂--------••線 f請先閱讀背面之注意事項再填寫本頁} 563241 經濟部智慧財產局員工消費合作社印製 A7 ______B7 _ 五、發明說明（18 )

Vpassl(约3.5V)，如Vpass3 =約8V。該通過電壓Vpass3低於資料窝入時的通過電壓Vpass2，可確保資料保留的可靠性0 但疋’實際在資料窝入時，窝入電壓Vpgm及通過電壓

Vpass2 ’均在各寫入週期中，分別使用iv、〇.5V的階段性步升（Step up)方式。此因記憶格在處理上有偏差，有時匹配比大’窝入快’有時匹配比小，寫入慢。例如，在寫入的第一個週期，爲Vpgm=15V，Vpass2=8V，在第二個週期，爲Vpgm=16V，Vpass2=8.5V，如此執行數次寫入週期。因此也可能出現Vpass2〉Vpass3的情況。以上的結果與一般資料讀出時，在選擇字線以外的通過字線及選擇閘線上賦予通過電壓Vpassl時比較，記憶格電晶體及選擇閘電晶體的電導變大，記憶格電流比一般讀出時大。藉此，讀出”0”資料（該臨界値超過Vref，成爲寫入狀的$己憶格資料）的位元線，保持Vb 1，讀出” 1"資料（刪除狀態的記憶格資料）的位元線從Vbl變成Vss。該位元線電位的變化與一般讀出時同樣的以檢測感測放大器來判定，，〇’，，"1” 〇此外，在圖10及圖11的範例中，未選擇字線WL0〜WL16 、WL18〜WL31及選擇閘線SSL、GSL，雖然同樣的賦予了通過電壓Vpass3，但是未選擇字線與選擇閘線的電壓並不需要相同。亦即所賦予的通過電壓Vpass3對未選擇字線 WL0〜WL16、WL1S〜WU1，與後述的一般讀出時賦予未選擇字線之通過電壓Vpassl的關係，只要滿足Vpassl < -21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）~ ' -----Γ---^-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 563241 A7 B7 五、發明說明（19)

Vpass3即可，只要賦予選擇閘線SSL、GSL的通過電壓與一般讀出時同樣的爲Vpassl即可。或是，反之，賦予選擇閘線SSL、GSL的通過電壓爲Vpass3，賦予未選擇字線的通過電壓也可以與一般讀出時同樣的爲Vpassl。NAND格中之寫入查證讀出時的記憶格電流，在任何時候均比一般讀出時爲大，可以發揮縮短寫入時間的效果。在實際使用時，賦予選擇閘線SSL、GSL的通過電壓極可能比Vpass3爲低。此因目前的NAND型EEPROM中，選擇閘電晶體與記憶格電晶體均使用隧道氧化膜（約9 nm)。兩者的差異在於，雖然記憶格中外加在浮動閘上的電壓概爲控制閘的電壓X匹配比，但是約1/2附加在控制閘上的電壓覆蓋隧道氧化膜。而在選擇閘電晶體上，外加電壓則完全覆蓋隧道氧化膜。此外，資料寫入時賦予未選擇字線的通過電壓Vpass2，也可以於轉移至寫入後查證讀出時，暫時重設接地電位，以查證讀出工作重新賦予通過電壓Vp as s3。或是也可以於寫入後轉移至查證讀出時，不重設資料寫入時賦予未選擇字線的通過電壓Vpass2，直接連續賦予查證讀出工作。僅採用以上之寫入查證讀出工作判定寫入不足的記憶格，在下一個週期，再度重複寫入工作。圖12及圖13顯示一般資料讀出工作中的各部電壓關係。開始讀出時，位元線預充電成初期狀態的Vbl (約1.5V)。除了讀出選擇區塊之選擇字線（圖12及圖13中，爲WL17)的電壓爲Vss之外，並將通過電壓Vpassl賦予選擇NAND格内 -22 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------------^----訂--------·-線 (請先閱讀背面之注意事項再填寫本頁) 563241 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2〇) 的全部選擇閘線及未選擇字線。藉此，讀出"0"資料（寫入狀態的記憶格）的位元線保持Vbl，讀出” 1 ”資料（刪除狀態的記憶格）的位元線從VBbl變成Vss。該位元線電壓的變化，與過去同樣的藉由感測放大器來判定"0"，π 1"。依據以上的實施例，NAND型EEPROM於寫入查證讀出時，藉由獲得比一般資料讀出時爲大之記憶格電流的偏差條件，可以縮短資料窝入時間。因此，增加NAND格内的記憶格數量，刪減每1位元的記憶格面積時，可以彌補因記憶格電流減少造成重寫速度的惡化，因而可以兼顧節約 NAND型EEPROM的位元成本及快速重窝性能。 [發明之效果] 如上所述，本發明在寫入查證讀出時，藉由獲得比一般資料讀出時爲大之記憶格電流的偏差條件，可以抑制記憶格陣列容量變大時所增加的資料寫入時間，EEPROM可以執行快速重寫。 [圖式概述] 圖1爲本發明實施例之NAND型EEPROM的記憶格陣列等價電路。圖2爲該記憶格陣列的配置。圖3爲圖2的A-A’面圖。圖4爲圖2的B-B’剖面圖。圖5顯示該NAND型EEPROM的區塊結構。圖6顯示該NAND型EEPROM的感測放大器結構。圖7顯示該NAND型EEPROM資料刪除工作的偏差關係。 -23 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------------r---訂--------.·線 (請先閱讀背面之注意事項再填寫本頁) 563241 A7 _B7_ 五、發明說明（21 ) 圖8顯示該NAND型EEPROM資料寫入工作的偏差關係。圖9將圖8的偏差關係顯示在記憶格陣列上。圖10顯示該NAND型EEPROM寫入後之查證讀出工作的偏差關係。圖11將圖10的偏差關係顯示在記憶格陣列上。圖12顯示該NAND型EEPROM資料讀出工作的偏差關係。圖13將圖12的偏差關係顯示在記憶格陣列上。圖14顯示過去之NAND型EEPROM的記憶格陣列。圖15顯示過去之NAND型EEPROM資料刪除、讀出及寫入的偏差關係。圖16顯示NAND型EEPROM的NAND格内記憶格數量與每 1位元有效記憶格面積的關係。 [符號説明]1…NAND格區塊，MC…記憶格電晶體， SST、GST···選擇電晶體，WL···字線，BL…位元線，SL… 源極線，SSL、GSL、STL···選擇閘線，51···記憶格陣列， 52···行解碼器，53···感測放大器電路，54···攔解碼器， 55···欄閘，56···昇壓電路，57···控制電路。 -----------裝-----r---訂--------·線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims

5 63 Mo、8%號專利申請案 A8 中文申請專利範圍替換本⑽年1〇月） g

f> 1. 一種非揮發性半導體記憶裝置，其包括： -、有可包子重寫記憶格之矩陣配置的記憶格陣列，孩寺記憶格會構成數個各包含數個該等記憶格的記憶格單元；〜0 解碼電路，用以將一位址解碼，並且選擇該記憶格陣列之記憶格； " 一感測放大器電路，用以檢測從該記憶格陣列讀出的貧料，並且鎖存寫入該記憶格陣列的資料；一讀出控制手段，用以從該解碼電路所選擇的記憶格單元中選擇出來的記憶格中讀出資料；一寫入控制手段，用以藉由賦予寫入電壓，將資料寫入該解碼電路所選擇的記憶格單元中選擇出來的記憶格；以及一寫入查證讀出控制手段，用以在確保流入其導通狀毖的記憶格電流大於該讀出控制手段的資料讀出工作期間的電導的偏差條件下，從所選擇的記憶格中讀出資料，以確認該寫入控制手段的資料寫入狀態。 2 · —種非揮發性半導體記憶裝置，其包括：一具有由字線來驅動的可電子重窝記憶格之矩陣配置的記憶格陣列，該等記憶格會構成數個N A N D型記憶格單元’其各包含與一位元線_聯的數個該等記憶格；一解碼電路’用以將一位址解碼，並且選擇該記憶格陣列之字線及位元線；一感測放大詻電路，用以檢測從該記憶格陣列之一位 O:\65\65707-921006 DOC 5 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公«) 5

兀線中讀出的資料，並且鎖存寫入該記憶格陣列的資料； /、一讀出控制手段，用以藉由賦予一讀出電壓給從該解碼電路所選擇的NAND型記憶格單元中所選擇出來的字線，並且賦予一第一個通過電壓給未被選擇的字線，以讀出資料，該第一個通過電壓係設定成使記憶格電導；一寫入控制手段，用以藉由賦予一寫入電壓於該解碼電路所選擇的NAND型記憶格單元中所選擇出來的字線，並且施加一低於該寫入電壓的第二個通過電壓給未被選擇的字線，以將資料寫入；以及一寫入查證讀出控制手段，用以在確保流入該所選擇的NAND型記憶格單元之導通狀態的電流大於該讀出控制手段的資料讀出工作期間的電導的條件下，藉由賦予一查證讀出電壓至該所選擇的NAND型記憶格單元中所選擇的字線，並且施加一第三個通過電壓給未被選擇的字線（該第三個通過電壓係設定成使記憶格電導），讀出資料以確認該寫入控制手段的資料寫入狀態。 •如申請專利範圍第2項之非揮發性半導體記憶裝置，進一步包括：一資料刪除控制手段，藉由賦予一刪除電壓給該格區塊的基板區域，將被選擇的格區塊中的所有記憶格内的資料照射刪除，該被選擇格區塊係共用該記憶格陣列中共同字線之NAND型記憶格單元的範圍中，且形成最小的資料刪除單元。 O:\65\65707-921006 DOC 5 -2 - 563241

4 ·如申請專利範圍第2項夕韭播机以1 ，非揮發性半導體記憶裝置，其中该弟二個通過電壓係設 ,,,^ ^ 叹疋风同於孩罘一個通過電壓。 5 .如申請專利範圍第2項乏韭姑我α丄、，士、、斤非揮發性半導體記憶裝置，其弟二個通過電壓係設定成高於該第一個通過電壓。 6·=專利，，2項之非揮發性半導體記憶裝置，其中^亥弟一及弟二個通過兩民士 = 1 冰l 、^壓中至少一個係設定成高於該弟一個通過電壓。 ^專la m第6喝之非揮發性半導體記憶裝置，其母個d NAND型死憶格單元都包括一第一個選擇電晶其係位於記憶格其中—端與—位元線之間，並且由矛：條選擇閘線來驅動；以及一第二個選擇電晶體，其係位万、3夕卜一崎與一共用源極線之間，纟且由第二條選擇閘線來驅動；、當琢碩出控制手段進行資料讀出工作時，會在該被選擇的N A N D型冗憶格單元的該第一及第二條選擇問線中賦予該第一個通過電壓，當該寫入查證讀出控制手段進行寫入查證讀出工作時，會在Μ被選擇的NAND型記憶格單元的該第一及第一知選擇閘線中賦予該第一或第三個通過電壓。 •如申叫專利範圍第2項之非揮發性半導體記憶裝置，其中在寫入工作期間賦予至未被選擇的字線的該第二個通過電壓’在完成寫入工作之後便會被重置成接地電位，並且在下個寫入查證讀出工作中，將該第三個通過電壓賦予在該等未被選擇的字線中。 3 - O:\65\65707-921006 DOC 5 本紙張尺度適用中國國家檩準(CNS) A4規格^297巧---—— 563241

9 ·如申請專利範圍第2項之非揮發性半導體記憶裝置，其中在ί入工作期間賦予至未被選擇的字線的該第二個通過包壓，在完成寫入工作之後，在下個寫入查證讀出工作中s、%s續賦予在該等未被選擇的字線中，不必重置。 10·—種非揮發性半導體記憶裝置，其包括：一具有由字線來驅動的可電子重寫記憶格之矩陣配置的记fe格陣列，該等記憶格會構成數個N A N D型記憶格早疋，其各包含與一位元線串聯的數個該等記憶格； -解碼電路，用以將位址解碼，並且選擇該記憶格陣列之字線及位元線；一感測放大器電路，用以檢測從該記憶格陣列之一位元線中讀出的資料，並且鎖存窝入該記憶格陣列的資一讀出㈣手段’用以藉由賦予—讀出電壓至從該解碼電路所選擇的NAND型記憶格單元中選擇出來的字線中’並且賦予-第-個通過電壓給未被選擇的字線，以讀出資料’該第-個通過電壓係設定成使記憶格電導· :寫入控制手段，用以藉由賦予-寫入電壓於該解碼 -路所選擇的NAND型記憶格單元中選擇出來的中，並且施加一低於該寫入電壓的第二個通過電壓給：被選擇的字線，以將資料寫入；以及土、口用以在確保由未被選擇的大於資料讀出工作期間的查證讀出電壓至該所選擇一寫入查證讀出控制手段，字組線所驅動記憶格的電導值電導值的條件下，藉由賦予一 4 - O:\65\65707-921006 I 本紙張尺度適用中國國家標準(簡）A4規格TiT0x297公釐)_ 563241 六、申請專利範圍的NAND型記憶格單元中所選擇的字線，並且賦予一第一個通過包壓給未被選擇的字線（該第三個通過電壓係設疋成使口己[思格電導），讀出資料以確認該窝入控制手段的資料寫入狀態。 11·如申請專㈣目第1G项之非揮發性半導體記憶裝置，進一步包括：貝料刪除控制手段’藉由賦予—刪除電壓給該格區塊的基板區域，將被選擇的格區塊中的所有記憶格内的資科照射刪除，㈣選料區制位於共用該記憶格陣列中共同竽線之NAND型記憶格單元的範圍中，且最小的資料刪除單元。 12. 如申請專利範圍第10項之非揮發性半導體記憶裝置，立中㈣二及第三個通過電壓中至少一個係設定成高於該弟一個通過電壓。 13. 如申請專利範圍第12項之非揮發性半導體記憶裝置，並中每個孩NAND型記憶格單元都包括—第—個 /曰、體’其係位於記憶格其中—端與—位元線之間，、並= 矛了條選擇閘線來驅動；以及一第二個選擇電晶體，其係位於另外一端與一共用源極岭擇閘線來驅動；用原…間，並且由第二條選當該讀出控制手段進行資料讀出工作時，會在該被選擇的NAND型記憶格單元的該第—及第二條選擇閑賦予該第一個通過電壓；當該寫入查證If出控制手段進行寫人查證讀出工作 5 - O:\65\65707-921006 DOC 5 本紙張尺度適用中國國家標準(CNS) A4規格ΤΓ10Χ297公釐） 563241

時’會在該被選擇的NAND型記憶格單元的該第一及第一备、選擇閑線中賦予該第一或第三個通過電壓。 14·如專利範圍第1 〇項之非揮發性半導體記憶裝置，其中在寫入工作期間賦予至未被選擇的字線的該第二個通過電 ^ 在70成寫入工作之後便會被重置成接地電位，並且在下個寫入查證讀出工作中，將該第三個通過電壓賦予在孩等未被選擇的字線中。 15·如申請專利範圍第1 〇項之非揮發性半導體記憶裝置，其中在寫入工作期間賦予至未被選擇的字線的該第二個通過電墨’在完成寫入工作之後，在下個寫入查證讀出工作中會繼續賦予在該等未被選擇的字線中，不必重置。 16.一種非揮發性半導體記憶裝置，其包括：一由數個可電子重寫之記憶格所構成的記憶格單元；用以與該記憶格單元交換資料的位元線；連接至形成該記憶格單元之記憶格的控制閘極的字線；以及一用以賦予預設電壓給該等字線的列解碼器，違列解碼器會賦予一預設電壓給該等字線，確保在用以判斷預設的資料是否被寫入形成該記憶格單元的其中一個記憶格之中的讀出工作中，流入該導通的記憶格單元的格電流會大於在用以指定寫入該記憶格中的資料的謂出工作中，流入該導通的記憶格單元的格電流。 17.—種非揮發性半導體記憶裝置，其包括：一由數個可電子重寫之記憶格所構成的記憶格單元； -6 - O:\65\65707-921006 DC)C 5 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 563241

一連接在該記憶格單元其中一端與該位元線之間的選擇電晶體；與忒圮憶格單元交換資料的位元線；

O:\65\65707-921006 D0C 5 分別連接至形成該記憶格單元之記憶格的控制閘極及邊選擇電晶體的閘極的字線及選擇鬧線；以及一用以賦予預設電壓給該等字線及該選擇閘線的列解碼器，在1買出工作期間，該列解碼器會赋予一第一個通過電壓給連接至形成該記憶格單元之數個記憶格之間未被選擇的記憶格的字線，用以判斷預設的資料是否被窝入形成琢記憶格單元的其中一個記憶格之中，並且在讀出工作期間，該列解碼器會賦予一低於該第一個通過電壓的昂二個通過電壓給連接至形成該記憶格單元之數個記憶袼之間未被選擇的記憶格的字線，用以指定窝入該記憶格單元的資料。 P〜 18·如專利範圍第i 7項之非揮發性半導體記憶裝置，其中在讀出工作期間，亦會賦予該第一個通過電壓給連接至該選擇電晶體的該選擇閘線，用以判斷預設的資料是否被寫入形成該記憶格單元的記憶格之中。㈣專利範圍第17項之非揮發性半導體記憶襞置，其中在讀出工作期間，為判斷預設的資料是否被寫入形成該記憶格單元的記憶格之中而賦予給連接至該選擇電晶=的孩選擇閘線的電壓，不同於該第一個通過電壓。 ' 20.—種非揮發性半導體記憶裝置，其包括：本紙張尺度適用中國國家標準(CNS) A4規格(21〇X297公釐)'— -----： 563241 A8 B8

-8 - 七：具有可電子重寫記憶格之矩陣配置的記憶格陣列， f寺i己憶格會構成數個各包含數個該等記憶格的記憶格單元 I ^ -解碼器，用以將一位址解碼，並且選擇該記憶格列之記憶格；、，—感測放大器器，用以檢測從該記憶格陣列讀出的資料並且鎖存寫入該i己憶格陣列的資料；、一讀出控制器，用以從該解碼器所選擇的記憶格單元中選擇出來的記憶格中讀出資料；一寫入控制器，用以藉由賦予寫入電壓，將資料寫入該解碼器所選擇的記憶格單元中選擇出來的記憶格；以及一寫入查證讀出控制器，用以在確保在用以判斷預設的貝料疋否被寫入形成該記憶格單元的其中一個記憶格之中的碩出工作中’泥入該導通的記憶格單元的格電流’會大於在用以指定寫入該記憶格中的資料的讀出工作中’流入該導通的記憶格單元的格電導的偏差條件下’從所選擇的記憶格中讀出資料，以確認該寫入控制器的資料寫入狀態。 21·如申請專利範圍第2 0項之非揮發性半導體記憶裝置，其中當格數量增加時，該寫入查證讀出控制器會在實質相同的時間中控制該寫入查證時間。 22·—種非揮發性半導體記憶裝置，其包括：一具有由字線來驅動的可電子重寫記憶格之矩陣配置 0:\65\65707-921006 DOC 5 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公裝 η 線 563241 A8 B8 - C8 ~' --------- —__D8 六、申請專利範圍一 ---- 憶格陣列，該等記憶格會構成數個NAND型記憶格早疋，其各包含與一位元線串聯的數個該等記憶格，每個該NAND型記憶格單元都包括—第—個選擇電晶體，其係位於記憶格其中一端與一位元線之間，並且由第一選擇閘線來驅動，以及一第二個選擇電晶骨豊，其係位另外‘與共用源極線之間，並且由第二條選擇閘線來驅動；一解碼電路，用以將一位址解碼，並且選擇該記憶格陣列之字線及位元線；一感測放大器電路，用以檢測從該記憶格陣列之一位元線中讀出的資料，並且鎖存寫入該記憶格陣列的資料； ' 一讀出控制手段，用以藉由賦予一讀出電壓給從該解碼電路所選擇的NAND型記憶格單元中所選擇出來的字線，並且賦予一第一個通過電壓給未被選擇的字線，以讀出資料，該第一個通過電壓係設定成使記憶格電導；一寫入控制器，用以藉由賦予一寫入電壓於該解碼電路所選擇的NAND型記憶格單元中所選擇出來的字線，並且施加一低於該寫入電壓的第二個通過電壓給未被選擇的字線，以將資料寫入；以及一寫入查證讀出控制器，用以在確保流入該所選擇的 N AN D型記憶格單元之導通狀態的電流大於該讀出控制器的資料讀出工作期間的電導的條件下，藉由賦予一查證讀出電壓至該所選擇的N AN D型記憶格單元中所選擇 O:\65\65707-921006 DOC 5 本紙張尺度適用中國國豕標準(CNS) A4規格(210X 297公爱)""" '—— ______ 563241 A8 B8 C8

563241 A8 B8 C8

線來驅動；記憶袼障列之一位陣列的資一解瑪電路，用以將位址解碼列之字線及位元線； ^擇孩 -感測放大器電路’用以檢測從該記憶格陣疋線中讀W f料，並且鎖存窝入該記憶格 -謂出控制器，用以藉由料—讀出電壓 :路所選擇的NAND型記憶格單元中所選擇出來^ 、.泉，並且賦予-第—個通過f壓給未被選擇的字線，以項出資料，該第-個通過電壓係設定成使記憶格電導. -寫入控制器，用以藉由賦予一寫入電壓於該解碼電路所選擇的NAND型記憶格單元中所選擇出來的字線，並且施加一低於該寫入電壓的第二個通過電壓給未被選擇的字線，以將資料寫入；以及寫入查證碩出控制器，用以在確保流入該所選擇的 N AND型記憶格單元之導通狀態的電流大於該讀出控制态的資料謂出工作期間的電導的條件下，藉由賦予一查證讀出電壓至該所選擇的N AN D型記憶格單元中所選擇的字線’並且施加一第三個通過電壓給未被選擇的字線 (該第三個通過電壓係設定成使記憶格電導），讀出資料以確認該窝入控制手段的資料寫入狀態，其中，當該讀出控制器進行資料讀出工作時，會在該被選擇的N AND型記憶格單元的該第一及第二條選擇閘線中賦予該第一通過電壓， -11 - O:\65\65707-921006.DOC 5 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 563241 A8 B8 C8 D8 六申請專利範圍當孩寫入查證讀出控制器進行寫入查證讀出工作時，會在該被選擇的NAND型記憶格單元的該第一及第二條選擇閘線中賦予該第一或第三個通過電壓，以及其中’孩寫入查證1買出控制器會賦予該第三個通過電壓給未被選擇的字線（該第三個通過電壓高於正常讀出工作的第一個通過電壓），以及賦予該第一個通過電壓給該第一及第二條選擇閘線。 25·—種非揮發性半導體記憶裳置，其包括：一具有由字線來驅動的可電子重寫記憶格之矩陣配置的€ fe、格陣列’該等記憶袼會構成數個N an D型記憶格單兀，其各包含與一位元線串聯的數個該等記憶格，每個该N A N D型1己憶格單元都包括一第一個選擇電晶體，其係位於記憶格其中一端與一位元線之間，並且由第一條選擇閘線來驅動，以及一第二個選擇電晶體，其係位於另外一端與一共用源極線之間，並且由第二條選擇閘線來驅動；一解碼電路，用以將位址解碼，並且選擇該記憶格陣列之字線及位元線；一感測放大器電路，用以檢測從該記憶格陣列之一位凡線中讀出的資料，並且鎖存寫入該記憶格陣列的資料；一謂出控制器，用以藉由賦予一讀出電壓給從該解碼電路所選擇的N AN D型記憶格單元中所選擇出來的字線，並且賦予一第一個通過電壓給未被選擇的字線，以 O:\65\65707-921006.DOC 5 _ 1 2! 本紙張尺度適财關家鮮(CNS) A4規格7^1QX297^JJ 563241 as B8 C8 D8 六、申請專利範圍讀出資料，該第一個通過電壓係設定成使記憶格電導；一窝入控制器，用以藉由賦予一寫入電壓於該解碼電路所選擇的N AND型記憶格單元中所選擇出來的字線，並且施加一低於該寫入電壓的第二個通過電壓給未被選擇的字線，以將資料寫入；以及一寫入查證讀出控制器，用以在確保流入該所選擇的 N AND型記憶格單元之導通狀態的電流大於該讀出控制器的資料讀出工作期間的電導的條件下，藉由賦予一查證讀出電壓至該所選擇的NAND型記憶格單元中所選擇的字線，並且施加一第三個通過電壓給未被選擇的字線 (該第三個通過電壓係設定成使記憶格電導），讀出資料以確認該寫入控制手段的資料寫入狀態，其中，當該讀出控制器進行資料讀出工作時，會在該被選擇的N AND型記憶格單元的該第一及第二條選擇閘線中賦予該第一個通過電壓，當該寫入查證讀出控制器進行寫入查證讀出工作時，會在該被選擇的NAND型記憶格單元的該第一及第二條選擇閘線中賦予該第一或第三個通過電壓，以及其中，該寫入查證讀出控制器會賦予該第一個通過電壓給未被選擇的字線，以及賦予該第三個通過電塵或更低的電壓給該第一及第二條選擇閘線。 O:\65\65707-921006 DOC 5 - 13 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)