TWI698872B - 快閃記憶體的編程方法 - Google Patents

快閃記憶體的編程方法 Download PDF

Info

Publication number
TWI698872B
TWI698872B TW108139855A TW108139855A TWI698872B TW I698872 B TWI698872 B TW I698872B TW 108139855 A TW108139855 A TW 108139855A TW 108139855 A TW108139855 A TW 108139855A TW I698872 B TWI698872 B TW I698872B
Authority
TW
Taiwan
Prior art keywords
word line
programming
voltage
applying
selected word
Prior art date
Application number
TW108139855A
Other languages
English (en)
Other versions
TW202109533A (zh
Inventor
王瑜
李爽
慶 阮
侯春源
湯強
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI698872B publication Critical patent/TWI698872B/zh
Publication of TW202109533A publication Critical patent/TW202109533A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一種對快閃記憶體編程的方法包括：選擇多個字線中的第一字線以選定所選字線，及執行編程循環。該所選字線對應於目標記憶單元，該編程循環包括對所選字線施加編程電壓及對目標記憶單元執行驗證。該驗證包括對所選字線施加預脈衝電壓，對該多個字線中的未選字線施加多個越過電壓，在施加該預脈衝電壓之後對所選字線施加一系列遞增的驗證電壓，及在施加預脈衝電壓之後對該多個字線中的第二字線施加浮動電壓。該第二字線與所選字線相鄰並且在所選字線之後被編程。

Description

快閃記憶體的編程方法
本發明係關於一種快閃記憶體，尤指一種快閃記憶體中的編程方法。
非揮發性記憶體是能夠在不加電的情況下保持其儲存的數據達延續的時段的儲存器。快閃記憶體已經發展成了用於廣泛種類的應用的普及型的非揮發性記憶體。快閃記憶體常被用到諸如個人計算機、數位相機、數位媒體播放器、數位記錄儀、車輛、無線設備、蜂窩電話和可拆卸儲存模塊的電子系統當中，而且快閃記憶體的用途還在不斷擴展。
快閃記憶體使用兩種基本架構中的一種基本架構，這兩種基本架構被稱爲NOR閃存和NAND閃存。典型地，用於NAND快閃記憶體的記憶單元陣列被排列爲使得記憶單元的串從源極到汲極地被串聯到一起。快閃記憶體可以包括具有大量的浮閘電晶體的記憶陣列。NAND架構陣列使其快閃記憶單元的陣列按照具有行和列的矩陣排列，就像常規NOR陣列那樣，使得陣列的每一個快閃記憶單元的閘極按行耦接至字線。然而，與NOR不同的是每一個記憶單元不直接耦接至源極線和列位元線。相反，陣列的記憶單元按照串被排列到一起，通常爲8個、16個、32個或更多。串中的記憶單元在公共源極線與列位元線之間從源極到汲極被串聯耦接在一起。
一些快閃記憶體被設計爲每記憶單元儲存多於一位的數據。每記憶單元儲存多於一位的數據的快閃記憶體被稱爲多級單元（MLC）快閃記憶體。通常使用增量步進脈衝編程（ISPP）來對MLC快閃記憶體編程。在增量步進脈衝編程中，通過多個編程循環對所選擇的記憶單元編程，其中，每一個編程循環包括編程操作和驗證操作，在編程操作中編程電壓被施加至所選擇的記憶單元以修改其狀態，在驗證操作中驗證電壓被施加至所選擇的記憶單元以確定其是否已經達到了目標狀態。通過按照這種方式執行編程循環，所選擇的記憶單元被逐步編程，並且能夠避免諸如過編程的某些編程錯誤。
一種對快閃記憶體編程的方法，包括：選擇多個字線中的第一字線以選定所選字線，該所選字線對應於目標記憶單元及執行編程循環。該編程循環包括對該所選字線施加編程電壓，及對該目標記憶單元執行驗證。該驗證包括：對該所選字線施加預脈衝電壓，對該多個字線中的未選字線施加多個越過電壓，在施加該預脈衝電壓之後，對該所選字線施加一系列遞增的驗證電壓，及在施加該預脈衝電壓之後，對該多個字線中的第二字線施加浮動電壓。該第二字線與該所選字線相鄰並且該第二字線在該所選字線之後被編程。
一種對快閃記憶體編程的方法，包括：選擇多個字線中的第一字線以選定所選字線，該所選字線對應於目標記憶單元，及執行編程循環。該編程循環包括對該所選字線施加編程電壓及對該目標記憶單元執行驗證。該驗證包括：對該所選字線施加預脈衝電壓，對該多個字線中的未選字線施加多個越過電壓；在施加該預脈衝電壓之後，對該所選字線施加一系列遞增的驗證電壓，及在施加該預脈衝電壓之後，將該多個字線中的第二字線放電到系統電壓位準，及在將該第二字線放電至該系統電壓位準之後對該第二字線施加浮動電壓。該第二字線與該所選字線相鄰並且該第二字線在該所選字線之後被編程。
一種對快閃記憶體編程的方法的實施例包括：選擇多個字線中的第一字線以選定所選字線，所選字線對應於目標記憶單元，及執行編程循環。該編程循環包括對所選字線施加編程電壓及對目標記憶單元執行驗證。該驗證包括對所選字線施加預脈衝電壓，對該多個字線中的未選字線施加多個越過電壓，在施加該預脈衝電壓之後對所選字線施加一系列遞增的驗證電壓，及在施加預脈衝電壓之後將該多個字線中的第二字線放電至接地電壓位準，及在將第二字線放電至接地電壓位準之後對該第二字線施加浮動電壓。該第二字線與所選字線相鄰並且在所選字線之後被編程。
圖1顯示本發明的實施例的快閃記憶體100。快閃記憶體100包括多個記憶單元C(1,1)到C(M,N)，其中，M和N是正整數。在本發明的一些實施例中，非揮發性記憶體100可以是NAND型快閃記憶體。N個記憶單元可以耦接至同一字線，並且M個記憶單元可以耦接至同一位元線。例如，一列記憶單元C(1,1)到C(1,N)可以耦接至字線WL 1，並且一列記憶單元C(M,1)到C(M,N)可以耦接至字線WL M。一行記憶單元C(1,1)到C(M,1)可以耦接至位元線BL 1，並且一行記憶單元C(M,1)到C(M,N)可以耦接至位元線BL N。儲存行的一個端子經由對應於該儲存行的位元線電晶體Tb耦接至位元線，及另一端子經由源極線電晶體Ts耦接至源極線。位元線BL 1到BL N耦接至感測電路（例如，感測放大器）300，感測電路300通過感測所選位元線BL n上的電壓或電流來檢測目標記憶單元的狀態，其中，n是在1與N（含1和N）之間的正整數。快閃記憶體100另包括用於對記憶單元陣列實現編程脈衝的控制單元。
記憶單元C(1,1)到C(M,N)可以被配置爲單級記憶單元（SLC）或多級記憶單元（MLC）。利用在記憶單元中儲存的閾值電壓的具體範圍將數據狀態分配給所述記憶單元。SLC允許在一個記憶單元中的單個二進制數位的數據，而MLC則允許在一個記憶單元中儲存兩個或更多二進制數位，這取決於閾值電壓的範圍和緊密性。例如，一個位可以由兩個閾值電壓範圍表示，兩個位可以由四個範圍表示，及三個位可以由八個範圍表示，等等。SLC儲存器使用表示0或1的兩個閾值電壓範圍來儲存單位數據（兩個範圍）。MLC儲存器可以被配置爲儲存兩位數據（四個範圍）、三位數據（八個範圍）或更多位數據。
圖2A是2位MLC記憶單元的閾值電壓範圍的示意圖。記憶單元可以被編程至落入四個不同範圍S0、S1、S2和S3中的一個範圍內的閾值電壓；每一個範圍表示對應於兩位的模式的數據狀態。在每一個範圍S0到S3之間保持一定裕量，以防止重疊。例如，如果記憶單元的電壓落入第一閾值電壓範圍S0內，那麽該單元儲存“11”狀態，其通常表示擦除狀態。如果記憶單元的電壓落入第二閾值電壓範圍S1內，那麽該單元儲存“10”狀態。如果記憶單元的電壓落入第三閾值電壓範圍S2內，那麽該單元儲存“00”狀態。如果記憶單元的電壓落入第四閾值電壓範圍S3內，那麽該單元儲存“01”狀態。
圖2B是3位MLC記憶單元的閾值電壓範圍的示意圖。記憶單元可以被編程至落入八個不同範圍L0、L1、L2、L3、L4、L5、L6和L7中的一個範圍內的閾值電壓；每一個範圍表示對應於三位的模式的數據狀態。例如，如果記憶單元的電壓落入第一閾值電壓範圍L0內，那麽該單元儲存“111”狀態，其通常表示擦除狀態。如果記憶單元的電壓落入第二閾值電壓範圍L1內，那麽該單元儲存“110”狀態。如果記憶單元的電壓落入第三閾值電壓範圍L2內，那麽該單元儲存“101”狀態。如果記憶單元的電壓落入第四閾值電壓範圍L3內，那麽該單元儲存“100”狀態。如果記憶單元的電壓落入第五閾值電壓範圍L4內，那麽該單元儲存“011”狀態。如果記憶單元的電壓落入第六閾值電壓範圍L5內，那麽該單元儲存“010”狀態。如果記憶單元的電壓落入第七閾值電壓範圍L6內，那麽該單元儲存“001”狀態。如果記憶單元的電壓落入第八閾值電壓範圍L7內，那麽該單元儲存“000”狀態。
快閃編程涉及向字線（例如，圖1中的字線WL m）施加一個或多個編程電壓，其中，m是1與M之間的整數。這是要控制每一個記憶單元C(m,1)到C(m,N)的閘極。例如，編程脈衝可以開始於15V，並且對於每一後續編程脈衝都所有提高。這種編程方法是已知的增量步進脈衝編程（ISPP）。在編程脈衝被施加至字線WL m的同時，電壓還被施加至具有這些記憶單元的基底，産生從所選記憶單元的通道到浮閘的電荷轉移。來自通道的電子可以通過直接注入或福勒-諾德海姆穿隧被注入到浮閘內。因此，在編程狀態下，閾值電壓往往大於零。
圖3A是進一步示出了用於對所選的記憶單元編程的增量步進脈衝編程（ISPP）方案的示意圖。圖3A的示例是一般的ISPP方案。編程脈衝的編程電壓被施加以控制所選記憶單元的閘極。編程脈衝的編程電壓的位準在每一個連續環中提高。
在編程脈衝之間，執行驗證操作來檢查所選的記憶單元，以確定它們是否已經達到了它們的目標編程狀態。在圖3B中，在2位MLC記憶單元中，使用一系列的三個遞增的驗證電壓執行驗證操作，以確定所選記憶單元（諸如，C(m,n)）是否已被成功編程到對應於圖2A中的閾值電壓分布S0至S3中的一者的狀態（例如，目標狀態）。與圖3C中類似，使用一系列的七個遞增的驗證電壓執行針對3位MLC記憶單元的驗證操作，以確定所選的記憶單元（例如，C(m,n)）是否已經被成功編程到對應於圖2B中的閾值電壓分布L0至L7中的一者的狀態。
如果記憶單元C(m,n)已經達到了其目標編程狀態，其被禁止或不將通過對耦接至記憶單元C(m,n)的位元線BL n偏置抑制電壓來對其進一步編程。在感測操作之後，如果還有記憶單元尚未完成編程則應用額外的編程脈衝。這個應用編程脈衝繼而執行感測操作的過程繼續直到所有的所選的記憶單元都已經達到它們的目標編程狀態爲止。在已經施加了最大數量的編程脈衝，並且一些選定記憶單元仍然未完成編程時，這些記憶單元將被指定爲缺陷記憶單元。
還是在圖1中，越過電壓（pass voltage）被施加至每一個未選擇的字線，例如，除了WL m之外的字線WL 1到WL M。在不同字線上施加的越過電壓可以是不同的。與所選擇的字線WL m相鄰的字線WL m-1可以具有9V的越過電壓，並且其它字線可以具有8V的越過電壓。越過電壓總是足夠低，以避免發起記憶單元的編程。此外，還對未耦接至具有被選定用於編程的記憶單元的記憶單元串的位元線施加抑制電壓。在編程操作期間，可以對交替位元線進行激活或去活，以便進行編程。例如，諸如BL 2、BL 4等的偶數編號位元線可以被激活以用於對耦接至這些位元線的記憶單元編程，同時諸如BL 1、BL 3等的奇數編號的位元線可以被去活，以防對耦接至這些位元線的記憶單元編程。後續的編程操作可以隨後去活偶數編號的位元線並且激活奇數編號的位元線。
使用圖3A的ISPP方案執行編程操作所需的時間傾向於根據記憶單元的狀態的數量按比例增大。此外，在這些編程操作中，驗證操作傾向於占據總編程時間的一大部分。因此，快閃記憶體需要甚至在所選記憶單元的編程狀態的數量相對較大的情況下，縮短驗證時間的驗證方案。
下文的描述參考圖4和圖5。圖4是在本發明的實施例中實現的記憶單元串的示意圖。圖5顯示本發明的實施例的編程方法的驗證方案。在驗證操作中，所有的字線WL 1到WL M開始於系統電壓Vdd。在時間t1處，預脈衝電壓被施加至所選的字線WL m和第一相鄰字線WL m+1。此外，第一越過電壓Vpass1被施加至第二相鄰字線WL m-1和未選字線（除了WL m、WL m+1之外的所有字線）。在時間t2處，所選字線WL m和第一相鄰字線WL m+1開始放電。第二越過電壓Vpass2被施加至第二相鄰字線WL m-1。其餘未選字線保持在第一越過電壓Vpass1的位準處。在時間t3處，一系列的遞增驗證電壓Vvry被施加至第二字線WL m。在這種情況下，施加七個驗證電壓。此外，當第一相鄰字線WL m+1上的電壓降到系統電壓Vdd時，浮動電壓被施加至第一相鄰字線WL m+1。第二相鄰字線WL m-1上的電壓保持在第二越過電壓Vpass2處，並且其餘未選字線上的電壓保持在第一越過電壓Vpass1處。在時間t4處，後脈衝電壓被施加至所選的字線WL m和第一相鄰字線WL m+1。第二相鄰字線WL m-1被放電至第一越過電壓Vpass1的位準，並且其餘未選字線上的電壓保持在第一越過電壓Vpass1處。在時間t5處，包括WL m、WL m+1和WL m-1在內的所有字線被放電至系統電壓Vdd的位準，因此完成了驗證操作。當驗證電壓Vvry被施加到所選的字線WL m處時，與第一相鄰字線WL m+1相關聯的記憶單元仍然處於擦除狀態，因此在第一相鄰字線WL m+1上施加浮動電壓將不影響後續的編程操作。由於第二相鄰字線WL m-1可能不再處於擦除狀態，因而浮動電壓不應被施加至第二相鄰字線WL m-1，以避免改變其內的編程單元。此外，在驗證操作期間，浮動電壓通過所選字線WL m與第一相鄰字線WL m+1之間的寄生電容Cap的耦合效應而被提高。
圖6A顯示現有技術的驗證電壓對應時間的示意圖。圖6B顯示本發明的實施例的驗證電壓對應時間的示意圖。如圖中所示，與現有技術相比，實施例的方法需要更少的時間達到目標驗證電壓Vtarget。諸如WL m、WL m+1和WL m-1的圖4中的字線之間的寄生電容Cap將影響這些字線上的電壓充電時間。在對第一相鄰字線WL m+1施加浮動電壓時，減少了寄生電容Cap的影響，從而縮短了驗證電壓達到目標驗證電壓Vtarget的上升時間。因此，其能夠改善總體編程性能。此外，通過對第一相鄰字線WL m+1施加浮動電壓，能夠在一定程度上降低電路的功耗。此外，可以在不需要增加設計和製造的複雜性的加法電路的情況下實現所述方法。
圖7顯示本發明的另一實施例的編程方法的驗證方案。圖7所示的驗證操作大部分與圖5中的說明類似，除了浮動電壓在時間t2處被立即施加至第一相鄰字線WL m+1。第一相鄰字線WL m+1上的浮動電壓一直保持直到時間t4爲止。其餘操作基本上與圖5所示的相同。
圖8顯示本發明的又一實施例的編程方法的驗證方案。圖8所示的驗證操作大部分與圖5中的說明類似，除了當在時間t3處第一相鄰字線WL m+1上的電壓降至低電壓GND時在第一相鄰字線WL m+1上施加浮動電壓。第一相鄰字線WL m+1上的浮動電壓一直保持直到時間t4爲止。其餘操作基本上與圖5所示的相同。
圖9是用於對快閃記憶體編程的方法900的流程圖。所述方法合並了前述驗證操作。方法900包含以下步驟。
S902：選擇對應於目標記憶單元的字線並且將編程循環次數設置爲0；
S904：確定編程循環次數是否達到了最大循環次數；如果是，則跳至步驟S920；否則執行S906；
S906：對所選字線施加編程電壓；
S908：對所選字線施加預脈衝電壓；並且對未選字線施加多個越過電壓；
S910：對所選字線施加一系列遞增驗證電壓；並且對第一相鄰字線施加浮動電壓；
S912：對所選字線施加後脈衝電壓；
S914：對所有字線放電；
S916：確定具有大於目標電壓的閾值電壓的記憶單元的數量是否大於預定數量；如果是，則跳至步驟S920；否則執行步驟S918；
S918：提高編程電壓，並且使編程循環次數增加1；跳至步驟S904；
S920：編程結束。
概括地說，該實施例的編程方法包括對最接近所選字線並且在所選字線之後被編程的相鄰字線施加浮動電壓。能夠降低字線之間的寄生電容的影響。因此，其能夠有效地縮短驗證電壓的上升時間，從而縮短驗證時間，並提高總體編程性能。此外，該方法能夠在某種程度上降低電路的功耗。此外，可以在不需要增加設計和製造的複雜性的加法電路的情況下實現所述方法。 以上僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:快閃記憶體 300:感測電路 C(1,1)至C(M,N):記憶單元 BL1至BLN:位元線 WL1至WLM:字線 Tb:位元線電晶體 Ts:源極線電晶體 S0至S3:電壓範圍 L0至L7 Vdd:系統電壓 t1至t5:時間 Cap:寄生電容 900:方法 S902至S920:步驟
圖1是實施例中快閃記憶體的示意圖。 圖2A是2位MLC記憶單元的閾值電壓範圍的示意圖。 圖2B是3位MLC記憶單元的閾值電壓範圍的示意圖。 圖3A、圖3B和圖3C顯示用於對所選擇的記憶單元編程的增量步進脈衝編程（ISPP）的示意圖。 圖4是在實施例中記憶單元串的示意圖。 圖5是實施例的編程方法的驗證方案的示意圖。 圖6A是現有技術的驗證時間的示意圖。 圖6B是實施例的驗證時間的示意圖。 圖7是實施例的編程方法的驗證方案的訊號圖。 圖8是實施例的編程方法的驗證方案的訊號圖。 圖9是對快閃記憶體編程的方法的流程圖。
900:方法
S902至S920:步驟

Claims (15)

  1. 一種對快閃記憶體編程的方法，包括： 選擇多個字線中的一第一字線以選定一所選字線，該所選字線對應於一目標記憶單元；及 執行一編程循環，包括： 對該所選字線施加一編程電壓；及 對該目標記憶單元執行驗證，包括： 對該所選字線施加一預脈衝電壓； 對該多個字線中的未選字線施加多個越過電壓； 在施加該預脈衝電壓之後，對該所選字線施加一系列遞增的驗證電壓；及 在施加該預脈衝電壓之後，對該多個字線中的第二字線施加一浮動電壓，該第二字線與該所選字線相鄰並且該第二字線在該所選字線之後被編程。
  2. 如請求項1所述的方法，其中執行該編程循環另包括：在該驗證之後對該多個字線中的每一字線放電。
  3. 如請求項1所述的方法，其中執行該編程循環另包括：如果具有大於一目標電壓的閾值電壓的記憶單元的數量大於一預定數量，則結束該編程循環。
  4. 如請求項1所述的方法，其中執行該編程循環另包括：提高該編程電壓。
  5. 如請求項1所述的方法，另包括：如果編程循環次數達到一最大循環次數，則結束該編程循環。
  6. 一種對快閃記憶體編程的方法，包括： 選擇多個字線中的一第一字線以選定一所選字線，該所選字線對應於一目標記憶單元；及 執行編程循環，包括： 對該所選字線施加一編程電壓；及 對該目標記憶單元執行驗證，包括： 對該所選字線施加一預脈衝電壓； 對該多個字線中的未選字線施加多個越過電壓； 在施加該預脈衝電壓之後，對該所選字線施加一系列遞增的驗證電壓； 在施加該預脈衝電壓之後，將該多個字線中的一第二字線放電到一系統電壓位準，該第二字線與該所選字線相鄰並且該第二字線在該所選字線之後被編程；及 在將該第二字線放電至該系統電壓位準之後，對該第二字線施加一浮動電壓。
  7. 如請求項6所述的方法，其中執行該編程循環另包括：在該驗證之後對該多個字線中的每一字線放電。
  8. 如請求項6所述的方法，其中執行該編程循環另包括：如果具有大於一目標電壓的閾值電壓的記憶單元的數量大於一預定數量，則結束該編程循環。
  9. 如請求項6所述的方法，其中執行該編程循環另包括：提高該編程電壓。
  10. 如請求項6所述的方法，另包括：如果編程循環次數達到一最大循環次數，則結束該編程循環。
  11. 一種對快閃記憶體編程的方法，包括： 選擇多個字線中的一第一字線以選定一所選字線，該所選字線對應於一目標記憶單元；及 執行編程循環，包括： 對該所選字線施加一編程電壓；及 對該目標記憶單元執行驗證，包括： 對該所選字線施加一預脈衝電壓； 對該多個字線中的未選字線施加多個越過電壓； 在施加該預脈衝電壓之後，對該所選字線施加一系列遞增的驗證電壓； 在施加該預脈衝電壓之後，將該多個字線中的一第二字線放電至一接地電壓位準，該第二字線與該所選字線相鄰並且處於該所選字線的最接近位元線電晶體的一側上；及 在將該第二字線放電至該接地電壓位準之後，對該第二字線施加一浮動電壓。
  12. 如請求項11所述的方法，其中執行該編程循環另包括：在該驗證之後對該多個字線中的每一字線放電。
  13. 如請求項11所述的方法，其中執行該編程循環另包括：如果具有大於一目標電壓的閾值電壓的記憶單元的數量大於預定數量，則結束該編程循環。
  14. 如請求項11所述的方法，其中執行該編程循環另包括：提高該編程電壓。
  15. 如請求項11所述的方法，另包括：如果編程循環次數達到一最大循環次數，則結束該編程循環。
TW108139855A 2019-08-28 2019-11-04 快閃記憶體的編程方法 TWI698872B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/102969 2019-08-28
PCT/CN2019/102969 WO2021035562A1 (en) 2019-08-28 2019-08-28 Method of programming in flash memory devices

Publications (2)

Publication Number Publication Date
TWI698872B true TWI698872B (zh) 2020-07-11
TW202109533A TW202109533A (zh) 2021-03-01

Family

ID=69088363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108139855A TWI698872B (zh) 2019-08-28 2019-11-04 快閃記憶體的編程方法

Country Status (7)

Country Link
US (2) US10943663B1 (zh)
EP (1) EP3877978B1 (zh)
JP (1) JP7239719B2 (zh)
KR (1) KR102663034B1 (zh)
CN (2) CN114067881A (zh)
TW (1) TWI698872B (zh)
WO (1) WO2021035562A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200144000A (ko) * 2019-06-17 2020-12-28 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
CN114067881A (zh) * 2019-08-28 2022-02-18 长江存储科技有限责任公司 闪速存储器件中的编程方法
KR20210106753A (ko) * 2020-02-21 2021-08-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
CN111630600B (zh) * 2020-04-15 2021-08-31 长江存储科技有限责任公司 3d nand闪存及其操作方法
CN111727477A (zh) 2020-05-06 2020-09-29 长江存储科技有限责任公司 3d nand闪存的控制方法和控制器
WO2021232223A1 (en) 2020-05-19 2021-11-25 Yangtze Memory Technologies Co., Ltd. 3d nand flash and operation method thereof
CN112802525B (zh) * 2021-01-28 2022-10-28 长江存储科技有限责任公司 三维存储器及其控制方法
US11894059B2 (en) * 2021-07-28 2024-02-06 SK Hynix Inc. Apparatus and method for programming data in a non-volatile memory device
KR20230068264A (ko) 2021-11-10 2023-05-17 삼성전자주식회사 인접 워드 라인의 플로팅 상태를 조절할 수 있는 반도체 메모리 장치 및 그것의 동작 방법
JP2023086292A (ja) * 2021-12-10 2023-06-22 キオクシア株式会社 半導体記憶装置
US20230410923A1 (en) * 2022-06-21 2023-12-21 Sandisk Technologies Llc Hybrid precharge select scheme to save program icc
US11972805B2 (en) * 2022-08-05 2024-04-30 Sandisk Technologies Llc Non-volatile memory with narrow and shallow erase

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563241B (en) * 1999-08-06 2003-11-21 Toshiba Corp Non-volatile semiconductor memory device
TW201145291A (en) * 2009-11-25 2011-12-16 Sandisk Corp Programming non-volatile memory with a reduced number of verify operations
TW201342377A (zh) * 2012-01-06 2013-10-16 Sandisk Technologies Inc 在反及快閃記憶體之寫入操作期間藉由等化及調節源極、井及位元線位準的電荷循環
US8605512B2 (en) * 2010-12-20 2013-12-10 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device
US20140313823A1 (en) * 2010-05-31 2014-10-23 Samsung Electronics Co., Ltd. Nonvolatile memory device, system and programming method with dynamic verification mode selection
US9318202B2 (en) * 2014-02-04 2016-04-19 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of operating the same
US9653168B2 (en) * 2015-02-03 2017-05-16 Samsung Electronics Co., Ltd. Nonvolatile memory device and a method of operating the nonvolatile memory device
TWI606577B (zh) * 2015-09-14 2017-11-21 Toshiba Memory Corp Memory device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246430A (ja) 2001-02-21 2002-08-30 Hitachi Ltd 半導体装置の製造方法
US6811075B2 (en) 2002-12-16 2004-11-02 Printmark Industries, Inc. Coin wrapper and method of wrapping coins using coin wrapper
JP4157065B2 (ja) * 2004-03-29 2008-09-24 株式会社東芝 半導体記憶装置
JP4836548B2 (ja) * 2005-11-11 2011-12-14 株式会社東芝 半導体集積回路装置
JP2007193862A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 不揮発性半導体記憶装置
JP4498370B2 (ja) * 2007-02-14 2010-07-07 株式会社東芝 データ書き込み方法
KR101401558B1 (ko) * 2007-08-20 2014-06-09 삼성전자주식회사 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
KR100859258B1 (ko) * 2007-09-10 2008-09-18 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
KR101076879B1 (ko) 2008-04-11 2011-10-25 주식회사 하이닉스반도체 셀프 부스팅을 이용한 플래시 메모리소자의 프로그램 방법
US8051240B2 (en) 2008-05-09 2011-11-01 Sandisk Technologies Inc. Compensating non-volatile storage using different pass voltages during program-verify and read
KR100960448B1 (ko) * 2008-05-13 2010-05-28 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 검증 방법
KR101774471B1 (ko) * 2010-11-25 2017-09-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
KR102127416B1 (ko) * 2013-06-27 2020-06-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 읽기 방법
KR20150033129A (ko) 2013-09-23 2015-04-01 에스케이하이닉스 주식회사 반도체 메모리 장치
JP6495852B2 (ja) 2016-03-15 2019-04-03 東芝メモリ株式会社 記憶装置
CN108986861B (zh) * 2017-06-02 2023-09-26 三星电子株式会社 对非易失性存储器装置进行编程的方法
KR102326558B1 (ko) 2017-07-28 2021-11-15 삼성전자주식회사 낸드 스트링을 포함하는 메모리 장치 및 그 동작 방법
KR20190017526A (ko) * 2017-08-11 2019-02-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
CN109065091B (zh) * 2018-08-01 2022-11-08 长江存储科技有限责任公司 3d nand闪存的读取方法
CN109658964B (zh) * 2018-11-15 2020-08-14 长江存储科技有限责任公司 闪存器的数据写入方法及装置、存储设备及存储介质
CN114067881A (zh) * 2019-08-28 2022-02-18 长江存储科技有限责任公司 闪速存储器件中的编程方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563241B (en) * 1999-08-06 2003-11-21 Toshiba Corp Non-volatile semiconductor memory device
TW201145291A (en) * 2009-11-25 2011-12-16 Sandisk Corp Programming non-volatile memory with a reduced number of verify operations
US20140313823A1 (en) * 2010-05-31 2014-10-23 Samsung Electronics Co., Ltd. Nonvolatile memory device, system and programming method with dynamic verification mode selection
US8605512B2 (en) * 2010-12-20 2013-12-10 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device
TW201342377A (zh) * 2012-01-06 2013-10-16 Sandisk Technologies Inc 在反及快閃記憶體之寫入操作期間藉由等化及調節源極、井及位元線位準的電荷循環
CN104160449A (zh) * 2012-01-06 2014-11-19 桑迪士克科技股份有限公司 在nand快闪存储器的写入操作期间通过均衡和调整源极、阱和位线的电荷循环
US9318202B2 (en) * 2014-02-04 2016-04-19 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of operating the same
US9653168B2 (en) * 2015-02-03 2017-05-16 Samsung Electronics Co., Ltd. Nonvolatile memory device and a method of operating the nonvolatile memory device
TWI606577B (zh) * 2015-09-14 2017-11-21 Toshiba Memory Corp Memory device

Also Published As

Publication number Publication date
EP3877978B1 (en) 2023-07-12
KR102663034B1 (ko) 2024-05-03
EP3877978A4 (en) 2022-07-06
KR20210099657A (ko) 2021-08-12
US10943663B1 (en) 2021-03-09
WO2021035562A1 (en) 2021-03-04
JP7239719B2 (ja) 2023-03-14
EP3877978A1 (en) 2021-09-15
CN110678926B (zh) 2021-07-16
US20210065808A1 (en) 2021-03-04
CN110678926A (zh) 2020-01-10
CN114067881A (zh) 2022-02-18
US11264101B2 (en) 2022-03-01
JP2022519866A (ja) 2022-03-25
US20210166766A1 (en) 2021-06-03
TW202109533A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
TWI698872B (zh) 快閃記憶體的編程方法
US10043574B2 (en) Programming memories with multi-level pass signal
US10037797B2 (en) Programming memories with stepped programming pulses including inhibiting a memory cell for a portion of a programming pulse and enabling that memory cell for another portion of that programming pulse
USRE45544E1 (en) Saw-shaped multi-pulse programming for program noise reduction in memory
JP2014225310A (ja) 不揮発性半導体記憶装置
WO2009081745A1 (ja) 不揮発性半導体記憶装置
US8995211B2 (en) Program condition dependent bit line charge rate
JP2010102751A (ja) 不揮発性半導体記憶装置とその書き込み方法
US10504599B2 (en) Connecting memory cells to a data line sequentially while applying a read voltage to the memory cells and programming the read data to a single memory cell
JP2008016112A (ja) 半導体記憶装置
JP2010135023A (ja) 半導体記憶装置
JP2015053098A (ja) 不揮発性半導体記憶装置
JP7309923B2 (ja) フラッシュメモリデバイスにおけるセンス回路および検知動作方法
JP2012198973A (ja) 不揮発性半導体記憶装置