TW554315B

TW554315B - Semiconductor device and display module

Info

Publication number: TW554315B
Application number: TW089124472A
Authority: TW
Inventors: Nobuhisa Sakaguchi; Yoshinori Ogawa
Original assignee: Sharp Kk
Priority date: 2000-02-29
Filing date: 2000-11-18
Publication date: 2003-09-21
Also published as: KR100372847B1; US6621478B1; JP2001242833A; KR20010085256A; JP4056672B2

Description

554315 A7 五、發明說明（1 ) 發明之技術領域本發明與一種以數位·類比轉換之顯示資料信號驅動顯 T裝置’於上述顯示裝置灰度顯示用半導體裝置及具有其之顯示模組有關。發明之背景自先前已知例如圖11所示，主動型陣列方式之代表例 < TFT (薄膜電晶體）方式液晶顯示裝置。該液晶顯示裝置包括：液晶面板901，TFT方式並做爲液晶顯示部；及液晶驅動裝置。液晶面板901内設有：液晶顯示元件，未圖示’及雙向電極（共通電極）906。上述液晶驅動裝置包括：源驅動器902及閘驅動器 9〇3、控制器904及液晶驅動電源905。上述源驅動器9〇2 及閘驅動器903，分別由IC (Integrated circuit)而成。上述控制器904將顯示資料D及控制信號su輸出於源驅動器 902 ’並將控制信號si2輸出於閘驅動器903。上述控制信號sii可舉水平同步信號及時鐘信號，而控制信號si2可舉垂直同步信號。而上述源驅動器902之各液晶驅動電壓輸出端子，連接於液晶面板901對應之源信號線。上述閘驅動器9〇3之各液晶驅動電壓輸出端子，連接於液晶面板9〇1對應之閘信號線。又上述液晶驅動電源905 ’輸出驅動液晶驅動裝置

(源驅動器902、閘驅動器903 )之電湄乃故4 、A %你及她加於液晶面板 901之各種驅動電壓。上述數位顯示資料D係從外部做爲串丨 ^子夕ϋ貝枓輸入，經過 (請先閱讀背面之注意事一 -I I I π填寫本頁) · · 經濟部智慧財產局員工消費合作社印製 -4- 554315 五、發明說明（2 ) 控制器_輸入源驅動器9〇2。上述源驅動器搬在其内奇以分時問鎖輸人之顯示資科D予以串列.並列變換，使其後之顯示資料D同步於控㈣9Q4輸人之上述水平同步信號實施數位-類比轉換（以η Λ 脊狭（以下％ DA轉換），做爲顯示信號輪出。上述顯示信號具有灰度顯示用類比電壓(灰度顯示電壓）。一而由DA轉換所得顯示信號，從液晶驅動電壓輸出端子藉k源仏唬泉’刀別向對應其液晶驅動電壓輸出端子之液晶面板9〇1内之液晶顯示元件（未圖示）輸出。於圖12表示上述源驅動器9〇2之電路方塊圖之—例。源驅動器902基本上由移位暫存電路13〇2、輸入閃鎖電路、取樣記憶電路13G3、料記憶電路簡、位準移位電路、DA轉換電路13〇6、輸出電路13〇7及基準^ 壓產生電路1309構成。包首先、移位暫存電路1302具有n段各移位暫存器。將與水平同步信號同步之脈衝起始信號sp，輸入上述移經濟部智慧財產局員工消費合作社印製存電路之第"史，然後上述脈衝起始信號sp同步於時鐘信號CK，依序轉移n段移位暫存器13〇2内。而移位暫存電路1302之第n段輸出，做爲輸出信號⑽ 輸出，做爲級聯連接之源驅動H 902之次段源驅動器啦 =脈衝起始信號SP輸入，以後同樣轉移脈衝起始信號顯示資料D分別例如由6位元之顯示資料DR (紅）、顯示資料DG (綠）、顯示資料DB (藍）構成，輸入輸入閃鎖 554315 A7 五、發明說明（3 ) 電路1301。而—時閃鎖於輸入閃鎖電路13〇1後，由時鐘信號送^取樣記憶電路咖。取樣記憶電路測，取樣占己憶由別述移位暫存電路1 女 • 々仔％路1302之各段輪出信號（脈衝起始信號SP移位之信號），分時（串列）送來之顯示資料D。然後、將顯示資料D輸入次—保持記憶電路13〇4，在該顯示資料〇之1水平期間資料輸入保持記憶電路13〇4 時，由依水平同步信號之閃鎖信號LS問鎖。而至輸入次一問鎖k 5虎LS止，即1 7k伞细叫即1水千期間t中，保持前顯示資料 D從保持記憶電路13〇4輸出。被問鎖之顯示資料D之各信號電位，由次—電位移位電路1305，從邏輯系電壓電位（Vcc_GND電位）"分別轉換; 位至液晶驅動所需之電壓電位（VDD-GND電位）。 ^ 一方面、上述基準電壓產生電路13〇9，產生依參考電壓VR(例如以Vrefl〜Vref9構成）由分電阻等使用於灰度= 示之例如64電位之電壓。DA轉換電路13〇6依被問鎖：：電位之顯示資料D(對應DR、DG、DB之各6位元），… 前述64電位之電壓選擇】個電塾電位，轉換爲類比電^ 做爲上述顯示信號輸出。，而此等電壓電位之各顯示信號，由含電壓輸出電路等構成之輸出電路13〇7 ,做爲灰度顯示電壓從液晶驅動電壓輪出端子1308，分別向液晶面板9〇1之各液晶顯示元件之/ 信號線輸出。 - 原此種先前之源驅動器係如圖12 (僅示1電路）與圖^、示’分別將來自外部之數位顯示資料（DR、DG、 υΒ) ψ 私紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公爱） (請先閲讀背面之注意事^ I --- >填寫本頁} Αδττ 經濟部智慧財產局員工消費合作社印製 554315 A7 B7 五、發明說明（4 ) 列輸入（Dl、D2、."D8···)，一旦於D型正反器（以下稱 DF/F)構成之輸入閂鎖電路1301，以時鐘信號CK之昇起被閂鎖（參考圖14(a)至圖14(c)所示閂鎖資料之時序圖）。然後、此等被閂鎖之各顯示資料D係輸入DF/F構成之取樣記憶電路1303，同步於時鐘信號CK之昇起，將脈衝起始信號SP轉移至η段移位暫存電路1302内，並同步於從各段輸出之信號（SRI、SR2...SRn)之昇起，予以記憶。然後、向保持記憶電路1304輸出上述各顯示資料D ，接著、由閂鎖信號LS從保持記憶電路1304總括輸出，至次一閂鎖信號LS輸入止，保持其輸出信號。然而、上述先前之情形，爲了提高圖像品質隨液晶面板 901之高精細化，產生所謂圖像品質劣化之如下問題。首先、於上述先前，例如使用對應RGB之合計18支顯示資料 D (6 位元 xRGB)之 SXGA (Super extended Graphics Array, 1024xRGBx768)型液晶面板901時，例如實施64灰度顯示用源驅動器902，對上述顯示資料D ，時鐘信號CK需達 65 MHz之極高速資料傳送速率。因此、於上述先前，愈指望於液晶面板901之高精細化，需以更快之資料傳送速率，將顯示資料D依序於輸入閂鎖電路1301閂鎖後，分時記憶於取樣記憶電路1303，惟因高速化對時鐘信號CK取入顯示資料D之時序規格（資料建立/保持時間）之保證越加酊難。由此、於上述先前，因對應更高之資料傳送速率之更高頻率之時鐘信號CK致顯示圖像品質劣化，而發生無法同本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意本頁) 經濟部智慧財產局員工消費合作社印製 554315 A7

五、發明說明（5 ) 時滿足南精細化盘摇；盤j ^ ，、杈回顯不圖像品質雙方之問題。發明所欲解決之課題本發明有鑑於上述先前之問題，其目的係爲了能減低時經濟部智慧財產局員工消費合作社印製

-----------W裝------- (請先閱讀背面之注意事填寫本頁) 鐘頻率，將於時鐘信號之昇起與降落兩邊緣取進顯示資料 D (万式’抓用於輸入介面部，於源驅動器内部實施串列 -並列’欠換，即可減少時鐘頻率至所需之資料傳送速率之例如半，而捐：供擴大動作頻率與提高信賴性之半導體裝置與使用其之顯示裝置模組。課題之解決手段本發明之半導體裝置，爲解決以上課題，其構造包含：轉移機構，轉移依時鐘信號之脈衝起始信號；問鎖機構，同步於時鐘取進輸人之顯示資科信號做爲同步資料輸出；及取樣機構，依轉移之脈衝起始信號將上述同步資料取樣輸出；上述問鎖機構，將上述顯示資料信號於上述時鐘k號之昇起與降落之兩時序同步取進。故上述構造，可由閂鎖機構與取樣機構將顯示資料信號，爲了顯示以_列·並列變換輸出。又於上述構造，因 =鎖機構將上述顯示資料信號於上述時鐘信號之昇起與降落兩時序同步取進，故可比顯示資料信號所需之資料傳送速率，減低時鐘信號之時鐘頻率。因此、上述構进六、保證對時鐘信號取進顯示資料之時序規格（資科建立/保持時間）。故上述構造，可邊迴避·顯示圖像品只〈劣化，同時滿足鬲精細化與提高顯示圖像品質雙方。 -I I I - 本發明之其他半導體裝置，爲解決上述課題，其構造包本紙張尺度適用中國國家標準（CNS)A4規格（210 : 554315 A7 五、發明說明（6 ) 含··轉移機構，轉移依時鐘信號之脈衝起始構，同步於時鐘信號取進輸人之 ^U，閃鎖料輸出；及取樣機構，依轉移之脈衝爲同步: 』& 饴琥將上述同步 ^料取樣輸出；上述㈣機構，將上述顯示資抑號於相互相位不同之多數各時鐘信號之各昇起與降落之兩時序@ 步取進。因此、上述構造，因問鎖機構將上述顯示資科信號於相互相位不同之多數各時鐘信號之各昇起與降落之兩時序同步取進’故可比顯示資料信號所需之資料傳送速率，更滅低時鐘信號之時鐘頻率1此、上述構造，因容易保證到時鐘信號取進顯示資料之時序規格（資料建立/保㈣間），故可邊迴避顯示圖像品質之劣化，同時滿足高精細化與提高顯示圖像品質雙方。本發明之顯示裝置模組係如以上，具有上述半導體裝置中之任何—種。依上述構造，因可對應顯示裝置模組之高精細化，故能確實提高顯示裝置模組之顯示圖像品質。本發明之另一其他目的、特徵及優點，依以下所示記裁應能充分了解。又本發明之益處，由參考附圖之下列説明應可明瞭。發明之實施形態依圖1至圖10説明本發明有關之半導體裝置及使用其之頭示裝置模組實施各形態如下。做爲上述顯示裝置模組之液晶顯示裝置，例如圖2所不，包括：液晶面板1 ，TFT (薄膜電晶體）方式並做爲液 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事^^填寫本頁) •裝經濟部智慧財產局員工消費合作社印製 554315 A7 __ B7 _ 五、發明說明（7 ) 晶顯不邵；及液晶驅動裝置（半導體裝置），驅動液晶面板用。上述液晶面板1爲主動型陣列方式之代表例。關於上述液晶面板1之詳細情形容後説明。上述液晶驅動裝置包括··源驅動器2及閘驅動器3、控制器4及液晶驅動電源5 。上述源驅動器2及閘驅動器 3 ’分別由1C構成。上述控制器4向源驅動器2輸出顯示貝料D及控制k號S1 ’並向閘驅動器3輸出控制信號 S2。上控制仏號S1可舉水平同步信號及時鐘信號，而控制信號S2可舉垂直同步信號。而上述源驅動器2之各液晶驅動電壓輸出端子，連接於液晶面板1對應之各源信號線14。上述閘驅動器3之各液晶驅動電壓輸出端子，連接於液晶面板1對應之各閘信號線15 (參考圖3 )。上述液晶驅動電源5 ，向液晶驅動裝置，輸出驅動液晶驅動裝置（源驅動器2 、閘驅動器3 )之電源及施加於液晶面板1之各種驅動電壓。上述液晶顯示裝置之源驅動器2及閘驅動器3 ，例如裝載方；未圖示之各TCP (Tape Carrier Package)。上述TCP係指將LSI裝於磁帶膠片之薄型包件。上述TCp之輸出端子側’例如藉 ACF (Anisotropic Conductive Film)，以熱壓接並以€連接於液晶面板1未圖示之各端子。上述各端子係由設在液晶面板i未圖示之液晶玻璃基板上之IT〇 (IndiUm

Tin Oxide)而成，分別連接於前述源信號線14及閘信號線 15 〇方面、經丁CP配線及彈性基板配線等，實施向各源驅本紙張尺度適用中國國家標準（CNS)A4規格（ x 297公爱） (請先閱讀背面之注意事d -I --- f填寫本頁) 經濟部智慧財產局員工消費合作社印製 554315 A7 B7 五、發明說明（8 動斋2及閘驅動器3之輸入側信號之輸出入。從外部輸入之_列數位顯示資料，經控制器4向源驅動器2，做爲_ 列顯示資料D輸入。圖1係本發明之第-實施形態之上述源驅動器2之電路方塊圖之-例。源驅動器2基本上包括：移位暫存電路 (轉移機構）22、輸入閃鎖電路⑺鎖機構）21、取樣記憶電路(取樣機構)23、保持記憶電路24、電位移位電路 25、DA變換電路26、輸出電路27、從輸出電路27之輸出端子28、及基準電壓產生電路29。以下、先僅説明上述電路構造中，與先前技藝之不同處，而關於其他電路動作之説明則容後敘述。上述不同處，先前係如圖12及圖13所示，以閂鎖輸入之顯示資料D之輸入問鎖電路13〇1、取樣記憶電路13〇3 爲中心之顯示資料D之取進及轉移，數位式顯示資料 D(DR、DG、DB分別以6位元、計ls位元構成）之每各位元，設置以1個DF/F構成之輸入閂鎖電路13〇1。本發明之第一實施形態，因用時鐘信號CK之昇起與降落兩邊緣，實施輸入閂鎖電路21之顯示資料D之閂鎖，故對時化號CK之時鐘頻率，比先前減低以後電路之顯示資料D之處理時間，即可加速顯示資料D之處理速产 (提高資料傳送速率）。依圖4之電路例與圖5之時序圖，就本發明之第一實施形態説明如下。首先、對從控制器4輸出之串列顯示資料 D (DR、DG、DB分別以6位元、计18位元構成）之各1 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意寫本頁) 裝經濟部智慧財產局員工消費合作社印製 554315 A7 B7 五、發明說明（9 ) 位元，輸入閂鎖電路21同步於時鐘信號CK之昇起與降落兩邊緣，分別依序取進，做爲各同步資料Qll、Q12分別輸出。故上述輸入閂鎖電路21，具有DF/F21a及DF/F21b之2 個DF/F。上述DF/F21a係分別輸入顯示資料D與時鐘信號CK者。而上述DF/F21b係分別輸入上述顯示資料D與以反相器21i反轉上述時鐘信號C K之反轉時鐘信號CK條者。上述顯示資料D係輸入DF/F21a及DF/F21b之各D端子。上述時鐘信號C K及反轉時鐘信號CK條，分別輸入 DF/F21a 及 DF/F21b 之各 CK 端子。上述取樣記憶電路23，設置分別輸入輸入閂鎖電路21 輸出之2個各同步資料Qll、Q12，予以閂鎖用之2個 DF/FSSai 及 DF/F23N 〇而將移位暫存電路22之第A(l)段輸出，輸入輸入昇起同步資料Ql 1之DF/F23ai之CK端子，一方面、將移位暫存電路22之第B(l)段輸出，輸入輸入降落同步資料Q12之 DF/F23bii CK 端子。附帶説明，η段移位暫存電路22包含：A(l)、A(2)、 …A(n/2)之移位暫存部，同步於時鐘信號CK之昇起，依序轉移脈衝起始信號SP ;及B(l)、B(2)、...B(n/2)之移位暫存部，同步於時鐘信號CK之降落，依序轉移脈衝起始信號SP。 - 取樣記憶電路23之各輸出（Q21、Q22)，分別輸入記憶在保持記憶電路24之一定位址。圖4所示電路，係顯示 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事^! -1 --- 1填寫本頁) 經濟部智慧財產局員工消費合作社印製 554315 A7 _________ B7 五、發明說明（10 ) 資料D之各顯示資料dr、DG、DB之計18位元中之丨位元（例如做爲DR1)之電路，此外、僅將於移位暫存電路22 之第A(l)段與第B(1)段之時序取樣之部分爲代表例圖示者。雖未圖示，惟輸入顯示資料DR1之輸入閂鎖電路21之輸出Q11 ，係共通輸入取樣記憶電路23之各DF/F23a2〜 DF/FUaw。將移位暫存電路22之其他第A(2)〜A(n/2)段之輸出，分別輸入上述各DF/F23a2〜DF/F23an/2之CK端子。此等取樣1己憶電路23之各輸出，分別輸入記憶在保持記憶電路24之一定位址。一方面、輸入顯示資料DR1之輸入閂鎖電路21之輸出 Q12 ’係共通輸入取樣記憶電路23之各DF/Fb2〜DF/Fbn/2。將移位暫存電路22之其他第B⑺〜B(n/2)段之輸出，分別輸入各DF/Fh〜DF/Fbw之CK端子。此等取樣記憶電路23之各輸出，分別輸入記憶在保持記憶電路24之一定位址。以上爲有關顯示資料DR1之電路構造及處理例，惟具備對顯示資料D之其他顯示資料亦同樣處理之電路構造，同經濟部智慧財產局員工消費合作社印製 ----------裝--- (請先閲讀背面之注意事填寫賣) 樣加以處理。如此、上述顯示資料D即被_列_並列傲換。又圖5(a)至圖5(f)係上述時鐘信號CK與顯示資料d之各種時序圖。輸入之顯示資料D [參考圖5(b)]，於時鐘信 5虎CK [參考圖5⑷]之昇起.降落兩邊緣被閃鎖，而分爲丄昇起問鎖資料，昇起同步資料Qu [參考圖5(〇];: 降洛閃鎖資料，降落同步資料Qu [參考圖$⑷];之2通 -一 —__-13- 本紙張尺標準（CNS)A4規格—X 29 ) —----_一 554315 A7 ______ B7 五、發明說明（11 ) 道0 故上述顯7F資料D ，即以2個單位串列·並列變換。即形成以1次變換循環而資料長度爲2倍之2個並列資料。兹應著眼於時鐘信號CK之時鐘頻率，爲顯示資料D之資料傳送速率之一半即可，若資料傳送速率爲8〇 MHz，則時鐘頻率以40 MHz即可。如此、本發明因採用以時鐘信號CK之昇起及降落兩邊緣取進顯示資料D，與處理方式，故可使時鐘頻率，爲顯示資料D之顯示所需資料傳送速率之一半。故本發明可實現動作頻率擴大與信賴性高之液晶驅動裝置（半導體裝置）及使用其之液晶顯示裝置模組。其次、依圖6至圖8説明本發明有關之其他實施形態之第二實施形態如下。上述第一實施形態，構成以控制器4輸入1相之時鐘信號CK。此時、於上述輸入閂鎖電路21，依序閂鎖隨著更高精細化之更快速資料傳送速率之顯示資料D後，分時記憶於取樣記憶電路23之方式，有對時鐘信號ck，取進資料時序之規格（資料建立/保持時間）之保證困難之情形。故此第二實施形態之半導體裝置之液晶驅動裝置，如圖 6至圖8所示，用將相位錯開1/4相之2相之時鐘信號 CK1、CK2，以昇起及降落兩邊緣取進顯示資料d之方式，採用於輸入閂鎖電路31、·處理電路之移位暫存電路 32及取樣記憶電路33。因此、上述構造，可使時鐘頻率爲顯示資料D所需之資料傳送速率之1/4 ，此外、可實現 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事i -1 --- π填寫本頁) 訂：經濟部智慧財產局員工消費合作社印製 554315 五、發明說明（l2 ) 動作頻率擴大與信弟g 古、、< 液晶驅動裝置（半使用其之液晶顯示裝置模組。（牛導恤裝置）及圖7係本第二實始# μ 、 >恕有關之源驅動器2之電路構造圖。與圖1所示源驅動器 .ό 動詻2 t王要是異點，係第一實施形恐’馬私1相I時鐘信號CK輸入問鎖顯示資料D用之輸入問鎖電路21，而第二實施形態，則爲將2相之各時鐘信號CK1、CK2分別私λ i n ⑴和入輸入閂鎖電路3 1。

以下說*明上述輸入問雜咖枚Q 1 ΊΤ IV Ί鎖A路3 1、取樣記憶電路33及移位暫存電路32。因有關保持記憶電路24、電位移位電路 25、DA變換電路26、輸出電路27及基準電壓產生電路 29之構造及動作，與上述第—實施形態相同，㈣予同一構件號碼，以下省略其等説明。圖7係本發明有關之輸入閂鎖電路31、取樣記憶電路 33及移位暫存電路32之電路例，圖8係圖示其時序圖。第二實施形態，係用相互錯開相位1/4相之時鐘信號CK1 及時鐘#號CK2 ’並分別使用雙方之各時鐘信號CK1、 CK2之昇起與降落兩邊緣，閂鎖顯示資料〇，即可更減低以後電路之上述顯示資料D之處理時間。

依圖7及圖8更詳細説明上述第二實施形態，首先、對控制器4輸出之顯示資料D (DR、DG、DB之分別6位元，計18位元構成）之各1位元，輸入閂鎖電路31具有上述顯示資料D分別輸入輸入端子之D端子之4個DF/F。上述4個DF/F係·· DF/F31b，使用反相器31i反轉DF/F31a 與時鐘信號CK1之反轉時鐘信號CK1條；及2個DF/F31C -15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------^ (請先閲？面5意事||?填寫本頁) yo 經濟部智慧財產局員工消費合作社印製 554315 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱 A7 五、發明說明（η ) 、賺31d，更對轉時鐘信號⑻，以㈣相位1/4 4目之時鐘信號CK2，同前構成動作。取樣記憶電路33 ’設置4個卿加、㈣训、赚33Cl、卿33di，俾分別輸入自輸入問鎖電路3i之4 個輸出（QU、Q12、Q13、Ql4)，並予以問鎖之用。而將移位暫存電路32之第A⑴段輸出，輸人將昇起同步資料Q11輸人D端子之卿化之CK端子，一方面、將移位暫存電路32之第B(1)段輸出，輸入將降落同步資料Q12輸入D端子之DF/F33bi之c κ端子。此外、將移位暫存電路32之第C⑴段輸出，輸入將錯開m相位之昇起同步資料Q13輸入D端子之膽叫之 ck端子，-方面、將移位暫存電路32之第d⑴段輸出，輸入將降落同步資料Ql4輸入D端子之DF/F33dit CK # 子。 ’ 附帶説明，η段移位暫存電路3 2包含：a⑴、a⑺、 • ••A(n/4)之移位暫存部，同步於時鐘信號cki之昇起，依序轉移脈衝起始信號SP ; B⑴、B(2)、吻/4)之移位暫存部’同步於時鐘信號⑻之降落’依序轉移脈衝起如信號SP ; C⑴、C⑺、...c(n/4)之移位暫存部，更同步於時鐘信號CK2之昇起，依序轉移脈衝起始信號;及 D(1) : D(2)、』(η/4)之移位暫存部，同步於時鐘信： CK2之降落’依序轉移脈衝起始·信號s ρ。取樣記憶電路33之各輸出（Q21、Q22、、如4)，分別輸入記憶在保持記憶電路24之一定位址。圖6所示 -16 - (請先閱讀背面之注意事填寫本頁) 丨裝 554315 A7 B7 五、發明說明（14 ) 電路，係顯示資料D之各顯示資料DR、DG、DB之計18 位元中之1位元分（例如做爲DR1 )用之電路，此外、僅將於移位暫存電路32之第A(l)段、第B(l)段、第C(l)段及第D(l)段之時序取樣之部分爲代表例圖示者。雖未圖示，惟輸入顯示資料DR1之輸入閂鎖電路31之 •輸出之同步資料 Q11 ，係共通分別輸入 DF/F33a2〜DF/F33an/4之D端子。此時、將移位暫存電路3 2 之其他第 A(2)〜A(n/4)段之輸出，依序輸入上述各 DF/F33a2〜DF/F33an/4之各CK端子。而此等取樣記憶電路33 之輸出，分別輸入記憶在保持記憶電路24之一定位址。一方面、輸入顯示資料DR1之輸入閂鎖電路31之輸出之同步資料 Q12 ，係共通分別輸入未圖示之 DF/F33b2〜DF/F33bn/4之D端子。此時、將移位暫存電路32 之其他第 B(2)〜B(n/4)段之輸出，分別輸入上述各 DF/F33b2〜DF/F33bn/4之各C K端子。而此等取樣記憶電路 33之輸出，分別輸入記憶在保持記憶電路24之一定位址0 以下、關於輸入閂鎖電路3 1之各輸出之各同步資料 Q13、Q14，亦與前説明同樣動作，將輸出Q23、Q24輸出記憶於次一保持記憶電路24。以上爲顯示資料DR1之電路，惟顯示資料D之其他顯示資料亦爲同樣之構造及處理。 - 故於第二實施形態，上述顯示資料D，即以4個單位串歹|J -並列變換。即形成以1次變換循環而資料長度爲4倍 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事一 --- ^填寫本頁) I. 經濟部智慧財產局員工消費合作社印製 554315 A7 五、發明說明（I5 ) 之4個並列資料。茲應著眼於可使用時鐘頻率，爲顯示資料D之所需資料傳送速率之四分之一（1/4)者。若上述顯示貝料D之資料傳送速率爲80 MHz，則上述時鐘頻率以20 MHz即可。如此、因採用設定爲相位互異之各時鐘信號CK1 、 CK2之昇起及降落兩邊緣取進顯示資料〇之方式，與處理電路，故可使時鐘頻率及顯示資料D之資料傳送速率爲 1/4。因此、上述構造可實現更對應動作頻率擴大，與信賴性高之液晶驅動裝置及使用其之液晶顯示裝置模組。上述第二實施形態，係用2相之時鐘信號CK1、CK2之例説明，惟亦可用m相之各時鐘信號CK1〜CKm ，分別閂鎖處理顯示資料D。尤其、m=2K (K=〇、i、2、3、）時，與次一連續之電路構造之整合性良好。此時、m個時鐘信號CK1〜CKm之相位，以依序設定爲相互逐一錯開 Ppm)爲宜。曰以上用液晶驅動裝置説明本發明，惟本發明並不限於液 2驅動裝置’而例如對級聯連接上述源驅動器2之】個或 ^數k 7Γ元件驅動用半導體裝置，以時鐘信號cK同步轉和脈衝起始信號s P，以該轉移信號取進顯示資料D，於木k期加以問鎖實施顯示，重複此動作以顯示工圖像之顯示裝置有效。尤其、本發明對例如上述源驅.動器2及閘驅動器3之X ' 方向具備驅動裝置，將上述脈衝起始信號同步於時鐘仏號CK轉移，以該轉移信號分時選擇取進影像 (請先閱讀背面之注意事:填寫本頁) 裝 taj· 經濟部智慧財產局員工消費合作社印製

554315 A7 B7 五、發明說明（l6 U以水平同步信號週期加以閂鎖實施顯示，將此重複頻不1圖像 < 顯示裝置之顯示圖像之大圖像化，隨高精細化之顯示資料高速傳送之高信賴性化有效。 •又因把減低半導體裝置内部之時鐘信號CK之動作頻率故亦可對應低電壓驅動，結果亦可達成低消耗電力化。此外、並從因減低動作頻率之低噪音化而言，亦可實現信賴性高之半導體裝置。、又上述g施 < 各形態，説明將源驅動器2等晶片裝於 TCP之半導體裝置，對液晶面板i之電極(線），例如藉各向異性導電膜（ACF)等，以熱壓接安裝之構造，惟亦可知本毛明不以TCP形態，而於彈性基板或含薄膜等絕緣帶上裝載亦含控制器4者。此外、本發明亦可將晶片直裝玻璃（C〇G)方式之半導體裝置，以晶片形態例如藉各向異性導電膜（ACF)等，以無壓接直接安裝於液晶面板丨之電極（IT〇線）之構造，此外亦可貝現以低溫多晶矽技術等，將電路形成於液晶面板玻璃基板上之電路直裝玻璃（CIG)方式。其次、依圖3、圖9及圖10説明上述液晶面板丨之構造及動作於下。液晶面板i如圖3所示，設有：像素電： 11 ;像素電容12 ;開關元件TFT13，接通·斷開對像=電極11之電壓施加；源信號線14，驅動上述TFTl3用广信號線15，驅動上述TFT13用；·及雙向電極6，對像素不極11，藉未圖示之液晶相對。於上述液晶面板丨，像= 電容12藉未圖示之液晶，分別形成於各像素電極u與^ • 19- 訂濟部智慧財產局員工消費社印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 554315 五、發明說明（π ) 向電極6之間。圖3中、以A所示區爲！像素分之液晶顯示元件。 2所不源驅動器2 ’將因應顯示對象之像素亮度之，例： 64灰度之灰度顯示電壓，供 I又 ° …，從間驅動器3，使縱=:泉14。而於間信號 ”從万向排列之TFT13依序接通，將掃描信號供給TFT13之各閘極斤佞經接通狀態之TFT13，脾说户# a . 知源彳&唬線14之電壓，施加於連接在上述TFT13汲極之像素電極u，付％何儲存在與雙向電極6間之像素電容12，由 ^ '七· ' 由因應其電荷量，液晶之透光率變化’以實施各像素之灰度顯示。以圖9及圖1〇表示不同灰度顯示時（例如白色顯示例盘黑色顯示例)之對液晶顯示元件及像素之驅動波形之— 例。如圖9及圖10所示，驅動波形51與驅動波形q，係分別從源驅動器2之液晶驅動電壓輸出端子，向源信號線 14輸出之驅動波形。—方面、驅動波形52與驅動：形 4 2，係分別從問驅動器3之液晶驅動電壓輸出端子，向問信號線15輸出之驅動波形。又電位53與電位43爲雙向電極6之電位，施加電壓μ 與施加電壓44爲施加於像素電極u之電壓波形。故施加於液日日之電壓爲像素電極1丨與雙向電極6之電壓差，以圖中之斜線區南度表示。例如圖9表示，從閘驅動器3*之液晶驅動電壓輸出端子之驅動波形52爲高電位時，TFT13接通，從源驅動器2之液晶驅動電壓輸出端子之驅動波形51與雙向電極6之電 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------^ (請先閱讀背面之注意事填寫本頁) 訂·· 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 554315 A7 __B7______ 五、發明說明（18 ) 位53之電壓差，施加於像素電極11。此後、從閘驅動器 3之液晶驅動電壓輸出端子之驅動波形52成爲低電位， TFT13成斷開狀態。此時、因各像素分別具有素電容12，故上述施加電廢得以保持。圖10之情形亦相同。圖9與圖10，係施加於構成像素之液晶之電壓不同，圖9之施加電壓54，比圖10之施加電壓44爲高。如此、由於將施加於液晶之電壓做爲類比電壓予以變化，以類比改變液晶之透光率，實現各像素之多灰度顯示。可顯示之灰度係依施加於液晶之類比電壓之選擇支數而定。其次、依圖1及圖3，就對輸入記憶於保持記憶電路24 之並列變換之顯示資料D以下之處理，説明如下。首先、於該顯示資料D之1水平期間資料，輸入保持記憶電路24時，由依水平同步信號之閂鎖信號LS閂鎖。而至次一閂鎖信號LS輸入止，即在1水平期間内，保持前顯示資料D從保持記憶電路24輸出。被閂鎖之顯示資料D之信號電位，以次一電位移位電路 25，從邏輯系電壓電位（Vcc-GND電位），變換電位至液晶驅動所需之電壓電位（VDD-GND電位），做爲顯示信號輸出。一方面、基準電壓產生電路29，產生依參考電壓VR (例如以Vrefl〜Vref9構成），由分電阻等用於灰度顯示之，例如64電位之電壓。DA變換電路26，依被閂鎖變換電位之顯示資料D (對應DR、DG、DB之各6位元），從 -2卜本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ------------------- (請先閱讀背面之注意填寫本頁) ·. --線· 554315 A7 B7

五、發明說明（19 ) 經濟部智慧財產局員工消費合作社印幻述64電位之電壓選擇1電壓電位，變換爲類比電壓，做爲上述顯示信號輸出。 .而此等l壓電位之各顯示信號，由含電壓輸出電路等構成 < 輸出電路27，做爲灰度顯示電壓從液晶驅動電壓輸出崎子28，分別向液晶面板！之各液晶顯示元件之源信唬’’泉14輸出，而進行依各顯示資料D之各顯示信號之灰度顯示。可疋先則對應爲了顯示圖像之高精細化，從高設定顯不貝料D足資料傳送速率，而從高設定時鐘信號之時鐘頻率時，因於源驅動n 902内部確保時鐘信?虎ck之佔 2率（高期間與低期間之比）困難，致有引起減低時鐘信號 CK之動作頻率之虞。因此、上述先前，因動作頻率降低致串列-並列變換顯示資料D將不穩定，而有招致顯示圖像品質劣化之問題。然而、本發明即使爲了顯示圖像之高精細化，從高設定心貝料D &資料傳送速率，惟因可從低設定時鐘信號 CK之時鐘頻率，故能迴避上述問題。 b 本發明之半導體裝置’如以上、係依顯示資料信號驅動心裝置，包含：轉移機構，轉移依時鐘信號之脈衝起始 ^虎；閃鎖機構，同步於時鐘信號取進輸人之顯示資料信號做爲同步資料輸出；及取樣機構，依轉移之脈衝起始作 ^上述同步資料取樣輸出；上述問鎖機構，將上述顯：，貝料信號於上述時鐘信號之R與降落之兩時序進。 t紙張尺度剌巾_緖準x 297 画：-------------M-l·----- (請先sf背？本頁> · -22- 554315 A7 智員費印五、發明說明（20 ) 上述半導體裝置，其中上述㈣機構，亦可包含2個單位之閃鎖電路，俾將串列輸入之顯示資料信號以串列_並列變換。上述半導體裝置，其中上述問鎖機構，將串列輸入之顯示資料信號，於上述時鐘作號Λ 、理彳°唬< 1相之昇起與降落兩時序以串列·並列變換爲宜。依上述構造’因以閃鎖機構使顯示資料信號同步於時鐘信號，輸出同步資料，依轉移機構轉移之脈衝起始信號，以取樣機構取樣輸出其同步資料，即可串列-並列變換上述顯示資料信號，而可變換爲適合於顯示裝置顯示之信號 (顯示信號）。加j、上述構造’間鎖機構’於上述時鐘信號之昇起與P牛洛兩時序，同步取推卜、+、s 一、… 〃 N y取進上述顯π資料信號，故能比顯貝料k號之資料傳送速率，更減低時鐘信號之時鐘頻率因此、上述構造，容易保證對時鐘信號取進顯示資料之序規格（資料建立/保持時間）。 / 一ί::，其他半導體裝置，爲解決以上課題，亦可依顯 :貝，”“虎驅動顯示裝置，包含：轉移機構，轉移依時鐘信號之脈衝起始信號；閃鎖機構，同步於時鐘信號取進輸料信號做爲同步資料輸出；及取樣機構，依轉私dif起始信號將上述同步資料取樣輸出；上㈣鎖機構，將上相示資料信號於相互相位不同之多數各時鐘作號心各昇起與降落之兩時序同步取進。上U半導體裝置，其中上述問鎖機構，亦可包含4個單 • - 23 - 本紙張尺度適用示時

-------------裝 (請先閱讀背面之注意^81111:填寫本頁) 訂---------線. -III I n II · -n n . 554315 五、發明說明（21 ) 位之閃鎖電路，俾將串列輸入之顯示資料信號以事列_並列變換。上述半導體裝置，其中上述多數各時鐘信號，在上述各時鐘仏號數爲m (m爲2以上之整數）時，設定爲相互具有l/(2m)之相位差爲宜。、依上述構造，因閂鎖機構，於相互相位不同之多數各時鐘L唬I各昇起與降落之兩時序，同步取進上述顯示資料信號，故能比顯示資料信號所需之資料傳送速率，更減低日:鐘信號之時鐘頻率。因此、上述構造，更容易保證對時鐘k號取進顯示資料之時序規格（資料建立/保持時間）。上述半導體裝置’其中上述顯示裝置係液晶顯示部亦可。依上述構造，因能穩定對應液晶顯示部之高精細化，故旎確貫提高液晶顯示之顯示圖像品質。本發明之顯示裝置模組，具有上述記載之各半導體裝置中'^任何一種。依上述構造，因能穩定對應顯示裝置模組之门和、、’田化，故说確實提高顯示裝置模組之顯示圖像品質。發明之詳細説明項中之具體實施態樣或實施例，到底爲使本發明〈技藝内容明確者，並不限於其具體例而狹義解釋，在本發明之精神與下述申請專利之範圍内，可予各種變更實施。圖式之簡要説明圖1係本發明之做爲顯示裝置模組之液晶顯示裝置驅動用本發明有關第一實施形態之源驅動器方塊圖。 2请先閱讀背面之注音Μ 裝---- :填寫本頁} -丨線· 經濟部智慧財產局員工消費合作社印製 -24- 私纸張尺度適財i?ii^s)A4規格（210_ χ297 554315 A7 經濟部智慧財產局員工消費合作社印製 ^-五、發明說明（22) 圖2係上述液晶顯示裝置方塊圖。圖3係上述液晶顯示裝置之液晶面板示意構造圖。圖4係上述源驅動器之要部方塊圖。圖5(a)至圖5(f)係上述源驅動器之顯示資料d取進動作各時序圖。圖6係本發明有關第二實施形態之源驅動器方塊圖。圖7係上述源驅動器之要部方塊圖。圖8(a)至圖8(k)係上述源驅動器之顯示資料d取進動作各時序圖。圖9係上述液晶面板動作時序圖。圖1 〇係上述液晶面板其他動作時序圖。圖11係先前之液晶顯示裝置方塊圖。圖12係上述液晶顯示裝置所用源驅動器方塊圖。圖13係上述源驅動器之要部方塊圖。圖14⑷至圖14⑷係上述源驅動器之動作各時序圖。元件符號之説明 21 ···輸入閂鎖電路（閂鎖機構） 22 ···移位暫存電路（轉移機構） 23 ···取樣記憶電路（取樣機構） -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意 -事填寫本頁) 丨訂··

Claims

554315 L裝:丰裝置’其特徵爲依顯示資料信號驅動⑽ 轉私機構，轉移依時鐘信號之脈閂鎖機構，同步於眭俨& % 炙如仏就，號做爲同步資料π琥取進輸入之顯示輪取=構，依轉移之脈衝起始信號將上述同步㈣上：鎖機構，將上述顯示資料信號於上述唬（昇起與降落之兩時序同步取進。 u 2·如申請專利範圍第丨機構，包含2個單位之閃鎖！二其中上述問鎖一次” 、 n鎖私路，俾將串列輸入之顯示貝料信號以_列_並列變換。 3·如申請專利範圍第1項之半導體裝置，其中上述閃鎖機構，將串列輸入之顯示資料信號，於上述時鐘信號心1相之昇起與降g：兩時序以串列_並列變換。 4. 如申請專利範㈣i項之半導體裝置，其中上述轉移機構爲移位暫存電路，上述閃鎖電路爲正反電路，上述取樣機構爲記憶體。 5. 如申請專利範圍第丨項之半導體裝置，其中上述顯示裝置係液晶顯示裝置。 6· -種半導體裝置，其依顯示資料信號驅動顯示裝置，其特徵爲包含： - 轉移機構，轉移依時鐘信號之脈衝起始信號； -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

• n I n n · * n n (請先閱讀背面之注意事寫本頁) ·1111. F;裝、申請專利範圍門鎖機構，同步於時鐘传咕J±L > 了里L就取進輸入之顯示資料信遽做爲同步資料輸出；及取^機構，依轉移之脈衝起純號將上述資料取樣輸出，· 上述閃鎖機構’將上述顯示資料信號於相互相位不多數各時鐘信號之各昇起與降落之兩時序同步取 7·如申請專利範圍第6項之半導體裝置，其中上述問銷機=，包含4個單位之閃鎖電路，俾將串列輸入之顯不資料信號以串列-並列變換。 8·如申請專利範圍第6項之半導體裝置，其中上述多數足各時鐘信號，在上述各時鐘信號數爲m (m爲2以上之整數）時，設定爲相互具有1/(2m)之相位差。 9·如申請專利範圍第6項之半導體裝置，其中上述轉移上機構爲移位暫存電路，上述閃鎖電路爲正反電路，述取樣機構爲記憶體。 ω·如申請專利_ 6項之半導體裝置，其中上述顯裝置係液晶顯示裝置。半 11·-種顯示裝置模組，包含如申請專利範圍第】项之導體裝置。 ' 半 12· —種顯示裝置模組，包含如申請專利範圍第6項之導體裝置。 · ~