KR100502914B1 - 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리장치 및 그 방법과, 그 방법을 포함하는 프로그램이저장된 기록매체 - Google Patents

플라즈마 디스플레이 패널에서의 어드레스 데이터 처리장치 및 그 방법과, 그 방법을 포함하는 프로그램이저장된 기록매체 Download PDF

Info

Publication number
KR100502914B1
KR100502914B1 KR10-2003-0028969A KR20030028969A KR100502914B1 KR 100502914 B1 KR100502914 B1 KR 100502914B1 KR 20030028969 A KR20030028969 A KR 20030028969A KR 100502914 B1 KR100502914 B1 KR 100502914B1
Authority
KR
South Korea
Prior art keywords
data
subfield
subfield data
display panel
plasma display
Prior art date
Application number
KR10-2003-0028969A
Other languages
English (en)
Other versions
KR20040096130A (ko
Inventor
김명관
정제석
김준구
정남성
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0028969A priority Critical patent/KR100502914B1/ko
Priority to CNB200410042056XA priority patent/CN100346377C/zh
Priority to US10/840,169 priority patent/US7477210B2/en
Publication of KR20040096130A publication Critical patent/KR20040096130A/ko
Application granted granted Critical
Publication of KR100502914B1 publication Critical patent/KR100502914B1/ko
Priority to US12/329,421 priority patent/US20090146925A1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803Display of gradations
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003Display of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치 및 그 방법과, 그 방법을 포함하는 프로그램이 저장된 기록매체에 관한 것이다.
이 어드레스 데이터 처리 장치는 RGB 입력 영상 데이터에 해당하는 서브필드 데이터를 생성한 후 2개의 서브필드 데이터로 분리하여 프레임 메모리의 기준 클럭의 상승 에지와 하강 에지 때 각각 프레임 메모리에 저장한다. 또한, 프레임 메모리에 저장된 서브필드 데이터를 프레임 메모리의 기준 클럭의 상승 에지와 하강 에지 때 각각 읽어서 재배열하여 플라즈마 디스플레이 패널에 계조를 표현하기 위한 어드레스 데이터를 생성한다. 한편, 서브필드 데이터 생성시 RGB 입력 영상 데이터 중 상이한 2개의 영상 데이터를 선택하는 RGB 믹싱 알고리즘을 사용하여 영상 데이터를 선택하고, 선택된 영상 데이터에 해당하는 서브필드 데이터를 생성한다.
본 발명에 따르면, 적은 수의 프레임 메모리를 사용하며, 클럭 주파수를 증가시키지 않고도 HD급 해상도를 표시하는데 필요한 서브필드 데이터를 소정의 시간 내에 처리할 수 있다.

Description

플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치 및 그 방법과, 그 방법을 포함하는 프로그램이 저장된 기록매체 {ADDRESS DATA PROCESSSING APPARATUS ON PLASMA DISPLAY PANEL AND METHOD THEREOF, AND RECORDING MEDIUM STORED PROGRAM COMPRISING THE SAME METHOD}
본 발명은 플라즈마 디스플레이 패널(PDP:Plasma Display Panel)에 관한 것으로, 보다 구체적으로는 플라즈마 디스플레이 패널에서 어드레스 데이터를 생성하기 위해 서브필드 데이터를 프레임 메모리에 효율적으로 저장하기 위한 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치 및 그 방법과, 그 방법을 포함하는 프로그램이 저장된 기록매체에 관한 것이다.
플라즈마 디스플레이 패널은 복수 개의 방전 셀을 매트릭스 형상으로 배열하여 이를 선택적으로 발광시킴으로써 전기 신호로 입력된 영상 데이터를 복원시키는 디스플레이 소자의 한 종류이다.
이러한 플라즈마 디스플레이 패널에서 칼라 표시 소자로서의 성능을 나타내기 위해서는 계조 표시가 가능하여야 하며, 이를 구현하는 방법으로 1필드를 복수 개의 서브필드로 나누어 이를 시분할 제어하는 계조 구현 방법이 사용되고 있다.
이 때 각 서브필드는 크게 어드레스 구간과 서스테인 구간으로 나눌 수 있으며, 어드레스 구간에서는 각 주사 전극과 어드레스 전극으로 각 화소에 대한 데이터를 전송하여 각각의 셀을 선택적으로 방전시키거나 소거시키고, 서스테인 구간에서는 각 화소의 데이터를 유지하면서 계조를 구현한다.
이러한 방식 중, 일본의 후지쓰사에서 개발한 계조 표현 방식으로 어드레스 구간과 서스테인 구간을 완전히 분리하는 방식인 ADS(Address Display Separated) 방식이 일반적인 플라즈마 디스플레이 패널의 계조 표현 방식으로 사용되고 있다.
이러한 ADS 구동 방식에서는 서스테인만의 광량을 조절하여 플라즈마 디스플레이 패널의 계조를 표현하고 있으며, 영상 데이터의 계조(레벨 0∼255) 표현은 1 프레임 안에서 통상 10∼16개의 서브필드를 사용하여 이루어지고 있다.
이와 같이 입력된 RGB 영상 데이터를 PDP의 어드레스 데이터로 표시하기 위해서는 반드시 서브필드 데이터로의 변환이 있어야 한다. 예를 들어 RED 149 계조를 표현하는 경우, 12 서브필드를 사용하여 서브필드 데이터로 변환된 값은 다음의 표 1과 같다.
한편, 계조 표현을 위해 생성된 서브필드 데이터는 플라즈마 디스플레이 패널을 구동하기 위한 어드레스 데이터로 재배열되어야 하는데, 이 과정에서 서브필드 데이터를 저장할 필요가 있으며, 이 때 사용되는 저장 수단이 프레임 메모리(frame memory)이다.
도 1은 종래 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치의 블록도이다.
도 1에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치는 6개의 FIFO(First Input First Output) 메모리(11∼16)를 사용하여 RGB 영상 데이터를 입력받는다. 6개의 FIFO 메모리(11∼16) 중 2개(11, 12)는 입력 영상 데이터 중 빨강색(RED)의 even 및 odd 데이터를 받아서 출력하고, 2개(13, 14)는 초록색(GRN)의 even 및 odd 데이터를 받아서 출력하며, 2개(15, 16)는 파랑색(BLU)의 even 및 odd 데이터를 받아서 출력한다.
예를 들어 종래의 플라즈마 디스플레이 패널이 1366×768 해상도를 가지는 HD(Hign Density)급인 경우, 각 FIFO 메모리(11∼16)에서는 8비트의 영상 데이터를 출력한다.
6개의 서브필드 데이터 생성기(21∼26)는 6개의 FIFO 메모리(11∼16)에서 각각 출력되는 RGB 영상 데이터를 받아서 대응되는 계조를 표현하기 위한 서브필드 데이터를 생성하여 출력한다. 이 때, 12개의 서브필드를 사용하는 경우 서브필드 데이터 생성기(21∼26)는 셀 1개당 각각 12비트의 서브필드 데이터를 생성하여 직렬(serial)로 출력한다.
이와 같이 6개의 서브필드 데이터 생성기(21∼26)에서 출력되는 12비트의 서브필드 데이터는 1개 셀의 계조에 대한 12 서브필드의 온(on)/오프(off)에 관한 것으로, 시간적으로는 직렬로 배치되는 데이터이다.
한편, 플라즈마 디스플레이 패널의 어드레스 방전 동작을 수행하기 위해서는 동일 시간대에서 1 수평 라인의 모든 셀의 서브필드 데이터가 병렬(parallel)로 출력되어져야 하기 때문에 6개의 서브필드 매트릭스(31∼36)는 6개의 서브필드 데이터 생성기(21∼26)에서 출력되는 서브필드 데이터를 받아서 16개의 인접한 셀들의 서브필드 데이터 중 병렬로 위치하는 16 비트 서브필드 데이터로 변환하여 출력한다.
이 때, 2개의 서브필드 매트릭스(21, 22)는 각각 RED 영상 데이터에 해당하는 16개의 인접 셀에 대한 서브필드 데이터로, 각각 even과 odd에 해당하므로 2개의 서브필드 매트릭스(21, 22)에서 출력되는 각 16비트의 서브필드 데이터를 결합기(41)를 사용하여 결합(concatenation)하면 결국 32개의 셀의 RED에 대한 서브필드 데이터, 즉 32 비트 서브필드 데이터가 생성되어 출력된다.
마찬가지로, 2개의 서브필드 매트릭스(23, 24) 및 결합기(43)와 2개의 서브필드 매트릭스(25, 26)와 결합기(45)를 사용하면 각각 32개의 셀의 GRN과 BLU에 대한 서브필드 데이터가 생성되어 출력된다.
이와 같이 결합기(41, 43, 45)를 통해 생성되는 각 32비트의 서브필드 데이터는 각각 데이터 버퍼(51, 53, 55)를 통해 해당 프레임 메모리(61, 62, 63, 64, 65, 66)에 저장된다. 이들 중 프레임 메모리(61, 62)는 RED 서브필드 데이터를 저장하고, 프레임 메모리(63, 64)는 GRN 서브필드 데이터를 저장하며, 프레임 메모리(65, 66)는 BLU 서브필드 데이터를 저장한다.
한편, 3개의 서브필드 데이터 재배열기(71, 73, 75)는 데이터 버퍼(51)를 통해 프레임 메모리(61∼66)에 저장된 서브필드 데이터를 받아서 플라즈마 디스플레이 패널에 계조를 표현하기 위해 서브필드별 어드레스에 필요한 데이터로 재배열하여 출력한다. 즉 서브필드 데이터 재배열기(71)는 데이터 버퍼(51)를 통해 프레임 메모리(61, 62)에 저장된 RED 서브필드 데이터를 받아서 재배열하여 RED 어드레스 데이터를 출력한다. 마찬가지로 서브필드 데이터 재배열기(73)는 데이터 버퍼(53)를 통해 프레임 메모리(63, 64)에 저장된 GRN 서브필드 데이터를 받아서 재배열하여 GRN 어드레스 데이터를 출력하고, 서브필드 데이터 재배열기(75)는 데이터 버퍼(55)를 통해 프레임 메모리(65, 66)에 저장된 BLU 서브필드 데이터를 받아서 재배열하여 BLU 어드레스 데이터를 출력한다.
한편, RGB에 대해 프레임 메모리가 각각 2개씩 사용되는 것은 N-1 프레임의 입력 영상 데이터를 서브필드 데이터로 전환시켜서 하나의 프레임 메모리에 저장시키고, N 프레임의 시작시점부터 해당 프레임 메모리에 저장된 N-1 프레임의 서브필드 데이터를 읽어서 재배열하는 과정을 거쳐 어드레스 데이터를 생성하는데, 이 때, 해당 프레임 메모리에서 N-1 프레임의 서브필드 데이터를 읽는 동안 N 프레임의 입력 영상 데이터를 서브필드 데이터로 전환시켜서 저장시켜야 하므로, 하나의 프레임 메모리가 더 필요하게 된다. 즉, 하나의 프레임, 예를 들어 N 프레임 중에, N-1 프레임의 서브필드 데이터를 읽는 동작과 N 프레임의 서브필드 데이터를 저장시키는 동작이 동시에 발생하므로 결국 2개의 프레임 메모리가 필요하다.
상기한 바와 같이, HD 데이터를 처리하기 위해 6개의 프레임 메모리를 사용하는 이유는 다음과 같다.
HD급 플라즈마 디스플레이 패널에서는 서브필드로 변환된 영상 데이터량이 많기 때문에 이들을 저장하는 프레임 메모리의 클럭 주파수를 높게 설계해야 하지만, 사용 가능한 클럭 주파수의 제한 때문에 주파수를 낮추고 프레임 메모리의 사용 개수를 늘린다. 또한, 낮은 클럭 주파수를 사용함으로써 1 수평동기 주기동안 1수평라인의 영상 데이터를 처리할 수 없기 때문에 데이터 프로세스를 RGB 각각으로 분리한다. 또한, 각 RGB에 대해서도 even과 odd로 나누어 총 6개의 프로세스로 병렬 처리한다.
한편, 데이터 버퍼(71, 73, 75)를 통해 프레임 메모리(61∼66)를 액세스할 때 첨부한 도 2에 도시된 바와 같이 클럭(CLK)의 상승 에지(rising edge)를 사용한다. 즉, CLK의 상승 에지에서 32비트 서브필드 데이터를 읽고 쓰고 있다.
HD급 영상을 표시하는 플라즈마 디스플레이 패널의 경우 해상도가 높기 때문에 처리해야 하는 영상 데이터가 많아지며, 따라서 1프레임 시간 내에 1프레임의 모든 서브필드 데이터를 프레임 메모리에 쓰고 읽어야 하기 때문에, 도 3의 (a)에 도시된 바와 같이 SD급 영상을 표시할 때 프레임 메모리에 액세스하는 클록 주파수에 비해 도 3의 (b)에 도시된 바와 같이 HD급 영상을 표시할 때의 클록 주파수가 높아져야 한다
한편, 플라즈마 디스플레이 패널에서 full HD급의 해상도(1920×1080)를 표현할 때의 영상 데이터는 HD급의 해상도(1366×768)를 표현할 때의 영상 데이터보다 2배가 증가하며 따라서 1프레임 시간 내에 해당 데이터를 처리하려면 클럭 주파수가 2배로 증가하여야 한다. 이와 같이 클럭 주파수가 2배가 되면, 프레임 메모리에 데이터를 쓰거나 프레임 메모리로부터 데이터를 읽는 과정에서 데이터와 클럭 간의 셋업(setup) 시간 및 홀드(hold) 시간의 마진이 확보되지 않아 데이터 유실 현상이 발행한다는 문제점이 있다. 또한 클럭 주파수가 2배 증가하면 데이터를 처리하는 로직 IC들의 발열량이 증가하고, 소비전력도 증가하며, 이러한 발열량 증가에 의한 회로의 신뢰성이 떨어지고 수명이 단축된다는 문제점이 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 플라즈마 디스플레이 패널의 해상도가 높아져 영상 표시에 필요한 데이터량이 많아져도 프레임 메모리를 액세스하기 위한 클럭 주파수의 상향이 필요없고, 또한 적은 개수의 프레임 메모리를 사용하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치 및 그 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위하여 본 발명의 특징에 따른 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치는,
RGB 영상 데이터를 입력받아서 해당하는 서브필드 데이터를 생성하는 서브필드 데이터 생성부; 상기 서브필드 데이터 생성부에 의해 생성되는 서브필드 데이터를 분리하여 기준 클럭의 상승 에지(rising edge)와 하강 에지(falling edge) 때 각각 저장하고, 상기 기준 클럭의 상승 에지와 하강 에지 때 상기 저장된 서브필드 데이터를 각각 출력하는 프레임 메모리; 및 상기 프레임 메모리에서 상기 기준 클럭의 상승 에지와 하강 에지 때 각각 출력되는 서브필드 데이터를 받아서 상기 플라즈마 디스플레이 패널에 계조를 표현하기 위해 상기 서브필드별 어드레스에 필요한 어드레스 데이터로 재배열하여 상기 플라즈마 디스플레이 패널로 출력하는 서브필드 데이터 재배열부를 포함한다.
여기서, 상기 어드레스 데이터 처리 장치는 상기 RGB 영상 데이터를 입력받아서 서로 다른 2개의 영상 데이터를 선택하여 상기 서브필드 데이터 생성부로 출력하는 RGB 믹싱부를 더 포함한다.
여기서, 상기 2개의 영상 데이터의 선택 순서는 R -> G -> B에 따르는 것이 바람직하다.
또한, 상기 어드레스 데이터 처리 장치는 상기 서브필드 데이터 생성부에 의해 생성되어 직렬로 출력되는 서브필드 데이터를 받아서, 상기 플라즈마 디스플레이 패널의 셀들 중 동일 라인 상에 위치하는 특정 개수의 인접 셀들의 서브필드 데이터 중에서 시간순으로 병렬로 위치하는 서브필드 데이터로 변환하여 상기 프레임 메모리로 출력하는 서브필드 매트릭스부를 더 포함한다.
여기서, 상기 서브필드 데이터 생성부는 상기 RGB 영상 데이터 중에서 2개의 영상 데이터에 대해 각각 해당하는 서브필드 데이터를 생성하는 제1 서브필드 데이터 생성기 및 제2 서브필드 데이터 생성기를 포함하고, 상기 서브필드 매트릭스부는 상기 제1 및 제2 서브필드 데이터 생성기에서 각각 직렬로 출력되는 서브필드 데이터를 받아서 상기 특정 개수의 인접 셀에 해당하는 병렬 서브필드 데이터를 각각 생성하여 출력하는 제1 및 제2 서브필드 매트릭스를 포함한다.
또한, 상기 어드레스 데이터 처리 장치는 상기 제1 및 제2 서브필드 메트릭스에서 각각 출력되는 병렬 서브필드 데이터를 결합하여 상기 프레임 메모리로 출력하는 결합기를 더 포함한다.
또한, 상기 어드레스 데이터 처리 장치는 상기 프레임 메모리로 입력되는 서브필드 데이터를 받아서 2개의 서브필드 데이터로 분리하여 상기 기준 클럭의 상승 에지와 하강 에지 때 각각 상기 프레임 메모리로 제공하고, 상기 기준 클럭의 상승 에지와 하강 에지 때 상기 프레임 메모리에 저장된 서브필드 데이터를 각각 읽어서 상기 서브필드 데이터 재배열부로 제공하는 데이터 버퍼를 더 포함한다.
본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 방법은,
a) RGB 입력 영상 데이터에 해당하는 서브필드 데이터를 생성하는 단계; b) 상기 생성된 서브필드 데이터를 분리하여 기준 클럭의 상승 에지와 하강 에지 때 특정 프레임 메모리에 각각 저장하는 단계; c) 상기 기준 클럭의 상승 에지와 하강 에지 때 상기 특정 프레임 메모리에 저장된 서브필드 데이터를 각각 읽는 단계; 및 d) 상기 특정 프레임 메모리로부터 읽은 서브필드 데이터를, 상기 플라즈마 디스플레이 패널에 계조를 표현하기 위해 상기 서브필드별 어드레스에 필요한 어드레스 데이터로 재배열하여 상기 플라즈마 디스플레이 패널로 출력하는 단계를 포함한다.
본 발명의 또 다른 특징에 따른 기록매체는,
a) RGB 입력 영상 데이터에 해당하는 서브필드 데이터를 생성하는 기능; b) 상기 생성된 서브필드 데이터를 분리하여 기준 클럭의 상승 에지와 하강 에지 때 특정 프레임 메모리에 각각 저장하는 기능; c) 상기 기준 클럭의 상승 에지와 하강 에지 때 상기 특정 프레임 메모리에 저장된 서브필드 데이터를 각각 읽는 기능; 및 d) 상기 특정 프레임 메모리로부터 읽은 서브필드 데이터를, 상기 플라즈마 디스플레이 패널에 계조를 표현하기 위해 상기 서브필드별 어드레스에 필요한 어드레스 데이터로 재배열하여 상기 플라즈마 디스플레이 패널로 출력하는 기능을 포함하는 프로그램을 저장한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
먼저, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치에 대하여 상세하게 설명한다.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치의 블록도이다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치는 FIFO 메모리(101, 103, 105), RGB 믹서(110), 서브필드 데이터 생성기(121, 123), 서브필드 매트릭스(131, 133), 결합기(140), 데이터 버퍼(150), 프레임 메모리A, B(161, 163) 및 서브필드 데이터 재배열기(170)를 포함한다.
FIFO 메모리(101, 103, 105)는 각각 RGB 영상 데이터를 입력받아서 RGB 믹서(110)로 출력한다. 특히 FIFO 메모리(101)는 RED 영상 데이터 입력을 처리하고, FIFO 메모리(103)는 GRN 영상 데이터 입력을 처리하며, FIFO 메모리(105)는 BLU 영상 데이터 입력을 처리한다. 본 발명의 실시예에서는, 종래와 같이 각 RGB 영상 데이터를 even 및 odd로 분리하여 처리하지 않기 때문에 6개의 FIFO 메모리가 아니라 3개의 FIFO 메모리(101, 103, 105)로서 충분하다.
RGB 믹서(110)는 FIFO 메모리(101, 103, 105)에서 출력되는 RGB 영상 데이터를 입력받아서 RGB 믹싱(mixing) 알고리즘에 따라 선택하여 2개의 영상 데이터를 각 서브필드 데이터 생성기(121, 123)로 출력한다. 이 때 RGB 믹서(110)에서 출력되는 각 영상 데이터는 8비트의 영상 데이터이다.
여기서 RGB 믹싱 알고리즘은 3개의 RGB 영상 데이터 입력에서 2개의 영상 데이터 입력을 선택하여 각각 상위 영상 데이터와 하위 영상 데이터로 분리하여 출력하는 것을 말하며, 상위 영상 데이터와 하위 영상 데이터는 동일하지 않으며 각각 R -> G -> B의 순서로 출력되도록 동작한다. 예를 들어, 아래에 표시한 바와 같이, RGB 입력 영상 데이터에 대해 먼저 상위 영상 데이터가 R이고 하위 영상 데이터가 G로 출력되고, 다음에는 상위 영상 데이터가 G이고, 하위 영상 데이터가 B로 출력되며, 다음에는 상위 영상 데이터가 B이고, 하위 영상 데이터가 R로 출력되는 과정을 반복하는 것도 하나의 RGB 믹싱 알고리즘에 해당된다.
상위 영상 데이터 출력 : R -> G -> B
하위 영상 데이터 출력 : G -> B -> R
이와 같이 RGB 믹싱 알고리즘을 사용하므로 3개의 RGB 영상 데이터 출력을 2개의 서브필드 데이터 생성기(121, 123)를 사용하여 처리할 수가 있다.
한편, 서브필드 데이터 생성기(121, 123)는 RGB 믹서(110)에서 출력되는 2개의 영상 데이터, 즉 상위 영상 데이터와 하위 영상 데이터를 각각 입력받아서 각 영상 데이터에 대응되는 계조를 표현하기 위한 서브필드 데이터를 생성하여 출력한다. 특히 서브필드 데이터 생성기(121)는 RGB 믹서(110)에서 출력되는 상위 영상 데이터에 해당하는 서브필드 데이터를 생성하여 출력하고, 서브필드 데이터 생성기(123)는 하위 영상 데이터에 해당하는 서브필드 데이터를 생성하여 출력한다.
본 발명의 실시예에서는 16개의 서브필드를 사용하는 것으로 가정하여 설명하며, 따라서 각 서브필드 데이터 생성기(121, 123)는 셀 1개당 16비트의 서브필드 데이터를 생성하여 직렬(serial)로 출력한다. 따라서, 서브필드 데이터 생성기(121, 123)에서 출력되는 16비트의 서브필드 데이터는 1개 셀의 계조에 대한 16 서브필드의 온(on)/오프(off)에 관한 것으로, 시간적으로는 직렬로 배치되는 데이터이다.
다음, 서브필드 매트릭스(131, 133)는 각각 서브필드 데이터 생성기(121, 123)에서 출력되는 직렬 서브필드 데이터를 받아서 32개의 인접한 셀들의 서브필드 데이터 중 병렬로 위치하는 32 비트 서브필드 데이터로 변환하여 출력한다. 즉, 서브필드 매트릭스(131)는 서브필드 데이터 생성기(121)에서 출력되는 직렬 서브필드 데이터를 받아서 32개 셀에 해당하는 32비트의 병렬 서브필드 데이터를 생성하여 출력하고, 서브필드 매트릭스(133)는 서브필드 데이터 생성기(123)에서 출력되는 직렬 서브필드 데이터를 받아서 32개 셀에 해당하는 32비트의 병렬 서브필드 데이터를 생성하여 출력한다.
한편, 결합기(140)는 각 서브필드 매트릭스(131, 133)에서 출력되는 32비트의 병렬 서브필드 데이터를 결합(concatenation)하여 64개의 셀에 해당하는 64비트의 병렬 서브필드 데이터를 생성한다. 이와 같이 각 서브필드 매트릭스(131, 133)가 종래에 비해 32비트의 병렬 서브필드 데이터를 생성하므로 결합기(140)를 하나만을 사용하더라도 종래에 비해 많은 데이터인 64비트의 병렬 서브필드 데이터를 결합하여 생성할 수 있다.
다음, 데이터 버퍼(150)는 결합기(140)에서 출력되는 64비트의 병렬 서브필드 데이터를 받아서 해당 프레임 메모리A, B(161, 163)에 저장한다. 이 때, 각 프레임 메모리A, B(16, 163)는 종래와 마찬가지로 저장을 위한 데이터 폭으로 32비트 폭을 가지므로 결합기(140)에서 출력되는 64비트의 서브필드 데이터를 모두 저장할 수 없다.
따라서, 데이터 버퍼(150)는 결합기(140)에서 출력되는 64비트의 서브필드 데이터를 2개의 32비트 서브필드 데이터로 분리하여 프레임 메모리A, B(161, 163)에 각각 저장한다. 이 때, 종래에는 첨부한 도 5의 (a)에 도시된 바와 같이 32비트의 서브필드 데이터를 프레임 메모리 클럭의 상승 에지때 저장하였으나, 본 발명의 실시예에서는 도 5의 (b)에 도시된 바와 같이 64비트의 서브필드 데이터에서 2개로 분리된 각 32비트의 서브필드 데이터를 프레임 메모리에 저장할 때, 프레임 메모리 클럭의 상승 에지(rising edge)때 2개의 32비트의 서브필드 데이터 중 하나의 32비트 서브필드 데이터를 저장하고, 하강 에지(falling edge)때 나머지 32비트 서브필드 데이터를 저장한다.
이와 같이 프레임 메모리A, B(161, 163)의 한 클럭의 상승 에지와 하강 에지때 32비트 서브필드 데이터를 각각 저장하므로 한 클럭 기간동안 64비트의 서브필드 데이터를 모두 저장할 수 있고, 데이터 버퍼(150)는 프레임 메모리A, B(161, 163)가 한 클럭의 상승 에지와 하강 에지때 32비트의 서브필드 데이터를 각각 저장하도록 해당 서브필드 데이터를 제공한다.
한편, 데이터 버퍼(150)는 결합기(140)에서 출력되는 64비트 서브필드 데이터를 프레임 메모리A, B(161, 163)에 저장하기도 하지만, 저장된 서브필드 데이터의 재배열을 위해 프레임 메모리A, B(161, 163)에 저장된 서브필드 데이터를 읽어서 서브필드 데이터 재배열기(170)로 출력한다. 이 때, 데이터 버퍼(150)는 프레임 메모리A, B(161, 163)에 64비트의 서브필드 데이터를 저장하는 동작과 마찬가지로, 저장된 서브필드 데이터를 읽을 때에도 프레임 메모리 클럭의 상승 에지와 하강 에지때 각각 32비트의 서브필드 데이터를 읽어서 결국 프레임 메모리 클럭의 1클럭 기간 중에 모두 64비트의 서브필드 데이터를 읽어서 서브필드 데이터 재배열기(170)로 출력한다.
다음, 서브필드 데이터 재배열기(170)는 데이터 버퍼(150)에서 출력되는 64비트의 서브필드 데이터를 받아서 플라즈마 디스플레이 패널에 계조를 표현하기 위해 서브필드별 어드레스에 필요한 어드레스 데이터로 재배열하여 출력한다. 이 때, 데이터 버퍼(150)는 프레임 메모리A, B(161, 163)에서 클럭의 상승 에지와 하강 에지때 각각 읽어들이는 32비트의 서브필드 데이터를 읽자마자 32비트 서브필드 데이터씩 서브필드 데이터 재배열기(170)로 출력하거나 또는 상승 에지와 하강 에지때 각각 읽은 32비트 서브필드 데이터를 결합하여 64비트 서브필드 데이터로 한 번에 서브필드 데이터 재배열기(170)로 출력하여도 좋다.
상기한 바와 같이, 본 발명의 실시예에서는 데이터 버퍼(150)가 프레임 메모리A, B(161, 163)에 대한 서브필드 데이터 액세스시, 즉 서브필드 데이터 저장과 판독시 프레임 메로리 클럭의 상승 에지와 하강 에지때 각각 32비트의 서브필드 데이터를 액세스함으로써 프레임 메모리 한 클럭 기간동안 총 64비트의 서브필드 데이터를 저장하고 읽을 수 있어서 종래에 비해 프레임 메모리 클럭의 주파수를 증가시키지 않는 동시에 적은 수의 프레임 메모리를 사용하여도 HD급 해상도를 표시할 수 있다.
한편, 도 6은 종래의 프레임 메모리에 대해 본 발명의 실시예에 따른 RGB 믹싱 알고리즘을 사용하는 예를 도시한 것이다.
도 6에 도시된 바와 같이, 데이터 버퍼(150)가 본 발명의 실시예에 따른 RGB 믹싱 알고리즘에 따라 생성되는 64개의 셀에 해당하는 64비트의 병렬 서브필드 데이터를 2개의 32비트 서브필드 데이터로 분리하여 종래 상승 에지때에만 32비트의 서브필드 데이터를 프레임 메모리에 저장하는 경우, 1라인의 1프레임 데이터는 총67584비트(1408 × 3(RGB) × 16서브필드)에 해당하며 이 데이터를 종래 프레임 메모리에 저장하는 경우 소요되는 프레임 메모리 클럭의 개수는 67584비트 ÷ 32비트 = 2112개가 된다. 이 때, 프레임 메모리에 저장을 위한 클럭 4 클럭당 RAS(Row Address Strobe) 및 CAS(Column Address Strobe) 지연(delay)로 인해 4클럭이 더 추가되므로, 실제 67584비트의 영상 데이터를 저장하기 위해서는 2112 + [(2112/4)×4] = 4224개의 클럭이 필요하다. 120MHz의 프레임 메모리 클럭을 사용하는 경우 1클럭이 8.33ns이므로 67584비트의 영상 데이터를 저장하기 위해서는 8.33ns × 4224개 = 35.186μs의 시간이 소요된다.
한편, HD급 해상도를 나타내기 위해서는 1수평동기시간이 약 21.5μs정도이므로 상기 67584비트를 나타내기 위해 소요되는 35.186μs는 요구되는 시간에 비해 크므로 1수평동기시간동안 1라인의 프레임 데이터를 프레임 메모리에 저장할 수 없다. 따라서, 종래의 프레임 메모리에는 본 발명의 실시예에 따른 RGB 믹싱 알고리즘을 사용할 수 없으므로, 본 발명의 실시예에서와 같이 프레임 메모리 클럭의 상승 에지와 하강 에지때 서브필드 데이터를 저장하고 읽는 것이 가능한 프레임 메모리가 사용되어야 한다.
본 발명의 실시예에 따른 프레임 메모리에 RGB 믹싱 알고리즘을 사용하는 경우, 1클럭당 64비트를 저장할 수 있으므로 1라인의 프레임 데이터인 67584비트를 저장하는데 67584비트 ÷ 64비트 = 1056개의 클럭에, 4클럭당 RAS 및 CAS 지연으로 인해 4클럭이 추가되므로, 결국 1056 + [(1056/4)×4] = 2112 클럭이 필요하다. 120MHz의 프레임 메모리 클럭을 사용하는 경우 1클럭이 8.33ns이므로, 본 발명의 실시예에 따라 67584비트의 영상 데이터를 저장하기 위해서는 8.33ns × 2112개 = 17.593μs의 시간이 소요된다.
이러한 17.593μs는 1수평동기시간인 21.51μs에 비해 약 4μs정도 적어 약간의 마진(margin)이 확보되므로, 1수평동기시간동안 1라인의 영상 데이터를 프레임 메모리에 모두 저장할 수 있다.
한편, 상기한 종래 프레임 메모리에 본 발명의 실시예에 따른 RGB 믹싱 알고리즘을 사용하여 상기한 바와 같이 약 4μs정도의 마진을 확보하려면, 프레임 메모리의 클럭 주파수는 적어도 T ns × 4224개 = 17.593μs -> T = 4.165μs -> 클럭 주파수 = 240MHz가 되어 본 발명의 실시예에 따른 클럭 주파수인 120MHz의 2배가 되어야 한다. 이와 같이 높은 클럭 주파수를 사용하는 경우 프레임 메모리의 셋업 시간 및 홀드 시간 등의 마진 부족으로 인해 영상 데이터의 유실 현상이 발생될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다.
예컨대, RGB 믹서(110)에 의해 수행되는 RGB 믹싱 알고리즘에 대해 상기에서는 RGB 영상 입력 중 2개의 영상 데이터를 선택하여 상위 영상 데이터와 하위 영상 데이터로 출력하는 것으로만 설명하였으나, 본 발명의 기술적 범위는 여기에 한정되지 않고, RGB 영상 데이터 중에서 2종류의 출력으로 분리할 수 있는 데이터인 경우 분리하여 상위 영상 데이터와 하위 영상 데이터로 출력할 수 있다. 예를 들어, RGB 영상 데이터 각각에 대해 even과 odd로 분리하여 각각 상위 영상 데이터와 하위 영상 데이터로 출력하는 경우가 해당될 수 있다.
본 발명에 따르면, 적은 수의 프레임 메모리를 사용하며, 클럭 주파수를 증가시키지 않고도 HD급 해상도를 표시하는데 필요한 서브필드 데이터를 소정의 시간 내에 처리할 수 있다.
또한, FIFO 메모리, 서브필드 데이터 생성기, 서브필드 매트릭스, 프레임 메모리의 사용 개수가 적어져 소비전력이 감소되고 발열문제가 발생하지 않기 때문에 신뢰성이 향상된다.
도 1은 종래 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치의 블록도이다.
도 2는 종래 플라즈마 디스플레이 패널의 어드레스 데이터 처리 장치에서 클럭의 상승 에지때 서브필드 데이터를 프레임 메모리에 저장하는 것을 도시한 도면이다.
도 3은 종래 플라즈마 디스플레이 패널의 어드레스 데이터 처리 장치에서 클럭의 상승 에지때 서브필드 데이터를 프레임 메모리에 저장하는 것을 도시한 도면으로, (a)는 해상도가 낮은 경우에 해당하고, (b)는 해상도가 높은 경우에 해당한다.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치의 블록도이다.
도 5의 (a)는 종래 플라즈마 디스플레이 패널의 어드레스 데이터 처리 장치에서 클럭의 상승 에지때 32비트 서브필드 데이터를 프레임 메모리에 저장하는 것을 도시한 도면이고, (b)는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 어드레스 데이터 처리 장치에서 클럭의 상승 에지와 하강 에지때 각각 32비트 서브필드 데이터를 프레임 메모리에 저장하는 것을 도시한 도면이다.
도 6은 본 발명의 실시예에 따른 RGB 믹싱 알고리즘을 종래 플라즈마 디스플레이 패널의 어드레스 데이터 처리 장치에 적용하는 경우, 클럭의 2번 상승 에지에 의해 서브필드 데이터가 프레임 메모리에 저장되는 것을 도시한 도면이다.

Claims (14)

  1. 플라즈마 디스플레이 패널에서 어드레스 데이터를 처리하는 장치에 있어서,
    RGB 영상 데이터를 입력받아서 해당하는 서브필드 데이터를 생성하는 서브필드 데이터 생성부;
    상기 서브필드 데이터 생성부에 의해 생성되는 서브필드 데이터를 분리하여 기준 클럭의 상승 에지(rising edge)와 하강 에지(falling edge) 때 각각 저장하고, 상기 기준 클럭의 상승 에지와 하강 에지 때 상기 저장된 서브필드 데이터를 각각 출력하는 프레임 메모리; 및
    상기 프레임 메모리에서 상기 기준 클럭의 상승 에지와 하강 에지 때 각각 출력되는 서브필드 데이터를 받아서 상기 플라즈마 디스플레이 패널에 계조를 표현하기 위해 상기 서브필드별 어드레스에 필요한 어드레스 데이터로 재배열하여 상기 플라즈마 디스플레이 패널로 출력하는 서브필드 데이터 재배열부
    를 포함하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치.
  2. 제1항에 있어서,
    상기 입력되는 RGB 영상 데이터 중 서로 다른 2개의 영상 데이터를 선택하여 상기 서브필드 데이터 생성부로 출력하는 RGB 믹싱부를 더 포함하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치.
  3. 제2항에 있어서,
    상기 2개의 영상 데이터의 선택 순서는 R -> G -> B에 따르는 것을 특징으로 하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치.
  4. 제1항에 있어서,
    상기 서브필드 데이터 생성부에 의해 생성되어 직렬로 출력되는 서브필드 데이터를 받아서, 상기 플라즈마 디스플레이 패널의 셀들 중 동일 라인 상에 위치하는 특정 개수의 인접 셀들의 서브필드 데이터 중에서 시간순으로 병렬로 위치하는 서브필드 데이터로 변환하여 상기 프레임 메모리로 출력하는 서브필드 매트릭스부를 더 포함하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치.
  5. 제4항에 있어서,
    상기 서브필드 데이터 생성부는 상기 RGB 영상 데이터 중에서 2개의 영상 데이터에 대해 각각 해당하는 서브필드 데이터를 생성하는 제1 서브필드 데이터 생성기 및 제2 서브필드 데이터 생성기를 포함하고,
    상기 서브필드 매트릭스부는 상기 제1 및 제2 서브필드 데이터 생성기에서 각각 직렬로 출력되는 서브필드 데이터를 받아서 상기 특정 개수의 인접 셀에 해당하는 병렬 서브필드 데이터를 각각 생성하여 출력하는 제1 및 제2 서브필드 매트릭스를 포함하는
    플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치.
  6. 제5항에 있어서,
    상기 제1 및 제2 서브필드 메트릭스에서 각각 출력되는 병렬 서브필드 데이터를 결합하여 상기 프레임 메모리로 출력하는 결합기를 더 포함하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치.
  7. 제1항 또는 제6항에 있어서,
    상기 프레임 메모리로 입력되는 서브필드 데이터를 받아서 2개의 서브필드 데이터로 분리하여 상기 기준 클럭의 상승 에지와 하강 에지 때 각각 상기 프레임 메모리로 제공하고, 상기 기준 클럭의 상승 에지와 하강 에지 때 상기 프레임 메모리에 저장된 서브필드 데이터를 각각 읽어서 상기 서브필드 데이터 재배열부로 제공하는 데이터 버퍼를 더 포함하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 장치.
  8. 플라즈마 디스플레이 패널에서 어드레스 데이터를 처리하는 방법에 있어서,
    a) RGB 입력 영상 데이터에 해당하는 서브필드 데이터를 생성하는 단계;
    b) 상기 생성된 서브필드 데이터를 분리하여 기준 클럭의 상승 에지와 하강 에지 때 특정 프레임 메모리에 각각 저장하는 단계;
    c) 상기 기준 클럭의 상승 에지와 하강 에지 때 상기 특정 프레임 메모리에 저장된 서브필드 데이터를 각각 읽는 단계; 및
    d) 상기 특정 프레임 메모리로부터 읽은 서브필드 데이터를, 상기 플라즈마 디스플레이 패널에 계조를 표현하기 위해 상기 서브필드별 어드레스에 필요한 어드레스 데이터로 재배열하여 상기 플라즈마 디스플레이 패널로 출력하는 단계
    를 포함하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 방법.
  9. 제8항에 있어서,
    상기 a)단계는,
    상기 RGB 입력 영상 데이터 중에서 서로 다른 2개의 영상 데이터를 선택하는 단계; 및
    상기 선택된 영상 데이터에 해당하는 서브필드 데이터를 생성하는 단계
    를 포함하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 방법.
  10. 제9항에 있어서,
    상기 2개의 영상 데이터의 선택 순서는 R -> G -> B에 따르는 것을 특징으로 하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 방법.
  11. 제8항에 있어서,
    상기 a) 단계에서 생성되는 서브필드 데이터는 직렬로 출력되는 것을 특징으로 하고,
    상기 a) 단계와 b) 단계 사이에,
    i) 상기 직렬로 출력되는 서브필드 데이터를 받아서, 상기 플라즈마 디스플레이 패널의 셀들 중 동일 라인 상에 위치하는 특정 개수의 인접 셀들의 서브필드 데이터 중에서 시간순으로 병렬로 위치하는 서브필드 데이터로 변환하여 상기 프레임 메모리로 출력하는 단계
    를 더 포함하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 방법.
  12. 제11항에 있어서,
    상기 a) 단계는 상기 RGB 영상 데이터 중에서 2개의 영상 데이터에 대해 각각 해당하는 서브필드 데이터를 생성하여 직렬로 출력하고,
    상기 i) 단계는 상기 a) 단계에서 각각 직렬로 출력되는 서브필드 데이터를 받아서 상기 특정 개수의 인접 셀에 해당하는 병렬 서브필드 데이터를 각각 생성하여 출력하는
    것을 특징으로 하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 방법.
  13. 제12항에 있어서,
    상기 i) 단계 후에,
    상기 i) 단계에서 각각 출력되는 병렬 서브필드 데이터를 하나의 병렬 서브필드 데이터로 결합하여 상기 프레임 메모리로 출력하는 단계
    를 더 포함하는 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리 방법.
  14. 플라즈마 디스플레이 패널에서 어드레스 데이터를 처리하는 방법에 있어서,
    a) RGB 입력 영상 데이터에 해당하는 서브필드 데이터를 생성하는 기능;
    b) 상기 생성된 서브필드 데이터를 분리하여 기준 클럭의 상승 에지와 하강 에지 때 특정 프레임 메모리에 각각 저장하는 기능;
    c) 상기 기준 클럭의 상승 에지와 하강 에지 때 상기 특정 프레임 메모리에 저장된 서브필드 데이터를 각각 읽는 기능; 및
    d) 상기 특정 프레임 메모리로부터 읽은 서브필드 데이터를, 상기 플라즈마 디스플레이 패널에 계조를 표현하기 위해 상기 서브필드별 어드레스에 필요한 어드레스 데이터로 재배열하여 상기 플라즈마 디스플레이 패널로 출력하는 기능
    을 포함하는 프로그램이 저장된 기록매체.
KR10-2003-0028969A 2003-05-07 2003-05-07 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리장치 및 그 방법과, 그 방법을 포함하는 프로그램이저장된 기록매체 KR100502914B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0028969A KR100502914B1 (ko) 2003-05-07 2003-05-07 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리장치 및 그 방법과, 그 방법을 포함하는 프로그램이저장된 기록매체
CNB200410042056XA CN100346377C (zh) 2003-05-07 2004-04-29 等离子显示板的地址数据处理装置和方法
US10/840,169 US7477210B2 (en) 2003-05-07 2004-05-06 Address data processing device and method for plasma display panel, and recording medium for storing the method
US12/329,421 US20090146925A1 (en) 2003-05-07 2008-12-05 Address data processing device and method for plasma display panel, and recording medium for storing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0028969A KR100502914B1 (ko) 2003-05-07 2003-05-07 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리장치 및 그 방법과, 그 방법을 포함하는 프로그램이저장된 기록매체

Publications (2)

Publication Number Publication Date
KR20040096130A KR20040096130A (ko) 2004-11-16
KR100502914B1 true KR100502914B1 (ko) 2005-07-21

Family

ID=33411648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0028969A KR100502914B1 (ko) 2003-05-07 2003-05-07 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리장치 및 그 방법과, 그 방법을 포함하는 프로그램이저장된 기록매체

Country Status (3)

Country Link
US (2) US7477210B2 (ko)
KR (1) KR100502914B1 (ko)
CN (1) CN100346377C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100362544C (zh) * 2005-10-14 2008-01-16 四川世纪双虹显示器件有限公司 一种节省帧存储器容量的彩色等离子显示屏驱动方法
US20210233462A1 (en) * 2020-01-24 2021-07-29 Texas Instruments Incorporated Single-clock display driver

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202052A (ja) * 1999-11-09 2001-07-27 Sharp Corp 半導体装置および表示装置モジュール
JP2001242833A (ja) * 2000-02-29 2001-09-07 Sharp Corp 半導体装置および表示装置モジュール
US20020080107A1 (en) * 2000-12-27 2002-06-27 Nec Corporation Method of driving a liquid crystal display and driver circuit for driving a liquid crystal display
US20020140662A1 (en) * 2001-03-30 2002-10-03 Youichi Igarashi Liquid crystal display device and driving method thereof
KR20030066362A (ko) * 2002-02-01 2003-08-09 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE428161B (sv) * 1981-10-14 1983-06-06 Philips Svenska Ab Anleggning for atergivning av valbar bakgrundsinformation kombinerad med valbar overlagringsinformation pa en bildskermsanordning samt anvendning av en dylik presentationsanleggning
JP3202384B2 (ja) * 1993-02-22 2001-08-27 シャープ株式会社 表示装置の駆動回路
JP3471729B2 (ja) * 1997-03-04 2003-12-02 松下電器産業株式会社 プラズマディスプレイ装置
JP3703247B2 (ja) * 1997-03-31 2005-10-05 三菱電機株式会社 プラズマディスプレイ装置及びプラズマディスプレイ駆動方法
US6157398A (en) * 1997-12-30 2000-12-05 Micron Technology, Inc. Method of implementing an accelerated graphics port for a multiple memory controller computer system
KR100427019B1 (ko) * 1998-06-30 2004-07-30 주식회사 대우일렉트로닉스 플라즈마디스플레이패널텔레비전의타이밍제어회로
JP2001350440A (ja) * 2000-06-07 2001-12-21 Sony Corp 表示装置
US7142251B2 (en) * 2001-07-31 2006-11-28 Micronas Usa, Inc. Video input processor in multi-format video compression system
US6784898B2 (en) * 2002-11-07 2004-08-31 Duke University Mixed mode grayscale method for display system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202052A (ja) * 1999-11-09 2001-07-27 Sharp Corp 半導体装置および表示装置モジュール
JP2001242833A (ja) * 2000-02-29 2001-09-07 Sharp Corp 半導体装置および表示装置モジュール
US20020080107A1 (en) * 2000-12-27 2002-06-27 Nec Corporation Method of driving a liquid crystal display and driver circuit for driving a liquid crystal display
US20020140662A1 (en) * 2001-03-30 2002-10-03 Youichi Igarashi Liquid crystal display device and driving method thereof
KR20030066362A (ko) * 2002-02-01 2003-08-09 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 장치

Also Published As

Publication number Publication date
KR20040096130A (ko) 2004-11-16
CN100346377C (zh) 2007-10-31
US7477210B2 (en) 2009-01-13
US20090146925A1 (en) 2009-06-11
CN1551071A (zh) 2004-12-01
US20040222949A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
US6340970B1 (en) Liquid crystal display control device, liquid crystal display device using the same, and information processor
US20050190124A1 (en) Subfield coding circuit, image signal processing circuit, and plasma display
US20090091519A1 (en) Display method of display device and display device
KR20040048473A (ko) 어드레스기간과 유지기간의 혼합 방식으로 계조성을표현하는 패널구동방법 및 그 장치
JPH11234692A (ja) 平板ディスプレイ装置及びデータインターフェーシング方法
JP3070893B2 (ja) 液晶駆動装置
KR100502914B1 (ko) 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리장치 및 그 방법과, 그 방법을 포함하는 프로그램이저장된 기록매체
JPH11338424A (ja) 液晶コントローラおよびそれを用いた液晶表示装置
JP2003015594A (ja) サブフィールドコーディング回路及びサブフィールドコーディング方法
EP0371577B1 (en) Easily upgradable video memory system and method
JP2005049665A (ja) 映像信号処理回路、表示装置及びその映像信号処理方法
CN115273734B (zh) 一种扫描控制电路及方法
GB2327170A (en) Synchronous memory interface device for plasma display panel apparatus
CN100371971C (zh) 一种交流等离子显示屏视频数据的存储方法
KR100403514B1 (ko) 피디피 티브이의 데이터 처리회로
JP2005338123A (ja) 画像信号処理装置
JP2002014649A (ja) 画像表示装置
JPH10333633A (ja) データインターフェース装置
JP3067068B2 (ja) 液晶駆動装置
JPH11259037A (ja) 画像表示方法および画像表示装置
US20080309651A1 (en) Drive control circuit device for flat panel display apparatus
KR100403516B1 (ko) 피디피 티브이의 데이터 인터페이스 회로
JP3514575B2 (ja) 波形発生回路及び平面マトリクス型表示装置
KR100266324B1 (ko) 피디피 텔레비전의 데이터 로드클럭 발생장치
JPH10268833A (ja) 時分割信号処理方式及びそれを用いたマトリクスディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee