JP3514575B2 - 波形発生回路及び平面マトリクス型表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、波形発生回路及び
駆動信号発生部にそのような波形発生回路を有するプラ
ズマディスプレイパネル（ＰＤＰ）表示装置等の平面マ
トリクス型表示装置に関し、特に波形及びその発生に関
係するデータをＲＯＭに記憶し、記憶されたデータを順
次読み出して波形に変換する波形発生回路及びそのよう
な回路を有する平面マトリクス型表示装置に関する。

【０００２】

【従来の技術】近年、薄型化が容易であるとの利点から
ＣＲＴに代わりＰＤＰ、ＬＣＤ等を利用した平面マトリ
クス型表示装置が使用されるようになっている。特に、
ＰＤＰ表示装置は、簡易なプロセスであり表示画面の大
型化が容易であり、自発光型であるため表示品質が良好
で、応答速度も速いとの理由から、急速に用途が拡大さ
れ、生産量も増大している。

【０００３】これらの平面マトリクス型表示装置におい
てもカラー表示の要求が高まっている。フルカラー化す
る場合、表示パネルの駆動回路のより精密な駆動波形制
御が要求される。ＰＤＰ表示装置には、２本の電極で選
択放電（アドレス放電）及び維持放電（表示発光のため
の放電）を行う２電極型と、第３の電極を利用してアド
レス放電を行う３電極型があるが、階調表示を行うカラ
ーＰＤＰでは、面放電を利用した３電極構造が一般に用
いられている。

【０００４】図２８は３電極・面放電方式カラーＰＤＰ
装置の全体構成図であり、図２９は制御回路のブロック
構成図であり、図３０は駆動波形の例を示すタイムチャ
ートであり、図３１は駆動波形発生回路のブロック構成
図である。従来のカラーＰＤＰ表示装置の駆動波形発生
回路について、図２８から図３１を参照して簡単に説明
する。

【０００５】図２８に示すように、ＰＤＰ表示装置は、
パネル１と、パネル１のＹスキャン電極に順次スキャン
パルスを印加するＹスキャンドライバ４と、パネル１の
点灯するセルに対応するアドレス電極にスキャンパルス
に同期して駆動信号を印加するアドレスドライバ２と、
パネル１のＸ共通電極と全Ｙスキャン電極間にサステイ
ン（維持）波形を印加するＸドライバ３とＹドライバ５
と、各ドライバ２から５に対してそれぞれ電圧Ｖｓｙ、
Ｖｓｘ及びＶａを供給する電源回路７と、アドレスドラ
イバ２に対して表示データ及びドライバ制御信号を与
え、他のドライバ３から５に対してドライバ制御信号を
与え、電源回路７に電源制御信号を与える制御回路６か
ら構成されている。

【０００６】図２９に示すように、制御回路６は、多階
調化手段６１と、フレームメモリ６２と、フレームメモ
リ書き込み／読み出しアドレス発生回路６３と、パルス
ジェネレータ６４と、駆動波形発生回路６５とから構成
されている。図３０は、制御回路６が発生する駆動信号
を示す図である。図３０の最上部の信号Ａがアドレスド
ライバ２からアドレス電極に印加される信号であり、中
間の信号ＸがＸドライバ３からＸ電極に印加される信号
であり、最下位の信号ＹがＹスキャンドライバ４とＹド
ライバ５からＹ電極に印加される信号である。図３０に
おいて、アドレス電極に印加される信号Ａのうちアドレ
ス期間の信号Ｖａが表示データであり、それ以外の信号
は駆動波形発生回路６５で発生される。

【０００７】駆動波形発生回路６５のような波形を発生
する回路としては、波形及びその制御に関係する信号を
示すデータを波形発生の基本周期毎にＲＯＭに記憶して
おき、ＲＯＭに記憶されたデータを順次読み出して波形
を発生させる回路が広く使用される。１回の読み出しで
必要なデータ量が得られない時には、基本周期毎のデー
タを複数に分割して記憶しておき、基本周期毎に複数回
読み出して必要なデータ量が出力されるようにしてい
る。

【０００８】本出願人は、特開昭４−２８４４９１号公
報でＰＤＰ表示装置用の駆動波形発生回路を開示してい
る。図３１は、これに開示された従来の駆動波形発生回
路６５の構成例を示す図である。図３１に示すように、
従来の駆動波形発生回路６５は、駆動波形／制御信号Ｒ
ＯＭ６５１と、ＲＯＭアドレスカウンタ６５２と、アド
レス記憶手段６５３と、ＲＯＭデータ変換手段６５５
と、ＲＯＭアドレスカウンタ６５２とアドレス記憶手段
６５３とＲＯＭデータ変換手段６５５に対し制御信号を
出力する駆動波形発生制御手段６５４とからなる。

【０００９】ＰＤＰ表示装置における階調表示を行うた
めの駆動法としては、１回の表示フレームを複数のサブ
フレームに分割し、各サブフレームの実効的な輝度を決
定するサステイン期間（維持放電期間）を相対比１：
２：４：８：１６：…となるように構成し、階調データ
を重み付けに対応するサブフレームで表示することによ
り階調表示する多重アドレス法が一般的であり、駆動波
形／制御信号ＲＯＭ６５１にはこの１サブフレーム分の
駆動波形及び駆動波形発生制御手段６５４に対して出力
される制御信号が記憶されている。サステイン期間の長
さは、後述する繰り返し部分の繰り返し回数で規定され
る。図３０に示すように、１サブフレームは、リセット
期間とアドレス期間とサステイン期間に分割されてい
る。１サブフレーム分の駆動波形及び制御信号をすべて
データとして記憶すると記憶容量の大きな駆動波形／制
御信号ＲＯＭ６５１を設ける必要があるため、同じ波形
が繰り返される部分では、同じアドレス部分を繰り返し
読み出して同一の波形を繰り返し発生させるようにして
いる。図３０の駆動信号では、アドレス期間及びサステ
イン期間で同じ波形が繰り返されるので、この部分につ
いては繰り返しサイクルの最小単位のみ記憶してある。
駆動波形／制御信号ＲＯＭ６５１に記憶されたデータに
は、駆動波形の繰り返しサイクル時、アドレス記憶手段
６５３でＲＯＭアドレスカウンタ６５２の出力の駆動波
形の繰り返しサイクルの最小単位に応じたデータが記憶
された先頭アドレスを保持する。駆動波形／制御信号Ｒ
ＯＭ６５１が８ビットの場合、必要な駆動波形を生成す
るのに８ビットのデータでは足りないため、ＲＯＭデー
タ変換手段６５５によって８ビット以上のデータに変換
される。例えば、必要な駆動波形を生成するのに３２ビ
ットの駆動波形及びその制御信号データが３ＭＨｚの周
期で必要であるとする場合、データ幅が８ビットの駆動
波形／制御信号ＲＯＭ６５１に図３２に示すようなメモ
リマップでデータを記憶し、１２ＭＨｚでＡ領域、Ｂ領
域、Ｃ領域、Ｄ領域の順に読み出し、ＲＯＭデータ変換
手段６５５がその読み出されたデータを４回分まとめて
３２ビットの３ＭＨｚのデータに変換する。ＲＯＭデー
タ変換手段６５５から出力されたＲＯＭデータは、制御
信号及びフレームメモリ書き込み／読み出しアドレス発
生回路の制御信号ＡＤＤＴが駆動波形発生制御手段６５
４に入力される以外は、アドレスドライバ２、Ｘドライ
バ３、Ｙスキャンドライバ４及びＹドライバ５の各ドラ
イバへドライバ制御信号として出力される。各ドライバ
には供給された制御信号に基づいて各電極に印加する所
定の電圧の信号を生成する回路が設けられており、図３
０に示すような信号が生成されてパネル１を駆動する。
以上の動作をサブフレームの分割数分行うことにより、
１画面の表示が終了する。

【００１０】

【発明が解決しようとする課題】ＰＤＰ表示装置では、
表示品質の一層の向上及び耐久性の向上等のために、各
ドライバによるパネルの駆動を一層精密に制御する必要
が生じている。そのため、各ドライバに供給する駆動波
形も一層精密なものにすることが求められている。しか
し、駆動波形を一層精密なものにするためには、駆動波
形／制御信号ＲＯＭ６５１の容量を増大させると共に、
基本周期内に駆動波形／制御信号ＲＯＭ６５１から読み
出すデータ量を増大させる必要がある。これは駆動波形
／制御信号ＲＯＭ６５１からのデータの読み出し速度を
増大させることを意味する。しかし、ＲＯＭからの読み
出し速度を増大させるためには、高速のＲＯＭを使用す
る必要がありＲＯＭのコストが増大するという問題を生
じる。そのため、ＰＤＰ表示装置においては、容易には
駆動波形を精密化することはできなかった。

【００１１】これは、ＰＤＰ表示装置で使用される波形
発生回路に限らず、他の用途で使用される波形発生回路
でも同じであり、多数の波形を発生させたり、精密な波
形を発生する場合には同様に生じる問題である。本発明
は、上記問題点を解決するためのものであり、ＲＯＭデ
ータ量を増加させることなしに及び読み出し速度を増加
させることなしに複雑な波形を発生できる波形発生回路
を実現すると共に、そのような波形発生回路をＰＤＰ表
示装置に適用して波形発生回路部分でのコストを増加さ
せずに、駆動波形の一層の精密化を可能にすることを目
的とする。

【００１２】

【課題を解決するための手段】図１は、本発明の原理構
成図である。図１に示すように、本発明の波形発生回路
は、波形及びその発生に関係するＲＯＭデータを記憶し
た波形／制御信号ＲＯＭ１１と、波形／制御信号ＲＯＭ
１１に記憶されたＲＯＭデータを順次読み出すＲＯＭデ
ータ読み出し手段１２と、ＲＯＭデータ読み出し手段１
２の読み出したＲＯＭデータに基づいて順次波形に変換
するＲＯＭデータ変換手段１３とを備える波形発生回路
において、波形／制御信号ＲＯＭ１１は、ＲＯＭデータ
を、基本周期で変化する基本周期データ（Ａ領域、Ｂ領
域、Ｃ領域に記憶されるデータ）と、基本周期の整数倍
の長周期で変化する長周期データ（Ｄ領域、Ｅ領域に記
憶されるデータ）とに分割して記憶しており、ＲＯＭデ
ータ読み出し手段１２は、基本周期データと長周期デー
タを対応する周期で読み出し、ＲＯＭデータ変換手段１
３は、ＲＯＭデータ読み出し手段１２の読み出した基本
周期データと長周期データを対応する周期で変換するこ
とを特徴とする。

【００１３】波形及びその発生に関係するＲＯＭデータ
には、基本周期のデータだけでなく、それより長い長周
期のデータも含まれているのが一般的である。従来はこ
のような長周期のデータも含めてすべて基本周期のデー
タとして記憶し、それを基本周期で読み出して波形を発
生させていた。しかし、長周期のデータについては、基
本周期のデータとして記憶して基本周期で読み出す必要
はなく、その周期に合った長周期のデータとして記憶し
て長周期で読み出せばよい。そこで、本発明の波形発生
回路では、ＲＯＭデータを、基本周期データと長周期デ
ータに分割して記憶し、それぞれの周期にあったサイク
ルで読み出して変換する。これにより、長周期／基本周
期をＸとすると、長周期データを記憶するために必要な
記憶容量は、基本周期で記憶したのに比べて１／Ｘとな
る。また、ＲＯＭデータ読み出し手段１２が長周期デー
タを読み出す周期は、基本周期として記憶した時の読み
出し周期に比べてＸ倍であり、読み出し回数は１／Ｘと
なる。従って、波形／制御信号ＲＯＭ１１の記憶容量及
び読み出し速度を低減できる。

【００１４】図１では、基本周期データは波形／制御信
号ＲＯＭ１１のデータ幅の３倍のデータ量でＡ領域、Ｂ
領域、Ｃ領域に記憶され、長周期データは基本周期の２
倍の周期のデータであって、波形／制御信号ＲＯＭ１１
のデータ幅の２倍のデータ量でＤ領域とＥ領域に記憶さ
れているとして示したが、各種の変形があり得る。例え
ば、基本周期データはデータ幅の２倍のデータ量で、長
周期データは基本周期の３倍の周期のデータであって、
データ幅の２倍のデータ量である等である。また、長周
期は１種類とは限らず、例えば、基本周期の２倍と３倍
の２種類の長周期データが存在するといったように複数
の長周期が存在してもよい。

【００１５】ここで、読み出し動作がもっとも効率よく
行われるのは、長周期間にＲＯＭデータ読み出し手段１
２が波形／制御信号ＲＯＭ１１からＲＯＭデータを読み
出す回数が、基本周期間に基本周期データを読み出す回
数に上記のＸを乗じた値と、長周期間に長周期データを
読み出す回数の合計に一致する時である。それ以外の時
には、ＲＯＭデータ読み出し手段１２が、読み出し動作
を一時的に休止する、すなわち間引く必要がある。

【００１６】図２と図３は、本発明の波形発生回路にお
けるＲＯＭデータ読み出し手段１２が波形／制御信号Ｒ
ＯＭ１１からＲＯＭデータを読み出す動作を説明する図
である。図２は、基本周期データが波形／制御信号ＲＯ
Ｍ１１のデータ幅と等しい領域Ａに記憶されたデータＡ
だけであり、長周期データは基本周期の２倍の２倍周期
データで、波形／制御信号ＲＯＭ１１のデータ幅の２倍
のデータ量で、領域ＢとＣに記憶されたデータＢとＣで
あるとし、（１）はデータＢとＣが同位相の場合を、
（２）はデータＢとＣの位相が基本周期分ずれている場
合を示している。従って、基本周期Ｔは、データＡが出
力されるサイクルであり、長周期は２Ｔであり、ＲＯＭ
データ読み出し手段１２が波形／制御信号ＲＯＭ１１か
らデータを読み出すサイクルは１／２Ｔである。

【００１７】図２の（１）に示すように、データＢとＣ
が同位相の場合には、まずＲＯＭデータ読み出し手段１
２がデータＡｎ、Ｂｎ、Ｃｎの順に読み出してＲＯＭデ
ータ変換手段１３に出力する。ＲＯＭデータ変換手段１
３は、３つのデータが揃った時点で３つのデータを並行
に出力する。従って、ＲＯＭデータ変換手段１３は入力
されたデータをそれぞれ保持するレジスタが必要であ
る。すなわち、波形／制御信号ＲＯＭ１１のデータ幅が
８ビットであれば、２４ビットのデータにして出力す
る。次に、ＲＯＭデータ読み出し手段１２が次のデータ
Ａｎ＋１を読み出してＲＯＭデータ変換手段１３に出力
する。この時点ではデータＡｎが出力されてから、１／
２Ｔしか経過していないので、ＲＯＭデータ変換手段１
３は更に１／２Ｔの間保持した後、データＡｎの代わり
にデータＡｎ＋１を出力する。この時、データＢｎとＣ
ｎはそのまま出力され続ける。ＲＯＭデータ変換手段１
３がデータＡｎ＋１を保持している間に、ＲＯＭデータ
読み出し手段１２が次のデータＡｎ＋２を出力するた
め、ＲＯＭデータ変換手段１３はデータＡｎ＋１を保持
しながら次のデータＡｎ＋２を受け付けられるようにす
るためのデータＡについては２段の保持レジスタを有す
ることが必要である。

【００１８】ＲＯＭデータ読み出し手段１２は、データ
Ａｎ＋１をＲＯＭデータ変換手段１３に出力した後、上
記と同様の動作を繰り返して、データＡｎ＋２、Ｂｎ＋
２、Ｃｎ＋２、Ａｎ＋３が出力される。すなわち、領域
Ａ、Ｂ、Ｃ、Ａの順で波形／制御信号ＲＯＭ１１をアク
セスし、順次データを読み出す動作を繰り返す。領域
Ａ、Ｂ、Ｃのデータを読み出すのに要する時間は３／２
Ｔであり、次に領域Ａのデータを読み出すのに要する時
間は１／２Ｔであるので、これらを合計すると２Ｔに相
当する。すなわち、基本周期の２倍の周期２Ｔの間に、
領域Ａから２回読み出しが行われ、領域ＢとＣからそれ
ぞれ１回づつ読み出しが行われる。

【００１９】図２の（２）に示すように、データＢとＣ
の位相が一致しない場合には、領域Ａ、Ｂ、Ａ、Ｃの順
で波形／制御信号ＲＯＭ１１をアクセスし、順次データ
を読み出す動作を繰り返す。図３は、基本周期データが
データＡだけであり、長周期データは基本周期の３倍の
３倍周期データで、波形／制御信号ＲＯＭ１１のデータ
幅の３倍のデータ量で、データＢ、Ｃ、Ｄである場合の
動作を示している。この場合も、ＲＯＭデータ読み出し
手段１２が波形／制御信号ＲＯＭ１１からデータを読み
出すサイクルは１／２Ｔである。データＡは、ＲＯＭデ
ータ変換手段１３で最大２Ｔ保持される必要があり、デ
ータＡについては３段の保持レジスタを有することが必
要である。

【００２０】図３１で説明したように、同じ波形を発生
させる場合には、波形／制御信号ＲＯＭ１１に記憶され
たＲＯＭデータの一部を繰り返し読み出して波形を発生
させることが行われている。同じ波形を発生させるため
にＲＯＭデータの一部を繰り返し読み出す波形発生回路
に本発明を適用することも可能である。このような波形
発生回路においては、波形／制御信号ＲＯＭ１１は、Ｒ
ＯＭデータのうち、同じデータを繰り返し読み出して発
生できる繰り返し部分については、繰り返しの最小サイ
クルデータを繰り返し部分の開始と終了を示すデータ及
び繰り返し回数を示すデータと共に記憶しており、ＲＯ
Ｍデータ読み出し手段１２は、繰り返し部分の開始と終
了及び繰り返し回数を示すデータを識別して、繰り返し
部分を読み出す動作を前記繰り返し回数分繰り返す。

【００２１】その場合、繰り返し部分が長周期データの
位相に一致していれば単にＲＯＭデータの繰り返し部分
を、繰り返し読み出せばよいので特に問題は生じない。
しかし、繰り返し部分が長周期データの位相に一致しな
い場合には、繰り返し部分の開始部分で出力する必要の
あるＲＯＭデータをすべて読み出していては間に合わな
いという問題や、ＲＯＭデータの読み出しサイクルにず
れが生じるといった問題が発生する。

【００２２】図４は、繰り返し部分と長周期データの位
相との関係で読み出し動作を変化させる必要を説明する
図である。図２の（１）に示した条件でＲＯＭデータの
読み出しと変換が行われるものとし、発生される基本周
期の波形がＷＡで、２倍周期の波形がＷＢであるとす
る。繰り返し部分と２倍周期の波形ＷＢの位相の関係
は、図４に示すように、（１）繰り返し部分の開始と終
了の両方で波形ＷＢの位相に一致する場合、（２）繰り
返し部分の開始は波形ＷＢの位相に一致するが、繰り返
し部分の終了は波形ＷＢの位相に一致しない場合、
（３）繰り返し部分の開始は波形ＷＢの位相に一致しな
いが、繰り返し部分の終了は波形ＷＢの位相に一致する
場合、（４）繰り返し部分の開始と終了の両方で波形Ｗ
Ｂの位相に一致しない場合の４つの場合があり得る。

【００２３】それぞれの場合における波形信号の繰り返
し期間を実線で示す。ＲＯＭデータの読み出しと変換後
の出力は図示のように行われるので、読み出し動作にお
ける繰り返し期間は破線で示されることになる。（１）
の場合であれば、データＡｎ＋３の読み出しが終了した
時点で戻るが、その時点から波形の出力が終了するまで
の時間は３／２Ｔ（Ｔ：基本周期）であり、開始部分に
おけるデータＡｎを読み出す動作から波形が出力される
までの時間３／２Ｔに等しいから、開始部分で読み出し
たデータを使用すればよい。

【００２４】（２）の場合は、データＣｎ＋４の読み出
しが終了した時点で戻るが、その時点から繰り返し部分
の波形の出力が終了するまでの時間はＴである。開始部
分では読み取りを開始してから波形を出力するまで３／
２Ｔの時間が必要であり、データＡｎ、Ｂｎ、Ｃｎを読
み出していては、開始部分の波形の出力が間に合わなく
なる。そこで、開始部分では繰り返し部分が開始された
ことを示すデータが検出された時点の２倍周期データＢ
ｎ、Ｃｎを記憶しておき、データＣｎ＋４の読み出しが
終了して戻った時点では、データＡｎのみを読み出し、
データＢｎ、Ｃｎは記憶しておいたものを使用する。こ
の場合、データＡｎの読み出しだけであれば１／２Ｔだ
けで終了するので、後の１／２Ｔだけは読み出し動作を
停止する。

【００２５】（３）の場合は、開始部分で、データＡｎ
＋１、Ｂｎ、Ｃｎを出力する必要があるが、データＢｎ
を読み出すタイミングは開始部分から２Ｔ前であり、デ
ータＢｎを読み出すタイミングまで戻っていては、開始
部分を出力するのに間に合わない。そこで、２倍周期デ
ータについては上記のようにして記憶してある２倍周期
データＢｎ、Ｃｎを使用し、データＡｎ＋１のみを読み
出すようにする。従って、データＡｎ＋１を読み出した
後は、１／２Ｔだけは読み出し動作を停止し、その後デ
ータＡｎ＋２の読み出しを開始する。

【００２６】（４）の場合も、データＢｎを読み出すタ
イミングまで戻っていては、開始部分を出力するのに間
に合わない。そこで、２倍周期データについては記憶し
てある２倍周期データＢｎ、Ｃｎを使用し、データＡｎ
＋１のみを読み出すようにする。この場合は、データＡ
ｎ＋１を読み出した後ただちにデータＡｎ＋２の読み出
しを開始する。

【００２７】図５は、読み出し順が図２の（１）に示し
た場合、ＲＯＭデータの一部を繰り返し読み出して波形
を発生する波形発生回路に、本発明を適用した場合の基
本構成を示す図である。図５に示すように、波形及びそ
の発生に関係するＲＯＭデータを基本周期データと長周
期データに分けて記憶した波形／制御信号ＲＯＭ２１
と、波形／制御信号ＲＯＭ２１に記憶されたＲＯＭデー
タを順次読み出すアドレス信号を発生するアドレスカウ
ンタ２２と、基本周期データと長周期データのいずれを
読み出すかに応じてアドレスカウンタ２２の出力するア
ドレス信号を切り換えるアドレス切り換え手段２３と、
繰り返し部分の開始アドレスを記憶する繰り返しアドレ
ス記憶手段２４と、基本周期データを変換する基本周期
データ変換手段２５Ａと、長周期データを変換する長周
期データ変換手段２５Ｂと、繰り返し部分の開始部分に
おける長周期データを記憶する開始長周期データ記憶手
段２６と、繰り返し部分の開始部分が、長周期データの
位相に一致しているかを判定する繰り返し開始位相判定
手段２７と、繰り返し部分の終了部分が、長周期データ
の位相に一致しているかを判定する繰り返し終了位相判
定手段２８と、制御手段２９とを備える。

【００２８】繰り返し部分の開始部分と終了部分のいず
れか一方が、長周期データの位相に一致していない時
に、及び繰り返し部分の開始部分と終了部分の両方が、
長周期データの位相に一致していない時には、繰り返し
部分の波形発生時、終了部分から開始部分に戻った時
に、ＲＯＭデータ変換手段１３は、開始長周期データ記
憶手段に記憶されたデータに基づいて波形を発生する。

【００２９】更に、繰り返し部分の開始部分と終了部分
のいずれか一方が、長周期データの位相に一致していな
い時には、繰り返し部分の波形発生時、終了部分から開
始部分に戻る時に、ＲＯＭデータ読み出し手段１２は波
形／制御信号ＲＯＭ１１からのＲＯＭデータの読み出し
動作を一時停止してタイミングを調整する。以上の構成
により、繰り返し部分を長周期データに対してどのよう
な位相で設定しても、繰り返しが可能である。

【００３０】

【発明の実施の形態】図６から図８は、図２８と図２９
に示したカラープラズマディスプレイパネル（ＰＤＰ）
表示装置の駆動波形発生回路に本発明を適用した実施例
の構成を示す図である。また、図９は実施例の駆動波形
／制御信号ＲＯＭに記憶されているＲＯＭデータのメモ
リマップを示す。駆動波形／制御信号ＲＯＭは、８ビッ
トのデータ幅を有する。ＲＯＭデータは、３ＭＨｚで読
み出す必要のある基本周期データがＡ、Ｂ、Ｃの３領域
に分割して記憶されており、１．５ＭＨｚで読み出せば
よい２倍周期データが、ＤＡとＤＢの２領域に分割して
記憶されている。従って、基本周期データは１７ビット
以上２４ビット以下のデータ幅であり、２倍周期データ
は９ビット以上１６ビット以下のデータ幅といえる。Ｒ
ＯＭデータの読み出しは１２ＭＨｚで行われ、Ａ、Ｂ、
Ｃの３領域をそれぞれ２回づつ読み出す間にＤＡとＤＢ
の２領域はそれぞれ１回づつ読み出される。更に、ＤＡ
とＤＢの２領域に記憶されている２倍周期データは同位
相であり、同時に出力される必要がある。

【００３１】本実施例の駆動波形発生回路は、駆動波形
のデータ及び当該回路において駆動波形の発生を制御す
るための制御データを記憶した駆動波形／制御信号ＲＯ
Ｍ３１と、ＲＯＭ３１に供給するアドレス信号を発生す
る２個のアドレスカウンタ３２Ａと３２Ｂと、ＲＯＭデ
ータを読み出す時にアドレスカウンタ３２Ａと３２Ｂか
ら出力されるアドレス信号を適切なアドレスに変換する
アドレス切り換え部３３と、駆動波形の繰り返しサイク
ルの開始アドレスを保持するアドレス記憶部３４と、各
種の制御を行う制御部３５と、駆動波形／制御信号ＲＯ
Ｍ３１から出力されるＲＯＭデータを制御部３５からの
信号ＲＯＭＬＡＴ０〜６に従ってラッチするＲＯＭデー
タ変換部２４Ａ〜２４Ｃ及び２５ＤＡと２５ＤＢとを有
する。更に、ＲＯＭデータ変換部２４Ａは、ＲＯＭデー
タを保持する２段のラッチ２１４と２４２を有し、ＲＯ
Ｍデータ変換部２４Ｂと２４Ｃはラッチ信号が異なる点
を除けばＲＯＭデータ変換部２４Ａと同一の構成を有す
る。ＲＯＭデータ変換部２５ＤＡは、３個のラッチ２５
１、２５３、２５４と、セレクタ２５２を有する。ＲＯ
Ｍデータ変換部２５ＤＢは、ラッチ２５１が除かれてい
る以外はＲＯＭデータ変換部２５ＤＡと同様の構成を有
し、セレクタ２５６がセレクタ２５２に対応し、ラッチ
２５７と２５８はそれぞれラッチ２５３と２５４に対応
する。

【００３２】図５の基本回路構成と図６の構成の対応関
係は、波形／制御信号ＲＯＭ２１が駆動波形／制御信号
ＲＯＭ３１に、アドレスカウンタ２２がアドレスカウン
タ３２Ａ、３２Ｂに、アドレス切り換え手段２３がアド
レス切り換え部３３に、繰り返しアドレス記憶手段２４
がアドレス記憶部３４に、基本周期データ変換手段２５
ＡがＲＯＭデータ変換部２４Ａ〜２４Ｃに、長周期デー
タ変換手段２５ＢがＲＯＭデータ変換部２５ＤＡと２５
ＤＢに、開始長周期データ記憶手段２６がラッチ２５４
と２５８に対応する。開始位相判定手段２７と繰り返し
終了位相判定手段２８と制御手段２９は、制御部３５で
実現される。

【００３３】図１０から図２７は、実施例の駆動波形発
生回路の動作を示すタイムチャートである。図１０と図
１１、図１２と図１３、図１４と図１５、図１６と図１
７、図１８と図１９、図２０と図２１、図２２と図２
３、図２４と図２５、図２６と図２７は図示する信号が
多いために分割したもので、それぞれ組をなす。すなわ
ち、時間軸は共通である。また、図１２と図１３及び図
１４と図１５、図１６と図１７及び図１８と図１９、図
２０と図２１及び図２２と図２３、図２４と図２５及び
図２６と図２７は、繰り返し部分と長周期の位相関係の
各条件に対する開始部分と終了部分を示す。従って、図
１４と図１５、図１８と図１９、図２２と図２３、図２
６と図２７は、図１２と図１３、図１６と図１７、図２
０と図２１、図２４と図２５と同じ信号を示す。

【００３４】図１０から図２７を参照して動作を説明す
る。なお、図において、ＣＬＫは１２ＭＨｚのクロック
信号を、ＦＣＬＲは制御部３５から動作開始時に出力さ
れるアドレスカウンタ３２Ａ、３２Ｂ、アドレス記憶部
３４をクリアする信号を、ＱＡ０、ＱＡ１、ＱＡ２はア
ドレスカウンタ３２Ｂから出力される信号を、ＱＢ０〜
ＱＢ９はアドレスカウンタ３２Ｂから出力されアドレス
切り換え部３３にＤ０〜Ｄ９として入力する信号を、Ｒ
ＯＭアドレスはアドレス切り換え部３３から出力される
アドレス信号Ｙ０〜Ｙ１１を、ＲＯＭデータは駆動波形
／制御信号ＲＯＭ３１が出力するデータを、Ａ、Ｂ、Ｃ
はＲＯＭデータ変換部２４Ａ〜２４Ｃにおけるラッチの
間のデータを、ＤＡはＲＯＭデータ変換部２５ＤＡにお
けるラッチ２５１と２５２の間のデータを、Ａ０〜７、
Ｂ０〜７、Ｃ０〜７、ＤＡ０〜７、ＤＢ０〜７はＲＯＭ
データ変換部２４Ａ〜２４Ｃ及び２５ＤＡと２５ＤＢか
らの出力を、アドレスメモリはアドレス記憶部３４に記
憶されているアドレスを示す。また、アドレス値はすべ
て１６進数で表される。前述のように、ＤＡとＤＢ領域
に記憶された２倍周期のデータは同位相であり、同時に
読み出す必要がある。そのため、読み出しは、領域Ａ、
Ｂ、Ｃ、ＤＡ、ＤＢ、Ａ、Ｂ、Ｃの順を繰り返すことに
より行われる。

【００３５】図１０と図１１は繰り返しを行わない通常
の動作を示すタイムチャートである。ＲＯＭアドレスカ
ウンタ３２Ｂは、ＱＢＥＮにより０から４までカウント
する動作と０から２までをカウントする動作を繰り返す
ように制御される。アドレスカウンタ３２Ｂの出力ＱＡ
０とＱＡ１はアドレス切り換え部３３の上位ビットとし
て入力される。ＲＯＭアドレスカウンタ３２Ｂのカウン
ト値が０〜２の時には、アドレス切り換え部３３は入力
値Ｄ０〜Ｄ１１をそのままＹ０〜Ｙ１１として出力し、
ＲＯＭアドレスカウンタ３２Ｂのカウント値が３と４の
時には、制御部３５が出力する信号ＲＯＭＡＤＳＥＬが
「高（Ｈ）」となり、これに応じてアドレス切り換え部
３３はＹ１０とＹ１１を「Ｈ」とし、入力値Ｄ０〜Ｄ９
を１ビット下方にシフトさせて、すなわち１／２にして
Ｙ０〜Ｙ８として出力すると共に入力値Ｄ１０を反転し
てＹ９として出力する。これにより、カウント値が３の
時にはＹ９が「低（Ｌ）」に、カウント値が４の時には
Ｙ９が「Ｈ」になる。これにより、ＲＯＭアドレスカウ
ンタ３２Ｂが０から４までカウントする時には領域Ａ、
Ｂ、Ｃ、ＤＡ、ＤＢを順にアクセスするアドレス信号と
なり、０から２までをカウントする時には領域Ａ、Ｂ、
Ｃを順にアクセスするアドレス信号となる。ＲＯＭアド
レスカウンタ３２Ａは、各領域内のアドレスを順次アク
セスするためのアドレス信号を生成する。以上のように
して、領域Ａ、Ｂ、Ｃ、ＤＡ、ＤＢ、Ａ、Ｂ、Ｃの順に
データが読み出され、読み出されたデータはＲＯＭＬＡ
Ｔ０〜３により各ＲＯＭデータ変換部２４Ａ〜２４Ｃ及
び２５ＤＡの前段のラッチに保持される。領域Ａ、Ｂ、
Ｃ、ＤＡ、ＤＢのデータがすべて読み出された時点でＲ
ＯＭＬＡＴ４と５が出力され、各ＲＯＭデータ変換部２
４Ａ〜２４Ｃ及び２５ＤＡと２５ＤＢの後段のラッチに
保持され、出力される。また、領域ＤＡ、ＤＢを読み出
さないサイクルでは、領域Ａ、Ｂ、Ｃのデータがすべて
読み出された時点でＲＯＭＬＡＴ５が出力され、各ＲＯ
Ｍデータ変換部２４Ａ〜２４Ｃの後段のラッチに保持さ
れ、出力される。すなわち、ＲＯＭデータ変換部２４Ａ
〜２４Ｃの出力のみが変化し、ＲＯＭデータ変換部２５
ＤＡと２５ＤＢの出力は変化しないことになる。以上の
ようにして、領域Ａ、Ｂ、Ｃ、ＤＡ、ＤＢ、Ａ、Ｂ、Ｃ
の順でデータが読み出され、波形信号は発生される。な
お、図１０と図１１に示した部分は、繰り返し部分では
ないので、駆動波形／制御信号ＲＯＭ３１に記憶され、
読み出された後ＲＯＭデータ変換部２４Ａから出力され
る繰り返し部分を示す信号ＳＴＣＥＮは「Ｌ」である。

【００３６】図１２から図１５は、繰り返し部分の開始
及び終了が２倍周期データの周期に一致している場合、
すなわち繰り返し部分の位相が２倍周期データの周期に
一致している場合の繰り返し動作を説明するタイムチャ
ートである。前述のように、領域Ａ、Ｂ、Ｃ、ＤＡ、Ｄ
Ｂ、Ａ、Ｂ、Ｃの順にデータが読み出されるので、ここ
では、偶数アドレスの基本周期データを読み出した後に
２倍周期データが続けて読み出されるものとする。図示
のように、繰り返し部分の開始を示す信号ＳＴＣＥＮは
領域Ａの奇数アドレスｎに記憶され、繰り返し部分の終
了を示す信号ＳＴＣＥＮは領域Ａの偶数アドレスｍに記
憶される。Ａ（ｎ−１）、Ｂ（ｎ−１）、Ｃ（ｎ−
１）、ＤＡ（（ｎ−１）／２）、ＤＢ（（ｎ−１）／
２）が読み出されてまとめて出力された後、Ａ（ｎ）、
Ｂ（ｎ）、Ｃ（ｎ）が読み出されて出力される。Ａ
（ｎ）には信号ＳＴＣＥＮを「Ｈ」にするデータが含ま
れているので、Ａ（ｎ）が出力される期間、ＳＴＣＥＮ
は「Ｈ」になる。これを受けた制御部３５は、Ａ（ｎ）
が出力される最後のクロック期間にアドレス記憶部３４
にラッチ信号Ｌａｔｃｈを出力する。これに応じて、ア
ドレス記憶部３４はその時点のアドレス信号ｎ＋１をラ
ッチして保持する。同時に、開始側でＳＴＣＥＮが出力
される時には制御３５からＲＯＭＬＡＴ６が出力され、
ラッチ２５４と２５８は、ＲＯＭＬＡＴ６信号に従って
ＤＡ（（ｎ＋１）×２）、ＤＢ（（ｎ＋１）×２）を記
憶する。

【００３７】繰り返し部分の読み出しを続けていくと、
繰り返し部分の終了を示す信号ＳＴＣＥＮが記憶された
Ａ（ｍ）が読み出され、Ａ（ｍ）が出力される期間ＳＴ
ＣＥＮは「Ｈ」になる。これを受けた制御部３５は、Ｃ
（ｍ）の読み出し時に信号Ｌｏａｄをアドレスカウンタ
３２Ａに出力する。これを受けたアドレスカウンタ３２
Ａはアドレス記憶部３４の出力するアドレス信号ｎ＋１
を取り込み、Ｃ（ｍ＋１）の読み出しが終了した後、Ａ
（ｎ＋１）、Ｂ（ｎ＋１）、Ｃ（ｎ＋１）、ＤＡ（（ｎ
＋１）／２）、ＤＢ（（ｎ＋１）／２）の順で読み出し
が開始される。同時に、すでに読み出されたＡ（ｍ＋
１）、Ｂ（ｍ＋１）、Ｃ（ｍ＋１）が１クロックサイク
ル後に出力される。その後、Ａ（ｎ＋１）、Ｂ（ｎ＋
１）、Ｃ（ｎ＋１）、ＤＡ（（ｎ＋１）／２）、ＤＢ
（（ｎ＋１）／２）が出力され、以上の動作が繰り返し
回数分繰り返される。従って、ラッチ２５４と２５８に
保持されたＤＡ（（ｎ＋１）×２）、ＤＢ（（ｎ＋１）
×２）は使用されない。

【００３８】図１６から図１９は、繰り返し部分の開始
は２倍周期データの周期に一致しているが終了は２倍周
期データの周期に一致していない場合の繰り返し動作を
説明するタイムチャートである。従って、図示のよう
に、繰り返し部分の開始を示す信号ＳＴＣＥＮは領域Ａ
の奇数アドレスｎに記憶され、繰り返し部分の終了を示
す信号ＳＴＣＥＮは領域Ａの奇数アドレスｍに記憶され
るとする。繰り返し部分の開始を示す信号部分での動作
は、上記の例とほぼ同じであり、開始側でＳＴＣＥＮが
出力される時にはアドレス記憶部３４にアドレス信号ｎ
＋１がラッチされると共に、ＲＯＭＬＡＴ６が出力さ
れ、ラッチ２５４と２５８は、ＲＡＭＬＡＴ６信号に従
ってＤＡ（（ｎ＋１）／２）、ＤＢ（（ｎ＋１）／２）
を記憶する。

【００３９】繰り返し部分の終了を示す信号ＳＴＣＥＮ
が記憶されたＡ（ｍ）が読み出され、Ａ（ｍ）が出力さ
れる期間ＳＴＣＥＮは「Ｈ」になる。これを受けた制御
部３５は、信号Ｌｏａｄをアドレスカウンタ３２Ａに出
力する。これを受けたアドレスカウンタ３２Ａはアドレ
ス記憶部３４の出力するアドレス信号ｎ＋１を取り込
む。Ａ（ｍ）の出力が終了した時点でＤＢ（（ｍ＋１）
／２）の読み出しも終了し、ただちにＡ（ｍ＋１）、Ｂ
（ｍ＋１）、Ｃ（ｍ＋１）、ＤＡ（（ｍ＋１）／２）、
ＤＢ（（ｍ＋１）／２）の出力が開始される。従って、
４クロックサイクル後には次のデータを出力する必要が
ある。アドレスカウンタ３２Ａにはｎ＋１がロードされ
たので通常であればＡ（ｎ＋１）、Ｂ（ｎ＋１）、Ｃ
（ｎ＋１）、ＤＡ（（ｎ＋１）／２）、ＤＢ（（ｎ＋
１）／２）の読み出しが行われるが、それらを読み出す
には５クロックサイクルを要するため、データの出力が
間に合わなくなる。そこで、Ａ（ｎ＋１）、Ｂ（ｎ＋
１）、Ｃ（ｎ＋１）の読み出しを行い、ＤＡ（（ｎ＋
１）／２）とＤＢ（（ｎ＋１）／２）は繰り返し部分が
開始された時に記憶したものが使用されるように、ラッ
チ２５４と２５８に記憶されているデータを選択して出
力するようにセレクタ２５２と２５６を切り換える。

【００４０】図２０から図２３は、繰り返し部分の終了
は２倍周期データの周期に一致しているが開始は２倍周
期データの周期に一致していない場合の繰り返し動作を
説明するタイムチャートである。従って、図示のよう
に、繰り返し部分の開始を示す信号ＳＴＣＥＮは領域Ａ
の偶数アドレスｎに記憶され、繰り返し部分の終了を示
す信号ＳＴＣＥＮは領域Ａの偶数アドレスｍに記憶され
るとする。

【００４１】Ａ（ｎ）、Ｂ（ｎ）、Ｃ（ｎ）、ＤＡ（ｎ
／２）、ＤＢ（ｎ／２）が読み出された後、ただちに出
力され、Ａ（ｎ）が出力される期間、ＳＴＣＥＮは
「Ｈ」になる。これを受けた制御部３５は、Ｃ（ｎ＋
１）が読み出される期間にアドレス記憶部３４にラッチ
信号Ｌａｔｃｈを出力する。これに応じて、アドレス記
憶部３４はその時点のアドレス信号ｎ＋１をラッチして
保持する。その直後ラッチ２５４と２５８は、ＲＡＭＬ
ＡＴ６信号に従ってＤＡ（ｎ／２）、ＤＢ（ｎ／２）を
記憶する。

【００４２】繰り返し部分の終了を示す信号ＳＴＣＥＮ
が記憶されたＡ（ｍ）が読み出され、Ａ（ｍ）が出力さ
れる期間ＳＴＣＥＮは「Ｈ」になる。これを受けた制御
部３５は、信号Ｌｏａｄをアドレスカウンタ３２Ａに出
力する。これを受けたアドレスカウンタ３２Ａはアドレ
ス記憶部３４の出力するアドレス信号ｎ＋１を取り込
む。Ａ（ｍ）の出力が終了する１クロックサイクル前に
Ｃ（ｍ＋１）の読み出しが終了し、Ａ（ｎ＋１）、Ｂ
（ｎ＋１）、Ｃ（ｎ＋１）の読み出しが行われる。しか
し、ｎ＋１は奇数であり、２倍周期データは存在しない
ので、ＤＡ（ｎ×２）、ＤＢ（ｎ×２）は繰り返し部分
が開始された時に記憶したものが使用されるように、ラ
ッチ２５４と２５８に記憶されているデータを選択して
出力するようにセレクタ２５２と２５６を切り換える。

【００４３】図２４から図２７は、繰り返し部分の開始
も終了も２倍周期データの周期に一致していない場合の
繰り返し動作を説明するタイムチャートである。従っ
て、図示のように、繰り返し部分の開始を示す信号ＳＴ
ＣＥＮは領域Ａの偶数アドレスｎに記憶され、繰り返し
部分の終了を示す信号ＳＴＣＥＮは領域Ａの奇数アドレ
スｍに記憶されるとする。

【００４４】Ａ（ｎ）、Ｂ（ｎ）、Ｃ（ｎ）、ＤＡ（ｎ
／２）、ＤＢ（ｎ／２）が読み出された後、ただちに出
力され、Ａ（ｎ）が出力される期間、ＳＴＣＥＮは
「Ｈ」になる。これを受けた制御部３５は、Ｃ（ｎ＋
１）が読み出される期間にアドレス記憶部３４にラッチ
信号Ｌａｔｃｈを出力する。これに応じて、アドレス記
憶部３４はその時点のアドレス信号ｎ＋１をラッチして
保持する。その直後ラッチ２５４と２５８は、ＲＡＭＬ
ＡＴ６信号に従ってＤＡ（ｎ／２）、ＤＢ（ｎ／２）を
記憶する。

【００４５】繰り返し部分の終了を示す信号ＳＴＣＥＮ
が記憶されたＡ（ｍ）が読み出され、Ａ（ｍ）が出力さ
れる期間ＳＴＣＥＮは「Ｈ」になる。これを受けた制御
部３５は、信号Ｌｏａｄをアドレスカウンタ３２Ａに出
力する。これを受けたアドレスカウンタ３２Ａはアドレ
ス記憶部３４の出力するアドレス信号ｎ＋１を取り込
む。Ａ（ｍ）の出力が終了した時点でＤＢ（（ｍ＋１）
／２）の読み出しも終了し、ただちにＡ（ｍ＋１）、Ｂ
（ｍ＋１）、Ｃ（ｍ＋１）、ＤＡ（（ｍ＋１）／２）、
ＤＢ（（ｍ＋１）／２）の出力が開始されると同時にＡ
（ｎ＋１）、Ｂ（ｎ＋１）、Ｃ（ｎ＋１）の読み出しが
行われる。しかし、ｎ＋１は奇数であり、２倍周期デー
タは存在しないので、ＤＡ（ｎ×２）、ＤＢ（ｎ×２）
は繰り返し部分が開始された時に記憶したものが使用さ
れるように、ラッチ２５４と２５８に記憶されているデ
ータを選択して出力するようにセレクタ２５２と２５６
を切り換える。

【００４６】以上、基本周期のデータが３領域に、２倍
周期のデータが２領域に分割されて記憶された例を説明
したが、図２及び図３で説明した基本周期のデータが１
領域に、２倍周期のデータが２領域に分割されて記憶さ
れる場合や、基本周期のデータが１領域に、３倍周期の
データが３領域に分割されて記憶される場合等の各種の
組み合わせが可能である。

【００４７】また、本発明の波形発生回路は、ＰＤＰ表
示装置に限らず、ＲＯＭに記憶した波形データ及びその
発生を制御する制御データを読み出して波形を発生する
ものであればどのようなものにも適用可能である。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
ＲＯＭの記憶容量を増加させることなく、又駆動波形の
出力周期を低下させることなしに、駆動波形の実効的な
データ量の拡張が可能となる。これによりドライバの駆
動制御の一層の精密化が可能になり、カラープラズマデ
ィスプレイ（ＰＤＰ）表示装置の品質を向上させること
が可能になる。

【図面の簡単な説明】

【図１】本発明の原理構成を示す図である。

【図２】本発明の動作を説明する図である。

【図３】本発明の動作を説明する図である。

【図４】繰り返し動作時の動作を説明する図である。

【図５】繰り返し機能を有する場合の基本構成を示す図
である。

【図６】実施例の回路構成の一部を示す図である。

【図７】実施例の回路構成の一部を示す図である。

【図８】実施例の回路構成の一部を示す図である。

【図９】実施例におけるＲＯＭメモリマップを示す図で
ある。

【図１０】実施例における通常時の動作を示すタイムチ
ャート（その１）である。

【図１１】実施例における通常時の動作を示すタイムチ
ャート（その２）である。

【図１２】実施例において繰り返し部分の位相が、開始
部分も終了部分も長周期と一致する時の動作を示すタイ
ムチャート（その１）である。

【図１３】実施例において繰り返し部分の位相が、開始
部分も終了部分も長周期と一致する時の動作を示すタイ
ムチャート（その２）である。

【図１４】実施例において繰り返し部分の位相が、開始
部分も終了部分も長周期と一致する時の動作を示すタイ
ムチャート（その３）である。

【図１５】実施例において繰り返し部分の位相が、開始
部分も終了部分も長周期と一致する時の動作を示すタイ
ムチャート（その４）である。

【図１６】実施例において繰り返し部分の位相が、開始
部分は長周期と一致するが終了部分は一致しない時の動
作を示すタイムチャート（その１）である。

【図１７】実施例において繰り返し部分の位相が、開始
部分は長周期と一致するが終了部分は一致しない時の動
作を示すタイムチャート（その２）である。

【図１８】実施例において繰り返し部分の位相が、開始
部分は長周期と一致するが終了部分は一致しない時の動
作を示すタイムチャート（その３）である。

【図１９】実施例において繰り返し部分の位相が、開始
部分は長周期と一致するが終了部分は一致しない時の動
作を示すタイムチャート（その４）である。

【図２０】実施例において繰り返し部分の位相が、開始
部分は長周期と一致しないが終了部分は一致する時の動
作を示すタイムチャート（その１）である。

【図２１】実施例において繰り返し部分の位相が、開始
部分は長周期と一致しないが終了部分は一致する時の動
作を示すタイムチャート（その２）である。

【図２２】実施例において繰り返し部分の位相が、開始
部分は長周期と一致しないが終了部分は一致する時の動
作を示すタイムチャート（その３）である。

【図２３】実施例において繰り返し部分の位相が、開始
部分は長周期と一致しないが終了部分は一致する時の動
作を示すタイムチャート（その４）である。

【図２４】実施例において繰り返し部分の位相が、開始
部分も終了部分も長周期に一致しない時の動作を示すタ
イムチャート（その１）である。

【図２５】実施例において繰り返し部分の位相が、開始
部分も終了部分も長周期に一致しない時の動作を示すタ
イムチャート（その２）である。

【図２６】実施例において繰り返し部分の位相が、開始
部分も終了部分も長周期に一致しない時の動作を示すタ
イムチャート（その３）である。

【図２７】実施例において繰り返し部分の位相が、開始
部分も終了部分も長周期に一致しない時の動作を示すタ
イムチャート（その４）である。

【図２８】３電極・面放電方式カラープラズマディスプ
レイ装置の全体構成を示す図である。

【図２９】カラープラズマディスプレイ装置の制御回路
のブロック構成図である。

【図３０】プラズマディスプレイ装置の駆動波形を示す
タイムチャートである。

【図３１】従来の駆動波形発生回路のブロック構成図で
ある。

【図３２】従来のＲＯＭメモリマップを示す図である。

【符号の説明】

１…カラープラズマディスプレイパネル ２…アドレスドライバ ３…Ｘドライバ ４…Ｙスキャンドライバ ５…Ｙドライバ ６…制御回路 ７…電源回路 １１、２１…波形／制御信号ＲＯＭ １２…ＲＯＭデータ読み出し手段 １３…ＲＯＭデータ変換手段 ２２…アドレスカウンタ ２３…アドレス切り換え手段 ２４…繰り返しアドレス記憶手段 ２５Ａ…基本周期データ変換手段 ２５Ｂ…長周期データ変換手段 ２６…繰り返し開始データ記憶手段 ２７…繰り返し開始検出手段 ２８…繰り返し終了検出手段 ２９…制御手段

フロントページの続き (72)発明者 栗山 博仁 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石田 勝啓 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭59−168492（ＪＰ，Ａ) 特開 昭59−5290（ＪＰ，Ａ) 特開 昭56−117290（ＪＰ，Ａ) 特開 平７−184143（ＪＰ，Ａ) 特開 平７−49664（ＪＰ，Ａ) 特開 平４−284491（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/20 631 G09G 3/28 H03K 5/156 H03B 28/00

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 波形及びその発生に関係するＲＯＭデー
   タを記憶した波形／制御信号ＲＯＭと、 該波形／制御信号ＲＯＭに記憶された前記ＲＯＭデータ
   を順次読み出すＲＯＭデータ読み出し手段と、 該ＲＯＭデータ読み出し手段の読み出した前記ＲＯＭデ
   ータに基づいて順次波形に変換するＲＯＭデータ変換手
   段とを備える波形発生回路において、 前記波形／制御信号ＲＯＭは、前記ＲＯＭデータを、基
   本周期で変化する基本周期データと、前記基本周期の整
   数倍の長周期で変化する長周期データとに分割して記憶
   しており、 前記ＲＯＭデータ読み出し手段は、前記基本周期データ
   と前記長周期データをそれぞれ前記基本周期と前記長周
   期で読み出し、 前記ＲＯＭデータ変換手段は、前記ＲＯＭデータ読み出
   し手段の読み出した前記基本周期データと前記長周期デ
   ータをそれぞれ前記基本周期と前記長周期で波形に変換
   することを特徴とする波形発生回路。
2. 【請求項２】 前記長周期の間に前記ＲＯＭデータ読み
   出し手段が前記波形／制御信号ＲＯＭから前記ＲＯＭデ
   ータを読み出す回数は、前記基本周期の間に前記基本周
   期データを読み出す回数に前記長周期と前記基本周期の
   比を乗じた値と、前記長周期の間に前記長周期データを
   読み出す回数の合計である請求項１に記載の波形発生回
   路。
3. 【請求項３】 前記波形／制御信号ＲＯＭは、前記ＲＯ
   Ｍデータのうち、同じデータを繰り返し読み出して発生
   できる繰り返し部分については、繰り返しの最小サイク
   ルデータを繰り返し部分の開始と終了を示すデータ及び
   繰り返し回数を示すデータと共に記憶しており、 前記ＲＯＭデータ読み出し手段は、繰り返し部分の開始
   と終了及び繰り返し回数を示すデータを識別して、繰り
   返し部分を読み出す動作を前記繰り返し回数分繰り返す
   請求項２に記載の波形発生回路。
4. 【請求項４】 前記繰り返し部分の開始部分における前
   記長周期データを記憶する開始長周期データ記憶手段を
   備える請求項３に記載の波形発生回路。
5. 【請求項５】 前記繰り返し部分の開始のタイミング
   が、前記長周期データから生成した波形の開始のタイミ
   ングに一致しているかを判定する繰り返し開始位相判定
   手段と、 前記繰り返し部分の終了のタイミングが、前記長周期デ
   ータから生成した波形の終了のタイミングに一致してい
   るかを判定する繰り返し終了位相判定手段とを備える請
   求項４に記載の波形発生回路。
6. 【請求項６】 前記繰り返し部分の開始と終了のタイミ
   ングのいずれか一方が、前記長周期データから生成した
   波形の開始又は終了のタイミングに一致していない時に
   は、前記繰り返し部分の波形発生時、前記繰り返し部分
   の終了から開始に戻った時に、前記ＲＯＭデータ変換手
   段は、前記開始長周期データ記憶手段に記憶されたデー
   タに基づいて波形を発生する請求項５に記載の波形発生
   回路。
7. 【請求項７】 前記繰り返し部分の開始と終了のタイミ
   ングの両方が、前記長周期データから生成した波形の開
   始又と終了のタイミングに一致していない時には、前記
   繰り返し部分の波形発生時、前記繰り返し部分の終了か
   ら開始に戻った時に、前記ＲＯＭデータ変換手段は、前
   記開始長周期データ記憶手段に記憶されたデータに基づ
   いて波形を発生する請求項５に記載の波形発生回路。
8. 【請求項８】 前記繰り返し部分の波形発生時、前記終
   了部分から開始部分に戻る時に、ＲＯＭデータ読み出し
   手段は前記波形／制御信号ＲＯＭからの前記ＲＯＭデー
   タの読み出し動作を一時停止する請求項６に記載の波形
   発生回路。
9. 【請求項９】 選択的に放電発光を行う複数のセルを有
   する表示パネルと、前記複数のセルを表示データに対応
   した状態に設定する表示データ設定手段と、 前記複数のセルを設定された状態に応じて発光させる表
   示発光手段とを備える平面マトリクス型表示装置であっ
   て、 前記表示データ設定手段及び前記表示発光手段に供給す
   る駆動制御信号を発生する駆動波形発生手段として、請
   求項１から８のいずれか１項に記載の波形発生回路を備
   えることを特徴とする平面マトリクス型表示装置。