JP3238718B2

JP3238718B2 - メモリ型表示パネルの駆動方法および装置

Info

Publication number: JP3238718B2
Application number: JP08735291A
Authority: JP
Inventors: ▲隆▼一金子; 徹丹羽; 宏村上; 孝夫栗山; 徹男坂井
Original assignee: Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 1991-03-28
Filing date: 1991-03-28
Publication date: 2001-12-17
Anticipated expiration: 2016-12-17
Also published as: JPH04299385A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス型表示パネ
ルの駆動方法および装置に関し、特に、２値メモリ機能
を有し、または、付与されたメモリ型表示パネルの中間
調表示のための駆動方法および装置の改善に関するもの
である。

【０００２】本発明は、メモリ型表示パネルのテレビ画
像表示に際し、表示パネルの行電極を奇偶行の２群に分
け、書込みは従来どおり順次走査で行なうが、消去は群
毎に異なる制御信号で駆動することにより、同一サブフ
ィールドにおいて群毎に異なる輝度を再現し得るように
したものであり、かかる駆動方法を適用するとともに、
表示データを上位ビット群と下位ビット群とに２分し、
上位ビットは入力テレビ画像信号の飛越し走査に各フィ
ールドで対応した行に表示し、下位ビットはその次のフ
ィールドで同一行に表示することにより、上位ビットだ
けに実際の表示時間を割当て、下位ビットは上位ビット
の時間枠内で表示を済ませることを可能とし、フィール
ド内の見掛け上のサブフィールド数を半減または半減に
近いところまで減少させることを可能にする。

【０００３】かかるサブフィールド数の減少によっても
たらされる効果は多岐に亘る。すなわち、目的により、
表示パネルがより高性能を発揮し得るような駆動条件を
設定すること、典型的な例として発光効率を改善し得る
駆動条件に設定すること、より大型の表示パネルの駆動
を可能にすること、表示パネルの構造の複雑化を避ける
こと、駆動回路の負担を軽減させること、駆動回路の規
模を減少させること、入力テレビ画像信号の順次走査信
号への変換を不要とすること、のいずれかもしくはこれ
らを組合わせた効果が得られるように表示パネル、駆動
回路系もしくは信号処理系を設計することが可能にな
る。

【０００４】

【従来の技術】表示セルを行列に配置したマトリクス型
の表示パネルには、自ら発光するか否かに応じて、自発
光型と受動型があるが、いずれの型にもメモリ機能をも
つものがある。自発光型ではセル発光のあり、なし、ま
たは強弱で入力情報を表示し、受動型では透過率の変
化、反射率の変化、あるいはそれらの色による違いなど
で情報を表示する。以下、説明は自発光型について行な
うが、表示のON, OFF の動作状態を対応させれば受動型
についても本発明を適用することができる。

【０００５】メモリ型表示パネルにおけるメモリ機能に
ついては、２値のメモリ機能を用いて中間調を表示する
場合を対象とする。多値あるいはアナログメモリ機能を
有する場合でも安定性、一様性確保のために２値で使う
場合があるが、この場合にも本発明を適用できる。

【０００６】メモリ型表示パネルのメモリ駆動方法とし
ては、基本的には表示データの書込み(ON 状態の開始)
、維持および消去(OFF状態の開始) の３動作よりな
り、書込みには線順次に全行にわたる行方向の走査を行
ない、書込みから消去までの期間維持発光を行なわせ、
消去から次の書込みまで非発光状態を保つことによって
１駆動サイクルを構成する表示動作を行なう。発光状態
から非発光状態への転移には表示パネルに消去動作を行
なわせる消去駆動が必要である。維持期間の長さによっ
て表示輝度が変わるので、１フィールドの入力画像信号
を表示ビット毎の画面（ビット面）に対応するサブフィ
ールド毎の信号に分割し、サブフィールド毎に必要な２
進荷重（２の冪乗比）の表示輝度に相当する維持期間に
なるように設定して入力画像信号の各ビット面を表示
し、それらのビット面の視覚的な合成効果として画像の
中間調を表示する。表示パネルの特性によっては維持駆
動回数と輝度が比例しない場合もあるが、このような場
合は維持駆動の個数を補正すればよく、以下２の冪乗比
と表現した場合も上記のように補正した場合を含むもの
と解釈する。

【０００７】マトリクス型の表示パネルでは、点順次走
査では十分な輝度や応答速度が得られないので、同一行
電極上の全表示セルを並列に動作させるのが一般であ
り、列方向の動作を規定すれば十分である。特定の１表
示セルについてみると、基本的には維持の動作は常に行
なわれており、書込みまたは消去が行なわれなければ表
示ONまたはOFF の動作状態が保持される。書込みから消
去までは維持動作が行なわれなければならないが、消去
の後次の書込みまでの期間は、維持動作により積極的に
OFＦの状態を保ってもよく、また維持駆動を中止して表
示OFF の状態を保つ駆動条件に設定してもよい。

【０００８】かかる基本動作をするメモリ型表示パネル
につき、AC型気体放電表示パネルを例にとって従来の中
間調表示駆動方法を詳細に説明すると、図２に示すよう
に列電極（Ｘ電極） X_i(i=1, 2,…) 、行電極（Ｙ電
極） Y_k(k=1,2, …) の交点に位置する放電セルを D_ki
とし、AC型気体放電表示を行なわせる場合の駆動電圧波
形を模式的に描くと図９(a) に示すようになる。Ｘ電極
およびＹ電極には、繰返し周期Ｔの維持パルスＳおよび
ｓをそれぞれ連続的に印加しておく。最初に全放電セル
をOFF とし、ある駆動期間T₁において、Y₁電極に書込み
パルスｗを印加するとともに、X₁および X₂電極には表
示すべきデータに従って書込みパルスｗを印加する。書
込みパルスｗを印加した第１行の放電セルは、同図にD₁
(ON)として示すように引続く維持パルスの印加の都度発
光を繰返すのに対し、印加しなかった放電セルはOFF 状
態を保持する。次の駆動期間T₂においては、Y₂電極に書
込みパルスｗを印加して第２行の放電セルに書込みを行
ない、書込みを行なった放電セルは、同図のD₂(ON)に示
すように発光を開始する。以下同様にして線順次に行方
向の書込み走査を行なうが、各行の書込みパルスｗは、
先行する行の書込みパルスｗから周期Ｔだけ遅らせる。
消去動作についても同様であり、期間T₅で消去パルスｅ
を第１行に印加し、以下線順次に消去走査を行なう。図
示の例では、維持パルス周期Ｔ内に正負一組の維持パル
スを印加するようにしているので、Ｙ電極に印加する書
込みパルスｗから消去パルスｅまでの4Tの期間に８回の
パルス発光が行なわれている。書込みと消去の両パルス
間の間隔を変えることによって、各サブフィールドで再
現される輝度を所望の羃乗比にすることができる。一
方、DC型気体放電表示パネルをパルスメモリ駆動する場
合の駆動電圧波形を図９(b) に模式的に示す。同図で
は、Ｘ電極が陽極、Ｙ電極が陰極であり、Ｙ電極の維持
駆動電圧波形ｓおよび消去駆動電圧波形ｅが、いずれ
も、パルスではなく、Ｔ期間内で一定の直流電圧レベル
となっている。なお、メモリ表示機能に関しては図９
(a) と同一の記号がそれぞれ対応し、全く同様に書込
み、維持および消去の各動作が行なわれる。

【０００９】また、図９(a),(b) では維持パルス周期Ｔ
_sと各行間の書込みパルス間隔Ｔ_wとが等しい場合の例
を示したが、一般的には必ずしも等しくする必要はな
い。以下においてはＴ_w= Ｔ_sの場合を例示し、両者を
Ｔで代表させる。図９(a),(b)において、各行の書込み
パルスｗおよび消去パルスｅの位置を斜めに結ぶことに
より表示パネル全体の動作が明瞭に示される。つぎに、
図10(a) 〜(c) に、Ｎ個のサブフィールドによってＮビ
ットの中間調を表示する従来の表示パネル駆動方法をサ
ブフィールド、フィールド単位で示したタイムチャート
の例をそれぞれ示す。同図には、６ビット(N=6) の中間
調を表示する場合を例示してあり、横軸は時間を示し、
縦軸は表示パネルの行数をＫとした場合における各行の
位置Ｙ_k(k=1〜K)を示す。また、Ｖはテレビ画像信号の
１フィールドであり、 U_b(b=N-1〜0)はフィールドＶを
区分したサブフィールドであって、添字ｂで示したビッ
ト面番号に従い、２^bに荷重した表示輝度を再現すべき
サブフィールドであることを示す。

【００１０】各サブフィールドＵ_bにおいては、まず、
斜線 WRT_bで示した書込みの行走査を行ない、その結
果、各サブフィールドＵ_b毎に複線で示したＳ_b期間の
維持動作により、書込みが行なわれた表示セルが発光
し、斜線 ERS_bで示した消去の行走査によってその発光
期間が終了する。走査に要する時間はZ=Ｋ・Ｔであ
る。以下サブフィールド U_b毎に、同様な動作を繰返す
が、 S_b/S_b-1= 2と設定することによって、６ビットに
相当する64レベルの中間調を表示することができる。維
持発光終了後、次の書込みまでの発光休止期間には既述
の消去動作を行なう。なお、各記号Ｕ_b，Ｓ_b，Ｚ等
は、名称とともに時間長も表わすものとする。表示デー
タのLSB に対応するサブフィールドU₀における維持期間
長S₀が最小値Ｔである場合には、サブフィールドU₀では
維持動作が１回だけ行なわれる。なお、S₀/T=Mとして、
Ｍを維持倍数と称する。自発光型表示パネルにおいて
は、Ｍ＞１ならば一般にＭ＝１のときのＭ倍の表示輝度
が得られる。

【００１１】図10(a),(b) は、各サブフィールドの長さ
Ｕ_bを単純に等分してフィールド長Ｖの1/N とした最も
簡単な場合を示し、同図(a) は、表示パネルの行数Ｋが
少ないか、または、駆動速度に余裕があって行走査に要
する時間Ｚがサブフィールド長Ｕ_bより短い場合を示
し、LSB に近いビットに対応するサブフィールドでは、
維持動作終了から次の書込みまでの比較的長い期間を休
止状態としているので、維持倍数すなわち最高輝度を大
きくとることはできない。

【００１２】また、同図(b) は、逆に、表示パネルの行
数Ｋが大きいか、または、駆動速度の不足、あるいは、
その両方のために、許容限度まで走査速度を低下させた
場合を示し、走査に関する駆動条件は、書込み走査が終
らないうちに次の書込み走査を開始することはできない
ということであり、したがって、Ｚ＜Ｕ_bでなければな
らない。なお、同図にはＺ≒Ｕ_bの場合が示してあり、
全サブフィールドで書込み走査期間には全く余裕がな
い。

【００１３】一方、同図(a) では、書込み走査期間が各
サブフィールド間で重ならない範囲で前述した長い休止
期間を短縮して、同図(c) に示すようにMSB(b=N-1)に近
いビットに対応するサブフィールドにおける維持期間長
の増大に充当することができる。この駆動方法において
は、サブフィールドの長さ U_bは、書込み走査期間Ｚと
維持期間長 S_bとの関係によって変わり、各期間長Ｚ，
S_bのうちの最大値がサブフィールド長 U_bとなる。例
えば、図10(c) におけるMSB ではS₅＞Ｚであるから、U₅
≒S₅となる。しかしながら、サブフィールドU₁ではＺ＞
S₁であるから、U₁≒Ｚとなる。

【００１４】以上に述べたメモリ型表示パネルの従来の
中間調表示駆動方法を要約すると、行数が余り多くない
表示パネルの場合には図10(a),(c) に示したように駆動
条件に余裕がとれるが、行数の多い大型の表示パネルを
対象とした場合には、図10(b) に示したように、表示す
べき中間調を表わすためのビット数Ｎと表示パネルの行
数Ｋとから自動的に決まる走査期間Ｚよりも短い期間に
書込み走査を終えるように駆動を行なわなければならな
い。

【００１５】

【発明が解決しようとする課題】以上の説明により、行
数の増大に伴い、必要な駆動速度が上昇することは明ら
かであるが、図11にその関係を定量的に示す。同図にお
いて、横軸は表示パネルの行数Ｋ、縦軸は許容最大限の
維持駆動周期Ｔ、パラメータは維持倍数Ｍである。Ｍ＝
１の場合の直線は、サブフィールドの長さＵが、書込み
走査期間を確保することによって決まってしまう場合を
表わしており、フィールドの長さをＶとし、表示するビ
ット数をＮとすると、サブフィールドの長さＵはほぼV/
N となるので、各行にそれぞれ許される書込みのアクセ
ス時間Twの最大値 T_{w max}はU/K 、すなわち、Ｔ_wmax =Ｖ／Ｋ・Ｎによって与えられる。実際には、消去を行なうために一
定時間を確保しなければならないが、使用する表示パネ
ルやその駆動条件によってその所要値が変わるので、上
式および図11においては消去期間は考慮していない。ま
た、同図において、行数Ｋが小さい範囲で維持倍率Ｍに
よって周期Ｔが大幅に変化しているのは、図10(c) に示
したように、維持期間Ｓの長さが支配的な領域になるこ
とを示し、一方、行数Ｋが大きい範囲で曲線がＭ＝１に
収斂しているのは、同図(b) に示したように、書込み走
査期間の長さＺが支配的な領域であることを示す。した
がって、行数Ｋが大きいと駆動条件が極めて厳しくなる
ことが同図に明瞭に示されている。

【００１６】一例として、1000行の表示パネルに８ビッ
トの中間調表示を行なう場合には、周期Ｔ≒２μs とな
るが、電極の浮遊容量が大きい大型の表示パネルで200
Ｖ乃至300 Ｖの高圧の駆動電圧が必要な場合には、この
周期Ｔは簡単に実現し得る値ではない。逆に、駆動速度
の限界を周期Ｔ＝４μs とすると、500 行程度の表示パ
ネルを駆動するのが限界であることが判る。

【００１７】一方、表示パネルを構成する表示セルの駆
動条件という観点からすると、表示セルにはそれぞれ特
有の性質があり、それぞれの表示セルの特性に最も良く
適合した駆動条件で駆動するのが望ましいのは当然のこ
とである。すなわち、駆動条件を設定する際に広い選択
範囲の自由度があることが望ましい。

【００１８】しかるに、上述したように、メモリ型表示
パネルの従来の駆動方法および装置においては、行数の
多い大型の表示パネルの駆動条件は外部から与えられた
条件で殆ど自動的に決まってしまい、あるいは、駆動条
件が厳しいので、最低の駆動条件で駆動せざるを得な
い、ということになり、表示セルの特性発揮という観点
からすれば、極めて望ましくない条件下の駆動方法およ
び装置しか従来は得られていなかった。

【００１９】本発明の目的は、上述した従来の課題を解
決し、一見全く自由度がないように見られるメモリ型表
示パネルの中間調表示について、駆動条件を緩和し得る
駆動方法および装置を提供することにある。

【００２０】本発明の他の目的は、表示セルの特性を発
揮させる動作条件の設定を可能にし、例えば、より広い
自由度をもって発光効率を改善し得る駆動条件の選択が
可能なメモリ型表示パネルの駆動方法および装置を提供
することにあり、さらには、駆動条件を一定とすれば、
大型の表示パネルまでの駆動を可能にするメモリ型表示
パネルの駆動方法および装置を提供することにある。

【００２１】なお、本発明の目的とする駆動条件の緩和
を従来技術によって可能にする駆動方法および装置とし
て、列電極群を表示パネルの中央で２分割し、上下両端
からそれぞれ駆動することによって駆動速度を1/2 に低
減させる駆動方法および装置があるが、この駆動方法で
は、列電極の引出し線の数と駆動回路の規模とが２倍に
なる欠点がある。

【００２２】本発明のさらに他の目的は、パネル構造の
変更を必要とせず、駆動回路の規模も大幅な増大なし
に、駆動条件を緩和し得るようにしたメモリ型表示パネ
ルの駆動方法および装置を提供することにある。

【００２３】また、気体放電表示パネル、特にDC型パネ
ルにテレビ画像を表示する場合には、表示パネル自体の
高速動作を可能とするために、通例、独立した補助放電
セルから表示セルへのプライミング効果を用い、補助放
電セルは表示すべき画像データと無関係に全行に亘って
垂直に走査するが、この垂直走査においても、ある行の
補助放電セルから次の行の補助放電セルへのプライミン
グ効果が用いられるので、DC型気体放電表示パネルはイ
ンターレース走査に適しているとは言えない。したがっ
て、従来は、線順次走査によってテレビ画像表示を行な
うのが通例であり、そのために、入力テレビ信号をイン
ターレース走査信号から順次走査信号に変換する必要が
あったが、高品位テレビ画像を表示する場合には、回路
に対する負担が極めて重いものとなる。

【００２４】一方、AC型気体放電表示パネルにおいて
は、ネオンガスを用いた単色表示パネルをランダムアク
セスして用いた例もあるので、一見、インターレース走
査によるテレビ画像表示は容易とも考えられるが、カラ
ー表示の場合には封入ガスが変わること、また、紫外線
が隣接セルの蛍光体を励起することによる混色を防止す
るためにDC型表示パネルと同様に表示セル間の障壁を導
入する必要があること、テレビ画像表示には高速動作が
必要なことなど、上述した例とは条件が変わるので、単
純に１行おきに駆動すればインターレース走査ができる
か否かは不明である。

【００２５】なお、以上ではメモリ型表示パネルは、イ
ンターレース走査に適さないので順次走査を用いると説
明したが、実際には、この他に表示輝度の条件がある。
すなわち、完全なインターレース表示では１フレーム内
に許される発光時間が半減するので、順次走査によって
表示輝度を保持するという理由もある。

【００２６】したがって、本発明のさらに他の目的は、
表示輝度の低下を伴わずに、特に高品位テレビ画像の表
示で大きい負担になるインターレース走査−順次走査変
換を省略し得るメモリ型表示パネルの駆動方法および装
置を提供することにある。

【００２７】

【課題を解決するための手段】すなわち、本発明メモリ
型表示パネルの駆動方法および装置は、メモリ機能を有
するマトリクス形式のメモリ型表示パネルのテレビ画像
表示に際し、表示パネルの行電極を奇偶行の２群に分
け、書込みは従来どおり順次走査で行なうが、消去は群
毎に異なる制御信号で駆動することにより、同一サブフ
ィールドにおいて群毎に異なる表示輝度を再現し得るよ
うにしたものであり、かかる駆動方法を適用するととも
に、表示データを上位ビット群と下位ビット群とに２分
し、上位ビットは入力テレビ画像信号の飛越し走査に各
フィールドで対応した行に表示し、下位ビットはその次
のフィールドで同一行に表示することにより、上位ビッ
トだけに実際の表示時間を割当て、下位ビットは上位ビ
ットの時間枠内で表示を済ませることを可能とし、フィ
ールド内の見掛け上のサブフィールド数を半減または半
減に近いところまで減少させることを可能にする。

【００２８】

【作用】したがって、本発明によれば、メモリ型表示パ
ネルの構成は何ら変更することなく、巧みに駆動するこ
とのみにより、テレビ画像信号の中間調表示輝度を飛躍
的に増大させて、各種の動作条件を大幅に緩和すること
ができる。

【００２９】

【実施例】以下に図面を参照して実施例につき本発明を
詳細に説明する。まず、図１に本発明メモリ型表示パネ
ルの駆動方法の基本原理を示す。同図において、 Y_k(k
=1,2, …) は表示パネルにおける第ｋ行の動作状態を表
わし、単線は非発光期間を示し、複線は維持発光期間を
示す。したがって、少なくとも複線期間には、それぞれ
の行に対して維持駆動が行なわれていることになる。な
お、斜めの点線は書込み(WRT,WRT′) および消去(ERS,
ERS′) の両駆動の走査を示す。図示の例におけ
る「′」は偶数行の駆動を示し、「′」なしは奇数行の
駆動を示している。すなわち、書込みは従来どおりに行
ない、駆動期間T₁に第１行、駆動期間T₂に第２行、…の
ように順次に全行に書込みを行なう。つぎに、例えば、
ERS 点線上で全行の消去駆動すなわち消去走査を行なえ
ば、全く従来どおりの駆動方法であるのに対し、本発明
においては、例えば、奇数行に対してはERS点線上で消
去を行ない、偶数行に対しては ERS′点線上で消去を行
なう。したがって、図示の例においては、第１行では、
期間T₁₇に消去駆動を開始して維持発光期間を16T とし
ているのに対し、第２行では、期間T₄で消去駆動を開始
して維持発光期間を2Tとしており、以下交互に維持発光
期間16T と2Tとを繰返している。

【００３０】換言すれば、図１示の駆動方法において
は、維持倍数Ｍを１とすれば、奇数行では表示データ
（ビット0,1,…）の内のビット４を表示し、偶数行では
ビット１を表示していることになる。なお、各ビットの
割当ては、図示の例に限られず、任意に設定することが
でき、奇数行と偶数行とを入換えた駆動も当然考えられ
る。

【００３１】なお、図１示の駆動方法が実現可能か否か
は、原則としては、使用する表示パネルの特性によって
決まり、表示パネルの特性によって実現の可能性が制限
される場合として、先行する行の動作が次の行の動作に
影響を与える場合を考慮しなくてはならず、気体放電表
示パネルの使用がその典型的な場合である。すなわち、
気体放電表示パネル、特に、DC型気体放電表示パネルに
おいては、周知のようにプライミング効果を利用して高
速駆動を可能にしているので、ランダムアクセスや飛越
し走査によって高速書込みを行なうことは困難であり、
補助放電を用いて線順次に書込み走査を行なうのが気体
放電表示パネルに適した駆動方法であるが、消去につい
ては、同様に線順次に行なわなければならない理由はな
い。したがって、書込みにおいては対象とする表示セル
の近くで予め補助放電を起こしておくことによって放電
開始を高速化しているが、放電の消弧にはそのような予
備的補助動作は必要ないので、本発明の図示のとおりの
実施には全く支障がない。

【００３２】なお、先行する行の表示セルの状態によっ
て、消去し得ない、あるいは、OFF状態を維持し得ない
ような表示セルであれば、図示の駆動方法を適用するこ
とはできないが、従来周知慣用の表示セルにはかかる特
性を有するものが見あたらず、２値のメモリ表示が可能
なものであれば、先行する行の状態に拘わりなくONの状
態もOFF の状態も維持し得るので、消去のみに適用し得
ないという特性は一般には考え難い。

【００３３】図１示の表示動作の具体例として、図９
(a) に対応して、AC型表示パネルにおける駆動電圧波形
と発光波形とを図３に示し、図９(b) に対応して、DC型
表示パネルにおける駆動電圧波形と発光波形とを図４に
示す。図９(a),(b) と図３、図４とで、維持発光回数は
異なるが、図示のとおりの駆動方法によって奇偶両行間
で異なる輝度が表示されることは明らかである。

【００３４】つぎに、冒頭に述べた種類のメモリ型表示
パネルを駆動するための駆動装置の従来の構成を一般化
して図12(a) に示し、その各駆動電圧波形を同図(b) に
示す。図12(a) に示す駆動装置において、Ｐは表示パネ
ルであって、図２に示した構成の駆動電極を備えてお
り、その表示パネルＰを駆動する駆動装置は、図示のと
おりに、AND ゲート、高圧駆動回路(DR)、高圧パルス混
合回路および書込み、維持、消去の各走査信号を形成す
るための各シフトレジスタ R_w,R_s,R_eを組合わせて構
成している。表示データはラッチＬに保持されているも
のとし、書込みストローブパルスW₀₀とのAND をとって
印加した各列電極駆動回路DRからの高圧書込みパルスに
維持パルスＳをそれぞれ混合して各列電極Ｘをそれぞれ
駆動する。一方、各行電極Ｙについては、書込み、維
持、消去の各走査のためにシフトレジスタ R_w,R_s,R_e
をそれぞれ用いるが、各シフトレジスタは、各入力駆動
信号w₀,s₀,e₀をクロックパルス周期Ｔで順次にシフトさ
せて順次の出力駆動信号w₀₁,w₀₂,…; s₀₁,s₀₂,…; e₀₁,
e₀₂,…をそれぞれ形成し、各ストローブパルスw₀₀,s₀₀,
e₀₀とそれぞれAND をとって、同図(b) に示すような順
次の走査パルスw₁,w₂,…を形成し、それらの各走査パル
スを、各行電極駆動回路DRをそれぞれ介し、高圧パルス
混合回路により全走査用高圧パルスを順次に混合して各
行電極Ｙをそれぞれ駆動する。なお、図12(a) に示した
書込みストローブパルスW₀₀は、同図(b)に示した書込
みストローブパルスw₀₀と同様のクロック周期Ｔのパル
ス列である。なお、回路図中では極性は表示しない。名
称を付した機能が実行されるべき期間、または、実行を
含んだ期間の論理レベルを１とする。論理レベル0, 1を
O_L, １_Lで表わす。また、高圧パルス混合回路は、抵
抗やダイオードにより構成して複数の走査用高圧パルス
を混合する回路であり、３値パルス（０、正、負）の混
合に際しては正負両パルスを別々に混合する場合もある
が、そのような場合も同図に含めてあるものとする。

【００３５】図９(a) に示した従来のAC型表示パネルの
駆動電圧波形においては、維持パルスＳは各行同時に共
通に印加するのであるから、図12(a) に示した回路構成
においてs₀=1_L、s₀₀= Sとした場合に相当し、結局、維
持走査用シフトレジスタ R_sを省略して図13(a) に示す
回路構成となる。図９(b)に示した従来のDC型表示パネ
ルをパルスメモリ駆動する場合の駆動電圧波形において
は、書込み走査パルスｗを除く他の走査パルスは単純な
２値パルスであるから、図12(a) に示した回路構成にお
いて、書込みパルスｗ₀が優先的に出力されるようにし
た高圧パルス混合回路、もしくは、駆動回路とその混合
回路との組合わせ、を用いれば、論理否定を〜で表し
て、e₀= 〜s₀とすることができるが、書込みパルスが優
先的に出力されると同時に他の出力と短絡しないように
なされていなければならず、また、e₀= 〜s₀とすれば、
維持電位、消去電位の２値を出力し得る２電位出力駆動
回路BHDRを用いることにより、図13(b) に示すように、
維持走査用および消去走査用の両シフトレジスタ R_sお
よび R_eのいずれか一方を省略することができる。な
お、図13(b) において、２電位出力駆動回路BHDRに対
し、単電位出力駆動回路SDR は、ON時に特定電位出力が
得られ、OFF 時に開放となる。ただし、図12(a) のDRは
一般的に駆動回路を示したものであり、内容的な規定は
していない。

【００３６】図12に示したメモリ型表示パネル駆動装置
の従来の共通的構成に対し、本発明においては、例えば
図５に示す構成の駆動装置により図１示の表示動作を実
現することができる。図５示の構成による駆動装置にお
いては、行電極駆動回路系を奇数行用と偶数行用とに分
割するとともに、図12(a) に示した従来装置における維
持走査用および消去走査用の両シフトレジスタの各入力
駆動信号s₀,e₀を奇偶各行別用の入力駆動信号s_10,s₂₀
およびe₁₀,e₂₀にそれぞれ分割して、維持発光期間長を
奇偶各行でそれぞれ独立に設定し得るようにする。した
がって、各走査用シフトレシスタを図12(a) に示した従
来構成と同じ周期Ｔのクロックパルスによってそれぞれ
駆動する図５示の本発明構成においては、各走査用シフ
トレシスタの出力を奇偶各行別用として１ビットおきに
用いることになる。なお、図５は、本発明による駆動装
置の基本的構成を示したものであり、実際には回路構成
を簡単化するための種々の態様の構成が考えられる。例
えば、図５においては、奇数行書込み走査用と偶数行書
込み走査用との各シフトレジスタ R_w1と R_w2との入出力
は全く同一であるから、いずれか一方の出力を振り分け
るようにすれば十分である。また、図12(a) から図13
(a),(b) へのような回路構成の簡単化も可能である。さ
らに、奇数行走査用および偶数行走査用の各シフトレジ
スタの駆動に2T周期の２相クロックパルスの各１相をそ
れぞれ使用すれば、各シフトレジスタ出力の全ビットを
走査に使えるので、シフトレジスタ全体のビット数は従
来構成より増大しない。かかる２相クロック駆動では維
持発光期間長の最小値が2Tにはなるが、本発明駆動方法
においては、後述するように実用上支障はない。

【００３７】また、以上の説明では、行電極を２群に分
割した回路構成について述べたが、同様にして３群以上
に分割することも可能である。したがって、以下の説明
においても、専ら、２群に分割する場合について述べ
る。

【００３８】さて、図１に示した基本原理による中間調
表示の態様の具体例を図６に示す。同図は従来の中間調
表示の態様を示した図10に対応するものであるが、大き
い相違点は、図10示の態様では表示の対象として順次走
査信号を用いたのに対し、図６示の態様ではインターレ
ース信号を用いている点、図６示の態様では１フィール
ド内のサブフィールド数が図10示の態様より半減してい
る点、および、下位ビットに対応するサブフィールドを
次のフィールドのサブフィールドと時間的に重複させて
いる点である。なお、図１は図６におけるサブフィール
ドU₁の部分拡大図になっている。

【００３９】図６においても、図10と同様に6 ビットの
中間調を表示する場合の例を示すが、維持期間を示す複
線および消去走査を示す斜線のうち、実線はフィールド
１のデータによる奇数行に対する表示動作を示し、点線
はフィールド２のデータによる偶数行に対する表示動作
を示す。すなわち、例えば、フィールド１における奇数
ラインのデータのうち、上位３ビット(b=5〜3)をフィー
ルド１のサブフィールドU₂〜U₀で奇数行に表示するが、
残余の３ビット(b=2〜0)は次のフィールド２のサブフィ
ールドU₂〜U₀で同じく奇数行に表示する。一方、フィー
ルド２における偶数行には、フィールド２のデータの上
位３ビットを表示し、フィールド１における偶数行に下
位３ビットを表示する。したがって、各フィールドにお
いては、当該フィールドの上位ビットと先行フィールド
の下位ビットとを行毎に切替えて、各行にそれぞれ対応
するデータを合成して同一サブフィールドでそれぞれ表
示する。

【００４０】また、図６においては、一例として６ビッ
トの中間調を表示する場合を示したが、何ビット表示す
るかは本発明駆動方法の本質と無関係であることは明ら
かであり、また、６ビットを３ビットずつに区分し、下
位３ビットを次のフィールドに割当てる場合の例を示し
たが、各フィールド区分の態様はこの例に限られること
はなく、上位４ビットと下位２ビットとに区分すること
もできる。このような維持期間の２重設定を行なうこと
によって、時間割当ての点からすれば、１フィールドに
全ビットのうちの上位半数のビットを割当てればよいの
であるから、概略値として、基本動作における周期Ｔを
最大２倍程度まで増大させることが可能になる。

【００４１】そのほか、図６ではビット順をその重みの
降順にしてあるが、これは動画を表示する場合に、明る
いビットを先に表示するのが望ましいと考えられるから
であり、必要があれば、ビット順をランダムにすること
もできる。

【００４２】なお、本発明駆動方法の欠点は、輝度の再
現が２フィールドにわたって行なわれるので、テレビ画
像表示を行なう場合に、ビットの割当て方によっては残
像に似た現象が現われる可能性があることであるが、そ
の残像の程度は、例えば、実際に設定するサブフィール
ド数が４の場合には、概略の目安として最大輝度の1/16
(約6%) 程度、設定サブフィールド数５の場合には3%程
度である。

【００４３】メモリ型表示パネルを用いてテレビ画像表
示を行なうには、表示パネルの駆動が容易となるように
信号形式を変換してからＸ電極駆動回路に転送する必要
があり、その変換の主要点は、つぎのとおりである。 (1) 各サブフィールド毎に１ビットずつの表示データを
転送する。 (2) 表示パネルへの１行当りの書込み時間Tw毎に１行上
の全表示セルの表示データをＸ電極駆動回路に転送しな
ければならないので、高速転送が必要であり、通常は、
可能な速度の範囲で直列に転送し、それ以上の速度範囲
では複数本に並列化して転送する。なお、この信号形式変換は通例フレームメモリを用いて
行なう。

【００４４】図６に示した態様のテレビ画像表示を行な
うために用いる信号変換回路（駆動装置）の構成例を図
７に示す。図示の構成において、MH_1,ML₁およびMH_2,ML
₂は、それぞれ奇数フィールドF₁用および偶数フィール
ドF₂用の２組のフィールドメモリであり、各添字Ｈおよ
びＬは、前述したように、表示データの全ビットを２分
した上位ビット群 D_H用および下位ビット群 D_L用のメ
モリであることをそれぞれ示す。また、FDL は、下位ビ
ット群に用いるフィールド遅延素子であって、典型的に
はメモリを用いる。その他、L₁およびL₂は、表示パネル
の奇数行および偶数行をそれぞれ示し、図中の各スイッ
チS₁〜S₈は、指定されたフィールドまたは行に相当する
期間に、それぞれ対応する接点を選択する。また、WRT
は各フィールドメモリの書込みパルスであり、 D_IN,D
_OUT,WE はそれぞれ各メモリ素子のデータ入力、データ
出力、書込みパルス入力てある。また、各フィールドメ
モリの出力は、上記(2) の並列転送の本数だけ並列に読
出すが、同図には明示していない。

【００４５】さて、図７に示す構成の駆動装置によれ
ば、奇数フィールドにおいてはメモリMH₁に奇数フィー
ルドデータの上位ビット群、メモリML₂に先行する偶数
フィールドデータの下位ビット群がそれぞれ書込まれ、
その間メモリMH₂から、表示パネルの書込み走査により
偶数行が選択される度毎に、偶数フィールドデータの上
位ビット群が読出され、図６におけるフィールド１の各
サブフィールドU₂〜U₀でビット５〜３のデータを順次に
駆動装置に転送する。一方、次の偶数フィールドにおい
ては、データは各メモリMH₁およびLH₂からそれぞれ読
出されるが、偶数行に対しては、メモリML₂から前前フ
ィールドすなわち偶数フィールドの下位ビットデータが
読出され、図６におけるフィールド２の各サブフィール
ドU₂〜U₀においてビット２〜０が駆動装置に転送され
る。以上の説明により、同一入力フィールドの６ビット
のデータで偶数行が２フィールドに亘り駆動されること
が判る。また、奇数行の駆動に対しては、以上の説明に
おける偶奇をすべて入替えることになる。

【００４６】なお、図７において、遅延素子FDL を省略
し、メモリML₁とML₂とを入替えたうえに、メモリMH₁
とML₁とおよびMH₂とML₂とを合わせてそれぞれフレー
ムメモリとして各メモリ出力切替え用スイッチS₆,S₇を
省略すると、従来の駆動方法用の信号変換回路となる。
すなわち、従来の信号変換回路（駆動装置）におけるフ
レームメモリを、本発明による信号変換回路（駆動装
置）においてはフィールドメモリとすることができるの
で、主メモリ素子の容量が半減する。なお、下位ビット
用のメモリのためのフィールド遅延素子FDL が増加する
が、下位ビットだけ遅延させればよいのであるから、全
体の所要メモリ容量はやはり減少する。また、主メモリ
からは、前述したように、多くの並列出力を取出さなけ
ればならないのに対し、FDL は単に入力信号を遅延させ
ればよいのであるから、その構成は遥かに簡単になる。
以上のように、本発明の駆動方法を適用するためのテレ
ビ画像信号変換回路（表示パネル駆動装置）について
は、その構成が若干複雑にはなるが、メモリ容量を大幅
に低減することができる。

【００４７】

【発明の効果】本発明駆動方法を実施した場合における
表示パネルの行数に対応した許容最大駆動周期の例を、
図11と同一形式で図８に示す。図11においては１フィー
ルドを区分して８個のサブフィールドを設定し、８ビッ
トの表示を行なう場合について示したが、図８において
は、本発明駆動方法を適用し、１フィールドを区分して
４個のサブフィールドを設定し、２フィールドで８ビッ
トを表示する場合について示す。その結果得られる中間
調表示の輝度を比較するには、フレーム当りの維持発光
回数を考慮しなければならないが、従来方式でのフィー
ルド当りの維持発光回数と比較するために、１フレーム
期間のLSBにおける維持発光回数の1/2 を維持倍数

【外１】と定義すると、従来の駆動方法においては

【外２】であって、その最小値は１であるが、図８示の特性を得
た本発明駆動方法においては、維持倍数

【外３】の最小値は1/2 となる。双方の特性を比較すれば明らか
なように、維持倍数

【外４】が最小値の直線、すなわち、LSB における維持動作期間
が駆動周期Ｔとなる場合には、同一行数に対して、図８
示の特性における駆動周期Ｔの値は、単純に、図11示の
特性における値の２倍になるが、維持倍数

【外５】が増大するに従い、駆動周期Ｔの値の比は２倍よりは低
下する傾向にある。しかしながら、行数が標準方式テレ
ビジョンの走査線数程度以上であって維持倍数

【外６】が８以下のように余り大きくない場合には、約1/2 まで
駆動速度を低減することが可能である。

【００４８】上述したところの典型例として、標準方式
テレビジョンおよび高品位テレビジョンを挙げ、有効走
査線数をそれぞれ480 本および1035本とする。

【００４９】標準方式テレビジョンにおいては、維持倍
数を

【外７】とすると、従来の駆動方法では駆動周期Ｔが、図11の特
性からＴ≦4.3 μs となるのに対し、本発明の駆動方法
では、図８示の特性からＴ≦8.6 μs となる。一方、高
品位テレビジョンにおいては、同じく

【外８】とすると、従来方法ではＴ≦2.0 μs となるのに対し、
本発明方法ではＴ≦4.0μs となる。

【００５０】つぎに、可能な最高駆動周期ＴをＴ＝４μ
s と仮定した場合について比較すると、標準方式テレビ
ジョンにおいては、維持倍数

【外９】が、従来方法では最高６となるのに対し、本発明方法で
は最高８となる。一方、高品位テレビジョンにおいて
は，従来方法では実現不可能となるに対し、本発明方法
では

【外１０】まで可能となる。

【００５１】本発明適用の対象を主として高品位テレビ
ジョンに絞って、本発明の効果を要約するとつぎのとお
りである。 (1) 従来の駆動方法および装置においては２μs 周期の
高速駆動が必要であったが、本発明駆動方法および装置
においては４μs 周期でもよくなる。特に、気体放電表
示パネルでは、高速動作が容易でない高圧駆動回路を必
要とするので、実現不可能であったのが可能になるほど
の効果が得られる。 (2) 気体放電表示パネルについて、従来の駆動方法およ
び装置により1000行の表示パネルに高品位テレビジョン
画像を表示するには、行電極群を表示パネルの中央で２
分して、上下両端から各行を４μs 周期で駆動するのが
好適と考えられていたが、本発明駆動方法および装置に
よれば、かかる行電極群の２分割や高圧駆動回路数の倍
増を必要とせずに、４μｓ周期の駆動が可能になる。 (3) 行電極群の２分割と駆動回路数の倍増とを許せば、
1000行の表示パネルに対しても駆動周期を８μs まで延
長することが可能になり、その結果、駆動周期８μs ま
での範囲内でガス組成や封入ガス圧などの条件を発光効
率の最適点に設定するだけの余裕が生ずる。 (4) 行電極群の２分割と駆動回路数の倍増とを許せば、
本発明駆動方法および装置により４μs 周期で2000行の
表示パネルの駆動が可能になる。すなわち通例、３個乃
至４個の色ドットを含む１画素内には２本の行電極を配
設する場合が多く、この場合には、１画素内の全ドット
が独立の列電極をもつ場合を除き、1000本の走査線を忠
実に再現するには2000行の行電極が必要となる。したが
って、このような場合に、本発明駆動方法および装置を
適用すれば、かかる最終的構成の高品位テレビジョン用
表示パネルの駆動までが可能となる。

【図面の簡単な説明】

【図１】本発明メモリ型表示パネルの駆動方法の基本原
理を示すタイムチャートである。

【図２】マトリクス形式表示パネルの表示セルの構成配
置を模式的に示す図である。

【図３】AC型気体放電表示パネルに本発明駆動方法によ
ってメモリ表示動作を行なわせる場合の駆動電圧波形お
よび発光波形の例を示す波形図である。

【図４】バルスメモリ機能を用いるDC型気体放電表示パ
ネルに本発明駆動方法によってメモリ表示動作を行なわ
せる場合の駆動電圧波形および発光波形の例を示す波形
図である

【図５】本発明によるメモリ型表示パネルの駆動装置の
基本的構成を示す図である。

【図６】本発明駆動方法によるメモリ型表示パネルの中
間調表示の態様の例を示すタイムチャートである。

【図７】本発明によるテレビ画像の中間調表示のための
信号変換回路（駆動装置）の構成例を示す図である。

【図８】本発明駆動方法による８ビット中間調表示にお
ける駆動周期の上限を示す特性曲線図である。

【図９】(a) および(b) はAC型気体放電表示パネルおよ
びDC型気体放電表示パネルに従来の駆動方法によってメ
モリ表示動作を行なわせる場合の駆動電圧波形および発
光波形の例をそれぞれ示す波形図である。

【図１０】(a) 〜(c) はメモリ型表示パネルにおける中
間調表示の従来の態様の例をそれぞれ示すタイムチャー
トである。

【図１１】従来の駆動方法による８ビット中間調表示に
おける駆動周期の上限を示す特性曲線図である。

【図１２】(a),(b) は従来のメモリ型表示パネルの駆動
装置の一般化した構成および動作電圧波形の例をそれぞ
れ示す回路構成図および波形図である。

【図１３】(a),(b) は従来のメモリ型表示パネルの簡略
化された駆動装置の構成例をそれぞれ示す図である。

【符号の説明】

Ｄ_ki 表示セル DR 高圧駆動回路Ｒ_W 書込み走査用シフトレジスタＲ_S 維持走査用シフトレジスタＲ_E 消去走査用シフトレジスタＰ表示パネルＬ表示データラッチ回路 SDR 単電位出力駆動回路 BHDR ２電位出力駆動回路 FDL フィールド遅延回路 MH,ML フィールドメモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者栗山孝夫東京都世田谷区砧一丁目10番11号日本放送協会放送技術研究所内 (72)発明者坂井徹男東京都世田谷区砧一丁目10番11号日本放送協会放送技術研究所内 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/20

Claims

(57)【特許請求の範囲】

【請求項１】２値のメモリ動作をするマトリクス型表
示パネルに表示データの書き込み、維持、消去から成
る、全行にわたる１駆動サイクルのメモリ駆動を行なう
にあたり、各セルへの書き込み駆動を線順次に走査する
一方、ｎを２以上の整数とするｎ−１行おきの行電極を
１群として行電極をｎ群に分割し、群毎に異なる、０を
含み得るｎ通りの維持期間を割当て、各群内において
は、書き込み駆動の後、それぞれ割当てられた群内共通
の維持期間をもつ維持駆動、およびそれに続く消去駆動
を行ない、かつ全群の駆動を並列的に行なうことによ
り、群毎に異なるｎ種類の、ｏｎセルの表示輝度を得る
ようにしたことを特徴とするメモリ型表示パネルの駆動
方法。
【請求項２】前記１駆動サイクルを繰り返した、連続
するｍ個の駆動サイクルにおいて、前記群毎に異なるｎ
通りの維持期間の割当を駆動サイクル毎に変更して、１
群に属するｏｎセルの、１駆動サイクルで得られる表示
輝度として群毎に順次にｍ種類の値が得られるようにし
たことを特徴とする請求項１記載のメモリ型表示パネル
の駆動方法。
【請求項３】任意の連続したｎフィールドを表示の１
サイクルとし、これより順次１フィールドずつシフトし
た計ｎ群の長さｎフィールドずつの表示サイクルを設定
し、ｎ群の表示サイクルと前記行電極のｎ群とを任意に
１：１に対応させ、ｍを１以上の整数として１フィール
ドをｍ個のサブフィールドに分割して１表示サイクル内
にｍ×ｎ個のサブフィールドを設け、１サブフィールド
期間内に前記１駆動サイクルを実行し、１群内における
ｍ×ｎ個のサブフィールドに、任意個数の０を含み得
る、最大ｍ×ｎ種類の、ｏｎセルの表示輝度を割当て、
前記ｎ群の行電極各群に、表示輝度０が続く場合を除け
ばサブフィールド毎に長さが異なる１表示サイクルで最
大ｍ×ｎ種の維持期間を割当て、かつ最大ｍ×ｎ個のサ
ブフィールドの０を除くｏｎセルの表示輝度に２進荷重
した値を割り当てることにより、最大２^m ^.n階調の中間
調を表示し得るようにしたことを特徴とする請求項２記
載のメモリ型表示パネルの駆動方法。
【請求項４】２：１ラインインターレースしたテレビ
ジョン信号を入力とし、行電極を１行おきの２群に区分
するとともに画像データを上位ビット群と上位ビット群
よりビット数が多くない下位ビット群とに区分し、１フ
ィールド内のサブフィールド数を上位ビット群と同数だ
け設定し、奇数フィールドでは第１のフィールドの入力
信号の上位ビット群を第１群の行に表示し、偶数フィー
ルドでは第２のフィールドの入力信号の上位ビット群を
第２群の行に表示し、下位ビット群はそれぞれ対応する
上位ビット群の次のフィールドで同一行に表示するよう
に駆動することによりサブフィールド数を低減したこと
を特徴とする請求項３記載のメモリ型表示パネルの駆動
方法。
【請求項５】順次走査画像信号を入力とし、行電極を
１行おきの２群に区分するとともに画像データを上位ビ
ット群と上位ビット群よりビット数が多くない下位ビッ
ト群とに区分し、１フレーム内のサブフィールド数を上
位ビット群と同数だけ設定し、奇数フレームでは第１の
フレーム入力信号の上位ビット群を第１群の行に表示す
るとともに下位ビット群を第２群の行に表示し、偶数フ
レームでは第２のフレーム入力信号の上位ビット群を第
２群の行に表示するとともに下位ビット群を第１群の行
にて表示することによりサブフィールド数を低減したこ
とを特徴とする請求項３または４記載のメモリ型表示パ
ネルの駆動方法。
【請求項６】サブフィールド数を低減するとともにそ
の低減の効果を用いて維持駆動周期を増加させることを
特徴とする請求項３，４または５記載のメモリ型表示パ
ネルの駆動方法。
【請求項７】維持駆動周期増加の効果を用いて発光効
率を改善したことを特徴とする請求項６記載のメモリ型
表示パネルの駆動方法。
【請求項８】サブフィールド数を低減するとともにそ
の低減の効果を用いて行数を増加させたことを特徴とす
る請求項３，４または５記載のメモリ型表示パネルの駆
動方法。
【請求項９】サブフィールド数を低減するとともにそ
の低減の効果を用いて非分割陽極表示パネルを用いたこ
とを特徴とする請求項３，４または５記載のメモリ型表
示パネルの駆動方法。
【請求項１０】サブフィールド数を低減するとともに
その低減の効果を用いて維持駆動回数を増加させたこと
を特徴とする請求項３，４または５記載のメモリ型表示
パネルの駆動方法。
【請求項１１】サブフィールド数を低減するとともに
その低減の効果を用いて表示ビット数を増加させたこと
を特徴とする請求項３，４または５記載のメモリ型表示
パネルの駆動方法。
【請求項１２】サブフィールド数を低減するとともに
その低減の効果を用いて入力テレビジョン信号の飛越し
走査−順次走査変換処理を省略したことを特徴とする請
求項３，４または５記載のメモリ型表示パネルの駆動方
法。
【請求項１３】サブフィールド数を低減するとともに
その低減の効果を用いたことを特徴とする請求項６乃至
12の少なくともいずれか１項に記載のメモリ型表示パネ
ルの駆動方法。
【請求項１４】２値のメモリ動作をするマトリクス型
表示パネルに表示データの書込み、維持、消去から成
る、全行にわたる１駆動サイクルのメモリ駆動を行うメ
モリ型表示パネルの駆動装置であって、各セルへの書込
み駆動を線順次に走査する一方、ｎを２以上の整数とす
るｎ−１行おきの行電極を１群として行電極をｎ群に分
割し、それら分割された各群毎にそれぞれ異なるｎ種類
のｏｎセルの表示輝度を得るようにするために、書込み
駆動の後、それぞれ割当てられた群内共通の維持走査期
間をもつ維持走査駆動およびそれに続く消去走査駆動を
行う前記各群ごとの独立した駆動回路を具えてなること
を特徴とするメモリ型表示パネルの駆動装置。
【請求項１５】行電極を第１と第２の群に分割し、そ
れら第１と第２の群の行電極によって構成される表示パ
ネルに上位と下位の各ビットからなる画像を表示するメ
モリ型表示パネルの駆動装置であって、該装置は、少な
くとも１個のフィールド遅延回路（ＦＤＬ）と第１から
第４までのメモリ（それぞれ、ＭＨ１，ＭＬ２，ＭＨ２
およびＭＬ１）とを具えるとともに、前記第１，第２の
メモリ（それぞれ、ＭＨ１，ＭＬ２）の組と前記第３，
第４のメモリ（それぞれ、ＭＨ２，ＭＬ１）の組とは相
互に一方の組が書込みのとき他方が読出しであるように
構成され、かつ、前記第１，第２のメモリの組または前
記第３，第４のメモリの組が書込みのときは、前記第１
または第３のメモリに上位ビット入力信号が、前記第２
または第４のメモリに前記上位ビット入力信号と同時に
生成された下位ビット入力信号を前記フィールド遅延回
路（ＦＤＬ）に通した信号がそれぞれ供給され、前記第
３，第４のメモリの組または第１，第２の組が読出しの
ときは、前記第３または第１のメモリからの読出し信号
が前記第１の群の行電極に、前記第４または第２からの
読出し信号が前記第２の群の行電極にそれぞれ供給され
て前記表示パネルに画像表示を行うように構成されてい
ることを特徴とするメモリ型表示パネルの駆動装置。