JPH0772772B2

JPH0772772B2 - 液晶駆動制御装置

Info

Publication number: JPH0772772B2
Application number: JP61104302A
Authority: JP
Inventors: 啓太大西; 誠太田; 一浩渡部; 宗立今村; 隆神谷
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-05-07
Filing date: 1986-05-07
Publication date: 1995-08-02
Anticipated expiration: 2010-08-02
Also published as: JPS62262030A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、データから変換された４ビット信号に基づ
いて高階調表現をする液晶駆動制御装置に関する。

〔従来の技術〕

第４図および第５図は液晶駆動制御装置の従来例を示
す。又、第６図はその動作説明図である。

図において、１は液晶駆動制御装置で制御信号発生回路
２と、液晶ドライバ３とにより構成されている。

前記制御信号発生回路２はシフトレジスタ20、ラッチA2
1、ラッチB22、分周・階調信号発生回路23、デコーダ24
および電源制御回路25により構成されている。前記シフ
トレジスタ20はスタートパルス信号（SP/D）が入力され
ると、シフトクロック信号（CL/D）が入力されるごと
に、その記憶内容の記憶箇所がシフトレジスタ20を伝播
していき、最終データは端子SO/Dから出力される。

前記ラッチA21は各々の出力に対応する４ビットの階調
データ（PD1〜PD4）を、シフトレジスタ20の出力により
順次ラッチする。前記ラッチB22は表示に必要なデータ
がラッチA21に取り込まれた後、全データを同時に出力
へ送る。ラッチはラッチパルス信号LPにより行なわれ
る。

前記分周・階調信号発生回路23はカウンタにより構成さ
れ、階調用基本クロック信号（F16）を1/15分周し、第
６図に示す階調用基本パルス信号（1/15、2/15、4/15、
8/15）P1、P2、P3、P4を発生する。カウンタはラッチパ
ルス信号LPによりリセットされる。

前記デコーダ24はラッチB22の内容と階調用基本パルスP
1、P2、P3、P4とを合成して第６図に示す16階調用デコ
ード出力パルス信号を発生する。

前記電源制御回路25は液晶駆動波形の交流化信号（FR）
の周期（液晶の点灯駆動に用いられる交流信号の周波数
の１サイクル期間）で液晶表示駆動用の電圧を合成す
る。前記液晶ドライバ回路３は前記デコーダ24で合成さ
れた出力信号により、電源制御回路25で合成された点灯
電圧（Vcn）、非点灯電圧（Voff）を選択してセグメン
ト信号（SEG）を形成し、セグメント端子（SEG ０〜SE
G63）を介して出力する。

前記制御信号発生回路２および液晶ドライバ３は１個の
IC（integrated circuit）に形成されている。第７図
に、コモン電極にコモン信号（COM）を印加し、同時
に、セグメント電極に端子SEG ０〜SEG 63を介してセ
グメント信号（SEG）を印加したときの実際に液晶にか
かる電圧を示す。

〔発明が解決しようとする問題点〕

従来の液晶駆動制御装置は以上のように構成されている
ので、16階調しか表現できず、疑似輪郭等の現象が起こ
るという問題点があった。

もちろん、クロック信号パルス数をふやし、階調用基本
パルスのビット数を増やせば、階調数を増やすことがで
きることは当然であるが、ビット数を増やせば装置が複
雑となると言う問題が生じる。

この発明は上記のような問題点を解消するためになされ
たもので、階調用基本パルスを４ビットとしたままで階
調数を増加して、高画質の画像を得ることを目的として
いる。

〔問題点を解決するための手段〕

この発明に係る液晶駆動制御装置は、入力データを変換
して得た４ビットデータに基づき階調を表現するもので
あって、交流化期間の1/2の時間毎に階調に応じてデー
タ形成手段によりｎ組の４ビットデータを形成し、一
方、基本信号発生手段により交流化期間の1/2の時間を
ｎ等分した時間毎に発生される４個の互いにパルス時間
幅の異なる基本パルス信号中から前記４ビットデータに
対応する複数個の基本パルスを選択手段により選択し、
選択された基本パルス信号に基づき液晶駆動手段により
液晶を駆動するようにしている。

そして、４個の基本パルス信号の時間幅を所定の条件を
満たすようにしたものである。

〔作用〕

この発明における基本パルス信号の時間幅は４ビットで
も高階調を表すことができ、低い階調レベルを、ただ１
個のパルスで表わすことが出来る。

〔発明の実施例〕

第１図はこの発明の一実施例を示す。図において、２、
３は第４図と同一部分を示し、２は選択手段としての制
御信号発生回路、３は液晶駆動手段としての液晶ドライ
バである。４はデータ形成手段としての階調データ変換
回路で、階調の数に応じて例えば８ビットの階調データ
から複数個（ｎ個、たとえば255階調なら３個）の４ビ
ット階調データを形成する。（表１参照）次に作用を説明する。

分周・階調信号発生回路23に、ラッチパルス（LP）を交
流化信号（FR）１周期の間に６回（正負３回づつ）入力
する。階調用基本パルスP1、P2、P3、P4は階調用基本ク
ロック（F16）より第２図に示すように、それぞれのパ
ルス時間幅を1:4:16:64にする（一般的表現は後述す
る）とともに、パルス時間幅に応じてパルス位置を変え
て出力する。

８ビットの階調データは階調データ変換回路４により、
３個の４ビット階調データに変換され、ラッチパルスの
立ち上がりに同期して１個づつラッチB22に入力され、
ラッチパルス３周期の間に入力される３個の４ビット階
調データの組み合せにより、256階調が実現できる。

例えば、２階調の場合は、４ビット階調データが「000
0、0001、0001」であるから、このうち“1"が立ってい
る２周期目と３周期目にパルス信号P1が出力される。つ
まり、４ビットデータの１ケタ目はP4、２ケタ目はP3、
３ケタ目はP2、第１ケタはP1に相当する。

３階調の場合は、４ビット階調データが「0001、0001、
0001」であるから、“1"が立っているビットに対応した
階調用基本パルスが選択され、１周期ごとにパルス信号
P1が出力される。

４階調の場合は、４ビット階調データが「0000、0000、
0010」であるから、３周期目にパルス信号P2が出力され
る。

255階調の場合は、４ビット階調データが「1111、111
1、1111」であるから、１周期ごとにパルス信号P1〜P4
が連続して出力される。

一般に、ｎ（≧２）個の４ビット階調データにより階調
を表現する場合は、階調用基本パルス P1、P2、P3、P4
は、それぞれのパルス時間幅を（ｎ＋１）⁰:（ｎ＋１）
¹:（ｎ＋１）²:（ｎ＋１）^３にするとともに、それぞれ
のパルスの出力される時間位置をパルス時間幅に対応さ
せて形成する。この場合、｛（ｎ＋１）^０＋（ｎ＋１）
^１＋（ｎ＋１）^２＋（ｎ＋１）^３｝×４＋１階調表現で
きる。

第２図の例では、各区間毎に同一パルスを用いているの
で、例えば３階調のような低い階調を表現する場合でも
P1パルスを３回出力させることになるが、これでは好ま
しいとは言えない。この問題を解決した他の実施例を第
３図に説明する。

第３図は区間数（ｎ）が８の場合であり、また、基本パ
ルスを第２図と区別する意味でP1′、P2′、P3′、P4′
と記している。

第３図では各区間における階調用基本パルスは図に示す
とおりP1′のパルス時間幅を区間１からｎへ１ずつ増や
していき、P2′のパルス時間幅は区間ｎから１の方向へ
１ずつ増やしていき、P3′のパルス時間幅は区間１から
ｎへ１ずつ増やしていき、P4′のパルス時間幅は区間ｎ
から１の方向へ１ずつパルス時間幅を増やしていくよう
にしている。

こうすることにより、第３図ではａ）各区間内における４個の階調用基本パルスの時間幅
は互いに異なる。

ｂ）各区間内における階調用基本パルスのパルス時間幅
の和は図からも明かなとおり、どの区間も同じ一定値と
なっている。

ｃ）隣合った区間の基本パルスの時間幅の差は１階調に
対応する。

と言う条件が成り立つ。

そして、階調用基本パルスP1′、P2′、P3′、P4′（実
際のパルス時間幅は各パルスの上に記してある。）を８
個の４ビット階調データの“1"の立っている位置に対応
して選択し、選択されたパルス信号の時間幅に対応させ
た階調で液晶を駆動する。

例えば、80階調の場合は、入力データを８個の４ビット
階調データ「0000 0011 1110 0000 0000 0000 00
00 0000」に変換し、前から２つ目の４ビットデータの
後ろの２桁“11"に相当するパルス時間幅15、２のパル
スと、前から３つ目の４ビットデータの前３桁“111"に
相当する30、19、14のパルスとを選択して、第３図に示
すようにこれらを合計したパルス信号を液晶に印加す
る。

また、193階調の場合は、８個の４ビット階調データを
「0000 0000 1111 1111 1110 0000 0000 0000」
に変換し、同様にして前から３つ目、４つ目、５つ目の
４ビットデータの“1"が立っている桁に相当するパルス
時間幅30、19、14、３、29、20、13、４、28、21、12を
選択し、第３図に示すようにこれらを合計したパルス信
号を液晶に印加する。

なお、第３図の例では計算上（各区間のパルス幅の和）
×ｎ＋１＝529階調が実現可能であるが、高階調になる
に従って上記パルス時間幅の組み合せでは実現できない
階調、例えば、205階調、350階調等があり、実際に採れ
る階調は529のうち300階調である。しかし、低階調（０
〜56階調）は連続的に階調制御ができ、また、液晶の電
圧−透過率特性が非線形で、ある電圧以上ではほとんど
透過率が変化しないこと等を考慮すると実用上問題はな
い。

この方法によると、低い階調信号（第３図では０〜32）
が入力されている場合、液晶は交流化信号（FR）１周期
当り正負１個のパルスにより階調制御が行なわれる（即
ちオン、オフの回数が１回である）ため、液晶パネルサ
イズが大きくコモン端子からコモン電極までの距離が長
くてその間の抵抗値が大きく、液晶を流れる過渡電流に
よりコモン電極の電圧上昇が起こる場合でも、これを最
小限に押えることができる。

〔発明の効果〕

この発明は、入力データを階調の数に応じた複数個の４
ビットデータに変換し、一方、互いに時間幅の異なる４
個の基本パルスを発生し、変換された４ビットデータの
個々のビットに対応する基本パルス信号を選択する構成
にし、又、基本パルスの時間幅を上記条件によって決め
るので、４ビット制御でありながら階調数を増加させる
ことができ、従って高画質を得ることができるという効
果がある。また、低階調レベルを１個のパルスで表わす
ことができ、制御特性が向上したものが得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す図、第２図は出力波
形の一例を示す図、第３図は他の実施例における出力波
形の一例を示す図、第４図は液晶制御装置の従来例を示
す図、第５図は第４図に示す制御信号発生回路２の構成
を示すブロック図、第６図は第５図の各部における波形
の一例を示す図、第７図は液晶印加電圧の一例を示す図
である。図において、２……制御信号発生回路、３……液晶ドラ
イバ、４……階調データ変換回路、23……分周・階調信
号発生回路、25……電源制御回路である。なお、図中、同一符号は同一、または相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者渡部一浩神奈川県相模原市宮下１丁目１番57号三菱電機株式会社相模製作所内 (72)発明者今村宗立神奈川県相模原市宮下１丁目１番57号三菱電機株式会社相模製作所内 (72)発明者神谷隆東京都千代田区丸の内２丁目２番３号三菱電機株式会社内 (56)参考文献特開昭61−60089（ＪＰ，Ａ) 特開昭61−60088（ＪＰ，Ａ) 特開昭61−42691（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】階調用基本クロックパルスを計数し、互い
にパルス時間幅の異なる４個の基本パルス信号を発生す
る基本信号発生手段と、Ｎビット（Ｎ＞４）の階調データをｎ個（ｎ≧２）の４
ビットの階調データに変換するデータ変換手段とを備
え、交流化期間（液晶の点灯駆動に用いられる交流信号の周
波数の１サイクル）の1/2の時間をｎ等分した時間ごと
に、順次、前記ｎ個の４ビットの階調データに基づき前
記基本パルス信号を発生、選択し、選択した基本パルス
の時間幅に対応させて階調を表現する液晶駆動制御装置
に於て、前記４個の基本パルス信号のパルス時間幅を下記ａ〜ｃ
の条件により決定する手段を有することを特徴とする液
晶駆動制御装置。 a. １交流化期間の1/2の期間内にある全ての基本パル
スの時間幅は互に異なる。 b. ｎ等分した各区間内における４個の基本パルスの時
間幅の和が一定である。 c. ｎ等分した隣合った区間の基本パルスの時間幅の差
は１階調に対応する。