JPS62169127A - 液晶駆動表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はセグメント型の欣晶ＩＩＡ動表示方式に関す
る。

〔従来技術とその問題点〕

従来、セグメント型の液晶駆動表示方式としては、表示
すべきセグメントを同時に点灯するスタティック駆動方
式と、セグメントをいくつかのグループに分け、それら
のグループを時間で分割し、繰返して表示する時分割駆
動方式とがあった。前者のスタティック駆動方式は、駆
動波形が、極性が一方向のパルス成形であり、液晶は極
性を持たないので、液晶に印加される電圧は父ηＬ敦形
となる。したがって、液晶に印加される平均電圧は「０
」であり、成品の劣化が防止されている。また、電圧波
高値はしきい値電圧以上に遇はれ、表示したいセグメン
ト電極は、コモン電極と位相がπだけずれた′電圧が印
加される。この電圧波高値に対する制御は、回路素子と
消費電力への制御から決められ、この計容範囲内で充分
高い電圧な印加丁れば、コントラストの高い表示が得ら
れる。

これに対して、後者の時分割ＩＪＡ動万式は、コモン’
ｍ極を各桁共通に複数に分割し、セグメントとコモン信
号との選択で表示する方式であり、接続端子数を少なく
することが可能となる。

しかしながら、上記のスタティック駆動方式では、接続
端子数が多くなり、消費電力が太きいという欠点があっ
た。また、時分割駆動方式は、表示がちらつくフリッカ
等の現象が発生しゃ丁いと共に、ｍｍに対して、３％４
段階のレベルのｔ圧を専用の回路により作成して印加し
なくてはならず、回路が複雑になってしまうなどの欠点
があった。特に太ｌｉ！池を’ＭＥ諒とする電子機器（
例えは小型電子弐計典機）においては、発電能力が小さ
いために、ｆＰ４費電力の大きいスタティック駆動方式
は使用できず、また、時分割駆動方式は表示の質の点で
上記のような問題があった。

〔発明の目的〕

この発明は上記のような実情に鑑みてなされたもので、
准晶六示索子への接＠端子を増やすことなく表示品質を
向上させると共に、消費電力が極めて少ない液晶躯動衣
示方式を提供することを目的とする。

〔発明の要点〕

この発明は、セグメント電極を４分割すると共に、コモ
ン駆動信号及びセグメント駆動信号を２値の電圧レベル
を有する成形にすることにより、低電圧によって孜晶宍
示を可能としたものである。

〔発明の実施例〕

以下図面を膠層してこの発明の一夾施例について説明す
る。

ｗＥ１図は、この発明の液晶駆ｖＪ表示方式の回路構成
を示すものであり、】はＯＩＬ算用レジスタ、及び表示
用データを記憶する表示レジスタ等を有するＲＡＭであ
る。

このＲＡＭＩから順次出方される表示データは、４ピツ
トのバッファレジスタ２に送られて一時記憶される。こ
のバッファレジスタ２はクロックパルス「φ、」によっ
て表示データを読み込み、読み込まれた表示データはデ
コーダ３によりデコードされた後セグメント変換回路４
に送られる。セグメンｈｉ換回路４の出力はシリアル便
換回路５へ送られ、後述するＴ１〜Ｔ−のタイミング信
号に基づいてシリアルデータに変換される。そしてシリ
アルデータに変換されたデータはナンド回路６を介して
１ビツトの７リツプフロツグ７へ送られ、クロックパル
ス「φ、」のタイミングで読み込まれる。そして、フリ
ップ７０ツブ７の出方データは、表示用シフトレジスタ
８の最上段のレジスタに入力される。

この六示レジスタは大々クロックパルス「φＤ１」、「
φＤｔＪに同期して＊　動される行方向に６ビツトのフ
リップフロップから成る１６段のシフトレジスｆｉ　８
　ａ、８　ｂ、８　ｃ、・・・８ｐで構成されている。

そして、上ｄビシ７トレジスタの８ａ、ｇｔ）、・・・
・・・８ｐの入力１１４１１　Ｋは夫々ゲート１劃路１
０ａ、ｌｌａ。

ｊｏｂ、１１ｂ、・・−・・−１０ｐ、ｌｉｐが設けら
れ、表示データ入力命令Ｄｉｓｐｉｎが′１”のとぎ、
上ｉａゲートＩｏ回路１０　ａ、　１０　ｂ、−・−・
＝、１０ｐがオンし、７リツブ７０ツブ７の出方はゲー
ト回路１゜ａを介してシフトレジスタＢａＫ入カされ、
該シフトレジスタ８ａの出力ｓ゛】５はゲート回ｍ１Ｏ
ｂを介して次段のシフトレジスタ８ｂへ入力され、シフ
トレジスタ８ｂの出力ｓ°１４はゲート回路１゜Ｃを介
してシフトレジスタ８ｃへ入力され、以下同様にして各
シフトレジスタ８ｄ〜８ｐに稈旋状にシフトされながら
入力される。

一方、上記表示データ入力命令ＤｉｓｐｉｎがｒＯＪの
時、Ｄｉｓｐｉｎがインバータ１２により反転されて「
１」となり、ゲート（ｇ回路１１ａ　〜ｌｉｐがオンさ
れる。そして、シフトレジスタ８ａの出力Ｓ。

１５はインバータ９ａにより反転されて再びシフトレジ
スタ８ａに入力され、順次シフト毎に反転されながら保
持される。同様に７７トレジスタ８ｂ、・・・・・・、
８ｐ（ｒ）出力ｓ°１４、・・・・・・Ｓ″０も夫々イ
ンバー１９ｂ、・・・・・・９ｐＫ、より反転されてシ
フトレジスタ８ｂ、・・・・・・８ｐＫ入カされ、１＠
次シフト毎に反転されながら保持される。

上記シフトレジスタ８ａ〜８ｐの出力は谷々ドライバ１
３ａ〜１３ｐを介してセグメント１１．極ｓ＋５＝ｓｏ
に印加される。

第２図は、液晶表示装置のセグメント胤極及びコモン電
極の配線を示すものである。第２図（１）は、セグメン
ト電極を示し、例えば表示桁数が８桁であれば、１桁目
がＳｏ　、　Ｓ＋　、　２桁目がｓ、　ｓ　Ｓ３＊・・
・・・・８桁目が８１４．８１１１となる。また、第２
図（２）はコモン電極を示し、日の字状の７セグメント
及び小数点が４分割され、各桁共通にコモン信号ｒＬＣ
ＡＪ、ｒＬＣＢＪ、ｒＬＣＣＪ、ｒＬｃＤＪが印加され
る。

一方、１４は発振回路（ＰＧ）で、システム駆動用の基
本クロックパルス「φ、」、「φ！」を出力すると共に
、上記クロックパルス「φ１」、「φ、」を６進リング
カウンタ１５に供給する。そして、６Ｍリングカウンタ
１５では＠３図（１）　（２１に示すようにＴ、〜Ｔ６
のタイミング信号及び図示しないが、上記Ｔ、〜Ｔ６が
半ビツトタイム遅延されたＴＩ、〜Ｔ７．のタイミング
信号を出力する。

上記タイミング信号Ｔ６はさらに入力信号の立下り時に
反転するバイナリカウンタ１６に入力され、これにより
コモン信号発生のための反転信号ＲＥＶＳが出力される
。そして、この反＝イ＝号ＲＥＶＳはイクスクルーシプ
ノア回路１７〜２０に印加される。

また、上記６辿リングカウンタ１５から出力されるタイ
ミング信号のうちＴ１〜Ｔ４はノア回路２１〜２４の各
々の一方の入力端子に送られ、タイミング信号Ｔ、は上
記ノア回路２１〜２４の他方の入力端子に共通に送られ
る。ノア回路２１〜２４の出力は各々イクスクルーシブ
ノア回路１７〜２０を介してドライバ２４ａ〜２４ｄに
送られ、第３図（２）に示すコモン信号ｒＬｃＡＪ〜ｒ
ＬｃＤＪが出力される。

なお、上記６進リングカウンタ１５及びバイナリカウン
タ１６には図示しない制御部からパワーオン時等にリセ
ット信号Ｒが入力されてリセットされ、初期設定される
。

第４図は、ＲＡＭ１内の表示レジスタに記憶される表示
データと表示すべき数値との関係を示す図であり、第５
図はコモン信号とセグメント信号との波形を示すもので
ある。そこで第４図に於て、例えば、数値「０」に於て
は、セグメント５２ｎ（第２図（１）参照）に対しては
「１．１．１．０（８，４，２，１の重み付）」、セグ
メント５２１１４−１に対しては「１．０．１．１（８
，４，２，１の重み付）」の各４ビツトから成る８ビツ
トのデータとして表わされ、各数値毎に８ビツトの表示
データが割り当てられている。

そして、ＲＡＭＩの表示レジスタには表示すべき数値に
対応し、第４図に示すような表示データが、記憶される
。また、８ｇ４図に示す表示データは、ｗＪｓ図の■〜
［相］に示す波形として表わされる。

なお、第１図のデコーダ３、第４図及び第５図に示した
■〜剣ψの数字は各々対応関係にあるものである。

次に上記のように構成された本発明の動作について説明
するＯ ＲＡＭＩにはＭ４図に示すように表示すべき数値に対応
する表示データが予め記憶されており、１桁分４ビツト
丁つの表示データを桁毎ＲＡＭＩから睨み出し、クロッ
クパルス「φ１」　のタイミングでバッファレジスタ２
に読み込む。そしてバッファレジスタ２に読み込まれた
４ビツトの表示データはデコーダ３でデコードされた後
、セグメント変換回路４の対応する列ラインをアクティ
ブにし、それによりセグメント信号をシリアル変換回路
５に出力する。

シリアル変換回路５ではＴ１１〜Ｔ′・のタイミング信
号（Ｔ、〜Ｔ・が半ビツトタイム遅延されている）に基
づき、６ビツトのシリアルデータに変換され、ナンド回
路６を介して、フリッグ７０ツブ７１Ｃ印加され、クロ
ックパルス「φｔ」に同期した信号として表示用シフト
レジスタの８ａに入力される。

今、表示データ入力命令ＤｉｓｐｉｎがｒｌＪであるの
で、シフトレジスタ８ａ→８ｂ→８ｃ→・・・・・・→
８ｐと螺旋状に順次入力される。

そして、ＩＩＡＭＩの表示データが紹てル゛じみ出され
て、変侠されたセグメント信号がシフトレジスタ８ｐか
らシフトレジスタ８ａまで入力さねてしまうと、表示デ
ータ入力命令Ｄｉｓｐｉｎが「０」になり、欣晶衣示駆
１７が成される。以後、各シフトレジスタ８ａ〜シフト
レジスタ８ｐの８谷は夫々インバータ９ａ〜９ｐにより
、循環される摩反私されながら保持されると共に、コモ
ン信号ｒＬｃＡＪ〜ｒＬＣＤＪに基づいて数品光示が成
される。

例えは、１桁目に「２．」を表示する場合は、ＲＡＭＩ
の表示バッファのＩ桁目に対応するｈピ憶エリア建は第
４図（２）に示すようにビ１ｒｌｌｏＩ（８，４，２，
１の京み付）」、（口１ｒｏ１１１（同上）」のデータ
が記憶されており、上記４ビツトのデータ（イ）、−）
が順次読み出される。

デコーダ３に於て、上記ビ）のデータはデコードされて
０上に出力信号を出力し、セグメント変換回路４の対応
するラインをアクティブにすることにより、６ビツトの
ｒｏｏｌｏｏｌＪのセグメント信号を出力する。そして
、シリアル変換回路５によりシリアルデータに変換され
、ナンド回路６、フリップフロップ７、ゲート回路１０
ａ、シフトレジスタ８ａ〜シフトレジスタ８０を介して
シフトレジスタ８ｐに入力される。

光示データーも同様にして、デコーダ３に於て出カライ
ン■上に出力信号を出力することにより、セグメント変
換回路４からｒｌｏｏｏｏｌＪのセグメント信号が出力
され、シフトレジスタ８ｏに上記データが入力される。

而して、セグメント電極Ｓｏには上記ピ）のデータに対
応する信号として第５囚に示す＠の波形が、セグメント
′延極Ｓ、には上記（ロ）のデータに対応する信号とし
て第５図に示す■の波形が夫々印加され、１桁目に「２
．」の表示が成される。

以下、２桁以降についても同様にしてセグメント信号が
作られ、シフトレジスタ８ａ〜シフトレジスタ８ｎのう
ち表示桁に対応するシフトレジスタに入力されることに
より液晶表示が成される。

なお、上記実施例では、ＲＡＭ１内の表示レジスタに第
４図に示すコードとして予め記憶させているが、表示レ
ジスタには適音の数値を記憶させ、ＲＡ　Ｍ　１から読
み出した後に第４度１のように変換するようにしてもよ
く、上記実施例に限定されることはない。

〔発明の効果〕

以上のよ５にこの発ＢＡＫよれは、液晶光示素子への接
続端子を増や丁ことなく２値のレベルで電極への印加電
圧レベルを２値で制御することができ、したがって低消
９１［圧での液晶駆動も可能となり、特に太陽電池を電
源とじ噂場合は非常に有効となる。

また、コそン電極を４分割にし、４コ七ン信号を用いて
液晶駆動を行なうのでセグメント電極の端子を少なくて
ることができ、ＬＳＩの端子数を少なくすることができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例である回路構成を示す図、
第２図はセグメント′邂極、コモン電極の配線を示す図
、第３図は第１図の回路構成の動作を説明するためのタ
イムチャート、第４図は光示データを示す図、第５図は
コモン信号及びセグメント信号の波形を示す図である。 １・・・ＲＡＭ、３・・・デコーダ、４・・・セグメン
ト変換回路、５・・・シリアル変換回路、８・・・光示
用シフトレジスタ、８ａ〜８ｐ・・・シフトレジスタ、
１４・・・発振回路、１５・・・６進リングカウンタ、
２１〜２５・・・ノア回路、１７〜２０・・・イクスク
ルーシプノア回路。

Claims (1)

【特許請求の範囲】
1. セグメント電極を各桁毎に２つの信号系統に分けてそれ
   ぞれ外部接続端子に接続すると共に、コモン電極を各桁
   毎に４つの信号系統に分けて各桁共通に外部接続端子に
   接続してなる液晶表示パネルと、上記各コモン電極外部
   接続端子にそれぞれ２値の電圧レベルにより１フレーム
   の半周期毎に反転する所定波形のコモン駆動信号を印加
   する手段と、上記各セグメント電極外部接続端子に上記
   コモン駆動信号に同期してそれぞれ表示データに応じた
   ２値の電圧レベルのセグメント駆動信号を印加する手段
   とを具備したことを特徴とする液晶駆動表示方式。