TW550777B - Method and structure for DC and RF shielding of integrated circuits - Google Patents

Description

550777 A7 ___B7 五、發明説明) 發明範疇 本發明通常相關於半導體積體電路裝置，本發明特別相 關於積體電路直流（DC)及射頻（RF)屏蔽的方法及結構。 發明背景 今日具有激增整合水準的先進半導體製造工業中，在形 成積體電路上，更普遍地在同一晶片上皆包括類比及數位 電路。將類比及數位電路皆置於同一晶片上以形成一積體 電路，在兩型電路間會造成顯著的寄生耦合，結果即降低 電路的效能，因此有必要將此類耦合減至最小。形成積體 電路亦可在一晶片上包括多種不同的類比電路，可有利於 將彼此隔離，例如在一晶片上形成的類比傳送電路可產生 足夠的功能’使同一晶片上形成的類比接收電路飽和，而 使接收器無用。因此亦有必要將同一晶片上形成的類比電 路與其他類比電路隔離，以避免此類不想要的寄生執合， 一船而言，有必要對置於同一晶片上的多種不同類比及數 位零組件皆提供DC及RF隔離，加以組合以形成一積體電路。 先刖用以將寄生_合減至最小，及使多種不同的類比及 數也零組件彼此隔離的嘗試，包括以擴散或植入所形成的 低阻抗埋層，及具氧化物填補渠溝的絕緣物上矽（siiic〇n_ on-insulator)基板。惟低阻抗埋層缺少垂直導電表面，因此 只提供部分水平隔離，此外，一般用以形成埋層的材料的 阻抗率，大體上高於優良導體（如金屬等）的阻抗率，因此這 類習用材料提供較少的優質RF屏蔽；具氧化物填補渠溝的 絕緣物上矽提供良好的DC隔離，但絕緣隔離材料卻為電磁 ___ -5- 本紙張足度適用中國國家標準(CNS) a4規格(21〇X297公釐） 550777 五、發明説明（2 ) 場傳佈的完美媒介。如此看來，與使用具氧化物填補渠溝 的絕緣物上矽結合的缺點，乃是實際上並未提供任何“隔 離。 因此可見，用以提供RF及DC屏蔽的方法及裝置有其必要 性，更特別地，所需的方法及結構乃是用於隔離多種用以 組合而形成一積體電路的不同類比及數位電路者。 發明總結 為達成這些及其他目標，由其目的來看，本發明係指向 用以提供以DC及電磁屏蔽零組件的方法及結構，該零組件 組合以形成半導體積體電路元件。更特別地，本發明係指 向提供基板之上所形成的石夕島，其中由一導電材料將其由3 水平面及下方圍繞。石夕島上形成積體電路元件的多種不同 羊導體元件，可由上方將石夕島個別地或成群地使用導電膜 的分開部分圍住，導電膜亦用以形成各式元件互連零組件 。可將數個矽島組合以形成一積體電路元件，將一矽島上 形成的類比零組件屏蔽而使其與其他矽島上所形成的其他 類比或數位零組件隔離。 該方法包括形成第-基板、在第二基板上形成—副結構 ，然後使用親水性接合方法，將副結構連接至第一基板。 附圖簡單說明 璉同附圖參閱以下詳細，將更了解本發明，其重點在於 ’根據一般實作，附圖多種特點並非按實際比例繪製，反 而為求易於了解，將多種特點的尺寸強制放大或縮小。全 邨附圖中相似的數字指明相似的特點，所列附圖如下： 本紙張尺玉適用標準(CNS) M規格(210Χ297公爱） 6- 550777

圖1以剖面圖說明第一基板； 圖2以剖面圖說明第二基板； 已用以形成 圖3以剖面圖說明，第二基板在植入過程後， i摻雜層； 圖4以第二基板的剖面圖，說明在摻雜層所形成的渠溝，· 圖5說明圖4所示第二基板的剖面圖，加上一氧化層及導 電联後的情形； 9 圖6說明圖5所示第二基板的剖面圖，執行平面化技術而 將上表面弄平後的情形； 圖7說明圖6所示第二基板的剖面圖，加上一介電膜後的 情形； ' 圖8以剖面圖說明圖7所示第二基板，在其反轉位置與圖i 所示第-基板接合的情形； 圖9以刳面圖說明圖8所示結構，移除第二基板部分後的 情形； 圖10以剖面圖說明圖9所示結構，執行平面化技術後的情 形； 圖11以立體圖及剖面圖，說明矽島在基板之上形成及由 導電材料由下方及水平面圍住的情形； 圖12以剖面圖說明，隔離矽島之上所形成的典型導電蓋； 圖13係沿著一典型導電蓋的側壁看去的剖面圖；及 圖14係沿著另一導電蓋侧壁的典型實例看去的剖面圖； 發明詳細說明 本發明提供用以製造一積體電路的方法及結構，此積體 本紙張尺度適用中關家標準（CNS) A4規格(210X297公楚) 550777

電聆由多種電路組成，彼此間以電磁屏蔽。本發明提供數 個名-基板形成的隔離矽島，其由一導電材料由水平面·及 下方圍住。將一矽島形成的類比電路與另一矽島所形成的 類tb或數位電路互相加以屏蔽，DC及RF屏蔽皆可行。多種 矽島組合以形成一積體電路裝置或其他半導體產品，或說 成多種矽島組合以形成一晶片。 在-較佳實例中，可藉由一導電蓋子圍繞矽島上及矽島 中所形成的元件零組件及電路，而完成另一屏蔽，可覆蓋 一嗰別矽島，或蓋子可延伸蓋住一群矽島。蓋子包括一上 導電層及側導電壁，其最好使用多種互連金屬層來形成此 上導電層及側導電壁，互連金屬層亦用於形成及互連多種 電路。矽島之上所形成的多種絕緣層内，可形成一渠溝或 一系列通孔，沿著週邊圍繞正被圍起的矽島或矽島群之上 所形成的結構。導電蓋子的導電侧壁可連續或不連績，任 一惰況中，可經由導電蓋子的導電側壁形成一開口或多個 開口，而使導電互連線能經由導電蓋子的導電側壁延伸， 而以電氣接觸受圍繞及屏蔽的零組件。 用以形成隔離矽島的製程包括：提供一第一基板及提供 一第“基板上所形成的副結構，然後將第二基板的副結構 接告至第一基板。使用親水性接合將第一基板連接至第二 基板的副結構，然後最好沿著第二基板中形成的離子植入 摻雜層邊緣，沿著由熱傳佈開的一裂縫，將第二基板的大 部分與副結構分離，此第二基板包括副結構。或者可使用 其他的分離技術。親水性接合技術，及沿離子植入推雜層

5 550777 五、發明説明（ 邊緣，沿所傳佈裂縫分離基板的技術，皆在^”年⑺月 IEEE國際S0I會議，178會議錄，i995，m 等人在 ” Smart Cut: A Pr〇mising New 則細⑽ 丁_〇1心智慧 逛切割··新SO!材料科技之展望）”卜教示相闕於大型、未 定圖案之基板，兹引用其内容併入本文，以供參考。 本發明的創新製程及結構可由以下附圖得到充分了解。 圖1以剖面圖說明第-基板2,在較佳實例中，第一基板2 可為-矽晶圓，但亦可使用其他合適的半導體基板材料， 如石申化鎵。、絕緣層4在第一基板2形成，並包括第一表面6; 系邑緣層4可由熱氧化或其他技術形成一二氧化矽膜，·或者絕 緣層4可由其他習用絕緣材料形成，並使用習用的形成方法。 圖2以剖面圖說明第二基板1〇，第二基板1〇包括第二表面 在較佳貫例中第二基板1 〇係一石夕晶圓，但亦可使用其 他半導體材料。第二基板10可為一矽基板沿著< 〉或 < m>平面具有一主表面，在較佳實例中，將選取第二基 板10使其具有如第一基板2相同的水平尺寸8及相同形狀 ’各為一習用8吋晶圓。 茲轉至圖3，由箭頭18所指明的離子植入製程，用以經由 第一表面12，將氫或其他隋性原子引入第二基板1〇，此離 子植入製程在第二基板1〇的上部形成摻雜區14，摻雜區14 包括下邊界16，並包括深度2〇。根據一典型實例，深度2〇 可在2至4微米的範圍，但或者可使用其他深度，在較佳實 任’J中，深度20可在3微米的等級，稍後將說明副結構將在摻 雜區14内形成，稍後並將從大塊的第二基板1〇分離，沿著 297公釐） A4%^(2i〇) -9. 550777 五 、發明説明ς 下邊界16傳佈的裂縫分離最有利。 =成摻雜區14之後，使用習用製程技術在推雜區14内形 成朱溝22,渠溝22包括渠溝底部24，且根據不同的典型實 例’可形成深度範圍介於2至3微米。根據較佳實例（未示）， 渠溝22的深度28將等於摻雜區14的深度2〇，渠溝22的寬度 2=根據不㈤典型實例而有心同，一般將落在⑴微米 的範圍内。 β轉至圖5，形成導電膜32以填補渠溝22，所選取的導電 膜32為具有高熔點的低阻抗膜。在較佳實例中，可使用鎢 (W)，根據其他典型實例，亦可使用其他如鎳或多晶矽之類 的材料。選取導電膜32的厚度34以完全填滿渠溝22，即便 在執行圖6所示的後續平面化製程後，在第二表面12亦仍然 繼讀填滿渠溝22。導電膜32包括渠溝填補部分36，根據一 典型實例，可在形成導電膜32之前，使用習用方法（如熱氧 化），在第二表面12上及渠溝22内形成一可選擇氧化線路膜 。氧化線路膜· 30有助於阻止整個結構擴散開，在後續附圖 t ’將不示出可選擇氧化線路膜30，因此將示出導電膜32 ’用以將延伸以接觸渠溝底部24的渠溝填補部分36包括在 内 〇 兹轉至圖6，執行一平面化製程，以將導電膜32平面化， 並形成導電膜32的一平面上表面38，可使用習用拋光技術（ 如北學機械式拋光（CMP))執行平面化，根據其他典型實例 可使用其他的平面化技術。 圖7說明在導電膜32的平面上表面38所形成的介電膜40， -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 550777 五 、發明説明（7 A7 B7 在輕佳實例中，介電膜4〇可為使用習用方法形成的氧化膜 丄钽亦可選擇使用其他介電膜。根據一典型實例，亦可將 介電膜40平面4匕，並將包括一絕緣表面42 ,其幾乎為平面 。介電膜40亦包括平面化後厚度44，其可根據不同典型實 例而有所不同，範圍可介於〇 5至4微米。副結構9〇如今包 括石夕摻雜區14、介電膜4〇及導電膜32，導電膜32延伸至矽 摻雜區14令形成的渠溝22 ,將可見到絕緣表面“將接合至 圖1所示的第一基板2的第一表面6。此親水性接合即如M. Bruel等人文章中所討論者，在親水性接合技術之前，介電 膜40的絕緣表面42及第一基板2的第一表面6，最好各進行 習釦的RCA清洗。稍後將見到，將副結構9〇連接至第一基 板2後，副結構9〇將沿下邊界16從大型第二基板1〇分離。 訂 雜區14的下邊界16與副結構9〇分離 圖8說明第二基板1〇的副結橼9〇在反轉位置，並與第一基 板2接合，更待別地，基板互相對正，並將第一基板2絕緣 層4的第-表面6,以親水性接合至（第二基板1〇上形成的）副 結稽90介電膜40的絕緣表面42。親水性接合最好在室溫發 生，在較佳實例中，第一基板2及第二基板1〇將各包括相同 水斗尺寸，這通常由水平尺寸8表示，用其表示第一基板2 及苐二基板1 0為對等大小。惟應可了解水平尺寸8只具代表 性’圖8亦只代表第一基板2及第二基板1〇的一部分，一般 而言，例如，最好是6吋晶圓接合至6吋晶圓，及12吋晶圓 接告至12忖晶圓，以晶圓互相平面對正的方式。接合表面 實際上為無真空狀態，接下來，大型第二基板1〇將沿著摻 本紙張尺度適用中國國家標準(c^l4規格(21〇 χ 297公董） 11 - A7 B7 、發明説明（8 ) ---— 茲轉至圖9，最好使用微劈製程沿著摻雜區14的下邊界16 傳匈-裂縫（如圖8所示），及如圖9所示將副結構9〇由大型第 了基板10分離。正如31>此1等人文章中所述，最好使用接合 曰曰圓的此雙相熱處理製程以傳佈裂縫。根據其他典型實例 wj結構90與第一基板2接合後，可使用其他技術將副結構 9〇從大型第二基板10分離，例如可使用背面研磨、磨光 (apping)、姓回及切割技術。在所示典型實例中，分離之 爽，導電膜32的渠溝填補部分36不再延伸至下邊界16(今示 為上表面）。原因為摻雜區14的深度2〇大於渠溝22的深度28 ’因此’將執行拋光製程以使下邊界丨6往後退，俾使導電 膜32的渠溝填補部分36區段在結構上方暴露。在較佳實例 中，渠溝填補部分36延伸至下邊界16(今為上表面），因此在 分灕製程後無需拋光製程使下邊界16往後退。 圖10说明圖9所示結構，在執行此一拋光製程後的情形， 极擄-典型實例，可使用CMP。或者可使用如背面研磨、 磨先(lapping)、姓回及切割技術之類的其他拋光技術，以 製迭圖ίο所示結構。圖10示出已後退或受拋光的上表面46 ，其包括垂直導電材料56的上表面48及隔離矽島50的上表 面52。因此隔離矽島50由導電膜32的下部分54由下方包圍 ’並由導電膜32的垂直部分56由水平面及週邊包圍。雖然 在圖10的二維圖示中只示出居中的隔離矽島5〇相對的兩水 平刺面’但隔離矽島50的所有水平邊緣皆由導電膜32的垂 直區段56限定範圍。副結構9〇今包括一上部及由介電膜4〇 形成的-底部，該上部包括導電膜32及矽摻雜區14，而矽 550777 五 換雜區14包括隔離碎島5〇在内。 圖η說明第—基板2,其具有在其上形成的多重隔離石夕島 50 ;絕緣層40/4代表原初的介電膜4〇親水性接合至原初絕 緣層4’·已拋光上表面46包括導電膜32的上表面料部分，及 矽島50的上表面52。各矽島5〇由導電膜32的垂直部分％由 週邊及水平面包圍，並由導電膜32的下方部分Μ由下方 圍，因此可了解係將石夕島50互相隔離，並彼此以電磁屏 。因此，舉例而言，一石夕島50上所形成的一類比電路將兴 另一石夕島50上形成的一數位電路以電磁屏蔽。就類比或數 位電路而論，係指數個如電晶體之類的半導體元件组入 形成該類比或數位電路’更普遍的說法為，屏蔽一矽乙。 上形成的-類比或數位電路，而使其與其他碎島Μ上形成 的其他電路（類比或數位）隔離。積體電路元件 可組合數個石夕島50而形成一積體電路元件，此類積體 路元件可由任何數目的隔離石夕島5〇所形成，各隔離石夕島 之上可包括一類比電路、一數位電路’或兩者都有。雖缺 如圖U所示’石夕島50因受導電膜32由週邊及下方包圍，…、 大播上彼此以電磁屏蔽，但藉由形成—導電 個别矽島50或一群矽島5〇，亦可得到 中說明-典型導電蓋子。 1另外的電磁屏蔽， 圖12以剖面圖說明一典型導電蓋， 石夕島導電蓋子難抑制電磁射線穿透藉由佳圍繞而屏蔽 一導電蓋子80僅為範例，在其他實例=°應了解此 j γ，亦可形忐莫 子80用以覆蓋-群石夕島50。導電蓋子8〇包括導電蓋層 包 蔽 而 50 電 50 而 圖 電蓋 60及 本紙張尺度適用侧家標準(CNS)域格(21()χ297公紅 -13 · 550777 A7 _________ B7 I 五、發明説明（1〇 P '~' ----- 導電側壁58,導電側壁58可由多重導電層在彼此之上對正 而形成。在典型實例中，多重導電層可為第一金屬㈣、 第二金屬層66及第三金屬層7〇。形成部分導電侧壁58之外 ，第-金屬層62、第二金屬層66及第三金屬層川各可有利 地用以形成在石夕島5〇的部分而互連石夕島5〇上形成的半導體 元件。 可見到導電蓋子80連同下方部分54及垂直部分兄，包住 矽島50及石夕鳥50之上或之内所形成的任何元件、電路或零 組件（未示）。在較佳實例中，連續的絕緣層，如第一絕緣層 64、第二絕緣層68及第三絕緣層72連續地在矽島5〇上形成 ，連續的絕緣層亦將包括多種元件特點及經由絕緣層延伸 的互連引線。在較佳實例及使用大馬士革（波紋裝飾）製程中 ，可沿著想要包圍住的矽島或矽島群的週邊界限，連續在 各絕緣層中形成開口；形成各開口後，可使用如鋁或鎢等 習用導電材料來填補開口。如圖13及14將見到者，開口可 為連續渠看’其沿著想要包圍住的矽島或矽島群的週邊 界限延伸；或者開口可為以一線性陣列形成的一系列緊密 間隔通孔開口，其沿著想要包圍住的矽島或矽島群的週邊 界限延伸。在任一情形中，隨後皆使用習用製程，將開口 以導電材料填滿以形成導電側壁58 ;在各情形中，導電側 壁58亦沿著將要包圍住的矽島5〇或矽島群的週邊界限延伸 ’並向下接觸到垂直部分56。如此一來，可了解圖12所示 為’ 一般沿著一單一矽島50上形成的導電蓋子80的中央部 分看去的剖面圖。 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ297公董) 五、發明説明 圖13說明沿著導電蓋子80的一側壁58看去的剖面圖，圖 13親明導電蓋子80的一典型導電側壁58，其由三個不同的 導電膜62、66及70所形成，導電膜實質上為連續的，因此 形減-連讀導電側壁。導電膜62、66及7〇可在各別絕緣層 (未示）形成的渠溝開口中連續地形成，導電側壁58向下延伸 至包圍石夕島（未示）的垂直部分56。 圈U說明沿著典型導電蓋子8〇的另一典型側壁％看去的 剖面圖，在圖14所示典型導電侧壁58中，所示導電侧壁 為非連續特點。除開側壁58的中央部分外，第二金屬層Μ 形成-連續層，但第一金屬層62及第三金屬層7〇卻各幵\成 填補通孔的一線性陣列，如第三金屬層7〇的填補通孔以及 第一金屬層62的填補通孔76。導電蓋子8〇的導電侧壁％中 央部分t，形成導電互連引線78，並在圖14圖示的平面向 内向外延伸。導電互連引線78提供受包圍結構内形成的零 紅件、元件及電路電耦合至封閉結構外的特徵，例如至另 —爻屏蔽石夕焉或矽島群之内所包圍的特徵。可了解在導電 你I壁中形成開口時，此類開口係以絕緣材料填補。 應強調未試圖將本發明侷限於所示實例，各於圖^及“ 所不導電側壁僅作為範例，可組合不同等級的導電材料以 形成侧壁，料使用多種導電材料。亦可使用填補通孔及 連續金屬線的不同配置，此外，在任何導電側壁兄内可增 加夕重開口，而使一互連引線（如圖14所示導電互連引線叫 可提供電耦合至導電蓋子80所包圍的零組件。導電蓋子肋 的非連績導電側壁58仍用以提供合適的沉及灯屏蔽，亦應 550777

、I明説明（ 強調在某些典型實例中，可不用導電蓋子8〇。 -上述a月僅聞述本發明原貝^，將可了解那些熟諳此蔽者 將可想出多種不同的配置，這些配置雖然未在此加以：確 :明’但其具體化本發明原則，並包括在本發明的範圍及 月神之a此外，在此引用的所有範例及條件式語言，主 要為協助本發明’特別作為教育目的，及不受限於此特別 引用的範圍及條件，而建構發明人所貢獻用以促進此藝的 概念。 、.此外在此引用有關本發明原則、觀念及實例的所有敘 述，以及其特定範例，將同時包含其結構及功能上的同等 物:另外，此類對等物將包括目前已知以及將來待發展的 對等物’即不論其結構如何，但卻發展成執行相同功能的 任何元件。依此，未將本發明偈限於所示細節，反倒是， 不違背本發明，可對申請專利範圍對等的領域及範圍内細 2，作多種不同的修改及增加。因此，藉由後附申請專利 $色圍，只要在本發明真精神及範圍内，將涵蓋所有此類改 良及改變。 -16- 本紙張尺度適用中國國家標,(CNS) A4規格(21〇χ297公釐）

Claims (1)

1. 2. 一種半導體產品，包括： 一半導體基板，及 、，矽島在该半導體基板之上形成，並包括其上所形成之 半導體裝置，該矽島週邊及下方各由導電材料所圍繞。 如申請專利範圍第丨項之半導體產品，其中該導電材料 位於矽基板上之絕緣層上。 如申請專利範圍第1項之半導體產品，其中該半導體產 品包括一積體電路，及該矽島中至少一矽島在其上形成 類比電路，且至少一矽島在其上形成數位電路。 4. 6. 如申請專利範圍第1項之半導體產品，其中該半導體』 品包括一積體電路，及該矽島中至少一矽島由一導電霄 磁屏蔽覆蓋，其能壓抑電磁射線由其中穿越經過。 如申請專利範圍第4項之半導體產品，其中該導電電福 屏蔽包括一上導電層在該對應矽島上形成，而導電材剩 從該上導電層延伸至在該碎島週邊圍繞之導電材料。 如申請專利範圍第1項之半導體產品，其中該半導體產 品包括:積體電路，及該石夕島各由一電磁屏蔽所覆蓋， 電磁屏蔽包括一上導電層在該對應矽島上形成，及導電 侧壁由該上導電層延伸至圍繞該對應矽島之導電材料， 該導電側壁包括至少一開口將其貫穿，&尚包括至少一 導電互連引線，經由該至少一開口延伸而提供一電連接 至该對應蓋所形成之半導體裝置。 -種積體電路裝置，具有第一群組電晶體在—基板之第 -區形成第二群組電晶體在該基板之第二區形成， 本紙張足及適用中國國家標準(CN^規格(21^^) 六、申請專利範圍 及其中該第一群組以電磁屏蔽與該第二群組隔離。 8 · 一種用以形成一半導體產品之方法，包括以下步驟·· 提供一半導體基板，其上形成絕緣層且包括一上表面； 提供一副結構，具有包括隔離矽區段的上部，各區段 由一導電材料之水平區段由下方定界限，並由該導電材 科之垂直區段定水平界限，及由一介電膜形成底部；及 接合該副結構之底部至該基板之上表面。 9·如申凊專利範圍第8項之方法，尚包括在該隔離矽區段 中至少一區段之内及之上形成半導體裝置，將該隔離矽 區段組合以形成一積體電年。 10·如申請專利範圍第8項之方法，尚包括以導電材料將該 個別隔離矽區段中至少某些區段加以一般性圍繞之步驟。 11·如申請專利範圍第10項之方法，其中對受圍繞之各隔離 矽區段而言，該一般性圍繞步驟包括：在該隔離矽區段 上形成絕緣材料，在該絕緣材料上形成一導電蓋層，及 形成側導電材料，其由該導電蓋層延伸至定該隔離矽區 段界限之垂直區段； 組合該導電材料、該導電蓋層及該侧導電材料，而以 電磁屏蔽該隔離矽區段。 12·如申請專利範圍第8項之方法，其中提供該副結構之步 騾包括：提供另一基板，將該副結構形成在其反轉位置 作為其上部，及尚包括將該副結構與該另一基板其餘部 分分離之步驟。 ’、 13·如申請專利範圍第12項之方法，其中該提供副結構之步 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱） 550777 A8 B8 __ C8 _____________D8 六、申請專利範圍 "" --~ -- 騾包括·提供該具上表面之另一基板；將氫植入該一基 板之上區域，該上區域包括一下界限；在該上區域内形 成渠溝且由該上表面向下垂直延伸；在該上表面上形成 該導電材料且填補該渠溝，及在該導電材料上形成該介 電膜’藉此在反轉位置形成該副結構，以作為該另一基 板之上部；及 該分離步驟包括：沿著該下界限傳佈一裂縫，順著裂 縫而將該副結構與該另一基板之其他部分分離。 14·如申凊專利範圍第8項之方法，其中該接合梦驟包括親 水性接合。 人 ^ -19-