TW550751B - Structure and method of fabricating embedded vertical dram arrays with silicided bitline and polysilicon interconnect - Google Patents

Description

550751 A7 B7 _ 五、發明説明（1 ) 發明範圍 本發明關於製造包含DRAM及邏輯晶元兩者的積體電路 之方法。特別地，本發明有關於製造包含垂直通過閘極嵌 入式DRAM (EDRAM)及陣列與雙工功能邏輯閘極的積體電 路之方法。 發明背景 隨著大型積體化（LSI)的出現，許多積體電路設計包含 許多電路功能在單一半導體基材上，如記憶儲存及尋址與 存取記憶的邏輯功能。在邏輯區域及DRAM晶元（記憶）區 域形成在相同基材上的例子，該電路通常稱為嵌入式 D RAM。邏輯與記憶區域的積體化藉減少一晶片上的記憶 裝置與位在第二晶片上的邏輯裝置之間的通訊延遲來改進 整體裝置的功能。除了裝置功能的改進，積體化記憶與邏 輯電路功能在相同半導體基材上的製程成本由於共同使用 製造該兩型態裝置的特定製程步騾而可能降低。DRAM技 術的現在趨勢趨向DRAM陣列中最小特徵尺寸（F)的連續尺 度，及更緻密的晶元佈局（例如，7F2，6F2等等）。結果， 上面提示的問題在先前技藝尤其對1 00 nm及更小的裝置 變成更大的問題。 DRAM電路通常包括以列及行互連的記憶晶元陣列，其 個別為所知的字元線及位元線。從記憶晶元讀取數據，或 寫入數據到記憶晶元是靠啟動選擇的字元線及位元線達 成。典型地，該DRAM記憶晶元包括一 MOSFET(金屬氧化 物半導體場效電晶體）連接到一電容器。該MOSFET通常包 -5- 本紙張尺度適用中國國家標準(CNS) A4規格（210X 297公釐) 550751 A7 B7 五、發明説明（2 ) 括一閘極區域及擴散區域。該擴散區域，依據電晶體的操 作’常稱為沒極或源極區域。 有不同型態的MOSFET。溝槽閘極式M0SFET是一種位 於形成在表面及延伸進入矽之溝槽中的m〇sfet。該閘極 形成在晶格類似的幾何圖紋中，其定義dram的個別晶 兀，孩圖纹通常採取封閉的多邊形（方形，六邊形等等）形 式或一系列艾互數位條紋或矩形。電流在垂直通道中流 週，邊通道形成在鄰近溝槽邊。該溝槽以一導電閘極材料 填充，典型地是掺雜的多晶矽，其利用通常由二氧化矽組 成的介電層與矽絕緣。 溝槽閘極式MOSFET一般利用蝕刻矽基材成各種尺寸的 溝槽而形成。該閘極溝槽通常延伸進入基材及常是矩形， 具有由四角圍成的平坦底面。溝槽通常包含儲存電容器位 於MOSFET之下與具有N+摻雜的多晶矽做為電容器（一儲 存節點）的一平板。電容器的另一平板常常利用從摻雜物 源擴散出NT摻雜物進入包圍溝槽底部的一部份基材中。 在這兩平板之間放入介電層而形成電容器。 典型地，在基材中形成隔離區防止障壁免於穿暖通過相 鄰裝置間的基材。該卩高雜f、名a θ 邊1離E通常是厚的場氧化物區域延伸 至半導體基材表面之下。-種形成隔離區的該技術是矽的 區域氧4匕即LOCOS區域。形成L〇c〇s場氧化物區域首先 沉積一層氮化碎在基材表面及接著選擇㈣刻-部份氮化 6夕層形成一遮罩露出網1ρ d ^ 和形成V乳化的基材部份。該遮蔽的 基材接著放在-氧化環境中，同時一厚層氧化物選擇性成 -6- 550751 A7 _____ B7 五、發明説明（3 ) 長在鉍出的遮蔽區域，形成一延仲在基材表面之上及其下 面。一較佳的取代LOCOS場氧化是在同時CMOS技術中形 成淺溝槽隔離區’通常被熟悉此項技藝的人士稱為s τ [區 域。在形成S TI區域的製程中，例如利用異向蝕刻在半導 體基材中形成一深溝槽。該溝槽接著以背向基材表面的氧 化物填充以提供相鄰裝置間的隔離區。 在一典型的DRAM陣列中，字元線需要以一絕緣體帽蓋 以容許形成無邊界擴散接點，其中在邏輯支撐中閘極導體 必需露出以允許雙工功能摻雜與矽化的介入。矽化閘極與 源極/及極區域大大複雜化形成陣HM〇SFET的製程，因為 陣列M0SFE1T需要無邊界接鄰字元線導體的位元線接點。 並且，已知在陣列中的矽化物接點常常導致增加記憶裝置 的漏電流。傳統對這些積體化問題的解答需要在矽化製程 之前增加遮幂步驟以從支撐M0SFET移除絕緣閘極帽蓋。 考慮形成垂直通過閘極嵌入式DRAM (EDRAM)陣列與雙 工功能邏輯閘極的問題包括用來同時形成支撐閘極及字元 線的微影成象步騾。用在陣列中的字元線具有緊密的字元 間距要求，咼支撐區域具有相當疏鬆的字元間距特徵。微 影成像製作這些不同圖案的間距典型地需要複雜的解決方 案，如交變摻相遮罩技術及相似者，以克服這些困難。用 在陣列與支律的字元間距要求必需相似或更疏鬆以克服這 些已知的微景> 成像問題。然而，這目前不是適合做線路密 度的增加及敗通常個別製作陣列與支撐的圖案。 先前技蟄另一問題是形成區域互連。傳統上，金屬層之 550751 A7 B7 五、發明説明（4 一是用來形成位元線與區域互連。 的製程其消除金屬化層與复力口人&制勺疋具$ —較間早 、’、加入的製程形成區域互連與金 為層。Mandelman等人在2〇00年n ,、 平11月29日申請的美國專利 輪號〇9/725’412表示使用-升高的淺溝槽隔離(RSTI) 製牙王以垂直的DRAM晶兀如何形成雙工功能邏輯間極。該 製程缺點是支撑邏輯裝置承受淺溝槽隔離熱製程，其可能 破壞已.形成的輪廓。

Mandel_等人在2_年1 1月3日申請的美國專利申請序 號09/706,492克服許多上面提到的熱問題。該製程揭露在 又中-般包括⑷圖紋製作僅是用在垂直電晶體的陣列問 極線；（b)同時形成石夕化位元、線與周邊的電晶體及⑷現出 金屬形成區域互連。然而，該方法在193 nm微影成像製作 的緊舍陣列間距圖紋變成難以完成。 因此，有需要尋址這些相關者的改善製程及提供可以用 在更緻密晶元佈局的製程。 發明概述 說明製造咼密度嵌入式dram及邏輯結構之製程與結 構。該製程包括以矽化物位元線與多晶矽互連製造嵌入式 垂直DRAM陣列。在一較佳具有實施例中，形成一記憶體 陣列與支撑€晶體在一半導體基材的方法包括提供一基材 含有-記憶體結構具有被一隔離區域分隔的陣列區域與支 指區域’其令違陣列區域包括許多動態隨機存取記憶體晶 元嵌入基材中，其中相鄰的動態隨機存取記憶體晶元經由 位元線擴散區域彼此相連，及其中記憶體結構以一頂端氧 -8- 本紙張足度適用中國國家標準(CNS) A4規格（210 X 297公赞） 550751 五、發明説明（ t物層巾目t ’备從支撐區域剥離頂端氧化物 =保護降列區域；形成支撐佈植，形成支撐問極氧化： 二：形成第—多晶石夕層圖紋在支撐間極氧化物層上；在所 —路出的基材表面上形成氮化鎢，氮化钽或氮化鈦層；在 :化物層上形成導電金屬層；在導電金屬層上形成絕緣 層，從支撐區域移除部份導電氮化物層，導電金屬層及介 電帽蓋層以形成-支擇閘極結構，其中該支撑問極 括問極氧化物層’第-多晶石夕層’導電氮化物層，燦 與介電帽蓋層，其中該支撐閘極結構進一步包括在開極結 構侧壁形成絕緣隔離層及從絕緣區域移除導電氮化物層， 金屬層與介電帽蓋層結構以定義一局部互連區域；在料 路出的基材表面上形成保護層；形成陣列間極結構旬己情 體晶兀接觸及利用從陣列區域移除部份保護層，導電氮^ 物層’金屬層與介電帽蓋層以及同時從隔離區域移除保罐 層露出-邵份位元線；在陣列閘極結構侧壁形成絕緣隔^ 層；沉積第二多晶，夕層在基材上；當移除支標區域中的多 晶矽層選擇性地形成圖紋及蝕刻絕緣區域中的第二多曰石、 層以形成接合焊塾；及同時形成石夕化物層在支撐二：： 源極與沒極區域之露出部份上’在陣列區域中覆蓋 散區之第二多晶矽層上，及在定義接合焊墊之 只 層上。 一夕日曰矽 在製程的另一具體實施例中，在—半導體基材上形 憶體陣列與支撐電晶體的方法包括提供具有陣列區域的j 憶體結構與被一絕緣區域隔離的支撐區域，其 a " 干夕丨」區域 -9- 本紙張尺度適用中國國家標準(CNS) A4規格（210 X 297公釐） 550751

包括肷入在基材中的許多動態隨機存取記憶體晶元，其中 相鄰動態隨機存取記憶體晶元經由以一頂端氧化物層帽蓋 的位7C線擴散區互相連接；沉積障壁層，金屬層，及介電 帽A層在基材上；從基材移除部份障壁層，多晶矽層，及 介電帽盖層以形成一陣列閘極結構；沉積一層氮化物在基 材上；及從支撐區域中的非陣列區域與頂端氧化物層移除 氮化物層；形成支撐犧牲氧化物層，形成支撐佈植，移除 犧牲層及形成支撐閘極氧化物層；沉積第一層多晶矽在基 材上與触刻該第一層多晶矽至支撐閘極氧化物以形成一支 撐閘極結構；在陣列閘極結構與支撐閘極結構侧壁上形成 離層，其中該隔離層在陣列區域中移除以形成一位元線 接觸；沉積第二多晶矽層與使用遮罩製作圖紋及形成一接 合焊塾在陣列中與形成支撐電晶體的閘極導體；矽化接合 焊墊，支撐閘極結構，支撐閘極導體與覆蓋在陣列區域中 之位元線擴散區域的第二多晶矽層。 在製程的另一具體實施例中，在一丰導體基材上形成記 憶體陣列與支撐電晶體的方法包括形成一溝槽電容器在具 有閘極氧化物層，多晶矽層，與一頂端帽蓋層沉積其上的 石夕基材中，利用移除部份多晶石夕層與帽蓋層製作一陣列問 極結構的圖紋；沉積一氮化物層在基材上；使用一具有圖 纹的遮罩選擇性蝕刻支撐區域與隔離區域.中的氮化物層， 與形成一犧牲氧化物層；形成佈植在支撐區域中及接著剥 離該犧牲氧化物層與形成一閘極氧化物層；沉積與製作一 第二層多晶石夕圖紋在支撐區域為閘極氧化物層以及閘極帽 -10- 本紙痕尺·度適用中國國家標準(CNS) A4規格（210 X 297公釐） 550751 A 7 B7 五、發明説明（ 蓋層形成閘極堆叠，及在陣列區域中製作第二多晶碎層圖 纹為^化物層；沉積第二層氮化物在基材上及一層四乙基 正矽fe鹽在其上；移除部份在陣列區域中的四乙基正矽酸 舞層及在區域中形成局邵互連；順形地沉積第三層多晶 矽在支撐區域之間極堆疊上；製作第三多晶矽層圖紋以定 我i局邛互連，及在支撐區域，進一步移除氮化物層與在 其中同‘時形成佈植及摻雜該閘極堆疊；以及矽化在陣列區 域與局部互連中之多晶矽層露出的部份。 一半導體裝置包括-雙工功能支撐電晶體與—無则第 一金屬層的嵌入式DRAM陣列包含一支撐區域含一閘極結 構，-源極與一汲極鄰近閘極結構，與一矽化物層配置在 源極與沒極區域上，#中該間極結構包括一介電帽蓋層， -金屬導體與-多晶石夕層；一陣列區域包括許多嵌入式 DRAM晶元，一位元線擴散區域電氣連接鄰近的⑽歲晶 元，-多晶矽層與一矽化物層配置在該多晶矽層上；一隔 離區域，其中孩隔離區域電氣隔離陣列區域與支撐區域； 以及一互連結構配置在隔離區域上包括一多晶矽層與形成 在該多晶碎層上的一石夕化物層。 另-具體實施例中，半導體裝置結構包括—支撐區域包 含閘極結構，鄭近閘極結構的源極與汲極區域，及配置在 源極與汲極區域上的一矽化物層，其中該閘極結構包括一 介電㈣層’ -金屬導體與一多晶矽層；一陣列區域包括 許多嵌入式DRAM晶元，-位元線擴散區域電氣連接鄰近 裝 訂 線

ή勺 DRAM 日曰兀 陣列閘極堆疊結構 多晶石夕層，其中 -11- 本紙張尺度適州中國國家標準(CNS) A4規格（210 X 297公 550751 A7 -------- --B7 五、發明説明（8~- '~ --- X夕u日矽層包括一矽化物表面；一隔離區域，其中該隔離 區域4氣隔離陣列區域與支撐區域；以及一互連結構配置 在離區域上包括一多晶矽層與形成在該多晶矽層上的一 矽化物層。 另一具體實施例中，半導體裝置結構包括一主動字元線 g括形成在儲存電谷器上的第一閘極結構，其中該第一閘 極結構'包括一金屬導體層，一介電帽蓋層與一隔離層形成 在一部份第一閘極結構上；一通過的字元線與主動字元線 分隔，該通過的字元線包括第二閘極結構，其中第二閘極 結構包括一金屬導體層，一介電帽蓋層，一位於其下的氧 化物層與一隔離層形成在一部份第二閘極結構上；一位元 線擴散區域分隔主動字元線與通過的字元線；及一接合焊 墊包括具有一矽化物表面的多晶矽，其中該接合焊墊與第 一閘極結構，第二閘極結構及位元線擴散區域接觸。 另具月豆κ知例中’半導體裝置結構包括一陣列區域包 括許多嵌入式DRAM晶元，.一位元線擴散區域電氣連接鄰 近的DRAM曰曰元’覆蓋母個DRAM晶元的陣列閘極堆疊结 構，及一矽化物多晶矽層，其中該閘極結構包括一金屬導 體與一介電帽蓋層及其中該矽化物多晶矽層與位元線擴散 區域及介電帽蓋層接觸；一支撐區域包含一多晶矽閘極結 構’鄰近閘極結構的源極與汲極區域，及配置在閘極結構 及源極與及極區域上的一矽化物層；及覆蓋一隔雜區域的 互連結構’隔離陣列區域與支撐區域’其中該隔離區域包 括一矽化多晶矽層。 -12- 本紙張尺度適用中國國家標箏(CNS) A4規格（210 X ‘297公釐） 550751 A7 B7 _ _ 五、發明説明（9 ) 有利地，本製程及結構消除用在次8F2晶元M0第一金屬 4匕層的需要。 本發明其他具體實施例期待提供特定的特徵與基本元件 的結構變化。本發明說明的特定具體實施例與可能的變化 及各種特徵與益處當結合附圖與跟隨的詳細說明一起考慮 將變得更加明白。 附圖簡.短說明 圖1〇表示根據本發明具體實施例製造一 DRAM陣列與支 撐構造的橫截面說明圖示。 圖6A及6B表示的圖示由頂至下與根據本發明具體實施 例製造一 DRAM陣列與支撐構造的橫截面說明圖示。 圖7A及7B表示的圖示由頂至下與描述相鄰字元線間一 接合焊墊的橫截面說明圖示。 圖8-10表示根據本發明具體實施例製造一 DRAM陣列與 支撐構造的橫截面說明圖示。 較佳具體實施例詳細說明 本發明關於在一半導體基材上製造一垂直嵌入式dram 陣列與雙工功能支撐裝置的製程。該製程，根據本發明， 有利地消除關於傳統製造的許多製程步驟。一金屬化層通 常用來形成位元線及區域互連兩者。該金屬層一般稱為 Μ 0層。在本製程中，區域互連及位元線兩者被矽化，因 此消除典型地要求形成該金屬層的Μ0金屬層與許多製程 步騾的需要。並且，位元線的矽化（特別對次8F2晶元有利） 消除需要形成第一金屬層的間距要求，因為Μ0金屬層一 -13- 本紙張尺度適用中國國家標準(CNS.) Α4規格(210 X 297公釐） 550751 A7 ___B7 五、發明説明（10 ) /设具有緊密的間距要求及存在最大的光微影成像挑戰。對 金屬層使用寬鬆間距有利地使已知伴隨傳統微影成像製作 在同一層中緻密（記憶體型態）與隔離（邏輯型態）形貌圖紋 的困難減至最小。結果，微影成像製程期間的鄰近效應減 至最小。結果，大大減少依賴複雜的光學鄰近校正計畫， 交變相位移遮罩技術及相似者，因此不再需要形成第一金 屬層（即Μ 0層）。 圖1-5是圖示橫截面圖用來說明在相同基材上製造一垂 直嵌入式DRAM與邏輯支撐步驟的具體實施例。 現在轉到圖1，該說明的積體電路，通常指為參考數字 200 ’是實現本發明的適當基材。該積體電路包括一記憶 體線路區域204及一邏輯線路區域206在一半導體基材2〇2 上，其中該記憶體線路區域204及一邏輯線路區域206以一 隔離區域208分隔。雖然附圖描繪隔離區域為淺溝槽隔離 (STI)區域，本發明不被解釋僅限制在STI區域。適當的半 導體基材包括，但不限定，Si，SiGe，Si/SiGe，矽在絕緣 體上（SOI)及相似者。 應該注意附圖僅說明結構中各區域204與206之一。事實 上，依據設計，基材可以包括許多記憶體與支撐區域。已 知先前技藝在基材202中製造垂直m〇SFET DRAMs的標準 製被使用在定義一主動區域與淺溝槽隔離平坦化之後的 整體步驟。這些標準製程技術包括在深溝槽中形成儲存電 容器’沉積頂端氧化物層（丁T〇）21〇，形成陣列井佈植， 开^成位元線擴散區域2 14佈植用來連接鄰近的垂直 -14- 本紙張尺度適用中國國家標準 550751

Γ二Γ会起始焊塾結構，及成長-垂直問極氧化物層 ，一間極導體層220。陣列閘極多晶石夕層220以一溝槽頂端 ，化物層226與其下的深溝槽多晶砂層23Q分隔。位元線擴 散區域214形成在相鄰的垂直DRAM晶元間的基材202中及 用，電氣連接如圖1所示晶元的位元線接觸。也包 括環形區域2 2 2與一内埋環帶2 2 4。 曰本發明不限定於圖中所示的正確記憶體結構。該DRAM 曰曰兀也可以包括關於溝槽的一内埋的外部相對電極，或形 j在2槽内的相對電極及形成在相對電極上的節點介電 質。深溝槽多晶矽形成在節點介電質上。其他記憶體結構 包括所示基本元件，但在文中也期望有不同的結構。圖i 表=一特別的次8F2晶元結構，但本發明可以修正用在其 他次8F2晶元或用在一次8]?2垂直通過閘極dram晶元，其 將在下面進一步詳細討論。 一塊遮罩被用來從支撐區域206選擇性蝕刻TTO層2 10與 多晶矽22 1接著沉積在其中（在支撐佈植與支撐閘極氧化之 後）。該閘極氧化物層由習知步驟形成及如參考數字24〇表 不。多石夕晶隨後係使用光罩自陣列區2〇4蝕刻。頂端氧化 物層210與多晶矽221的厚度近似相同。 在支撐多晶矽中使用傳統光微影製程的該時間可以實施 雙工功能佈植。依據特殊需要的線路，支撐區域中的閘極 可以定義做P通道（PFET裝置）或N通道（NFET裝置）。在 pFET裝置的例子，硼摻雜物離子的選擇佈植較佳地實施 在支撐區域的多晶矽22 1中，其中NFET裝置，較佳地使用 -15- 本紙張尺度適用中國國家標準(CNS) A4规格（210 X 297公釐） 550751

坤或崎離子的選擇性佈植。該能量以及各通道型態需要的 遠擇性製程是傳統的與習知此項技藝之人士相當了解的。 N F ET支撐之離子佈植也可以用來摻雜多晶矽閘極在〇 R a μ 區域中°相反的，PFET邏輯閘極結構定義期間，DRAM區 域被一層光阻保護。製作各型態通道後之殘留光阻以習知 此項技藝之人士所知的傳統電漿灰化及後續的濕式清潔加 以移除。一快速熱退火（RTA)步騾接著被用來激發所有摻 為區域或者’在積體電路的後續製程期間可以實施RTA步 驟。 圖2說明已形成各種層在支撐與陣列區域之後的記憶體 結構。該支撐多晶矽221以閘極氧化物層24〇與其下的表面 隔離。一障壁層25〇使用傳統沉積製程如化學氣相沉積 (CVD)，電漿輔助CVD，濺鍍及相似者沉積在陣列及支撐 表面上。較佳地，障壁層由金屬氮化物組成形成。適合用 在本發明的氮化物包括，但不限定，氮化鈦Γ氮化鈕，氮 化鎢及相似者。癉合用做障壁層的其他材料對熟悉本揭歲 技藝的人士是明顯的。障壁層的厚度可以改變以及不限制 在本發明。選擇性地，可以濺鍍（或沉積）一薄矽層以幫助 障壁層黏著到陣列中的頂端氧化物層21〇。 一金屬導體層252，較佳地，接著利用上面說明的傳絲 沉積製程之一沉積矽化鎢（WSlx)/鹤（^層。該金屬導體= 2 52用來形成陣列區域中的字元線堆疊。應該注意本製程 不限定在本特殊字元線結構。導體厚度可以依據沉積製= 改變。該金屬導體252以一厚層介電材料254帽蓋，如四乙 -16- 本紙張尺度適用中國國家標準(CNS) A4規格（210X 297公釐） 550751

基正砂酸鹽（TEOS)或氮化矽或具有一薄層氮化碎（yN)在 其上（沒表示出）的TE0S。沉積的介電層254形成一絕緣帽 蓋在字元線導體上。較佳地，介電材料254是具有一約ι〇_ 3 0謂薄SlN在其上表面的TE〇S層。接著，使用微影成像 與蝕刻製程，支撐區域206中的閘極堆疊製作成圖3及4所 示的圖纹。 製作陣列字元線圖紋的時間，在陣列與支撐區域兩者中 之堆疊厚度近似共平面。該支撐邏輯閘極首先使用傳統製 程製作圖紋及蝕刻成閘極氧化物層24〇。在該點，閘極側 壁氧化層256成長在閘極堆疊侧壁上，接著沉積一薄^電 層258在基材上。較佳地，介電層是約1〇 nm厚的氮化矽: 實施支撐延伸佈植257及沉積一 TE〇S絕緣層26〇在基材 上。 ι 圖4-5說明足減圮憶體與支撐堆疊後之記憶體與支撐區 域。製作及蝕刻陣列字元線圖紋。該支撐區域以氧化物層 260保護。接著使用一光阻遮罩及在陣列中與形成區域^ 連306的區域中曝光。頂端氧化物層21〇在陣列區域中選擇 性移除成介電層254的頂端。個別地氧化物與介電層及 258,也在形成區域互連306的區域中被移除。例如部份 頂端氧化物層210(如圖3所示）在陣列區域2〇4中之位元線^ 散區域214上被移除。並且，介電層258選擇性被移除以霖 出圖4所τπ的（ιΓ)互連區域。氮化矽隔離層27〇接著形成在 陣列區域中之記憶體堆疊的侧壁上。第二層η—摻雜的多晶 矽300順形沉積在基材上及平坦化成高於閘極堆疊水平 -17-

550751

上。可以使用研磨平坦化摻雜的多晶矽表面及使用習知此 項技藝人士所知的傳統化學機械研磨技術來完成。

裝 接著可以使用硬式遮罩，如硼矽酸鹽玻璃（bsg)，磷矽 鉍鹽破璃（PSG)，砷矽酸鹽玻璃（ASG)或相似者及第二層多 晶石夕3⑻以一光阻遮罩製作圖紋以及選擇性蝕刻成陣列中 的STI氧化物260，選擇性蝕刻成互連區域中的介電層，及 芫全從支撐區域移除。假如使用一硬式遮 選擇性剝離。假如需要，一增加的氧化物層，：簡^ 接著沉積及蝕刻隔離層360。這些增加的隔離層形成在位 元線與區域互連的邊上。接著蝕刻氮化物258。當個別遮 敝PFET及NFET時實施深n+與p+佈植357。向外擴散的n型 摻雜物形成η+接合267在局部互連的區域中。

石夕化物區域309接著形成在露出的多晶矽3〇〇之表面上。 特別地，石夕化物區域形成在陣列位元線擴散區域，互連及 又撐源極/汲極區域上。一快速熱退火或相似者被用來形 成矽化物區域。圖5例示具矽化區309之最終結構，應瞭解 的是，多矽層300之選擇性矽化及該支撐來源/流出區域免 得用於次-8F2晶元Μ0金屬層之需要。圖5期望表示一不同 的互連如從圖4希望表示可能的不同結構。圖5表示石夕化的 接合及與該接合分隔的一矽化的互連。 接著繼續標準製程以形成各種接線層級，通孔與層間介 電層。例如，一層間介電層可以沉積在結構上，在層間介 電層製作圖紋及蝕刻形成通孔或相似者。 在另一具體實施例，較佳地用來製造8F2垂直DRAMg曰 -18- 550751 A7 ____ _ B7 五、發明説明（15 ) 兀’ SiN隔離層270選擇性蝕刻在區域中，其中位元線接觸 以圖6A及如圖6B所示的相對橫截面由頂向下的方式製 造。在該製程中，在相鄰字元線（WL")間，其中位元線不 接觸相同主動陣列區域（AA”），隔離層27〇不被蝕刻。斜線 區域表示SiN隔離層270被蝕刻的區域。如此允許位元線擴 政2 14僅曝露在斜線區域。重要的是注意字元線以頂端氧 4匕物2 1.0與基材隔離及以位元線擴散區域214縮短。該沉積 多晶矽3 00接著製作成接合焊墊導致圖7A與7B所示的結 構。接合焊墊以斜線區域製作成圖7所示的圖紋。選擇 地’多晶矽層300可以要求一 CMP平坦化及如先前具體實 知例所討論的後續硬式遮罩。這些多晶矽接合焊墊接著被 珍化及利用一金屬接點與後績的金屬線水平電氣連接。在 本具體實施例，金屬線水平用做位元線。 在另一具體實施例，一障壁層250，一導體252及一介電 層254沉積在結構上如圖1所示。如先前說明，介電層254 幸义佳地是TEOS與一薄層氮化石夕之組成。該陣列閘極製作 成圖紋及I虫刻成TTO層2 10。接著沉積氮化矽層3〇 }。使用 一遮罩選擇性蝕刻晶圓無陣列部份206中的氮化矽層3〇 t。 接著TTO層2 1 0在無陣列部份中移除及熱成長一支撑犧牲 乳化物層（沒表示出）。在這些製程步驟期間，降列區域 2 04以氮化矽層3 0 1保護。實施支撐佈植（良妤與起2調 整），犧牲氧化物層被剥離以及成長支撐閘極氧化物層 如圖8與9中。 現在轉到圖10，一層本質多晶矽302沉積在基材上及以 -1 9- 1本紙張尺度適用中國國家標準(CNS) A4規格（210X 297公 550751

支撐閘極導體遮罩製作圖紋。選擇地，一硬式遮罩可以用 在該部份的製程。該多晶矽層302接著蝕刻成閘極氧化物 3 03在支撐區域206中及完全選擇性清潔成閘極帽蓋254及 氮化矽層301在陣列區域。在一選擇的側壁氧化之後营施 支撑延伸及鹵素佈植。在一選擇的SlN隔離層形成（未表示 出來）之後可以實施PFET。一障壁氮化物層258接著沉積在 基材上如圖9所示。結果，一 TE0S内襯層26〇接著沉積在 基材上及陣列中與在形成局部互連的區域中被移除。 TEOS内襯利用一光阻遮罩及傳統濕式蝕刻製程移除。接 著，SiN層利用曝露該層在RIE中加以移除及以rie蝕刻陣 列中的TT〇210,該RIE選擇在陣列區域與互連區域下^矽 2 0 2。用在遮罩的光阻接著從基材表面選擇性剝除。 在陣列區域中姓刻氮化物層301及258形成隔離層27〇。 一層η+摻雜的多晶矽300順形地沉積及平坦化閘極堆叠。 一選擇的BSG硬式遮罩（用做平坦化理由）被用來製作^摻 雜的多晶矽（以光阻遮罩）圖紋及定義位元線與局部互連: 因此剝離BSG，可以沉積一增加的丁£〇8層及蝕刻隔離層 3 60。接著敍刻支撐閘極區域中的氮化物，實施^ 、 久ρ佈 植’其也摻雜閘極堆疊302。閘極堆疊302，η+互連與夕 位元線接著被矽化。完整的結構如圖丨〇所示。其他製稆跟 隨傳統製程步驟，如熟知此項技藝人士所認知。 / 根據前述，本發明好處至少包括下列： 健的光微 光微影成 1 .分離陣列區域微影成像要求的益處導致更穩 素> 成像製程窗口。熟知此項技藝人士將明瞭考慮 ___ -20-

本紙張足度適用中國國各標準(CNS) Α4規格（210 X 297公|) 550751 A7 ------— ____B7 五、發明 : ―) s- 紋的困難及利 同間距要求之 ’是次8F2晶元 石夕化形成。消 _ 。該M0層典 熟知此項技藝 錄的申請專利 明是可以被實 像製作同層内記憶體外觀與邏輯支撑外觀圖 用分開地製作記憶體與邏輯區域的重要地不 圖紋的所得益處。 2 ·—傳統的第一金屬層，一般稱為M0層 不需要的，因為位元線與局部互連以多晶矽 除M0層移除大部份製作光微影成像層的困^ 裂地包括最心尺寸的外觀。 本發明許多修正及變化在了解前述揭露的 <人士將是明顯的。因此，可被瞭解，在附 範圍内’除了已被特定地表示及說明，本發 現。 -21- 本紙張尺度適用t國國家標率(CNS) A4規格（210 X 297公#)

Claims (1)

1. 550751 A8 B8 C8 申請專利範圍 一種在半導體基材上形成記憶體陣列與支撐電晶體的方 法’該方法包括： k 1、 具有被一隔離區域分隔的一陣列區域與支彳掌區 墒的記憶體結構，其中該陣列區域包括許多嵌入在基材 中之動態隨機存取記憶體晶元，其中相鄰的動態隨機存 取圮憶體晶兀彼此經由位元線擴散區域相連，其中該記 憶體結構以一頂端氧化物層帽蓋； 當從支撐區域剝離頂端氧化物層，使用一塊遮罩保護 該陣列區域； & 形成支撐佈植，形成一支撐閘極氧化物層及製作第一 多晶矽層圖紋在該支撐閘極氧化物層上； 形成一導電氮化物障壁層，一金屬層與一介電帽蓋層 在所有露出的基材表面； |曰 從支撐區域移除部份氮化物障壁層，金屬層與介電帽 盖層以形成支撐閘極結構及從隔離區域移除部份氮化物 障壁層，金屬層與介電帽蓋層，其中支撐閘極結構包括 閘極氧化物層，第一多晶石夕層，氮化物障壁層，金屬屉 與介電帽蓋層； 3 形成一絕緣隔離層在閘極結構的侧壁上； 形成一保護層在所有露出的基材表面； 形成一陣列閘極結構與記憶體晶元接觸及從陣列區域 移除部份保護層，氮化物障壁層，金屬層與介電帽蓋層 露出一部份位元線擴散區域，其中該陣列閘極結構2 = 氧化物層，氮化物障壁層，金屬層與介電帽蓋厣， 曰 以及

   裝 ΤΓ 豢 -22-

   5

   同時從隔離區域移除該保護層； 形成一隔離層在陣列閘極結構的側壁上； /儿毛目、第一多晶矽層在該基材上； 選擇性製作圖紋及蝕刻在隔離區域中的第二多晶矽層 以形成接合焊墊而從支撐區域移除多晶矽層；及 同時地形成石夕化物層在支撐區域中之源極與汲極區域 :露出部份上，在覆蓋陣列區域中之位元線擴散區域的 第二多晶石夕層上，及定義接合焊墊的第二多晶矽層上。 2.如申請專利範圍第i項的方法，其中該氧化物層是四乙 基正矽酸鹽。 如申請專利範圍第1項的方法，其中製作第二多晶矽層 圖故包括使用一玻璃材料的硬式遮罩與選擇性蝕刻成隔 離區域中的氧化物層及介電層。 同 4.如中請專利範圍第3項的方法，其中該玻璃材料是從爛 石夕酸鹽玻璃與磷矽酸鹽群組中選出。 ).如_請專利範圍第1項的方法，其中該保護層包括覆言 一層四乙基正石夕酸鹽的一層氮化石夕。 6.如中請專利範圍第1項的方法，進一步包括形成— 人層間 d氧層在基材上及提供通孔開孔在層間介電層，霞 ° ttj //¾ 極與汲極區域。 ^ 7·如申請專利範圍第1項的方法，其中該隔離區域包括 淺溝槽隔離區域。 8.如_請專利範圍第1項的方法，其中該氮化物厣% ^ <又包 括氮化鎢’氮化钽與氮化鈦的群組中選出。 一 >23- &紙張·尺度適用中國國家標準(CNS) Α4規格（210 X 297公赞） 550751 A8 B8 — C8 '—---—----D8 六、申請專利範圍 '----— 9'—種在半導體基材上形成記悻《陆別冷土 γ ·卜 / %尤隐組陣列與支撐電晶體的 法’該方法包括： 提供一具有被一隔離區域分隔的一陣列區域與支撐區 域的記憶體結構，其中該陲石丨丨F A — & >々山 丁邊陣列區域包括許多嵌入在基材 中之動態隨機存取記情晋杳曰； ^ 、 U奴日日兀，其中相鄰的動態隨機存 取 < 憶體晶元彼此經由位开時撼』 叫凡琛擴散區域相連，其中該記 憶體結構以一頂端氧化物層帽蓋； 沉積-障壁層，-金屬層與—介電帽蓋層在基材上； 從基材移除部份氮化物障壁層’多晶矽層與介電帽蓋 層以形成一陣列閘極氧化物； 、沉積一層氮化物在基材上及從支撐區域令之無陣列區 域與頂端氧化物層移除氮化物層； 形成一支撐犧牲氧化物層，形成支撐佈植，移除犧牲 層及形成一支撐閘極氧化物層； /儿積第一層多晶矽在基材上及蝕刻第一多晶矽層至支 撐間極氧化物以形成支撐閘極結構； 形成隔離層在陣列閘極結構及支撐閘極結構的侧壁 上’其中在陣列區域中移除隔離層以形成位元線接點； 沉積第二多晶石夕層及使用一遮罩製作圖紋與形成用在 支據電晶體的結合焊墊在陣列與閘極導體； 珍化該結合焊墊，支撐閘極結構，支撐閘極導體與第 二多晶石夕層覆蓋在陣列區域中的位元線擴散區域。 10.如申請專利範圍第9項的方法，進一步包括使用一層間 介電層及接著在層間介電層中打開通孔用來形成導體接 -24- 本紙張尺度適用中國國家標準(CNS) M規格（21〇X297公發） ’其中介電帽蓋層包括四 ，其中隔離區域包括一淺 550751

   線通道。 11·如申請專利範圍第9項的方法 乙基正矽酸鹽層與氮化矽層。 12.如申請專利範圍第9項的方法 溝槽隔離區域。 13 :::::利範圍第9項的方法’其中支撐閑極氧化物是 14.=請專利範圍第9項的方法，其中每個：dram晶元包括 P 一裱形氧化物區域及一内埋環帶向外擴散區域。 15 · 一種纟半導體基材上形成記憶體陣列與支撐電晶體的方 法’該方法包括： 形成—溝槽電容器在具有一問極氧化物層，一多晶矽 層及沉積在其上的一介電帽蓋層的矽基材中； 利用移除部份多晶矽層與帽蓋層製作一陣列閘極； 沉積一氮化物層在基材上； 使用一具圖紋遮罩選擇性地蝕刻在支撐區域與隔離區 域中的氮化物層，及形成一犧牲氧化物層； 形成佈植在支撐區域中與接著剥離犧牲氧化物層及形 成-閘極氧化物層； 儿積及製作第二層多晶矽在支撐區域至閘極氧化物層 /’、閘極帽蓋層圖紋形成閘極堆疊，及在陣列區域製作第 一多晶石夕層至氮化物層的圖紋； /冗積第一層氮化物在基材上及一層四乙基正石夕酸鹽在 其上； -25- i紙浪尺度適种_家標準(CNS) A4規格(21GX297公楚)

   550751

   申請專利範

   移除 成局部 順形 矽層在 製作 中，進 雜閘極 矽化 16·如申請 氧化物 體接線 陣列區域φ μ AA、

   a中的的邵份四乙基正石夕酸 互連的區域； 敁I屬及在一形 地沉積第三屬豸曰 —曰夕日曰矽在基材上及平坦化第三多 支柊區域中的閘極堆疊； :::晶硬層圖紋定義局部互連，及在支撐區域 ::移除氮化物層與同時地在其中形 堆璺；及 & 陣列區域與局部互連中露出的部份多晶矽層。 專利範圍第15項的方法’進-步包括使用一層間 層及接著在層間氧化物層中打開通孔用來形成導 通道。 其中介電帽蓋層包括一 其中離區域包括一淺 其中支撐閘極氧化物是 17. 如中請專利範圍第15項的方法， 四乙基正矽酸鹽層與氮化矽層。 18. 如_請專利範圍第15項的方法， 溝槽隔離區域。 19.如_請專利範圍第15項的方法 熱成長的。 20. 如_請專利範圍第15項的方法，其中每個dram晶元包 括一環形氧化物區域及一内埋環帶向外擴散區域。 21. —種包括一雙工功能支撐電晶體及一無M〇第一金屬層 的嵌入式DRAM陣列之半導體裝置，該半導體裝置包 括： -支撐區域包括一閘極結構與鄰近閘極結構的源極與 /及極區域，及一石夕化物層配置在源極與沒極區域上，其 8 8 8 8 A B c D 550751 六、申請專利範圍 中該閘極結構包括一介電帽蓋層，一金屬導體與一多晶 矽層； -陣列區域包括許多嵌入式DRAM晶元，一位元線擴 散區域電氣連接鄰近的DRAM晶元，一陣列閘極結構’ 一多晶矽層；其中該多晶矽層包括一矽化物表面； -隔離區域，其中該隔離區域電氣上分離支撐區域與 陣列區域；及 一互連結構配置在隔離區域上包括一多晶矽層與形成 在該多晶矽層上的一矽化物層。 22. 如申請專利範圍第21項的半導體裝置，其中該隔離區域 一淺溝槽隔離區域。 23. 如申請專利範圍第2 1項的半導體裝置，其中陣列閘極堆 疊包括一金屬導體與一介電帽蓋層。 24. 如申請專利範圍第2 1項的半導體裝置，其中該介電帽蓋 層包括一層四乙基正石夕酸鹽與一層配置其上的氮化石夕 層。 25. —種包括一雙工功能支撐電晶體及一無M0第一金屬層 的嵌入式DRAM陣列之半導體裝置，該半導體裝置包 括： 一主動字元線包括形成在儲存電容器上的第一閘極結 構，其中該第一閘極結構包括一金屬導體層，一介電帽 蓋層與一形成在一部份第一閘極結構上的填隙（spacer) 層； -通過字元線與主動字元線分隔，該通過字元線包括 -27- 本紙張尺度適用中國國家標準(CNS) A4規格（210 X 297公釐） 550751 8 8 8 8 A B c D 六、申請專利範圍 第二閘極結構，其中第二閘極結構包括一金屬導體，一 介電帽蓋層，一在其下的氧化物層與形成在一部份第二 閘極結構上一填隙層； -位元線擴散區域分隔主動字元線與通過字元線；及 -接合焊塾包括具有一秒化物表面的多晶石夕，其中該 接合焊墊與第一閘極結構，第二閘極結構與位元線擴散 區域接觸。 26.如申請專利範圍第25項的半導體裝置，其中該主動字元 線覆蓋一嵌入式DRAM晶元。 27·如申請專利範圍第25項的半導體裝置，其中該部份填隙 層在形成位元線接觸的區域中選擇性被移除。 28. —種包括一雙工功能支撐電晶體及一無M0第一金屬層 的嵌入式DRAM陣列之半導體裝置，該半導體裝置包 括： 一陣列區域包括許多嵌入式DRAM晶元，一位元線擴 散區域電氣連接鄰近的DRAM晶元，覆蓋每個DRAM晶 元的一陣列閘極堆疊結構，及一矽化多晶矽層；其中該 閘極結構包括一金屬導體及一介電帽蓋層及其中該矽化 多晶矽層與位元線擴散區域及介電帽蓋層接觸； 一支撐區域包括一多晶矽閘極結構，一鄰近閘極結構 的源極與汲極區域，及一矽化物層配置在閘極結構及源 極與汲極區域上；及 一互連結構覆蓋一隔離區域，分離支撐區域與陣列區 域，其中該隔離區域包括一矽化多晶矽層。 -28- 本紙張尺度適用中國國家標準(CNS) A4規格（210 X 297公釐）

   550751 A8 B8 C8 D8 _ 六、申請專利範圍 29. 如申請專利範圍第28項的半導體裝置，其中該隔離區域 包括一淺溝槽隔離區域。 30. 如申請專利範圍第28項的半導體裝置，其中該隔離區域 包括一局部氧化的石夕表面。 31. 如申請專利範圍第28項的半導體裝置，其中該介電帽蓋 層包括一層四乙基正石夕酸鹽與一層氮化石夕。 -29- 本紙張尺度適用_國國家標準(CNS) A4規格（210X297公釐）