KR100204078B1 - 필드 차단 격리부를 갖는 에스오아이 디램 - Google Patents

필드 차단 격리부를 갖는 에스오아이 디램 Download PDF

Info

Publication number
KR100204078B1
KR100204078B1 KR1019960017144A KR19960017144A KR100204078B1 KR 100204078 B1 KR100204078 B1 KR 100204078B1 KR 1019960017144 A KR1019960017144 A KR 1019960017144A KR 19960017144 A KR19960017144 A KR 19960017144A KR 100204078 B1 KR100204078 B1 KR 100204078B1
Authority
KR
South Korea
Prior art keywords
forming
body contact
layer
transistor
capacitor
Prior art date
Application number
KR1019960017144A
Other languages
English (en)
Other versions
KR970004108A (ko
Inventor
벨러 브로너 게리
케네스 데브로스 죤
앨런 맨델만 잭
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR970004108A publication Critical patent/KR970004108A/ko
Application granted granted Critical
Publication of KR100204078B1 publication Critical patent/KR100204078B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

보디 접촉부와 필드 차단 격리부를 구비한 SOI 깊은 트렌치 DRAM이 인접한 깊은 트렌치 캐패시터 사이의 선정된 사이트에서 SOI 디바이스층과 절연층 아래의 매립된 도전성층 사이의 접촉을 이룬다. 매립된 층은 정공에 대해 더 나은 인력을 제공하기 위해 바이어스 된다.

Description

필드 차단 격리부를 갖는 SOI DRAM
제1도에서 제4도는 제조 공정의 여러 단계에서 인접한 깊은 트렌치 캐패시터 및 관련 보디 접촉부 및 필드 차단 격리부를 도시한 DRAM의 일부 영역 단면도.
제5도는 메모리 어레이 세그먼트의 평면도.
제6도는 제1도에서 제4도에 도시된 영역에 대한 직교 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 디바이스층 20 : 산화물층
30 : 기판 35 : 보디 접촉부
100 : 트렌치 125 : 폴리실리콘층
260 : 필드 차단부
본 발명의 기술 분야는 실리콘 온 절연물 (silicon on insulator) (SOI) 회로 분야, 특정하게는 DRAM의 것에 관한 것이다.
SOI 기술은 다년간 연구해 왔고 공지된 장점 특히 증가된 작동 속력, 더 낮은 캐패시턴스 및 낮은 전압을 사용하는 가능성과 같은 장점을 지닌다.
SOI 기술의 공지된 문제는 트랜지스터 보디에 접촉해야 하는 필요가 생긴다는 것과, 너무 많은 공간을 소모하지 않고서 접촉부를 만들어야 한다는 것이다.
본 발명은 산화물 절연층 아래의 도프된 층 수단에 의해 상호 접속된 자가 정렬 보디 접촉부의 사용을 수용한 SOI DRAM에 관한 것이다.
제1도를 참조하면, 몇몇 초기 공정을 수행한 후에 본 발명에 따른 DRAM 영역의 단면이 도시되었다. 문턱 또는 피드 주입과 같은 종래의 공정 단계가 기판을 준비하는 단계로 여겨진다. (N-FET) 트랜지스터 형성을 위해, n형 기판(30), 산화물(SiO2)층(20) 및 p형 SOl(또는 디바이스) 실리콘층(10)을 구비한 SOI 웨이퍼가 초기 재료로 사용된다. n형 기판은 n채널 어레이에서 축적 캐패시커 판으로 사용될 것이다. 상보 실싱예에서 p형 기판이 p형 어레이( 및 감소된 축적 용량을 갖는 n형 어레이에도)에 사용될 수 있다.
p 층(32)가 SOI 배면 산화물층(20) 아래에서 층(32)를 형성하기 위해 붕소를 주입함으로써 형성된다. 0.25μm 그라운드 규칙 기술에 적합하고 100 nm 산화물층(10)과 80 nm의 디바이스층(10)이 되는 예시적 두께에 대해 층(10)을 형성하기 위해 붕소 농도가 4×1017/cm3가 되도록 주입된다. 약 5×1019/cm3의 붕소 농도를 갖고 두께 범위가 25에서 400nm인 층 (32)가 사용되어 보디 접촉부에 대해 배선 레벨을 제공해 준다. n형 기판이 어레이의 셀 캐패시터 공통 판으로 기능한다. 종래의 패드 산화물(8nm) 및 질화물 Si3N4(200nm)층이 공정을 사용 하여 형성된다.
깊은 트렌치(DT) 마스크를 사용하여 웨이퍼를 패턴화하고 어플라이드 머티리얼 5000 에칭 도구를 써서 HBR 및 NF3를 에천트(echant)로 사용하는 종래의 이온 에칭법(때로는 반응성 이온 에칭법, RIE)이 사용되어 셀 캐패시터의 깊은 트렌치(100)을 에치한다. 종래에는 깊은 트렌치가 1에서 8μm 사이의 깊이를 가졌다.
박막 노드 유전물(102)(공지된 공정으로 급속 열 질화 및 재산화에 의해 예시적으로는 형성됨)이 캐패시터 유전물로서 깊은 트렌치 캐패시터 내에 형성된다.
또다른 유전물이 양호하다면 사용될 수 있다.
트렌치 상부는 N+다결정 실리콘(폴리)(110)으로 채워지고, 이 층은 RIE와 같은 종래의 방법으로 매립된 P+층(32)와 기판(30)사이의 정션 아래 레벨까지 도달 하도록 리세스된다. 이는 캐패시터를 판(30)으로부터 및 캐패시터를 P+층(32)로부터 분리하는 격리 칼라의 바닥을 규정한다. 폴리(110)은 캐패시터의 내부 전극을 형성하고 기판(30)은 캐패시터 어레이의 공통 전극을 형성한다. 격리 칼라는 P+층(32)와 n-기판(30)에서 큰 필드 발생을 방지한다.
폴리 충전재(110)상의 노드 유전물(102)는 제거되고 (114) 및 (116)으로 도시된 칼라 산화물이 RIE 이후에 종래의 CVD 공정으로 증착되어 트렌치의 상부 영역 바닥으로부터 산화물을 제거한다.
트렌치 상부는 폴리(120)(매립된 스트랩 소망 외부 확산량에 따라 N+또는 진성 폴 리가 됨)으로 채워지고 RIE와 같은 종래 방법으로 리세스되어 폴리(120)의 상부가 배면 산화물(20)의 한계 내에 있도록 한다.
칼라 산화물(114)는 폴리 (120)과 동일 길이가 되도록 리세스된다. 진성 폴리 충전재(125)층은 피착되고 SOI 표면 레벨까지 리세스된다.
스트랩 마스크(ST 마스크)가 사용되어 제1도에 도시된 포토레지스트(210)의 패턴을 규정하여 이웃하는 트렌치의 한쌍의 절반을 노출시킨다. 그 사이의 영역은 패드 질화물(205)에 의해 보호되고 스트랩은 트렌치들 사이의 포토레지스트 및 스트랩의 결합에 의해 규정된다. 셀 레이아웃의 상부가 제5도에 도시되어 참조 번호(525)로 라벨의 붙어 DRAM 셀의 길이를 표지하는 화살표 집합, 참조 번호(530)으로 라벨이 붙어 보디 접촉부가 그 내에 형성될 영역의 길이를 표지하는 화살표, 및 참조 번호(535)으로 라벨이 붙어 제1도에 도시된 개구를 표지하는 화살표들을 도시한단. 상응화살표들이 제1도에 도시되었다.
스트랩 마스크 포토레지스트(210)에 제 위치에 배치되면, RIE가 깊은 트렌치의 폴리실리콘(125) 및 칼라 산화물(116)을 통해 배면 산화물(20)의 바닥까지 진행된다. 스트랩 마스크 포토레지스트 및 질화물 패드(205)는 이 RIE에 대한 마스크를 형성하고 캐패시터와 트랜지스터의 중심 전극 사이에 스트랩 접속을 규정해 준다.
제2도를 보면, 포토레지스트를 벗겨내고 이후 화학-기계적 폴리싱(polyshing), 에치백 또는 임의의 또다른 유용 기법을 사용하여 테트라에톡시실레인(tetraethoxysilane)(220)(TEOS)를 질화물 패드(205)의 레벨까지 중착하고 평탄화한 결과가 도시되었다. 폴리실리콘(125)의 더 작은 영역은 셀의 스트랩으로서 남겨져서 TEOS(220)에 의해 보디 접촉부 및 필드 차단부 사이의 접속부를 내장하게 될 도면 중심의 영역으로부터 분리된다.
이렇게 보디 접촉부를 필드 차단부에 접속시키는 것은 접혀진 비트 라인 DRAM셀이 8 리소그래픽 스퀘어가 되도록 허용해 준다.
따라서, 본 발명에 따라서 보디 접촉부를 사용하는 것과 관련된 영역 손실은 없게 된다.
어레이 바깥의 지지(support)로직 회로가 CMOS이므로 NFETs와 PFETs를 각각 격리시켜야 하는 필요 때문에 이 영역의 필드-차단 격리부는 너무 큰 공간을 차지할 것이다. 따라서, 표준 공정이 어레이 바깥의 지지 회로 내의 얕은 트렌치 격리부에 대해 사용된다.
이제 제3도를 참조하면, 패드층(202) 및 (205)를 벗겨내고, 새크리피셜(sacrificial) 산화물층(204)(8mm)을 성장시키고 폴리 필드 차단층(260)(100nm) 및 필드 차단 캡(270)(100 nm)를 피착한 후의 제1도와 동일한 영역이 도시되었다.
산화물(204)가 필드 차단부 아래에서 격리용 산화물로 기능할 뿐만아니라 활동 영역에서 새크리피셜 산화물로 기능한다.
제3도는 어레이 활동 영역(710)은 FS 마스크로서 필드 차단부(260) 내에서 개방된 후의 영역을 도시한다. FS 마스크는 후에 그곳에서 활동 디바이스 영역, 보디 접촉부 및 비트 라인 접촉부가 형성될 필드 차단부를 개방한다. 제5도에 도시된 활동 영역 개구부(510)의 에지가 라벨(510)이 붙은 화살표로서 제3도에 표지되었다.
깊은 트렌치의 모든 배면 대 배면 쌍마다의 사이에 보디 접촉부를 배치시키는 것은 불필요하다.
제5도를 다시 참조하면, 도면의 상부 및 바닥 열의 개구부(710)가 필드 차단 부에 의해 커버된 빈 영역에 의해 분리된다. 도시된 것처럼 매립 배선층(32)과 디바이스층(10)을 접속하는 보디 접촉 부재는 트랜지스터 보디에 인접하지 않는다. 그러나 몇몇 트랜지스터로부터의 정공이 이런 트랜지스터의 보디로부터 그쪽으로 흘러나가 버려서 매립층(32)과 트랜지스터 보디 사이의 접촉부가 되도록 배치된다.
보디 접촉부를 스태거함으로써 필드 차단부에 대해 더 낮은 실효 시트 저항이 실현된다. 이는 필드 차단 연속부에 대해 더 넓은 로케이션이 쓰일수 있기 때문이다.
본 분야의 시술자는 P+폴리를 사용하는 것은 N+폴리의 효과와 비교할 때 격리영역부를 셧 오프(shut off)하기 위한 추가의 1V 견조된(built in) 바이어스를 제공하는 것임을 인지할 것이다. 추가로 격리 산화물을 통해 임의의 붕소(boron) 확산하는 것은 격리성을 향상시킨다.
질화물 스페이서(274)는 LPCVD 질화물 피착과 같은 종래의 컨포멀(conformal)피착 공정에 의해 필드 차단부(260)의 에지 위에 형성되었다. 필드 차단부와 캡의 에지는 제3도의 측면에서 도시되지 않았다.
이제 제4도를 참조하면 제1도-제3도의 것에 완전한 DRAM 셀을 더한 것의 영역을 도시하였다. 라벨(450)이 붙은 브래킷에 의해 표지된 영역은 제5도의 절단선(4-4)을 따라 취한 단면도이다. 브래킷(525)는 제5도에서 화살표(525)로 표지된 대로 배면 대 배면 트렌치 사이의 중간으로부터 비트 라인 접촉부의 중간까지 연장된 한 DRAM셀에 상응한다.
제4도는 활동 영역에서 노출된 새크리피셜 산화물(204)를 제거하고 종래의 게이트 산화물(206)을 예시적으로 8nm의 두께까지 성장시키고 필드 차단층(260)과 캡(270) 및 질화물 캡층(320)을 더한 것의 동일 두께까지 제1게이트 도전성 폴리층 (310)(또한 게이트 접촉층으로 언급됨)을 피착시키고, 향상된 평탄성을 제공하기 위해 아래에 설명된 대로 이것들을 처리한 결과를 도시한다.
지지 회로를 내장한 어레이 바깥의 영역은 마스크되고 질화물 캡층(320)이 어레이 내의 GC층(310)으로부터 벗겨진다
기계-화학적 닦기(GMP) 작용은 필드 차단 캡(270)을 닦기 정지물로 사용하여 필드 차단부(260)과 캡(270)을 더한 것의 두께까지 층(310)의 두께를 감소시킨다. 이 작용 결과는 어레이 내부 및 외부에서 공통 표면 (272)을 갖는 결과가 된다.
어레이 바깥에서 이 층은 아직 패턴화 되지 않았기 때문에 균일하고, 어레이 내부에서는 필드 차단부(260)의 활동 어레이 개구 내로 인세트(inset)된 폴리 패턴(310)이 된다. 이런 인세트 컨덕터 패턴은 다마신(damascene)으로 지칭된다.
다음으로 질화물 캡(320)은 어레이 바깥 회로 내의 폴리(310)으로부터 제거된다. 제2게이트 도전성 폴리층(315)(또는 또다른 도전성층)가 하부 폴리 상에 중착되고 질화물 캡(322)는 그 상에 중착된다. 이는 필드 차단부(260) [ 및 필드캡(270)] 상에서 게이트 및 단일 폴리층 (315)가 될 영역상에 폴리 복합 도전성층(310~315)를 남긴다. 층(310)과 (315) 사이의 경계부는 제4도에서 점선으로 표지되었고 참조 번호(272)로 표지된 팬텀 라인은 필드 캡의 상부 표면(272)의 레벨을 표지한다.
층(322, 315 및 310)은 어레이 내 및 어레이 외부 양자 내의 게이트, 워드라인( 및 선택 사항으로는 로컬 상호 접속부)을 규정하기 위해 에치된다. 다마신(damascene) 게이트 컨덕터 공정은 게이트 컨덕터 높이를 지지 회로 및 어레이 내에서 균일하게 함으로써 어레이 대 지지부의 게이트 컨덕터 레벨로서 초점 깊이 문제를 해결한다.
소스 및 드레인(17 및 19)에 대해 종래의 주입이 수행되고, 이후 질화물 스페이서(325)가 게이트 에지 위에 형성된다. 소스 및 드레인이 필드 차단 개구(510)을 통해 주입되었기 때문에 이 주입은 개구 바깥의 필드 차단부에 의해 저지된다. 브래킷(525)로 표지된 것처럼 DRAM셀은 공통 확산부(19)(셀쌍에 공통됨)로부터 게이트를 통해 트렌치 캐패시터(100)의 에지를 지나기까지 연장된 영역을 갖는다. 도면에서 좌측 및 우측으로의 또 다른 화살표(725)는 이웃셀을 표지한다. 스트랩(125)는 임의의 유용시점에, 예시적으로는 어닐링 및 산화 단계 동안 폴리(120) 및 전극 (17)로부터의 확산에 의해 도전성을 갖게 된다.
다음으로 인-실리케이트 유리(phospho-silicate glass)또는 또다른 유전층(330)이 피착되고 평활화되고 이후 질화물 캡(335)가 피착된다. 질화물 캡(335)가 보디 접촉부 마스크 및 PSG(330)을 사용하여 개방되고 게이트 산화물(206)이 SOI(10)의 표면까지 에치된다. 보디 접촉부를 형성하기 위해 추가의 질화물 스페이서(327)이 개구의 노출된 측벽 위에 이제 형성된다. 이는 보디 접촉부가 최악의 케이스 정렬 및 필름 허용치 조건 하에서도 캐패시터에 단락하지 않게 되도록 보장해 준다.
SOI층의 매립된 층과 보디를 접속하는 보디 접촉부에 대한 자가 정렬 보디 접촉부 개구가 SOI(10) 및 배면 산화물(20)을 통해 P 매립된 층(32)까지 에치하여 형성된다. 형성된 보디 접촉부 개구는 P 폴리(35)로 충전된다.
P+폴리(35)는 RIE와 같은 임의의 방법으로 SOI(10)의 표면까지 리세스된다. 이는 층(32)와 충(10)의 트랜지스터 보디 사이의 보디 접촉부를 형성한다. 트랜지스터 보디로부터의 전류는 제4도의 용지의 평면에 수직하게 흐르는데, 이는 제5도의 절단선(4-4)를 따라 취한 단면이 트랜지스터를 통과하는 활동 영역 개구축을 통해 취해졌기 때문이다. 제5도를 참조하면, 정공이 괄호(312)로 표지된 게이트 아래의 영역으로부터 제5도의 상측 및 하측에서 (17) 및 (100)인 괄호로 표지된 전극(17) 및 트렌치 캐패시터(100)을 지나서 보디 접촉부(35)까지 흐른다는 것을 알 수 있다.
다음으로, 보디 접촉부(35)상의 개구가 산화물과 같은 적합 절연물(340)으로 충전된다. 질화물 캡(335)는 벗겨지고 종래의 공정이 사용되어 회로를 완성 시킨다.
비트 및 워드 라이넹 접촉하고 어레이 및 지지 회로 내에 상호 접속부를 형성하는 것과 같은 종래의 단계가 회로를 완성한 것으로 여겨진다.
기술계에 알려진 것처럼, 층(315)로부터 형성된 게이트 접촉부는 어레이의 워드 라인(선택 사항으로는 제4도에 도시된 라인 상에 배치된 저저항 라인에 의해 공급됨)이 되고 비트 라인은 워드 라인에 수직하여 연장된다.
제5도의 박스(519)로 도시된 비트 라인 접촉부는 제4도의 확산부(19) 상에 형성되고 비트 라인(제5도의 515)은 비트 라인 접촉부 상에 형성된다.
제5도의 접선 (325)는 제4도의 질화물 스페이서(325)를 표지하고 폴리 게이트 접촉층의 경로를 표지하도록 기능하다.
유사하게 점선 박스(100)은 깊은 트렌치(100)을 표지한다.
또한, 제5도는 I/0지지 회로가 블록(502)로 도시되고 종래의 I/0버퍼, 디코더, 감지 증폭기 및 그와 같은 것을 포함하게 되는, 본 발명에 따른 집적 회로(500)의 전체도를 개략 도시한다. 도면의 상부 영역은 회로(500)의 메모리 어레이(505)의 작은 영역을 자세히 도시한다.
이제 제6도를 참조하면 제5도의 선6-6을 따른 직교 단면이 도시되어 산화물(204)에 의해 격리된 필드 차단부(260), 다마신 폴리(310) 및 워드 라인 폴리(315)사이의 관계를 예시한다. 제6도의 좌측 및 우측의 TEOS(220)은 게이트 컨덕터(310)을 내장한 셀에 인접한 셀들의 트렌치 캐패시터 내에 있다.
그를 통해 보디 접촉부가 형성되고 전원 버스로부터 매립된 P+층 (32)까지 만들어진 접속부는 층 저항 및 특정 회로의 또다른 파라미터에 적합한 모든 워드 라인(512)마다 또는 임의의 또다른 간격마다 만들어진다. 필드 차단 접촉부는 메모리 어레이 바깥에서 만들어진다.
본 분야의 기술자는 층(310)의 피착 전에 접촉부(35)에 대한 개구를 형성하고 이후 게이트 스택 패턴화 동안 접촉부(35) 및 게이트 접촉부(310) 사이에 단락을 일으킬 수 있었던 폴리를 제거함으로써 (310)과 같은 초기층으로부터 보디 접촉부(35)가 형성될 수 있었다는 것을 인지할 것이다. 본 방법에 요구되는 추가 단계는 본 발명으로 가능해진 밀도 향상에 의해 정당화 된다.
여러 가지 재료, 증착 방법 및 에천트만이 적합한 것은 아니며 본 분야의 기술자는 열거된 단계를 변형시키거나 등가물로 대체할 수 있다는 것을 알 것이다.
표지된 두께 및 도펀트는 어레이 공급 전압이 2V이고, 필드 차단 및 보디가(1V)에 바이어스 되고 기판(30)이 접지 전위에 있는 예시적 회로에 대해 의도되었다.
워드 라인은 3.5 V까지 끌어올려지고 비트 라인은 2V로 작동한다. 본 분야의 기술자는 다른 바이어스 값, (N-) 또는(P+) 형 층(10)을 갖는 P-FET 어레이를 구비한 본 발명의 다른 실시예가 상세한 설명을 비추어 볼 때 이뤄질 수 있다는 것과 다음 청구 범위가 개시된 실시예에 제한되지 않는다는 것을 알 것이다.

Claims (16)

  1. 그 내에 트랜지스터 보디 접촉부를 갖는 메모리 어레이를 구비한 SOI DRAM을 형성하는 방법에 있어서, 반도체 기판, 상기 반도체 기판 상의 반도체 디바이스층 및 상기 반도체 기판과 상기 반도체 디바이스층 사이의 절연층을 구비한 SOI 웨이퍼를 예비하는 단계, 상기 절연층 아래에 및 그 일부가 인접한 매립된 도전층을 형성하는 단계, 상기 메모리 어레이 내의 상기 반도체 기판과 접촉하는 캐패시터 세트를 형성하는 단계, 필드 차단부 상부 표면을 구비하고 상기 메모리 어레이의 상기 디바이스층으로부터 격리된 필드 차단부를 형성하는 단계, 각각이 상기 필드 차단부 내에서 활동 영역축을 구비한 평행 활동 영역 개구세트를 형성하는 단계, 트랜지스터 보디를 구비하고 상기 디바이스층 내 및 상기 활동 영역 개구 아래에 있는 트랜지스터 세트를 형성하는 단계, 상기 활동 영역 개구의 보디 접촉부 서브세트 내에서 상기 디바이스층을 통해 상기 매립된 도전성층까지 아래로 연장하는 보디 접촉부 개구 세트를 형성하는 단계, 상기 보디 접촉부 서브세트 내에서 상기 매립된 도전성층 및 상기 디바이스층을 접속하여 상기 도전성 부재가 상기 트랜지스터의 보디 및 상기 매립된 도전성층 사이에서 보디 접촉부를 형성하도록 하는 도전성 부재 세트를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  2. 제1항에 있어서, 상기 메모리 어레이 내에서 캐패시터 세트를 형성하는 상기 단계가 상기 디바이스층 및 상기 절연층을 통해 깊은 트렌치 세트를 형성하여 상기 기판 내로 연장시키는 단계, 및 상기 깊은 트렌치 세트 내에 캐패시터 세트를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  3. 제2항에 있어서 상기 트랜지스터 세트를 형성하는 단계가 상기 활동 영역 개구 세트 내에 도전성 게이트 접촉부 세트를 형성하고 상기 필드. 차단부 상부 표면과 동일 평면에 있는 게이트 접촉부 상부 표면을 구비하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  4. 제3항에 있어서, 상기 게이트 접촉부 상부 표면 및 상기 필드 차단부 상부 표면 위에 증착되고 상기 활동 영역 축에 수직한 축을 따라 다수의 상기 게이트 접촉부를 접속하는 워드 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  5. 제1항에 있어서, 개패시터 및 트랜지스터를 형성하는 상기 단계가 캐패시터 및 상기 캐패시터에 접촉된 트랜지스터를 각각이 내장한 최소한 두 개의 DRAM셀을 상기 활동 영역 개구 내에 형성하는 단계를 포함하고, 상기 캐패시터들은 상기 디바이스층의 보디 접촉부에 의해 상기 활동 영역축을 따라 분리된 것을 특징으로 하는 SOI DRAM을 형성 하는 방법.
  6. 제5항에 있어서, 보디 접촉부 개구를 상기 보디 접촉부 서브세트에 형성하는 상기 단계가 상기 디바이스층의 상기 보디 접촉부 영역을 통해 자가 정렬된 보디 접촉부 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  7. 제2항에 있어서, 캐패시터 및 트랜지스터를 형성하는 상기 단계가 캐패시터 및 상기 캐패시터에 접속된 트랜지스터를 각각이 내장한 최소한 두 개의 DRAM셀을 상기 활동 영역 개구 내에 형성하는 단계를 포함하고, 상기 캐패시터들은 상기 디바이스층의 보디 접촉부 영역에 의해 상기 활동 영역축을 따라 분리된 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  8. 제7항에 있어서, 상기 보디 접촉부 서브세트 내에 보디 접촉부 개구 세트를 형성하는 상기 단계가 상기 디바이스층의 상기 보디 접촉부 영역을 통해 자가 정렬된 보디 접촉부 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  9. 제1트랜지스터 극성을 내장한 메모리 어레이 및 상기 제1 트랜지스터 극성부와 제1 극성부의 대향한 제2 트랜지스터 극성부를 내장하고 상기 어레이내의 상기 제1의 트랜지스터 극성부들이 보디 접촉부를 갖는 CMOS지지 회로를 구비한 SOI DRAM을 형성하는 방법에 있어서, 반도체 기판, 상기 반도체 기판 상의 반도체 디바이스층 및 상기 반도체 기판과 상기 반도체 디바이스층 사이의 절연층을 구비한 SOI 웨이퍼를 예비하는 단계, 상기 메모리 어레이 내에 상기 반도체 기판과 접촉하는 캐패시터 세트를 형성하는 단계, 상기 어레이 외부의 제1 게이트 폴리층 및 필드 차단부 상부 표면을 구비하고 상기 메모리 어레이의 상기 디바이스층으로부터 격리된 필드 차단부를 동시에 형성하는 단계, 상기 필드 차단부 내에 각각이 활동 영역축을 구비한 평행 활동 영역 개구세트를 형성하는 단계, 상기 디바이스층 내 및 상기 활동 영역 개구 아래에서 상기 제1 극성을 갖는 제1 트랜지스터 세트 및 상기 지지 회로의 상기 디바이스층 내에서 상기 제1 극성을 갖는 제2 트랜지스터 세트를 동시에 형성하는 단계, 상기 활동 영역 개구의 보디 접촉부 서브세트 내에 상기 디바이스층을 통해 상기 매립된 도전성층까지 아래로 연장하는 보디 접촉부 개구 세트를 형성하는 단계, 및 상기 보디 접촉부 서브세트 내에서 상기 매립된 도전성층 및 상기 디바이스 층을 접속하는 도전성 부재 어레이 세트를 형성하여, 상기 도전성 부재 세트의 도전성 부재가 상기 제1 극성 트랜지스터의 트랜지스터 보디 세트와 상기 매립된 도전성층 사이에 보디 접촉부를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법,
  10. 제9항에 있어서, 상기 메모리 어레이 내에서 캐패시터 세트를 형성하는 상기 단계가, 상기 디바이스층 및 상기 절연층을 통해 깊은 트렌치 세트를 형성하여 상기 기판 내로 연장시키는 단계, 및 상기 깊은 트렌치 세트 내에 캐패시터 세트를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  11. 제10항에 있어서, 트랜지스터 세트를 형성하는 상기 단계가 상기 어레이 내부 및 외부에서 제1 게이트 도전층을 피착하고 상기 활동 영역 개구 세트 내의 상기 제1 게이트 도전층으로부터 도전성 게이트 접촉부 세트를 형성하고 상기 필드 차단 상부 표면과 상기 어레이 외부의 제1 게이트 접촉부 도전층 상부 표면과 동일 평면에 있는 게이트 접촉부 상부 표면을 구비하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  12. 제11항에 있어서, 상기 어레이 내부 및 외부에서 제2 게이트 도전층을 피착하여 상기 어레이 외부에서 복합 게이트 도전층을 형성하는 단계, 상기 게이트 접촉부 상부 표면 및 상기 어레이 내의 상기 필드 차단부 상부 표면 위에 피착되고 상기 어레이 내의 상기 활동 영역 축에 수직한 축을 따라 상기 다수의 게이트 접촉부를 접속하는 워드 라인을 형성하기 위해 상기 제2 게이트 도전층을 패턴화하는 단계, 및 상기 어레이 외부에서 트랜지스터 게이트를 형성하기 위해 복합 게이트 도전층을 패턴화하는 단계를 더 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  13. 제9항에 있어서, 캐패시터 및 트랜지스터를 형성하는 상기 단계가 캐패시터 및 상기 캐패시터에 접속된 트랜지스터를 각각이 내장한 최소한 두 개의 DRAM셀을 상기 활동 영역 축을 따라 상기 활동 영역 개구 내에 형성하는 단계를 포함하고, 상기 캐패시터들이 상기 디바이스층의 보디 접촉부 영역에 의해 상기 활동 영역축을 따라 분리된 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  14. 제13항에 있어서, 상기 보디 접촉부 서브세트 내에 보디 접촉부 개구 세트를 형성하는 상기 단계가 상기 디바이스층의 상기 보디 접촉부 영역을 통해 자가 정렬된 보디 접촉부 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  15. 제10항에 있어서, 캐패시터 및 트랜지스터를 형성하는 상기 단계가 캐패시터 및 상기 캐패시터에 접촉된 트랜지스터를 각각이 내장한 최소한 두 개의 DRAM셀을 상기 활동 영역 축을 따라 상기 활동 영역 개구 내에 형성하고, 상기 캐패시터들이 상기 디바이스층의 보디 접촉부 영역에 의해 상기 활동 영역 축을 따라 분리된 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
  16. 제15항에 있어서, 상기 보디 접촉부 서브세트 내에 보디 접촉부 개구 세트를 형성하는 상기 단계가 상기 디바이스층의 상기 보디 접촉부를 통해 자가 정렬된 보디 접촉부 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성 하는 방법.
KR1019960017144A 1995-06-05 1996-05-21 필드 차단 격리부를 갖는 에스오아이 디램 KR100204078B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/461,815 US5525531A (en) 1995-06-05 1995-06-05 SOI DRAM with field-shield isolation
US8/461,815 1995-06-05
US08/461,815 1995-06-05

Publications (2)

Publication Number Publication Date
KR970004108A KR970004108A (ko) 1997-01-29
KR100204078B1 true KR100204078B1 (ko) 1999-06-15

Family

ID=23834032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017144A KR100204078B1 (ko) 1995-06-05 1996-05-21 필드 차단 격리부를 갖는 에스오아이 디램

Country Status (4)

Country Link
US (1) US5525531A (ko)
JP (1) JPH08330546A (ko)
KR (1) KR100204078B1 (ko)
TW (1) TW303496B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498898A (en) * 1993-12-28 1996-03-12 Nippon Steel Corporation Semiconductor device using element isolation by field shield
JP3802942B2 (ja) * 1994-09-01 2006-08-02 株式会社ルネサステクノロジ 半導体装置、半導体記憶装置および半導体記憶装置の製造方法
US5606188A (en) * 1995-04-26 1997-02-25 International Business Machines Corporation Fabrication process and structure for a contacted-body silicon-on-insulator dynamic random access memory
US5585285A (en) * 1995-12-06 1996-12-17 Micron Technology, Inc. Method of forming dynamic random access memory circuitry using SOI and isolation trenches
US5827765A (en) * 1996-02-22 1998-10-27 Siemens Aktiengesellschaft Buried-strap formation in a dram trench capacitor
US5656535A (en) * 1996-03-04 1997-08-12 Siemens Aktiengesellschaft Storage node process for deep trench-based DRAM
KR100239414B1 (ko) * 1996-11-07 2000-01-15 김영환 반도체 소자의 제조방법
JPH1131743A (ja) * 1997-05-14 1999-02-02 Sony Corp 半導体装置及びその製造方法
JPH11145414A (ja) * 1997-09-04 1999-05-28 Toshiba Corp 半導体装置
KR100310470B1 (ko) 1997-12-30 2002-05-09 박종섭 양면반도체메모리소자및그제조방법
US6191451B1 (en) 1998-01-30 2001-02-20 International Business Machines Corporation Semiconductor device with decoupling capacitance
US6093614A (en) * 1998-03-04 2000-07-25 Siemens Aktiengesellschaft Memory cell structure and fabrication
US6451648B1 (en) * 1999-01-20 2002-09-17 International Business Machines Corporation Process for buried-strap self-aligned to deep storage trench
DE19907174C1 (de) * 1999-02-19 2000-09-14 Siemens Ag Verfahren zum Herstellen einer DRAM-Zelle mit einem Grabenkondensator
US6063657A (en) * 1999-02-22 2000-05-16 International Business Machines Corporation Method of forming a buried strap in a DRAM
US6194301B1 (en) 1999-07-12 2001-02-27 International Business Machines Corporation Method of fabricating an integrated circuit of logic and memory using damascene gate structure
US6281593B1 (en) 1999-12-06 2001-08-28 International Business Machines Corporation SOI MOSFET body contact and method of fabrication
US6472702B1 (en) * 2000-02-01 2002-10-29 Winbond Electronics Corporation Deep trench DRAM with SOI and STI
US6552396B1 (en) 2000-03-14 2003-04-22 International Business Machines Corporation Matched transistors and methods for forming the same
US6396121B1 (en) * 2000-05-31 2002-05-28 International Business Machines Corporation Structures and methods of anti-fuse formation in SOI
JP2002033484A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 半導体装置
US6261894B1 (en) * 2000-11-03 2001-07-17 International Business Machines Corporation Method for forming dual workfunction high-performance support MOSFETs in EDRAM arrays
US6576945B2 (en) * 2001-02-05 2003-06-10 International Business Machines Corporation Structure and method for a compact trench-capacitor DRAM cell with body contact
DE10105725B4 (de) * 2001-02-08 2008-11-13 Infineon Technologies Ag Halbleiterchip mit einem Substrat, einer integrierten Schaltung und einer Abschirmvorrichtung
US6436744B1 (en) 2001-03-16 2002-08-20 International Business Machines Corporation Method and structure for creating high density buried contact for use with SOI processes for high performance logic
US6858491B1 (en) * 2001-06-26 2005-02-22 Kabushiki Kaisha Toshiba Method of manufacturing the semiconductor device having a capacitor formed in SOI substrate
JP2003007856A (ja) 2001-06-26 2003-01-10 Toshiba Corp 半導体装置及びその製造方法
US6566228B1 (en) * 2002-02-26 2003-05-20 International Business Machines Corporation Trench isolation processes using polysilicon-assisted fill
US6635525B1 (en) * 2002-06-03 2003-10-21 International Business Machines Corporation Method of making backside buried strap for SOI DRAM trench capacitor
US6744089B2 (en) * 2002-09-09 2004-06-01 Intelligent Sources Development Corp. Self-aligned lateral-transistor DRAM cell structure
US6552382B1 (en) * 2002-09-30 2003-04-22 Intelligent Sources Development Corp. Scalable vertical DRAM cell structure and its manufacturing methods
JP2004319627A (ja) 2003-04-14 2004-11-11 Renesas Technology Corp 半導体装置
US6787838B1 (en) 2003-06-18 2004-09-07 International Business Machines Corporation Trench capacitor DRAM cell using buried oxide as array top oxide
TWI246700B (en) * 2005-03-09 2006-01-01 Promos Technologies Inc Trench capacitor and method for preparing the same
TWI300975B (en) * 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
US7808028B2 (en) * 2007-04-18 2010-10-05 International Business Machines Corporation Trench structure and method of forming trench structure
US7439149B1 (en) * 2007-09-26 2008-10-21 International Business Machines Corporation Structure and method for forming SOI trench memory with single-sided strap

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384277A (en) * 1993-12-17 1995-01-24 International Business Machines Corporation Method for forming a DRAM trench cell capacitor having a strap connection
US5369049A (en) * 1993-12-17 1994-11-29 International Business Machines Corporation DRAM cell having raised source, drain and isolation

Also Published As

Publication number Publication date
US5525531A (en) 1996-06-11
KR970004108A (ko) 1997-01-29
TW303496B (ko) 1997-04-21
JPH08330546A (ja) 1996-12-13

Similar Documents

Publication Publication Date Title
KR100204078B1 (ko) 필드 차단 격리부를 갖는 에스오아이 디램
KR100204079B1 (ko) 필드 차단 격리부 및 보디 접촉부를 갖는 에스오아이 디램
KR100458772B1 (ko) 반도체 디바이스 및 그 형성 방법
US6767789B1 (en) Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
US5055898A (en) DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor
US4688063A (en) Dynamic ram cell with MOS trench capacitor in CMOS
US5618745A (en) Method of manufacturing a one transistor one-capacitor memory cell structure with a trench containing a conductor penetrating a buried insulating film
JP3431734B2 (ja) Ｓｏｉ形電界効果トランジスタおよびその製造方法
US5376578A (en) Method of fabricating a semiconductor device with raised diffusions and isolation
CA1244559A (en) Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method
US6593612B2 (en) Structure and method for forming a body contact for vertical transistor cells
US4855800A (en) EPROM with increased floating gate/control gate coupling
EP0167764B1 (en) Dynamic ram cell
US20020074614A1 (en) Semiconductor device and manufacturing method therefor
KR19990030194A (ko) 반도체 소자에서의 감소된 기생 누설
US6294817B1 (en) Source/drain-on insulator (S/DOI) field effect transistor using oxidized amorphous silicon and method of fabrication
EP0996151B1 (en) Method for fabricating transistors
TWI792136B (zh) 半導體裝置結構
JP3545768B2 (ja) Ｓｏｉ型トランジスタの製造方法
US5179038A (en) High density trench isolation for MOS circuits
JPH0586863B2 (ko)
US6534820B2 (en) Integrated dynamic memory cell having a small area of extent, and a method for its production
JP2959129B2 (ja) Ｓｒａｍ装置およびその製造方法
KR20010091055A (ko) Ｄｒａｍ 및 로직 장치들을 내장한 집적 회로의 제조 공정
JPH11317506A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030120

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee