KR970004108A - 필드 차단 격리부를 갖는 soi dram - Google Patents
필드 차단 격리부를 갖는 soi dram Download PDFInfo
- Publication number
- KR970004108A KR970004108A KR1019960017144A KR19960017144A KR970004108A KR 970004108 A KR970004108 A KR 970004108A KR 1019960017144 A KR1019960017144 A KR 1019960017144A KR 19960017144 A KR19960017144 A KR 19960017144A KR 970004108 A KR970004108 A KR 970004108A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- body contact
- transistor
- device layer
- layer
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims 18
- 239000004065 semiconductor Substances 0.000 claims 11
- 239000000758 substrate Substances 0.000 claims 10
- 239000002131 composite material Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
보디 접촉부와 필드 차단 격리부를 구비한 SOI 깊은 트렌치 DRAM이 인접한 깊은 트렌치 캐패시터 사이의 선정된 사이트에서 SOI 디바이스층과 절연층 아래의 매립된 도전성층 사이의 접촉을 이룬다. 매립된 층은 정공에 대해 더 나은 인력을 제공하기 위해 바이어스된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도에서 제4도는 제조 공정의 여러 단계에서 인접한 깊은 트렌치 캐패시터 및 관련 보디 접촉부 및 필드 차단 격리부를 도시한 DRAM의 일부 영역 단면도.
Claims (16)
- 그 내에 트랜지스터 보디 접촉부를 갖는 메모리 어레이를 구비한 SOI DRAM을 형성하는 방법에 있어서, 반도체 기판, 상기 반도체 기판 상의 반도체 디바이스층 및 상기 반도체 기판과 상기 반도체 디바이스층 사이의 절연층을구비한 SOI 웨이퍼를 예비하는 단계, 상기 절연층 아래에 및 그 일부가 인접한 매립된 도전층을 형성하는 단계, 상기 메모리 어레이 내의 상기 반도체 기판과 접촉하는 캐패시터 세트를 형성하는 단계, 필드 차단부 상부 표면을 구비하고 상기메모리 어레이의 상기 디바이스층으로부터 격리된 필드 차단부를 형성하는 단계, 각각이 상기 필드 차단부 내에서 활동영역축을 구비한 평행 활동 영역 개구세트를 형성하는 단계, 트랜지스터 보디를 구비하고 상기 디바이스층 내 및 상기 활동 영역 개구 아래에 있는 트랜지스터 세트를 형성하는 단계, 상기 활동 영역 개구의 보디 접촉부 서브세트 내에서 상기디바이스층을 통해 상기 매립된 도전성층까지 아래로 연장하는 보디 접촉부 개구 세트를 형성하는 단계, 상기 보디 접촉부 서브세트 내에서 상기 매립된 도전성층 및 상기 디바이스층을 접속하여 상기 도전성 부재가 상기 트랜지스터의 보디및 상기 매립된 도전성층 사이에서 보디 접촉부를 형성하도록 하는 도전성 부재 세트를 형성하는 단계를 포함하는 것을특징으로 하는 SOI DRAM을 형성하는 방법.
- 제1항에 있어서, 상기 메모리 어레이 내에서 캐패시터 세트를 형성하는 상기 단계가 상기 디바이스층 및상기 절연층을 통해 깊은 트렌치 세트를 형성하여 상기 기판 내로 연장시키는 단계, 및 상기 깊은 트렌치 세트 내에 캐패시터 세트를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
- 제2항에 있어서 상기 트랜지스터 세트를 형성하는 단계가 상기 활동 영역 개구 세트 내에 도전성 게이트접촉부 세트를 형성하고 상기 필드. 차단부 상부 표면과 동일 평면에 있는 게이트 접촉부 상부 표면을 구비하는 단계를포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
- 제3항에 있어서, 상기 게이트 접촉부 상부 표면 및 상기 필드 차단부 상부 표면 위에 증착되고 상기 활동영역 축에 수직한 축을 따라 다수의 상기 게이트 접촉부를 접속하는 워드 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
- 제1항에 있어서, 개패시터 및 트랜지스터를 형성하는 상기 단계가 캐패시터 및 상기 캐패시터에 접촉된 트랜지스터를 각각이 내장한 최소한 두 개의 DRAM셀을 상기 활동 영역 개구 내에 형성하는 단계를 포함하고, 상기 캐패시터들은 상기 디바이스층의 보디 접촉부에 의해 상기 활동 영역축을 따라 분리된 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
- 제5항에 있어서, 보디 접촉부 개구를 상기 보디 접촉부 서브세트에 형성하는 상기 단계가 상기 디바이스층의 상기 보디 접촉부 영역을 통해 자가 정렬된 보디 접촉부 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 SOIDRAM을 형성하는 방법.
- 제2항에 있어서, 캐패시터 및 트랜지스터를 형성하는 상기 단계가 캐패시터 및 상기 캐패시터에 접속된 트랜지스터를 각각이 내장한 최소한 두 개의 DRAM셀을 상기 활동 영역 개구 내에 형성하는 단계를 포함하고, 상기 캐패시터들은 상기 디바이스층의 보디 접촉부 영역에 의해 상기 활동 영역축을 따라 분리된 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
- 제7항에 있어서, 상기 보디 접촉부 서브세트 내에 보디 접촉부 개구 세트를 형성하는 상기 단계가 상기 디바이스층의 상기 보디 접촉부 영역을 통해 자가 정렬된 보디 접촉부 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
- 제1트랜지스터 극성을 내장한 메모리 어레이 및 상기 제1 트랜지스터 극성부와 제1 극성부의 대향한 제2트랜지스터 극성부를 내장하고 상기 어레이내의 상기 제1의 트랜지스터 극성부들이 보디 접촉부를 갖는 CMOS지지 회로를구비한 SOI DRAM을 형성하는 방법에 있어서, 반도체 기판, 상기 반도체 기판 상의 반도체 디바이스층 및 상기 반도체 기판과 상기 반도체 디바이스층 사이의 절연층을 구비한 SOI 웨이퍼를 예비하는 단계, 상기 메모리 어레이 내에 상기 반도체 기판과 접촉하는 캐패시터 세트를 형성하는 단계, 상기 어레이 외부의 제1 게이트 폴리층 및 필드 차단부 상부 표면을구비하고 상기 메모리 어레이의 상기 디바이스층으로부터 격리된 필드 차단부를 동시에 형성하는 단계, 상기 필드 차단부내에 각각이 활동 영역축을 구비한 평행 활동 영역 개구세트를 형성하는 단계, 상기 디바이스층 내 및 상기 활동 영역개구 아래에서 상기 제1 극성을 갖는 제1 트랜지스터 세트 및 상기 지지 회로의 상기 디바이스층 내에서 상기 제1 극성을갖는 제2 트랜지스터 세트를 동시에 형성하는 단계, 상기 활동 영역 개구의 보디 접촉부 서브세트 내에 상기 디바이스층을 통해 상기 매립된 도전성층까지 아래로 연장하는 보디 접촉부 개구 세트를 형성하는 단계, 및 상기 보디 접촉부 서브세트 내에서 상기 매립된 도전성층 및 상기 디바이스 층을 접속하는 도전성 부재 어레이 세트를 형성하여, 상기 도전성부재 세트의 도전성 부재가 상기 제1 극성 트랜지스터의 트랜지스터 보디 세트와 상기 매립된 도전성층 사이에 보디 접촉부를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법,
- 제9항에 있어서, 상기 메모리 어레이 내에서 캐패시터 세트를 형성하는 상기 단계가, 상기 디바이스층 및상기 절연층을 통해 깊은 트렌치 세트를 형성하여 상기 기판 내로 연장시키는 단계, 및 상기 깊은 트렌치 세트 내에 캐패시터 세트를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
- 제10항에 있어서, 트랜지스터 세트를 형성하는 상기 단계가 상기 어레이 내부 및 외부에서 제1 게이트 도전층을 피착하고 상기 활동 영역 개구 세트 내의 상기 제1 게이트 도전층으로부터 도전성 게이트 접촉부 세트를 형성하고상기 필드 차단 상부 표면과 상기 어레이 외부의 제1 게이트 접촉부 도전층 상부 표면과 동일 평면에 있는 게이트 접촉부상부 표면을 구비하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
- 제11항에 있어서, 상기 어레이 내부 및 외부에서 제2 게이트 도전층을 피착하여 상기 어레이 외부에서 복합 게이트 도전층을 형성하는 단계, 상기 게이트 접촉부 상부 표면 및 상기 어레이 내의 상기 필드 차단부 상부 표면 위에 피착되고 상기 어레이 내의 상기 활동 영역 축에 수직한 축을 따라 상기 다수의 게이트 접촉부를 접속하는 워드 라인을 형성하기 위해 상기 제2 게이트 도전층을 패턴화하는 단계, 및 상기 어레이 외부에서 트랜지스터 게이트를 형성하기위해 복합 게이트 도전층을 패턴화하는 단계를 더 포함하는 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
- 제9항에 있어서, 캐패시터 및 트랜지스터를 형성하는 상기 단계가 캐패시터 및 상기 캐패시터에 접속된트랜지스터를 각각이 내장한 최소한 두 개의 DRAM셀을 상기 활동 영역 축을 따라 상기 활동 영역 개구 내에 형성하는 단계를 포함하고, 상기 캐패시터들이 상기 디바이스층의 보디 접촉부 영역에 의해 상기 활동 영역축을 따라 분리된 것을 특징으로 하는 SOI DRAM을 형성하는 방법.
- 제13항에 있어서, 상기 보디 접촉부 서브세트 내에 보디 접촉부 개구 세트를 형성하는 상기 단계가 상기디바이스층의 상기 보디 접촉부 영역을 통해 자가 정렬된 보디 접촉부 개구를 형성하는 단계를 포함하는 것을 특징으로하는 SOI DRAM을 형성하는 방법.
- 제10항에 있어서, 캐패시터 및 트랜지스터를 형성하는 상기 단계가 캐패시터 및 상기 캐패시터에 접촉된트랜지스터를 각각이 내장한 최소한 두 개의 DRAM셀을 상기 활동 영역 축을 따라 상기 활동 영역 개구 내에 형성하고, 상기 캐패시터들이 상기 디바이스층의 보디 접촉부 영역에 의해 상기 활동 영역 축을 따라 분리된 것을 특징으로 하는 SOIDRAM을 형성하는 방법.
- 제15항에 있어서, 상기 보디 접촉부 서브세트 내에 보디 접촉부 개구 세트를 형성하는 상기 단계가 상기디바이스층의 상기 보디 접촉부를 통해 자가 정렬된 보디 접촉부 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI DRAM을 형성 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/461,815 US5525531A (en) | 1995-06-05 | 1995-06-05 | SOI DRAM with field-shield isolation |
US8/461,815 | 1995-06-05 | ||
US08/461,815 | 1995-06-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970004108A true KR970004108A (ko) | 1997-01-29 |
KR100204078B1 KR100204078B1 (ko) | 1999-06-15 |
Family
ID=23834032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960017144A KR100204078B1 (ko) | 1995-06-05 | 1996-05-21 | 필드 차단 격리부를 갖는 에스오아이 디램 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5525531A (ko) |
JP (1) | JPH08330546A (ko) |
KR (1) | KR100204078B1 (ko) |
TW (1) | TW303496B (ko) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5498898A (en) * | 1993-12-28 | 1996-03-12 | Nippon Steel Corporation | Semiconductor device using element isolation by field shield |
JP3802942B2 (ja) * | 1994-09-01 | 2006-08-02 | 株式会社ルネサステクノロジ | 半導体装置、半導体記憶装置および半導体記憶装置の製造方法 |
US5606188A (en) * | 1995-04-26 | 1997-02-25 | International Business Machines Corporation | Fabrication process and structure for a contacted-body silicon-on-insulator dynamic random access memory |
US5585285A (en) * | 1995-12-06 | 1996-12-17 | Micron Technology, Inc. | Method of forming dynamic random access memory circuitry using SOI and isolation trenches |
US5827765A (en) * | 1996-02-22 | 1998-10-27 | Siemens Aktiengesellschaft | Buried-strap formation in a dram trench capacitor |
US5656535A (en) * | 1996-03-04 | 1997-08-12 | Siemens Aktiengesellschaft | Storage node process for deep trench-based DRAM |
KR100239414B1 (ko) * | 1996-11-07 | 2000-01-15 | 김영환 | 반도체 소자의 제조방법 |
JPH1131743A (ja) * | 1997-05-14 | 1999-02-02 | Sony Corp | 半導体装置及びその製造方法 |
JPH11145414A (ja) * | 1997-09-04 | 1999-05-28 | Toshiba Corp | 半導体装置 |
KR100310470B1 (ko) | 1997-12-30 | 2002-05-09 | 박종섭 | 양면반도체메모리소자및그제조방법 |
US6191451B1 (en) | 1998-01-30 | 2001-02-20 | International Business Machines Corporation | Semiconductor device with decoupling capacitance |
US6093614A (en) * | 1998-03-04 | 2000-07-25 | Siemens Aktiengesellschaft | Memory cell structure and fabrication |
US6451648B1 (en) * | 1999-01-20 | 2002-09-17 | International Business Machines Corporation | Process for buried-strap self-aligned to deep storage trench |
DE19907174C1 (de) * | 1999-02-19 | 2000-09-14 | Siemens Ag | Verfahren zum Herstellen einer DRAM-Zelle mit einem Grabenkondensator |
US6063657A (en) * | 1999-02-22 | 2000-05-16 | International Business Machines Corporation | Method of forming a buried strap in a DRAM |
US6194301B1 (en) | 1999-07-12 | 2001-02-27 | International Business Machines Corporation | Method of fabricating an integrated circuit of logic and memory using damascene gate structure |
US6281593B1 (en) | 1999-12-06 | 2001-08-28 | International Business Machines Corporation | SOI MOSFET body contact and method of fabrication |
US6472702B1 (en) * | 2000-02-01 | 2002-10-29 | Winbond Electronics Corporation | Deep trench DRAM with SOI and STI |
US6552396B1 (en) | 2000-03-14 | 2003-04-22 | International Business Machines Corporation | Matched transistors and methods for forming the same |
US6396121B1 (en) * | 2000-05-31 | 2002-05-28 | International Business Machines Corporation | Structures and methods of anti-fuse formation in SOI |
JP2002033484A (ja) * | 2000-07-18 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置 |
US6261894B1 (en) * | 2000-11-03 | 2001-07-17 | International Business Machines Corporation | Method for forming dual workfunction high-performance support MOSFETs in EDRAM arrays |
US6576945B2 (en) * | 2001-02-05 | 2003-06-10 | International Business Machines Corporation | Structure and method for a compact trench-capacitor DRAM cell with body contact |
DE10105725B4 (de) * | 2001-02-08 | 2008-11-13 | Infineon Technologies Ag | Halbleiterchip mit einem Substrat, einer integrierten Schaltung und einer Abschirmvorrichtung |
US6436744B1 (en) | 2001-03-16 | 2002-08-20 | International Business Machines Corporation | Method and structure for creating high density buried contact for use with SOI processes for high performance logic |
US6858491B1 (en) * | 2001-06-26 | 2005-02-22 | Kabushiki Kaisha Toshiba | Method of manufacturing the semiconductor device having a capacitor formed in SOI substrate |
JP2003007856A (ja) | 2001-06-26 | 2003-01-10 | Toshiba Corp | 半導体装置及びその製造方法 |
US6566228B1 (en) * | 2002-02-26 | 2003-05-20 | International Business Machines Corporation | Trench isolation processes using polysilicon-assisted fill |
US6635525B1 (en) * | 2002-06-03 | 2003-10-21 | International Business Machines Corporation | Method of making backside buried strap for SOI DRAM trench capacitor |
US6744089B2 (en) * | 2002-09-09 | 2004-06-01 | Intelligent Sources Development Corp. | Self-aligned lateral-transistor DRAM cell structure |
US6552382B1 (en) * | 2002-09-30 | 2003-04-22 | Intelligent Sources Development Corp. | Scalable vertical DRAM cell structure and its manufacturing methods |
JP2004319627A (ja) | 2003-04-14 | 2004-11-11 | Renesas Technology Corp | 半導体装置 |
US6787838B1 (en) * | 2003-06-18 | 2004-09-07 | International Business Machines Corporation | Trench capacitor DRAM cell using buried oxide as array top oxide |
TWI246700B (en) * | 2005-03-09 | 2006-01-01 | Promos Technologies Inc | Trench capacitor and method for preparing the same |
TWI300975B (en) * | 2006-06-08 | 2008-09-11 | Nanya Technology Corp | Method for fabricating recessed-gate mos transistor device |
US7808028B2 (en) * | 2007-04-18 | 2010-10-05 | International Business Machines Corporation | Trench structure and method of forming trench structure |
US7439149B1 (en) * | 2007-09-26 | 2008-10-21 | International Business Machines Corporation | Structure and method for forming SOI trench memory with single-sided strap |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5369049A (en) * | 1993-12-17 | 1994-11-29 | International Business Machines Corporation | DRAM cell having raised source, drain and isolation |
US5384277A (en) * | 1993-12-17 | 1995-01-24 | International Business Machines Corporation | Method for forming a DRAM trench cell capacitor having a strap connection |
-
1995
- 1995-06-05 US US08/461,815 patent/US5525531A/en not_active Expired - Fee Related
-
1996
- 1996-04-06 TW TW085104005A patent/TW303496B/zh active
- 1996-05-21 KR KR1019960017144A patent/KR100204078B1/ko not_active IP Right Cessation
- 1996-06-05 JP JP8142470A patent/JPH08330546A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPH08330546A (ja) | 1996-12-13 |
KR100204078B1 (ko) | 1999-06-15 |
TW303496B (ko) | 1997-04-21 |
US5525531A (en) | 1996-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970004108A (ko) | 필드 차단 격리부를 갖는 soi dram | |
KR970004107A (ko) | 필드 차단 격리부 및 보디 접촉부를 갖는 soi dram | |
US5037773A (en) | Stacked capacitor doping technique making use of rugged polysilicon | |
KR950012723A (ko) | 반도체장치 및 그 제조방법 | |
US5753526A (en) | Manufacturing process of a semiconductor memory device including a trench capacitor and a surrounding gate transistor | |
US4794563A (en) | Semiconductor memory device having a high capacitance storage capacitor | |
US5504027A (en) | Method for fabricating semiconductor memory devices | |
KR950034790A (ko) | 반도체 장치와 그 제조방법 | |
KR930017185A (ko) | 동적 랜덤 액세스 메모리 디바이스 및 그의 제조방법 | |
KR950021651A (ko) | 다이나믹 랜덤 액세스 메모리 셀 제조방법 | |
KR910020905A (ko) | 종형 반도체 기억장치와 그 제조방법 | |
KR930010013B1 (ko) | 다이나믹 랜덤 액세스 메모리 디바이스 | |
KR940010400A (ko) | 캐패시터의 저장전극 제조방법 | |
JPH0496363A (ja) | 半導体記憶装置 | |
US5818091A (en) | Semiconductor device with selectively patterned connection pad layer for increasing a contact margin | |
US4977099A (en) | Method for fabricating semiconductor memory device | |
KR960019727A (ko) | 반도체 메모리장치 및 그 제조방법 | |
KR920005349A (ko) | 반도체 장치 및 그 제조방법 | |
US5096845A (en) | Method of making field effect transistors in an inner region of a hole | |
US5065215A (en) | Semiconductor memory cell and method of manufacturing the same | |
KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
KR970000227B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
JPH07254640A (ja) | スタック・トレンチ・コンデンサ形成工程におけるトレンチ分離構造形成方法 | |
KR100275114B1 (ko) | 낮은비트라인커패시턴스를갖는반도체소자및그제조방법 | |
JP3535542B2 (ja) | 半導体メモリ装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030120 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |