JP2004015053A - 集積回路およびその製造方法 - Google Patents
集積回路およびその製造方法 Download PDFInfo
- Publication number
- JP2004015053A JP2004015053A JP2003151411A JP2003151411A JP2004015053A JP 2004015053 A JP2004015053 A JP 2004015053A JP 2003151411 A JP2003151411 A JP 2003151411A JP 2003151411 A JP2003151411 A JP 2003151411A JP 2004015053 A JP2004015053 A JP 2004015053A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- device layer
- strap
- conductive material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims description 36
- 239000012212 insulator Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 12
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- -1 wet etching Chemical compound 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】パッシング・ワード線とストラップと間の垂直分離を増加させる。
【解決手段】トレンチ・キャパシタＤＲＡＭアレイを有するＳＯＩ集積回路において、絶縁層の厚さが減少すると、トレンチ・キャパシタ上を通るパッシング・ワード線２１４との間にクロストークを生じる。トレンチ上部でリセスの深さを増やし、絶縁層を横方向にアンダーカットすることは、キャパシタ中心電極１０５上の埋め込みストラップがＳＯＩ層６０の裏面に接触することを可能にし、それによって、パッシング・ワード線２１４とストラップと間の垂直分離を増加させる。
【選択図】 図１
【解決手段】トレンチ・キャパシタＤＲＡＭアレイを有するＳＯＩ集積回路において、絶縁層の厚さが減少すると、トレンチ・キャパシタ上を通るパッシング・ワード線２１４との間にクロストークを生じる。トレンチ上部でリセスの深さを増やし、絶縁層を横方向にアンダーカットすることは、キャパシタ中心電極１０５上の埋め込みストラップがＳＯＩ層６０の裏面に接触することを可能にし、それによって、パッシング・ワード線２１４とストラップと間の垂直分離を増加させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩウエハ上のＤＲＡＭアレイに関し、特に極めて薄い絶縁層に関する。
【０００２】
【従来の技術】
トレンチ・キャパシタＤＲＡＭアレイを有するＳＯＩ回路において、キャパシタは、キャパシタ・トレンチに接する垂直面でデバイス層と電気的に接触する埋め込みストラップを介してパス・トランジスタに接続される。
【０００３】
“パッシング・ワード線（ｐａｓｓｉｎｇ ｗｏｒｄｌｉｎｅ）”とキャパシタとの間の絶縁体の厚さが、結合（短絡を含む）を抑制するのに極めて充分であるときに、パッシング・ワード線が、アレイの隣接する行でのトレンチ・キャパシタ上を通るように、セルが千鳥配列される従来のＤＲＡＭレイアウトは機能する。
【０００４】
【発明が解決しようとする課題】
しかし、デバイス層の厚さを減らすことは、トレンチ上部酸化物（ＴＴＯ）の厚さを相対的に減少させてきた。それ故、従来の製造公差でパッシング・ワード線レイアウトを維持することは、もはや可能ではない。
【０００５】
したがって、従来技術において、薄いデバイス層を有するＳＯＩ回路のセル・レイアウト変更し、ＤＲＡＭセルのサイズを拡大しなければならない。
【０００６】
この技術は、パッシング・ワード線が隣接する行でのトレンチ上を通ることを依然として可能にしながら、薄いデバイス層の利点を維持するＤＲＡＭセル構造によって利益を得る。
【０００７】
【課題を解決するための手段】
本発明の目的は、埋め込みストラップがデバイス層の下部に接触するＳＯＩ技術のＤＲＡＭセル構造を提供することにある。
【０００８】
本発明の特徴は、デバイス層の下部の製造公差内の深さまでトレンチ中心電極をリセスすることにある。
【０００９】
本発明の他の特徴は、トレンチを横方向に広げるために等方性エッチングを行って、拡張された開口部でデバイス層をアンダーカットすることにある。
【００１０】
本発明の他の特徴は、拡張された開口部をコンフォーマルな導体で充填することにある。
【００１１】
本発明の更に他の特徴は、拡張された開口部の表面を、充填ステップの前に導電性材料でコーティングすることにある。
【００１２】
【発明の実施の形態】
図７を参照すると、従来のＤＲＡＭ ＳＯＩセルの一部断面が示されている。トレンチ１００は、シリコン・デバイス層６０（厚さ約３５ｎｍ）および埋め込み酸化物（ＢＯＸ）５０（厚さ１００〜３００ｎｍ）を経て基板１０に、一例として数ミクロンの深さまでエッチングされている。絶縁体、例えば酸化物または酸窒化物が、トレンチ内側にコンフォーマルに付着され、ドープされたポリシリコン中心電極１０５が付着されている。トレンチの上部左では、浅いトレンチ分離（ＳＴＩ）７０が、セルを回路の他の部分から分離している。トレンチの右側には、シリコン・デバイス層６０の部分の中に２つのＦＥＴ２１０が形成されている。図の中央のＦＥＴは、ドープされたポリシリコン・ストラップ２１１を介してトレンチ・キャパシタ１００に接続されている。ストラップ２１１は、トランジスタ２１０の一方の電極であり、拡散領域２２０は、他方の電極である。ゲート絶縁体２１３およびゲート２１２により、トランジスタ２１０が完成される。
【００１３】
拡散領域２２０は、両セルで共用され、両トランジスタ２１０に共通である。拡散領域は、ビット線２２５と電気的に接触するビット線コンタクトであり、ビット線は、アレイの他のセルと接触するように左右に延びている。
【００１４】
ゲート２１２は、また、ワード線であり、他のセルと接触するように紙面に対し垂直に延びている。図の左側には、“パッシング・ワード線”と呼ばれるポリシリコン２３２が、従来の折り返されたビット線アレイ・レイアウトにおいて、紙面の前後でセルと接触するように延びている。この幾何学的配置は、隣接するビット線が、センス増幅器の対向する側に達することができるように用いられ、従って、共通モード雑音除去を改善している。
【００１５】
本発明によって処理される問題は、パッシング・ワード線２３２と中心電極との間の絶縁が、トランジスタ２１０のゲート酸化物２１３と同じ厚さの薄いゲート酸化物２１３’のみであることである。現在の技術では、ＳＯＩ層の厚さが極めて薄いので、リセス調整における製造公差は、この領域を絶縁体で充填することを可能にしない。デバイス層の厚さが、約１００ｎｍ未満になると、製造公差（１００ｎｍデバイス層に対して±３５ｎｍ）が含まれ、ＴＴＯで充填することが可能な厚さがあまりに薄いので、パッシング・ワード線をトレンチ電極から確実に分離できないようになる。この場合、ここに示された小型バージョンから、パッシング・ワード線をトレンチから変位させる大型バージョンへレイアウトを変えることが必要である。
【００１６】
図１を参照すると、本発明の方法の結果が示されている。図では、中心電極１０５は、ＢＯＸ５０のほぼ中間までリセスされており、拡張されたトレンチ開口部が等方性エッチングによって形成されている。この拡張された開口部は、代表的に２５ｎｍ横方向に延び、デバイス層６０の下部側面（裏面）に接触する。トレンチ上部酸化物は、デバイス層６０の最大限の厚さにすることができ、絶縁のための充分な安全マージンを与える。以降の図は、方法におけるステップを示している。
【００１７】
約２００ｎｍの好ましいＢＯＸ厚さと、３５ｎｍのＰ型デバイス層厚さを有する標準ＳＯＩウエハで開始して、標準パッド層、例えば、薄い熱酸化物、付着された窒化物８０（１００〜３００ｎｍ）およびＣＶＤ酸化物（５００〜１０００ｎｍ）が形成される。ＢＯＸ厚さは、ウエハを製造するために使用される技術に応じて変化する。ＳＩＭＯＸウエハでは、ＢＯＸは、１００〜５００ｎｍの厚さである。結合ウエハでは、ＢＯＸは、１０〜３００ｎｍの厚さである。深いストレージ・トレンチが、ＳＯＩ、ＢＯＸを経て、基板内にエッチングされる。エッチング中にＣＶＤ酸化物のほとんどは、除去される。標準トレンチ・キャパシタ処理が行われる。この処理は、必要ならばプレート外方拡散と、（Ｎ＋）ドープされたポリシリコンのキャパシタ誘電体ライニング（例えば、酸窒化物）付着とを含んでいる。プレートおよびノード電極は、簡略化するために図から省略されている。中心電極材料１０５は、代表的にはＢＯＸ５０の中間点の深さまでリセスされ、ストラップで、次には絶縁体で充填される開口部１１０を残す。結果が図２に示されており、図では、トレンチは、パッド窒化物８０、ＳＯＩ６０、ＢＯＸ５０を経て、基板１０内に延びている。
【００１８】
次に、シリコンよりむしろＢＯＸを腐蝕する等方性エッチングが、開口部１１０を横方向に広げ、拡張された開口部１１５を形成する。断片形状（ｏｄｄ ｓｈａｐｅｄ）の酸化物プラグ５２がこのエッチングの後に残る。このエッチングで必要なことは、エッチングが、層６０の下部に、埋め込みストラップとデバイス層との間を電気的に接触させるのに適したクリーンな面を作ることである。適切なエッチングは、ウエット・エッチング、例えばＨＦ、および等方性ドライ・エッチング、例えばＳＦ６，ＮＦ３，ＣＦ４／Ｏ２，ＣＦ４のようなガスを含むフッ素（ｆｌｕｏｒｉｎｅ）である。“Ｓｉｌｉｃｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ”Ｐｌｕｍｍｅｒ，Ｄｅａｌ，Ｇｒｉｆｆｉｎ，ｐｐ６４４−６４７，Ｐｒｅｎｔｉｃｅ Ｈａｌｌ，２０００のような標準的著書が、種々のガスの特性を論じている。
【００１９】
一例として、１００ｎｍの基本ルールでは、拡張された開口部１１５は、デバイス層６０の下に横方向に２５ｎｍだけ延び、左側の隣接する開口部に酸化物プラグ５２を経て短絡すること無しに、充分に大きい下部コンタクト領域を与える。基本ルールが変わるに従って、安全マージンのために必要な公差は、対応して変わる。開口部１１５の下部の角部が、基板１０に向かって下方に延びることに注意すべきである。埋め込みストラップが基板と短絡しないことが、リセスの深さとエッチング処理についての要件である。その結果が図３に示されている。
【００２０】
次に、ストラップ１２０が、開口部１１５内に導電性ポリシリコン（Ｎ＋）の付着によって形成される。ポリシリコンは、ＳＯＩ層６０の下面での接触に影響を与えない方向性エッチングによってリセスされ、ＳＯＩ層６０より下方にわずかに延びる開口部１１７を残す。このリセスは、ＳＯＩ層６０の上面からストラップ拡散領域を離れた状態にする働きをする。さらに、ストラップ材料が、デバイス層の垂直面と接触しているならば、トランジスタ特性（すなわち、短チャネル効果、接合リーク等）に悪影響を与えるストラップからの拡散があるかも知れない。
【００２１】
本発明の優れた特徴は、中央における残りのポリシリコン・ストラップの厚さが、キャパシタに流れ込んだり、キャパシタから流れ出たりする電流の流れに大きな影響を及ぼさないため、このリセスの深さが重要ではないということである。このステップの結果が図４に示されている。
【００２２】
次に、図５に示すように、適切な材料、例えばＣＶＤまたはＨＤＰ酸化物１４０が付着され、パッド窒化物８０と同じレベルに平坦化される。
【００２３】
フォトレジスト１８０は、パターニングされて開口部１８２を有し、エッチングは、ＢＯＸ５０および充填酸化物１４０よりむしろパッド窒化物８０およびＳＯＩ６０を腐蝕し、トレンチ間の領域から埋め込みストラップのポリシリコン材料を取り除く。このステップは、デバイス層に延びる浅いトレンチ分離（ＳＴＩ）の分離トレンチを形成する。拡張された開口部は、紙面の前後および左右に延びる。分離トレンチは、アクティブ領域を除いてデバイス層の全てを取り除き、そのため、アクティブ領域およびトレンチの外側の埋め込みストラップの部分が切り取られる。開口部１８２の大きさは、ストラップが、図の右側に延びるアクティブ領域間のオーバラップ内にのみ残るように選ばれ、そしてトレンチ、すなわちトレンチ外側の全てのストラップは、取り除かれる。結果が図６に示されている。このステップの目的は、ＳＯＩを経ての隣接するセル間のリークを防ぐことにある。
【００２４】
前のステップで取り除かれた領域は、酸化物で充填され、平坦化されてセル間にＳＴＩを形成する。トランジスタがデバイス層に形成され、図１に示すようにセルを完成する。図１のパッシング・ワード線２１４は、本発明によって与えられる広く厚い絶縁体が、トレンチ・キャパシタとパッシング・ワード線との間のアライメントに対して非常に寛容であるという本発明の利点を説明するために変位されて示されている。
【００２５】
図８を参照すると、他の実施例におけるステップの結果が示されている。この実施例では、埋め込みストラップのためのポリシリコンの付着の前に、金属窒化物（例えば、ＷＮ，ＴｉＮ）または他の低抵抗材料の導電性ライナ３２２がＣＶＤによってコンフォーマルに付着されている。この実施例は、第１の実施例のドープされたポリシリコン材料よりもＳＯＩ層６０に、更にコンフォーマルに付着および／または接着する材料が選択できる、すなわち、接着力および導電性の改善が、このステップの追加のコストに値する、という利点を有する。層３２２の厚さは、代表的に５ｎｍである。このステップの後、アモルファスまたはポリシリコン３２０が第１の実施例のように付着される。
【００２６】
図５の第１の実施例のように、ライナ３２２およびポリシリコン３２０は、リセスされ、開口部は、酸化物１４０で充填され、平坦化される。図９は、平坦化ステップに、第１の実施例と同じ開口部１８２を有するフォトレジストの付着とパターニングを加えたステップの結果を示している。図９において、ライナ３２２がＳＯＩ層６０の下部に接触するので、エッチャントは、ライナ３２２よりむしろポリシリコン３２０を腐蝕し、エッチャントがその腐蝕を横に広げる機会を減らすことに注目すべきである。異方性エッチングが、ライナが無傷のままであるために好ましい。好ましいエッチャントは、ＨＢｒ，Ｃｌ２，Ｃｌ２／ＨＢｒ／Ｏ２である。他の、ＳＦ６またはＣＦ４のようなドライ・エッチャントまたはＨＮＯ３：Ｈ２Ｏ：ＨＦ（＋ＣＨ３ＣＯＯＨ）のようなウエット・エッチャントが使用できる。
【００２７】
図１０は、トレンチ領域の外側の露出したパッド窒化物８０、ＳＯＩ、ライナおよびストラップを取り除き、次に酸化物１７０で充填し、ＳＴＩの酸化物１７０によって囲まれた誘電体の固体プラグ１４０を残した結果を示している。パッド窒化物８０が取り除かれ、トランジスタがＳＯＩ層６０に形成され、相互接続が形成されて、第１の実施例のように回路を完成する。
【００２８】
本発明を、１つの好ましい実施例で説明したが、当業者は、本発明の趣旨と範囲を逸脱することなく種々の変形を行って本発明を実現できることが分かるであろう。
【００２９】
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）アレイ絶縁層の上方に半導体のデバイス層を有し、前記デバイス層に形成されたパス・トランジスタに、埋め込みストラップによって接続されたトレンチ・キャパシタを含むＤＲＡＭセルのアレイを備える集積回路の製造方法であって、
前記デバイス層およびアレイ絶縁層を経てトレンチをエッチングすることにより１セットの前記トレンチ・キャパシタを形成し、キャパシタ絶縁体によって絶縁された中心電極を付着するステップを含み、
前記デバイス層の下面より下に前記中心電極をリセスするステップを含み、
前記トレンチの外側の前記アレイ絶縁層を横方向にエッチングし、それによって、前記デバイス層の前記下面の接触領域を露出するステップを含み、
前記デバイス層の下面より上のレベルまで前記トレンチ内にストラップ導電性材料を付着するステップを含み、前記ストラップ導電性材料は、前記下面に電気的に接触して前記埋め込みストラップを形成し、
前記ストラップ導電性材料の上方のトレンチ内に上部絶縁体厚さを有する上部絶縁材料を付着するステップを含み、
前記デバイス層に、セル電極と、トランジスタ・ゲートと、前記埋め込みストラップに接触する内部電極とを有する１セットのセル・パス・トランジスタを形成するステップとを含む集積回路の製造方法。
（２）第１サブセットのセルのトランジスタ・ゲートに接触し、第２サブセットのセルのトレンチの上方を延びる第１サブセットの相互接続線を形成するステップを更に含み、前記第１サブセットの相互接続線は、前記上部絶縁体厚さによって前記第２サブセットのセルの前記中心電極から垂直に分離され、
第２サブセットのセルのトランジスタ・ゲートに接触し、前記第１サブセットのセルのトレンチの上方を延びる第２サブセットの相互接続線を形成するステップを更に含み、前記第２サブセットの相互接続線は、前記上部絶縁体厚さによって前記第１サブセットのセルの前記中心電極から垂直に分離される上記（１）に記載の製造方法。
（３）前記デバイス層の前記下面より下のレベルまで前記トレンチ内の前記ストラップ導電性材料を取り除くステップを更に含み、前記ストラップ導電性材料は、前記デバイス層と前記下面でのみに電気的に接触する上記（１）に記載の製造方法。
（４）前記上部絶縁体層を平坦化し、前記トレンチおよび前記セル・パス・トランジスタの外側の前記デバイス層および前記アレイ絶縁層を、前記デバイス層の少なくとも下面の深さまで取り除くことによって１セットの分離トレンチを形成するステップを更に含み、前記トレンチの内側および前記トランジスタの下の埋め込みストラップの部分のみが残る上記（１）に記載の製造方法。
（５）前記上部絶縁体層を平坦化し、前記トレンチおよび前記セル・パス・トランジスタの外側の前記デバイス層および前記アレイ絶縁層を、前記デバイス層の少なくとも下面の深さまで取り除くことによって１セットの分離トレンチを形成するステップを更に含み、前記トレンチの内側および前記トランジスタの下の埋め込みストラップの部分のみが残る上記（２）に記載の製造方法。
（６）横方向にエッチングする前記ステップは、フッ素組成物を用いてほぼ等方性のエッチングによって行われる上記（１）に記載の製造方法。
（７）前記アレイ・デバイス層は、１００ｎｍより薄い厚さを有する上記（１）に記載の製造方法。
（８）前記上部絶縁体は、１００ｎｍより厚い厚さを有する上記（１）に記載の製造方法。
（９）アレイ絶縁層の上方に半導体のデバイス層を有し、前記デバイス層に形成されたパス・トランジスタに、埋め込みストラップによって接続されたトレンチ・キャパシタを含むＤＲＡＭセルのアレイを備える集積回路の製造方法であって、
前記デバイス層およびアレイ絶縁層を経てトレンチをエッチングすることにより１セットの前記トレンチ・キャパシタを形成し、キャパシタ絶縁体によって絶縁された中心電極を付着するステップを含み、
前記デバイス層の下面より下に前記中心電極をリセスするステップを含み、
前記トレンチの外側の前記アレイ絶縁層を横方向にエッチングし、それによって、前記デバイス層の前記下面の接触領域を露出するステップを含み、
前記デバイス層の下面より上のレベルまで前記トレンチ内にコンフォーマルなライナ導電性材料を付着するステップを含み、前記ライナ導電性材料は、前記下面に電気的に接触し、
前記デバイス層の下面より上のレベルまで前記トレンチ内にストラップ導電性材料を付着するステップを含み、前記ストラップ導電性材料は、前記コンフォーマルなライナ導電性材料を通る電気的パスを作って、前記埋め込みストラップを形成し、
前記ストラップ導電性材料の上方のトレンチ内に上部絶縁体厚さを有する上部絶縁材料を付着するステップを含み、
前記デバイス層に、セル電極と、トランジスタ・ゲートと、前記埋め込みストラップに接触する内部電極とを有する１セットのセル・パス・トランジスタを形成するステップとを含む集積回路の製造方法。
（１０）前記デバイス層の前記下面より下のレベルまで前記トレンチ内の前記ストラップ導電性材料を取り除くステップを更に含み、前記ストラップ導電性材料は、前記デバイス層と前記下面でのみに電気的に接触する上記（９）に記載の製造方法。
（１１）前記上部絶縁体層を平坦化し、前記トレンチおよび前記セル・パス・トランジスタの外側の前記デバイス層および前記アレイ絶縁層を、前記デバイス層の少なくとも下面の深さまで取り除くことによって１セットの分離トレンチを形成するステップを更に含み、前記トレンチの内側および前記トランジスタの下の埋め込みストラップの部分のみが残る上記（９）に記載の製造方法。
（１２）横方向にエッチングする前記ステップは、フッ素組成物を用いてほぼ等方性のエッチングによって行われる上記（９）に記載の製造方法。
（１３）アレイ絶縁層の上方に半導体のデバイス層を有し、前記デバイス層に形成されたパス・トランジスタに埋め込みストラップによって接続されたトレンチ・キャパシタを含むＤＲＡＭセルのアレイを備え、前記パス・トランジスタが前記トレンチに隣接する内部コンタクトを有する集積回路であって、
１セットの前記トレンチ・キャパシタは、キャパシタ絶縁体によって絶縁された中心電極を有し、前記中心電極は、前記デバイス層の下面より下に上面を有し、
前記埋め込みストラップは、前記デバイス層の前記下面より下のレベルまで前記トレンチ内に垂直に、および前記トレンチの外側に横方向に、および前記パス・トランジスタの前記内部コンタクトの下に広がるストラップ導電性材料により形成され、前記ストラップ導電性材料は、前記下面に電気的に接触して、前記埋め込みストラップを形成し、
上部絶縁材料が、前記ストラップ導電性材料の上方に広がる前記トレンチ内に上部絶縁体厚さを有し、前記パス・トランジスタの前記内部コンタクトの垂直面に接する集積回路。
（１４）前記中心電極の上面および前記デバイス層の前記下面に沿って広がる導電性材料のコンフォーマル層を更に有する上記（１３）に記載の集積回路。
【図面の簡単な説明】
【図１】本発明のＤＲＡＭセルの断面を示す図である。
【図２】図１に示すセルを作製する中間ステップを示す図である。
【図３】図１に示すセルを作製する中間ステップを示す図である。
【図４】図１に示すセルを作製する中間ステップを示す図である。
【図５】図１に示すセルを作製する中間ステップを示す図である。
【図６】図１に示すセルを作製する中間ステップを示す図である。
【図７】従来のＤＲＡＭセルの断面を示す図である。
【図８】他の実施例の対応するステップを示す図である。
【図９】他の実施例の対応するステップを示す図である。
【図１０】他の実施例の対応するステップを示す図である。
【符号の説明】
１０ 基板
５０ 埋め込み酸化物（ＢＯＸ）
５２ 酸化物プラグ
６０ シリコン・デバイス（ＳＯＩ）層
７０ シャロー・トレンチ分離（ＳＴＩ）
８０ パッド窒化物
１００ トレンチ・キャパシタ
１０５ 中心電極
１１０，１１５，１１７，１８２ 開口部
１２０，２１１ ストラップ
１４０，１７０ 酸化物
１８０ フォトレジスト
２１０ ＦＥＴ
２１２ ゲート
２１３，２１３’ ゲート酸化物
２１４，２３２ パッシング・ワード線
２２０ 拡散領域
２２５ ビット線
３２０ ポリシリコン
３２２ 導電性ライナ
【発明の属する技術分野】
本発明は、ＳＯＩウエハ上のＤＲＡＭアレイに関し、特に極めて薄い絶縁層に関する。
【０００２】
【従来の技術】
トレンチ・キャパシタＤＲＡＭアレイを有するＳＯＩ回路において、キャパシタは、キャパシタ・トレンチに接する垂直面でデバイス層と電気的に接触する埋め込みストラップを介してパス・トランジスタに接続される。
【０００３】
“パッシング・ワード線（ｐａｓｓｉｎｇ ｗｏｒｄｌｉｎｅ）”とキャパシタとの間の絶縁体の厚さが、結合（短絡を含む）を抑制するのに極めて充分であるときに、パッシング・ワード線が、アレイの隣接する行でのトレンチ・キャパシタ上を通るように、セルが千鳥配列される従来のＤＲＡＭレイアウトは機能する。
【０００４】
【発明が解決しようとする課題】
しかし、デバイス層の厚さを減らすことは、トレンチ上部酸化物（ＴＴＯ）の厚さを相対的に減少させてきた。それ故、従来の製造公差でパッシング・ワード線レイアウトを維持することは、もはや可能ではない。
【０００５】
したがって、従来技術において、薄いデバイス層を有するＳＯＩ回路のセル・レイアウト変更し、ＤＲＡＭセルのサイズを拡大しなければならない。
【０００６】
この技術は、パッシング・ワード線が隣接する行でのトレンチ上を通ることを依然として可能にしながら、薄いデバイス層の利点を維持するＤＲＡＭセル構造によって利益を得る。
【０００７】
【課題を解決するための手段】
本発明の目的は、埋め込みストラップがデバイス層の下部に接触するＳＯＩ技術のＤＲＡＭセル構造を提供することにある。
【０００８】
本発明の特徴は、デバイス層の下部の製造公差内の深さまでトレンチ中心電極をリセスすることにある。
【０００９】
本発明の他の特徴は、トレンチを横方向に広げるために等方性エッチングを行って、拡張された開口部でデバイス層をアンダーカットすることにある。
【００１０】
本発明の他の特徴は、拡張された開口部をコンフォーマルな導体で充填することにある。
【００１１】
本発明の更に他の特徴は、拡張された開口部の表面を、充填ステップの前に導電性材料でコーティングすることにある。
【００１２】
【発明の実施の形態】
図７を参照すると、従来のＤＲＡＭ ＳＯＩセルの一部断面が示されている。トレンチ１００は、シリコン・デバイス層６０（厚さ約３５ｎｍ）および埋め込み酸化物（ＢＯＸ）５０（厚さ１００〜３００ｎｍ）を経て基板１０に、一例として数ミクロンの深さまでエッチングされている。絶縁体、例えば酸化物または酸窒化物が、トレンチ内側にコンフォーマルに付着され、ドープされたポリシリコン中心電極１０５が付着されている。トレンチの上部左では、浅いトレンチ分離（ＳＴＩ）７０が、セルを回路の他の部分から分離している。トレンチの右側には、シリコン・デバイス層６０の部分の中に２つのＦＥＴ２１０が形成されている。図の中央のＦＥＴは、ドープされたポリシリコン・ストラップ２１１を介してトレンチ・キャパシタ１００に接続されている。ストラップ２１１は、トランジスタ２１０の一方の電極であり、拡散領域２２０は、他方の電極である。ゲート絶縁体２１３およびゲート２１２により、トランジスタ２１０が完成される。
【００１３】
拡散領域２２０は、両セルで共用され、両トランジスタ２１０に共通である。拡散領域は、ビット線２２５と電気的に接触するビット線コンタクトであり、ビット線は、アレイの他のセルと接触するように左右に延びている。
【００１４】
ゲート２１２は、また、ワード線であり、他のセルと接触するように紙面に対し垂直に延びている。図の左側には、“パッシング・ワード線”と呼ばれるポリシリコン２３２が、従来の折り返されたビット線アレイ・レイアウトにおいて、紙面の前後でセルと接触するように延びている。この幾何学的配置は、隣接するビット線が、センス増幅器の対向する側に達することができるように用いられ、従って、共通モード雑音除去を改善している。
【００１５】
本発明によって処理される問題は、パッシング・ワード線２３２と中心電極との間の絶縁が、トランジスタ２１０のゲート酸化物２１３と同じ厚さの薄いゲート酸化物２１３’のみであることである。現在の技術では、ＳＯＩ層の厚さが極めて薄いので、リセス調整における製造公差は、この領域を絶縁体で充填することを可能にしない。デバイス層の厚さが、約１００ｎｍ未満になると、製造公差（１００ｎｍデバイス層に対して±３５ｎｍ）が含まれ、ＴＴＯで充填することが可能な厚さがあまりに薄いので、パッシング・ワード線をトレンチ電極から確実に分離できないようになる。この場合、ここに示された小型バージョンから、パッシング・ワード線をトレンチから変位させる大型バージョンへレイアウトを変えることが必要である。
【００１６】
図１を参照すると、本発明の方法の結果が示されている。図では、中心電極１０５は、ＢＯＸ５０のほぼ中間までリセスされており、拡張されたトレンチ開口部が等方性エッチングによって形成されている。この拡張された開口部は、代表的に２５ｎｍ横方向に延び、デバイス層６０の下部側面（裏面）に接触する。トレンチ上部酸化物は、デバイス層６０の最大限の厚さにすることができ、絶縁のための充分な安全マージンを与える。以降の図は、方法におけるステップを示している。
【００１７】
約２００ｎｍの好ましいＢＯＸ厚さと、３５ｎｍのＰ型デバイス層厚さを有する標準ＳＯＩウエハで開始して、標準パッド層、例えば、薄い熱酸化物、付着された窒化物８０（１００〜３００ｎｍ）およびＣＶＤ酸化物（５００〜１０００ｎｍ）が形成される。ＢＯＸ厚さは、ウエハを製造するために使用される技術に応じて変化する。ＳＩＭＯＸウエハでは、ＢＯＸは、１００〜５００ｎｍの厚さである。結合ウエハでは、ＢＯＸは、１０〜３００ｎｍの厚さである。深いストレージ・トレンチが、ＳＯＩ、ＢＯＸを経て、基板内にエッチングされる。エッチング中にＣＶＤ酸化物のほとんどは、除去される。標準トレンチ・キャパシタ処理が行われる。この処理は、必要ならばプレート外方拡散と、（Ｎ＋）ドープされたポリシリコンのキャパシタ誘電体ライニング（例えば、酸窒化物）付着とを含んでいる。プレートおよびノード電極は、簡略化するために図から省略されている。中心電極材料１０５は、代表的にはＢＯＸ５０の中間点の深さまでリセスされ、ストラップで、次には絶縁体で充填される開口部１１０を残す。結果が図２に示されており、図では、トレンチは、パッド窒化物８０、ＳＯＩ６０、ＢＯＸ５０を経て、基板１０内に延びている。
【００１８】
次に、シリコンよりむしろＢＯＸを腐蝕する等方性エッチングが、開口部１１０を横方向に広げ、拡張された開口部１１５を形成する。断片形状（ｏｄｄ ｓｈａｐｅｄ）の酸化物プラグ５２がこのエッチングの後に残る。このエッチングで必要なことは、エッチングが、層６０の下部に、埋め込みストラップとデバイス層との間を電気的に接触させるのに適したクリーンな面を作ることである。適切なエッチングは、ウエット・エッチング、例えばＨＦ、および等方性ドライ・エッチング、例えばＳＦ６，ＮＦ３，ＣＦ４／Ｏ２，ＣＦ４のようなガスを含むフッ素（ｆｌｕｏｒｉｎｅ）である。“Ｓｉｌｉｃｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ”Ｐｌｕｍｍｅｒ，Ｄｅａｌ，Ｇｒｉｆｆｉｎ，ｐｐ６４４−６４７，Ｐｒｅｎｔｉｃｅ Ｈａｌｌ，２０００のような標準的著書が、種々のガスの特性を論じている。
【００１９】
一例として、１００ｎｍの基本ルールでは、拡張された開口部１１５は、デバイス層６０の下に横方向に２５ｎｍだけ延び、左側の隣接する開口部に酸化物プラグ５２を経て短絡すること無しに、充分に大きい下部コンタクト領域を与える。基本ルールが変わるに従って、安全マージンのために必要な公差は、対応して変わる。開口部１１５の下部の角部が、基板１０に向かって下方に延びることに注意すべきである。埋め込みストラップが基板と短絡しないことが、リセスの深さとエッチング処理についての要件である。その結果が図３に示されている。
【００２０】
次に、ストラップ１２０が、開口部１１５内に導電性ポリシリコン（Ｎ＋）の付着によって形成される。ポリシリコンは、ＳＯＩ層６０の下面での接触に影響を与えない方向性エッチングによってリセスされ、ＳＯＩ層６０より下方にわずかに延びる開口部１１７を残す。このリセスは、ＳＯＩ層６０の上面からストラップ拡散領域を離れた状態にする働きをする。さらに、ストラップ材料が、デバイス層の垂直面と接触しているならば、トランジスタ特性（すなわち、短チャネル効果、接合リーク等）に悪影響を与えるストラップからの拡散があるかも知れない。
【００２１】
本発明の優れた特徴は、中央における残りのポリシリコン・ストラップの厚さが、キャパシタに流れ込んだり、キャパシタから流れ出たりする電流の流れに大きな影響を及ぼさないため、このリセスの深さが重要ではないということである。このステップの結果が図４に示されている。
【００２２】
次に、図５に示すように、適切な材料、例えばＣＶＤまたはＨＤＰ酸化物１４０が付着され、パッド窒化物８０と同じレベルに平坦化される。
【００２３】
フォトレジスト１８０は、パターニングされて開口部１８２を有し、エッチングは、ＢＯＸ５０および充填酸化物１４０よりむしろパッド窒化物８０およびＳＯＩ６０を腐蝕し、トレンチ間の領域から埋め込みストラップのポリシリコン材料を取り除く。このステップは、デバイス層に延びる浅いトレンチ分離（ＳＴＩ）の分離トレンチを形成する。拡張された開口部は、紙面の前後および左右に延びる。分離トレンチは、アクティブ領域を除いてデバイス層の全てを取り除き、そのため、アクティブ領域およびトレンチの外側の埋め込みストラップの部分が切り取られる。開口部１８２の大きさは、ストラップが、図の右側に延びるアクティブ領域間のオーバラップ内にのみ残るように選ばれ、そしてトレンチ、すなわちトレンチ外側の全てのストラップは、取り除かれる。結果が図６に示されている。このステップの目的は、ＳＯＩを経ての隣接するセル間のリークを防ぐことにある。
【００２４】
前のステップで取り除かれた領域は、酸化物で充填され、平坦化されてセル間にＳＴＩを形成する。トランジスタがデバイス層に形成され、図１に示すようにセルを完成する。図１のパッシング・ワード線２１４は、本発明によって与えられる広く厚い絶縁体が、トレンチ・キャパシタとパッシング・ワード線との間のアライメントに対して非常に寛容であるという本発明の利点を説明するために変位されて示されている。
【００２５】
図８を参照すると、他の実施例におけるステップの結果が示されている。この実施例では、埋め込みストラップのためのポリシリコンの付着の前に、金属窒化物（例えば、ＷＮ，ＴｉＮ）または他の低抵抗材料の導電性ライナ３２２がＣＶＤによってコンフォーマルに付着されている。この実施例は、第１の実施例のドープされたポリシリコン材料よりもＳＯＩ層６０に、更にコンフォーマルに付着および／または接着する材料が選択できる、すなわち、接着力および導電性の改善が、このステップの追加のコストに値する、という利点を有する。層３２２の厚さは、代表的に５ｎｍである。このステップの後、アモルファスまたはポリシリコン３２０が第１の実施例のように付着される。
【００２６】
図５の第１の実施例のように、ライナ３２２およびポリシリコン３２０は、リセスされ、開口部は、酸化物１４０で充填され、平坦化される。図９は、平坦化ステップに、第１の実施例と同じ開口部１８２を有するフォトレジストの付着とパターニングを加えたステップの結果を示している。図９において、ライナ３２２がＳＯＩ層６０の下部に接触するので、エッチャントは、ライナ３２２よりむしろポリシリコン３２０を腐蝕し、エッチャントがその腐蝕を横に広げる機会を減らすことに注目すべきである。異方性エッチングが、ライナが無傷のままであるために好ましい。好ましいエッチャントは、ＨＢｒ，Ｃｌ２，Ｃｌ２／ＨＢｒ／Ｏ２である。他の、ＳＦ６またはＣＦ４のようなドライ・エッチャントまたはＨＮＯ３：Ｈ２Ｏ：ＨＦ（＋ＣＨ３ＣＯＯＨ）のようなウエット・エッチャントが使用できる。
【００２７】
図１０は、トレンチ領域の外側の露出したパッド窒化物８０、ＳＯＩ、ライナおよびストラップを取り除き、次に酸化物１７０で充填し、ＳＴＩの酸化物１７０によって囲まれた誘電体の固体プラグ１４０を残した結果を示している。パッド窒化物８０が取り除かれ、トランジスタがＳＯＩ層６０に形成され、相互接続が形成されて、第１の実施例のように回路を完成する。
【００２８】
本発明を、１つの好ましい実施例で説明したが、当業者は、本発明の趣旨と範囲を逸脱することなく種々の変形を行って本発明を実現できることが分かるであろう。
【００２９】
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）アレイ絶縁層の上方に半導体のデバイス層を有し、前記デバイス層に形成されたパス・トランジスタに、埋め込みストラップによって接続されたトレンチ・キャパシタを含むＤＲＡＭセルのアレイを備える集積回路の製造方法であって、
前記デバイス層およびアレイ絶縁層を経てトレンチをエッチングすることにより１セットの前記トレンチ・キャパシタを形成し、キャパシタ絶縁体によって絶縁された中心電極を付着するステップを含み、
前記デバイス層の下面より下に前記中心電極をリセスするステップを含み、
前記トレンチの外側の前記アレイ絶縁層を横方向にエッチングし、それによって、前記デバイス層の前記下面の接触領域を露出するステップを含み、
前記デバイス層の下面より上のレベルまで前記トレンチ内にストラップ導電性材料を付着するステップを含み、前記ストラップ導電性材料は、前記下面に電気的に接触して前記埋め込みストラップを形成し、
前記ストラップ導電性材料の上方のトレンチ内に上部絶縁体厚さを有する上部絶縁材料を付着するステップを含み、
前記デバイス層に、セル電極と、トランジスタ・ゲートと、前記埋め込みストラップに接触する内部電極とを有する１セットのセル・パス・トランジスタを形成するステップとを含む集積回路の製造方法。
（２）第１サブセットのセルのトランジスタ・ゲートに接触し、第２サブセットのセルのトレンチの上方を延びる第１サブセットの相互接続線を形成するステップを更に含み、前記第１サブセットの相互接続線は、前記上部絶縁体厚さによって前記第２サブセットのセルの前記中心電極から垂直に分離され、
第２サブセットのセルのトランジスタ・ゲートに接触し、前記第１サブセットのセルのトレンチの上方を延びる第２サブセットの相互接続線を形成するステップを更に含み、前記第２サブセットの相互接続線は、前記上部絶縁体厚さによって前記第１サブセットのセルの前記中心電極から垂直に分離される上記（１）に記載の製造方法。
（３）前記デバイス層の前記下面より下のレベルまで前記トレンチ内の前記ストラップ導電性材料を取り除くステップを更に含み、前記ストラップ導電性材料は、前記デバイス層と前記下面でのみに電気的に接触する上記（１）に記載の製造方法。
（４）前記上部絶縁体層を平坦化し、前記トレンチおよび前記セル・パス・トランジスタの外側の前記デバイス層および前記アレイ絶縁層を、前記デバイス層の少なくとも下面の深さまで取り除くことによって１セットの分離トレンチを形成するステップを更に含み、前記トレンチの内側および前記トランジスタの下の埋め込みストラップの部分のみが残る上記（１）に記載の製造方法。
（５）前記上部絶縁体層を平坦化し、前記トレンチおよび前記セル・パス・トランジスタの外側の前記デバイス層および前記アレイ絶縁層を、前記デバイス層の少なくとも下面の深さまで取り除くことによって１セットの分離トレンチを形成するステップを更に含み、前記トレンチの内側および前記トランジスタの下の埋め込みストラップの部分のみが残る上記（２）に記載の製造方法。
（６）横方向にエッチングする前記ステップは、フッ素組成物を用いてほぼ等方性のエッチングによって行われる上記（１）に記載の製造方法。
（７）前記アレイ・デバイス層は、１００ｎｍより薄い厚さを有する上記（１）に記載の製造方法。
（８）前記上部絶縁体は、１００ｎｍより厚い厚さを有する上記（１）に記載の製造方法。
（９）アレイ絶縁層の上方に半導体のデバイス層を有し、前記デバイス層に形成されたパス・トランジスタに、埋め込みストラップによって接続されたトレンチ・キャパシタを含むＤＲＡＭセルのアレイを備える集積回路の製造方法であって、
前記デバイス層およびアレイ絶縁層を経てトレンチをエッチングすることにより１セットの前記トレンチ・キャパシタを形成し、キャパシタ絶縁体によって絶縁された中心電極を付着するステップを含み、
前記デバイス層の下面より下に前記中心電極をリセスするステップを含み、
前記トレンチの外側の前記アレイ絶縁層を横方向にエッチングし、それによって、前記デバイス層の前記下面の接触領域を露出するステップを含み、
前記デバイス層の下面より上のレベルまで前記トレンチ内にコンフォーマルなライナ導電性材料を付着するステップを含み、前記ライナ導電性材料は、前記下面に電気的に接触し、
前記デバイス層の下面より上のレベルまで前記トレンチ内にストラップ導電性材料を付着するステップを含み、前記ストラップ導電性材料は、前記コンフォーマルなライナ導電性材料を通る電気的パスを作って、前記埋め込みストラップを形成し、
前記ストラップ導電性材料の上方のトレンチ内に上部絶縁体厚さを有する上部絶縁材料を付着するステップを含み、
前記デバイス層に、セル電極と、トランジスタ・ゲートと、前記埋め込みストラップに接触する内部電極とを有する１セットのセル・パス・トランジスタを形成するステップとを含む集積回路の製造方法。
（１０）前記デバイス層の前記下面より下のレベルまで前記トレンチ内の前記ストラップ導電性材料を取り除くステップを更に含み、前記ストラップ導電性材料は、前記デバイス層と前記下面でのみに電気的に接触する上記（９）に記載の製造方法。
（１１）前記上部絶縁体層を平坦化し、前記トレンチおよび前記セル・パス・トランジスタの外側の前記デバイス層および前記アレイ絶縁層を、前記デバイス層の少なくとも下面の深さまで取り除くことによって１セットの分離トレンチを形成するステップを更に含み、前記トレンチの内側および前記トランジスタの下の埋め込みストラップの部分のみが残る上記（９）に記載の製造方法。
（１２）横方向にエッチングする前記ステップは、フッ素組成物を用いてほぼ等方性のエッチングによって行われる上記（９）に記載の製造方法。
（１３）アレイ絶縁層の上方に半導体のデバイス層を有し、前記デバイス層に形成されたパス・トランジスタに埋め込みストラップによって接続されたトレンチ・キャパシタを含むＤＲＡＭセルのアレイを備え、前記パス・トランジスタが前記トレンチに隣接する内部コンタクトを有する集積回路であって、
１セットの前記トレンチ・キャパシタは、キャパシタ絶縁体によって絶縁された中心電極を有し、前記中心電極は、前記デバイス層の下面より下に上面を有し、
前記埋め込みストラップは、前記デバイス層の前記下面より下のレベルまで前記トレンチ内に垂直に、および前記トレンチの外側に横方向に、および前記パス・トランジスタの前記内部コンタクトの下に広がるストラップ導電性材料により形成され、前記ストラップ導電性材料は、前記下面に電気的に接触して、前記埋め込みストラップを形成し、
上部絶縁材料が、前記ストラップ導電性材料の上方に広がる前記トレンチ内に上部絶縁体厚さを有し、前記パス・トランジスタの前記内部コンタクトの垂直面に接する集積回路。
（１４）前記中心電極の上面および前記デバイス層の前記下面に沿って広がる導電性材料のコンフォーマル層を更に有する上記（１３）に記載の集積回路。
【図面の簡単な説明】
【図１】本発明のＤＲＡＭセルの断面を示す図である。
【図２】図１に示すセルを作製する中間ステップを示す図である。
【図３】図１に示すセルを作製する中間ステップを示す図である。
【図４】図１に示すセルを作製する中間ステップを示す図である。
【図５】図１に示すセルを作製する中間ステップを示す図である。
【図６】図１に示すセルを作製する中間ステップを示す図である。
【図７】従来のＤＲＡＭセルの断面を示す図である。
【図８】他の実施例の対応するステップを示す図である。
【図９】他の実施例の対応するステップを示す図である。
【図１０】他の実施例の対応するステップを示す図である。
【符号の説明】
１０ 基板
５０ 埋め込み酸化物（ＢＯＸ）
５２ 酸化物プラグ
６０ シリコン・デバイス（ＳＯＩ）層
７０ シャロー・トレンチ分離（ＳＴＩ）
８０ パッド窒化物
１００ トレンチ・キャパシタ
１０５ 中心電極
１１０，１１５，１１７，１８２ 開口部
１２０，２１１ ストラップ
１４０，１７０ 酸化物
１８０ フォトレジスト
２１０ ＦＥＴ
２１２ ゲート
２１３，２１３’ ゲート酸化物
２１４，２３２ パッシング・ワード線
２２０ 拡散領域
２２５ ビット線
３２０ ポリシリコン
３２２ 導電性ライナ
Claims (14)
- アレイ絶縁層の上方に半導体のデバイス層を有し、前記デバイス層に形成されたパス・トランジスタに、埋め込みストラップによって接続されたトレンチ・キャパシタを含むＤＲＡＭセルのアレイを備える集積回路の製造方法であって、
前記デバイス層およびアレイ絶縁層を経てトレンチをエッチングすることにより１セットの前記トレンチ・キャパシタを形成し、キャパシタ絶縁体によって絶縁された中心電極を付着するステップを含み、
前記デバイス層の下面より下に前記中心電極をリセスするステップを含み、
前記トレンチの外側の前記アレイ絶縁層を横方向にエッチングし、それによって、前記デバイス層の前記下面の接触領域を露出するステップを含み、
前記デバイス層の下面より上のレベルまで前記トレンチ内にストラップ導電性材料を付着するステップを含み、前記ストラップ導電性材料は、前記下面に電気的に接触して前記埋め込みストラップを形成し、
前記ストラップ導電性材料の上方のトレンチ内に上部絶縁体厚さを有する上部絶縁材料を付着するステップを含み、
前記デバイス層に、セル電極と、トランジスタ・ゲートと、前記埋め込みストラップに接触する内部電極とを有する１セットのセル・パス・トランジスタを形成するステップとを含む集積回路の製造方法。 - 第１サブセットのセルのトランジスタ・ゲートに接触し、第２サブセットのセルのトレンチの上方を延びる第１サブセットの相互接続線を形成するステップを更に含み、前記第１サブセットの相互接続線は、前記上部絶縁体厚さによって前記第２サブセットのセルの前記中心電極から垂直に分離され、
第２サブセットのセルのトランジスタ・ゲートに接触し、前記第１サブセットのセルのトレンチの上方を延びる第２サブセットの相互接続線を形成するステップを更に含み、前記第２サブセットの相互接続線は、前記上部絶縁体厚さによって前記第１サブセットのセルの前記中心電極から垂直に分離される請求項１に記載の製造方法。 - 前記デバイス層の前記下面より下のレベルまで前記トレンチ内の前記ストラップ導電性材料を取り除くステップを更に含み、前記ストラップ導電性材料は、前記デバイス層と前記下面でのみに電気的に接触する請求項１に記載の製造方法。
- 前記上部絶縁体層を平坦化し、前記トレンチおよび前記セル・パス・トランジスタの外側の前記デバイス層および前記アレイ絶縁層を、前記デバイス層の少なくとも下面の深さまで取り除くことによって１セットの分離トレンチを形成するステップを更に含み、前記トレンチの内側および前記トランジスタの下の埋め込みストラップの部分のみが残る請求項１に記載の製造方法。
- 前記上部絶縁体層を平坦化し、前記トレンチおよび前記セル・パス・トランジスタの外側の前記デバイス層および前記アレイ絶縁層を、前記デバイス層の少なくとも下面の深さまで取り除くことによって１セットの分離トレンチを形成するステップを更に含み、前記トレンチの内側および前記トランジスタの下の埋め込みストラップの部分のみが残る請求項２に記載の製造方法。
- 横方向にエッチングする前記ステップは、フッ素組成物を用いてほぼ等方性のエッチングによって行われる請求項１に記載の製造方法。
- 前記アレイ・デバイス層は、１００ｎｍより薄い厚さを有する請求項１に記載の製造方法。
- 前記上部絶縁体は、１００ｎｍより厚い厚さを有する請求項１に記載の製造方法。
- アレイ絶縁層の上方に半導体のデバイス層を有し、前記デバイス層に形成されたパス・トランジスタに、埋め込みストラップによって接続されたトレンチ・キャパシタを含むＤＲＡＭセルのアレイを備える集積回路の製造方法であって、
前記デバイス層およびアレイ絶縁層を経てトレンチをエッチングすることにより１セットの前記トレンチ・キャパシタを形成し、キャパシタ絶縁体によって絶縁された中心電極を付着するステップを含み、
前記デバイス層の下面より下に前記中心電極をリセスするステップを含み、
前記トレンチの外側の前記アレイ絶縁層を横方向にエッチングし、それによって、前記デバイス層の前記下面の接触領域を露出するステップを含み、
前記デバイス層の下面より上のレベルまで前記トレンチ内にコンフォーマルなライナ導電性材料を付着するステップを含み、前記ライナ導電性材料は、前記下面に電気的に接触し、
前記デバイス層の下面より上のレベルまで前記トレンチ内にストラップ導電性材料を付着するステップを含み、前記ストラップ導電性材料は、前記コンフォーマルなライナ導電性材料を通る電気的パスを作って、前記埋め込みストラップを形成し、
前記ストラップ導電性材料の上方のトレンチ内に上部絶縁体厚さを有する上部絶縁材料を付着するステップを含み、
前記デバイス層に、セル電極と、トランジスタ・ゲートと、前記埋め込みストラップに接触する内部電極とを有する１セットのセル・パス・トランジスタを形成するステップとを含む集積回路の製造方法。 - 前記デバイス層の前記下面より下のレベルまで前記トレンチ内の前記ストラップ導電性材料を取り除くステップを更に含み、前記ストラップ導電性材料は、前記デバイス層と前記下面でのみに電気的に接触する請求項９に記載の製造方法。
- 前記上部絶縁体層を平坦化し、前記トレンチおよび前記セル・パス・トランジスタの外側の前記デバイス層および前記アレイ絶縁層を、前記デバイス層の少なくとも下面の深さまで取り除くことによって１セットの分離トレンチを形成するステップを更に含み、前記トレンチの内側および前記トランジスタの下の埋め込みストラップの部分のみが残る請求項９に記載の製造方法。
- 横方向にエッチングする前記ステップは、フッ素組成物を用いてほぼ等方性のエッチングによって行われる請求項９に記載の製造方法。
- アレイ絶縁層の上方に半導体のデバイス層を有し、前記デバイス層に形成されたパス・トランジスタに埋め込みストラップによって接続されたトレンチ・キャパシタを含むＤＲＡＭセルのアレイを備え、前記パス・トランジスタが前記トレンチに隣接する内部コンタクトを有する集積回路であって、
１セットの前記トレンチ・キャパシタは、キャパシタ絶縁体によって絶縁された中心電極を有し、前記中心電極は、前記デバイス層の下面より下に上面を有し、
前記埋め込みストラップは、前記デバイス層の前記下面より下のレベルまで前記トレンチ内に垂直に、および前記トレンチの外側に横方向に、および前記パス・トランジスタの前記内部コンタクトの下に広がるストラップ導電性材料により形成され、前記ストラップ導電性材料は、前記下面に電気的に接触して、前記埋め込みストラップを形成し、
上部絶縁材料が、前記ストラップ導電性材料の上方に広がる前記トレンチ内に上部絶縁体厚さを有し、前記パス・トランジスタの前記内部コンタクトの垂直面に接する集積回路。 - 前記中心電極の上面および前記デバイス層の前記下面に沿って広がる導電性材料のコンフォーマル層を更に有する請求項１３に記載の集積回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/161,960 US6635525B1 (en) | 2002-06-03 | 2002-06-03 | Method of making backside buried strap for SOI DRAM trench capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004015053A true JP2004015053A (ja) | 2004-01-15 |
| JP3953981B2 JP3953981B2 (ja) | 2007-08-08 |
Family
ID=28791195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003151411A Expired - Fee Related JP3953981B2 (ja) | 2002-06-03 | 2003-05-28 | 集積回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6635525B1 (ja) |
| JP (1) | JP3953981B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1331671B1 (en) * | 2000-11-01 | 2007-01-24 | Japan Science and Technology Agency | Point contact array and electronic circuit comprising the same |
| US6979851B2 (en) * | 2002-10-04 | 2005-12-27 | International Business Machines Corporation | Structure and method of vertical transistor DRAM cell having a low leakage buried strap |
| US6964897B2 (en) | 2003-06-09 | 2005-11-15 | International Business Machines Corporation | SOI trench capacitor cell incorporating a low-leakage floating body array transistor |
| JP3927179B2 (ja) * | 2004-01-06 | 2007-06-06 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US7153737B2 (en) * | 2005-01-17 | 2006-12-26 | International Business Machines Corporation | Self-aligned, silicided, trench-based, DRAM/EDRAM processes with improved retention |
| US7345343B2 (en) * | 2005-08-02 | 2008-03-18 | Texas Instruments Incorporated | Integrated circuit having a top side wafer contact and a method of manufacture therefor |
| US7898014B2 (en) | 2006-03-30 | 2011-03-01 | International Business Machines Corporation | Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures |
| TWI300975B (en) * | 2006-06-08 | 2008-09-11 | Nanya Technology Corp | Method for fabricating recessed-gate mos transistor device |
| US7888723B2 (en) * | 2008-01-18 | 2011-02-15 | International Business Machines Corporation | Deep trench capacitor in a SOI substrate having a laterally protruding buried strap |
| US7384842B1 (en) * | 2008-02-14 | 2008-06-10 | International Business Machines Corporation | Methods involving silicon-on-insulator trench memory with implanted plate |
| US7749835B2 (en) * | 2008-03-14 | 2010-07-06 | International Business Machines Corporation | Trench memory with self-aligned strap formed by self-limiting process |
| US20100200949A1 (en) | 2009-02-12 | 2010-08-12 | International Business Machines Corporation | Method for tuning the threshold voltage of a metal gate and high-k device |
| US8030707B2 (en) * | 2009-02-23 | 2011-10-04 | International Business Machines Corporation | Semiconductor structure |
| US8513723B2 (en) * | 2010-01-19 | 2013-08-20 | International Business Machines Corporation | Method and structure for forming high performance MOS capacitor along with fully depleted semiconductor on insulator devices on the same chip |
| US8318574B2 (en) | 2010-07-30 | 2012-11-27 | International Business Machines Corporation | SOI trench DRAM structure with backside strap |
| US8293625B2 (en) * | 2011-01-19 | 2012-10-23 | International Business Machines Corporation | Structure and method for hard mask removal on an SOI substrate without using CMP process |
| US20120326230A1 (en) * | 2011-06-22 | 2012-12-27 | International Business Machines Corporation | Silicon on insulator complementary metal oxide semiconductor with an isolation formed at low temperature |
| US8492819B2 (en) | 2011-07-14 | 2013-07-23 | International Business Machines Corporation | FET eDRAM trench self-aligned to buried strap |
| US8507915B2 (en) | 2011-11-30 | 2013-08-13 | International Business Machines Corporation | Low resistance embedded strap for a trench capacitor |
| US9461050B2 (en) | 2013-12-06 | 2016-10-04 | Globalfoundries Inc. | Self-aligned laterally extended strap for a dynamic random access memory cell |
| KR102258743B1 (ko) | 2014-04-30 | 2021-06-02 | 삼성전자주식회사 | 반도체 패키지의 제조 방법, 이에 의해 형성된 반도체 패키지 및 이를 포함하는 반도체 장치 |
| US9530691B1 (en) * | 2016-02-19 | 2016-12-27 | Globalfoundries Inc. | Methods, apparatus and system for forming a dielectric field for dual orientation self aligned vias |
| CN107706107B (zh) * | 2017-11-15 | 2020-02-18 | 上海华力微电子有限公司 | 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法 |
| US11049862B2 (en) | 2019-10-20 | 2021-06-29 | HeFeChip Corporation Limited | Semiconductor device and fabrication method thereof |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE703625C (de) * | 1936-04-03 | 1941-03-13 | Normalzeit Lehner & Co | Mit Gleichstrom betriebene Fernmeldeanlage mit in die UEbertragungsleitung eingeschalteten, von der Stromrichtung abhaengigen Schaltmitteln |
| US5525531A (en) * | 1995-06-05 | 1996-06-11 | International Business Machines Corporation | SOI DRAM with field-shield isolation |
| JP3311205B2 (ja) * | 1995-07-13 | 2002-08-05 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US5905279A (en) * | 1996-04-09 | 1999-05-18 | Kabushiki Kaisha Toshiba | Low resistant trench fill for a semiconductor device |
| US5674769A (en) * | 1996-06-14 | 1997-10-07 | Siemens Aktiengesellschaft | Process for forming deep trench DRAMs with sub-groundrule gates |
| US5909044A (en) | 1997-07-18 | 1999-06-01 | International Business Machines Corporation | Process for forming a high density semiconductor device |
| US6074954A (en) | 1998-08-31 | 2000-06-13 | Applied Materials, Inc | Process for control of the shape of the etch front in the etching of polysilicon |
| US6184091B1 (en) * | 1999-02-01 | 2001-02-06 | Infineon Technologies North America Corp. | Formation of controlled trench top isolation layers for vertical transistors |
| US6063657A (en) | 1999-02-22 | 2000-05-16 | International Business Machines Corporation | Method of forming a buried strap in a DRAM |
| US6184107B1 (en) | 1999-03-17 | 2001-02-06 | International Business Machines Corp. | Capacitor trench-top dielectric for self-aligned device isolation |
| US6238967B1 (en) | 1999-04-12 | 2001-05-29 | Motorola, Inc. | Method of forming embedded DRAM structure |
| US6190971B1 (en) * | 1999-05-13 | 2001-02-20 | International Business Machines Corporation | Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region |
| US6232170B1 (en) | 1999-06-16 | 2001-05-15 | International Business Machines Corporation | Method of fabricating trench for SOI merged logic DRAM |
| US6066527A (en) | 1999-07-26 | 2000-05-23 | Infineon Technologies North America Corp. | Buried strap poly etch back (BSPE) process |
| US6426252B1 (en) * | 1999-10-25 | 2002-07-30 | International Business Machines Corporation | Silicon-on-insulator vertical array DRAM cell with self-aligned buried strap |
| US6369419B1 (en) * | 2000-06-23 | 2002-04-09 | International Business Machines Corporation | Self-aligned near surface strap for high density trench DRAMS |
| JP3808700B2 (ja) * | 2000-12-06 | 2006-08-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6429068B1 (en) * | 2001-07-02 | 2002-08-06 | International Business Machines Corporation | Structure and method of fabricating embedded vertical DRAM arrays with silicided bitline and polysilicon interconnect |
-
2002
- 2002-06-03 US US10/161,960 patent/US6635525B1/en not_active Expired - Fee Related
-
2003
- 2003-05-28 JP JP2003151411A patent/JP3953981B2/ja not_active Expired - Fee Related
- 2003-07-08 US US10/614,961 patent/US6815749B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6635525B1 (en) | 2003-10-21 |
| JP3953981B2 (ja) | 2007-08-08 |
| US6815749B1 (en) | 2004-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3953981B2 (ja) | 集積回路の製造方法 | |
| US5858829A (en) | Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas using sidewall-spacer bit lines | |
| JP3496754B2 (ja) | 半導体装置の形成方法 | |
| US7015092B2 (en) | Methods for forming vertical gate transistors providing improved isolation and alignment of vertical gate contacts | |
| US6548394B1 (en) | Method of forming contact plugs | |
| US20020155654A1 (en) | Vertical gate top engineering for improved GC and CB process windows | |
| JP3994073B2 (ja) | Ｄｒａｍセル、ｄｒａｍセルの製造方法並びにｄｒａｍセル及びサポート・トランジスタのアレイを有する集積回路の製造方法 | |
| KR20010050067A (ko) | Ｄｒａｍ 디바이스 및 그의 제조 프로세스 | |
| US20090200593A1 (en) | Semiconductor device having mos-transistor formed on semiconductor substrate and method for manufacturing thereof | |
| JPH11168199A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2001257325A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2001035860A (ja) | 縦型トランジスタに位置合せされた埋込み表面ストラップ用のハイブリッド５ｆ２セル・レイアウト | |
| US6903022B2 (en) | Method of forming contact hole | |
| KR100791343B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100273678B1 (ko) | 반도체메모리장치및그제조방법 | |
| US7109080B2 (en) | Method of forming capacitor over bitline contact | |
| KR100273679B1 (ko) | 매몰절연층을갖는반도체기판및그제조방법 | |
| KR20020008469A (ko) | 반도체 소자 및 그의 제조방법 | |
| JPH09260605A (ja) | トランジスタの製造方法とそのトランジスタ | |
| KR20060104033A (ko) | 리세스된 활성영역을 갖는 반도체소자 및 그의 제조 방법 | |
| JPH09321249A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JP3321390B2 (ja) | 半導体集積回路装置 | |
| KR100293715B1 (ko) | 고집적 반도체 기억소자 제조방법 | |
| JPH11354628A (ja) | 集積回路中の素子分離領域の形成方法 | |
| JP2579211B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070115 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |