TW546647B - Magnetic storage element, the manufacturing method and driving method thereof, and memory array - Google Patents

Magnetic storage element, the manufacturing method and driving method thereof, and memory array Download PDF

Info

Publication number
TW546647B
TW546647B TW091100898A TW91100898A TW546647B TW 546647 B TW546647 B TW 546647B TW 091100898 A TW091100898 A TW 091100898A TW 91100898 A TW91100898 A TW 91100898A TW 546647 B TW546647 B TW 546647B
Authority
TW
Taiwan
Prior art keywords
lead
magnetic
wire
aforementioned
ferromagnetic body
Prior art date
Application number
TW091100898A
Other languages
English (en)
Inventor
Nozomu Matsukawa
Masayoshi Hiramoto
Akihiro Odagawa
Mitsuo Satomi
Yasunari Sugita
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW546647B publication Critical patent/TW546647B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3213—Exchange coupling of magnetic semiconductor multilayers, e.g. MnSe/ZnSe superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)

Description

546647 a7 -------------------B7___ 五、發明說明（ί ) 技術頜域 本發明，係關於磁性記憶元件、其製造方法及其驅動 方法。又’本發明亦係關於複數的磁性記憶元件排列成之 記憶陣列。 背景技術 近年來’強磁性穿隧接合元件之潛在的高MR變化率 受到注目’其於磁頭、MRAM(Magnetic Random Access Memory :磁性隨機存取記憶體)等元件方面之應用開發正蓬 勃進展中。作爲記憶體使用之場合，於寫入時，係藉由使 構成強磁性穿隧接合之複數的強磁性體的至少1者之磁化 方向變化來進行，於讀取時，則藉由偵測出伴隨著磁化方 向變化之電阻變化而進行。 爲了因應記憶的大容量化，必須將元件及寫入/讀出用 的導線之粗細抑制於次微米之程度。隨著微細化的繼續進 展，強磁性體的磁化方向之變化所須要的磁場須增大是可 預知的。然而，同樣地微細化之導線中所能流通之電流有 其界限。因此，對磁阻元件有效率地施加磁場是殷切需求 者。 在美國專利第5659499號中，揭示出利用配置於導線 周圍之磁性體來對磁阻元件施加磁場。然而，其中，對於 隨著元件的微細化導致之強磁性體的大小亦受到限制之事 實並未被考慮進去。尤其是對於沿著寬度受到限制之導線 配置之強磁性體，導線的延伸方向等之形狀異向性，會妨 礙到磁場之有效地施加。 ________ί___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） « n n n n n ϋ an n n n n ϋ · n I ί n n -ϋ n fl n n n «1 ϋ n ft— I - (請先閱讀背面之注意事項再填寫本頁) A7 546647 ________B7___ 五、發明說明（y) 欲有效率地施加磁場，寫入用的導線位置’以與磁阻 元件較近爲佳。乃因磁場係以距離的平方做衰減。然而， 以MOS電晶體般的3端子元件作爲記憶體之切換元件使用 之場合，爲了連接磁阻元件與切換元件須有引出導線。因 此，寫入用導線的一方，須由較此引出導線的外側處對元 件施加磁場。而於以二極體作爲切換元件配置於磁阻元件 與寫入用兼讀取用導線之間的場合，此導線，亦須自切換 元件的外側施加磁場。 爲了實現記憶的大容量化所必須解決之其他問題’爲 隨著元件的高密集化所產生之磁性串音(cross talk)。磁性串 音會引起與須施加磁場之元件鄰接之元件的錯誤動作。 發明之掲示 本發明以提供於記憶的大容量化有用的磁性記憶元件 、其製造方法、其驅動方法、及使用磁性記憶元件之記憶 陣列爲目的。 本發明之第1磁性記憶元件，係含有磁阻元件、用以 產生磁通使此磁阻元件的電阻値變化之導線、與此磁通所 通過之至少1個的強磁性體。此至少1個強磁性體會形成 磁隙，於上述磁隙中使上述磁通通過前述磁阻元件。並且 ，強磁性體係以可滿足下述的關係式a)〜c)之方式配置： a) M1^2Lg b) Lw/Ly $ 5 及 Ly/Lt — 5 之至少一方 c) Ly ^ 1.0 // m 式中，Ml爲沿著與前述磁隙平行的方向測定之前述 ___5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 546647 A7 _ — _B7_____ 五、發明說明（j ) 磁阻元件的長度，Lg爲前述磁隙的長度，Lt爲前述強磁性 體的厚度，Lw爲前述導線的延伸方向之前述強磁性體的長 度，Ly爲前述磁通通過則述強磁性體內之距離。又，Ly會 有依於磁通之通過強磁性體之位置等而變化之情形。此場 合，可採用平均的距離。Lt，若強磁性體的厚度於構件或 部位而相異時，係採用構成磁隙之構件或部位的厚度。又 ，於Lt有變化之處所，會有產生磁性漏洩之情形，因此， 強磁性體的厚度範圍以〇.5Lt〜2Lt爲佳。Ml，換言之亦可 說成是投影於Lg之元件的長度。 藉由關係式a)，強磁性體與磁阻元件可有效率地作磁 性結合。就此觀點，Ml^Lg則更佳。包含於關係式b)之 Lw/LyS5及Ly/Lt-5均爲即使邁向微細化仍能使強磁性體 的磁化方向易於朝向磁阻元件之條件。此等2個關係式， 雖至少有一方成立即可，惟，以兩方都成立爲佳。又， Lw/Ly爲3以下(Lw/LyS3)則更佳。作爲關係式c)，於Ly $〇.6/zm成立之場合，以使MISLg及Lw/LyS3成立之方 式來配置強磁性體爲佳。於Ly$ 0.5//m成立之場合，則以 使MlSLg及Lw/LyS5成立之方式來配置強磁性體爲佳。 強磁性體的形狀之較佳的例子中，係包含大致U字形 及大致倒U字形(以下，僅稱爲大致U字形）。此強磁性體 ’單獨構成以大致U字形的開口作爲磁隙之磁性軛。由如 此般的強磁性體構成磁性軛之場合，導線以配置於磁性軛 的內部(U字的內部）爲佳。惟，並非全部的磁性軛皆須以 強磁性體來構成。強磁性體，只要配置於通過元件之磁通 ________ 6 本·中國國家標準（CNS)A4規格（210 X 297公釐) 一 — --------------------訂—------線 (請先閱讀背面之注意事項再填寫本頁) A7 546647 五、發明說明（f) 的路徑(磁路)的至少一部份即可。強磁性體，亦可分割爲2 個以上使用。強磁性體，固可離開導線而配置，而以與導 線相接而配置爲佳。 本發明之第2磁性記憶元件，其係含有磁阻元件、用 以產生磁通使磁阻元件的電阻値變化之第1導線及第2導 線；第1導線與第2導線係以夾持著前述磁阻元件之方式 配置，配置於第1導線與第2導線之間的絕緣體係含有強 磁性絕緣體。 依於第2磁性記憶元件，與第1磁性記憶元件同樣地 ，即使邁向微細化，亦可對磁阻元件有效率地施加磁場。 此強磁性絕緣體，爲了更有效率地施加磁場，以與元件相 接之方式配置爲佳，而以將元件覆蓋之方式配置更佳。 於第1及第2磁性記憶元件中，作爲用來產生磁通以 改變元件電阻値（換言之爲記憶體之覆寫之磁場)之導線， 亦可使用係以夾持著磁阻元件之方式配置之第1導線及第 2導線。此場合，第1導線係與磁阻元件爲電性連接，介 於第2導線與磁阻元件之間，以有切換元件或由切換元件 所引出的導線(第3導線)爲佳。 本發明之第3磁性記憶元件，其係含有磁阻元件、用 以產生磁通使前述磁阻元件的電阻値變化之第1導線及第 2導線、以及使前述磁阻元件與前述切換元件作電性連接 之第3導線；前述第1導線與前述第3導線爲了供給通過 前述磁阻元件之電流，係以夾持著前述磁阻元件之方式配 置成與前述磁阻元件做電性連接，前述第3導線與前述磁 ____ 7 _ 本纸張尺度適用中國國家標準_(〇匕3)八4規格（210 X 297公釐） -------------¾ (請先閱讀背面之注意事項再填寫本頁) —訂---------線 A7 546647 五、發明說明) 阻元件之連接部係介於前述磁阻元件與前述第2導線之間 ，前述第2導線與前述磁阻元件係呈電性絕緣，且由前述 連接部引出前述第3導線之方向與前述第2導線的延伸方 向所形成的角度爲45°以下。 若依據習用之配置，則第3導線會將在磁阻元件的連 接部附近之第2導線對元件所施加之磁場加以遮蔽(shield) 。依於本發明之第3磁性記憶元件，由於可抑制第3導線 之遮蔽效果，而可有效地對磁阻元件施加磁場。 本發明之第3磁性記憶元件，亦可兼備第1及第2磁 性記憶元件的特徵。具體而言，亦可爲一種磁性記憶元件 ，其係進一步含有上述磁通所通過之至少1個強磁性體， 此強磁性體會形成磁隙，在此磁隙中，上述磁通係通過磁 阻元件。此場合，亦更進一步成立上述關係式a)〜c)爲佳。 強磁性體，亦可構成爲例如大致U字形的磁性軛。於此磁 性軛的內部，若配置第1導線、第2導線或第3導線則可 提高強磁性體之效果。基於同樣的理由，強磁性體以藉由 連接到選自第1導線、第2導線及第3導線中之至少1個 導線之方式配置爲佳。於連接至第3導線之場合，以將強 磁性體連接至第3導線的側面(尤其是兩側面)上之方式配 置爲佳。第3導線的側面，換言之，可說成是將與元件的 接觸面及其反面除外的面。尤其是，若以至少將第3導線 的兩側面夾持之方式配置強磁性體，則可對元件更有效率 地施加磁場。 於第3磁性記憶元件中，配置於第1導線與第2導線 ________8 _；_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ,¾ .線. A7 546647 五、發明說明（G ) 間之絕緣體亦可含強磁性絕緣體。此強磁性絕緣體，基於 與上述同樣的理由，以與磁阻元件連接之方式配置爲佳， 而以將磁阻元件覆蓋之方式配置更佳。 本發明亦提供一種適用於磁性記憶元件的驅動之方法 ，所述記憶元件係爲介於第1導線與第2導線間，有切換 元件或朝此元件之引出電極(第3導線)者。於本發明之驅 動方法中，藉由自第1導線所產生之磁通與自第2導線所 產生之磁通，可使磁阻元件的電阻値變化，使往第2導線 之電流脈衝的施加時間較往第1導線之電流脈衝的施加時 間長。 若於第2導線與磁阻元件之間存在有切換元件或第3 導線、尤其是有弟3導線，則對自第2導線之施加磁場之 回應時間會變慢。依據本發明之方法，藉由調整脈衝的時 間，可對元件有效率地施加磁場。 通常’於半導體回路中，由於電壓容易控制，故於磁 性記憶元件的驅動，若使用以電壓控制之脈衝，則可利用 現有之電路。於此場合，經由電壓脈衝所產生之電流的波 形’以可滿足上述條件之方式來調整脈衝的施加時間即可 〇 本發明’亦提供適於製造第1磁性記憶元件之較佳形 態（亦即在強磁性體軛的內部配置導線之形態）之方法。本 發明的第1之製造方法，係包含下述製程：於絕緣體上形 成以前述導線的延伸方向作爲長方向之深度爲D1的凹部 之製程；沿著前述凹部的表面，以在前述凹部的側面之厚 -------9_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ¾ 線 A7 546647 五、發明說明（1 ) 度成爲Tf之方式形成強磁性體之製程；在前述凹部內之前 述強磁性體的表面，以使厚度成爲Τη之方式形成前述導線 之製程(其中，D卜Tf及Τη係設定爲可滿足Tf€0.33Dl、 Tn^Dl-1.5Tf 之關係式）。 此製造方法，適於製造可滿足關係式b)之Ly/Lt-5之 磁性記憶元件。又，較佳者爲TfS0.2Dl。此製造方法，以 進一步含有將沿著導線的延伸方向之強磁性體的長度限制 於L1之製程爲佳。惟，L1係設定爲，當以前述凹部的短 方向之寬度定爲W1時，須滿足下述之關係式 L1S5(W1+2D1)。 此較佳的製造方法，適於製造可滿足關係式b)之 Ly/Lt-5之磁性記憶元件。 本發明的第2製造方法，係包含下述製程：在絕緣體 上形成厚度爲Τη之前述導線之製程；沿著前述導線的表面 ，以在前述導線的側面厚度成爲Tf之方式形成強磁性體之 製程(惟，Tf及Τη係設定爲可滿足Tf$Tn之關係式）。 此製造方法，係適合於製造可滿足關係式b)之Ly/Lt -5之磁性記憶元件。此製造方法，於形成強磁性體之後 ’以進一步含有使導線與強磁性體之寬度的合計限定於 W22之製程爲佳。惟，W22係設定爲，當以導線的寬度作 爲W2時，須滿足下述之關係式。W22係與強磁性體的表 面相接之與導線的延伸方向正交的方向之導線及強磁性體 的長度。 (W2+2Tf) ^ W22 ^ 1.2(W2+2Tf) __ 10 本紙張尺ί適用中國國I標準（CNS)A4規格（210 X 297公爱)一 ---- (請先閱讀背面之注意事項再填寫本頁) --------訂·-------- A7 546647 _______B7___ 五、發明說明（>) 本發明的第2製造方法，以更進一步含有將前述導線 的延伸方向之前述強磁性體的長度限制於L1之製程爲佳。 惟，L1係設定爲，當以前述導線之寬度作爲W2時，須滿 足下述之關係式 L1^5(W2+2(Tn+Tf))。 此較佳的製造方法，適於製造可滿足關係式b)之 Lw/Ly$5之磁性記憶元件。 本發明提供一種記憶陣列，其係排列有複數的磁阻元 件；所述複數的磁阻元件係包含上述第1〜第3中任一項之 磁阻元件。 本發明更進一步提供一種記憶陣列，其係含有配置成 矩陣狀之複數的磁阻元件、與用以使複數的磁阻元件的電 阻値變化的複數的導線；複數的導線爲依既定的方向延伸 著，並進一步含有於此複數的導線之間以依上述既定的方 向延伸之方式配置之接地導線群（grounding conductive wires) 〇 依於此記憶陣列，藉由接地導線群可抑制磁性串音。 此記憶陣列，較佳者爲，係以複數的導線作爲朝第1 方向延伸之第1導線群，進一步含有用以使複數的磁阻元 件的電阻値改變之第2導線群，配置著第1導線群之面與 配置著第2導線群之面係夾持著配置著複數的磁阻元件之 面，第2導線群係朝第2方向(例如與第1方向正交之方向 )延伸著，並在構成第2導線群之導線間進一步含有以朝前 述第2方向延伸之方式配置之接地導線群。 ______η ___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ,¾ νδΊ* -線 A7 546647 ______ B7 __ 五、發明說明（1 ) 本發明亦提供一種記憶陣列，其係含有配置成矩陣狀 之複數的磁阻元件、與用以使前述複數的磁阻元件的電阻 値變化的複數的導線；用以構成前述複數之導線的導線之 至少一部份爲具有朝向前述複數的磁阻元件所構成之面呈 凸出之凸部。 依於此記憶陣列，藉由凸部，可抑制磁性串音。又， 藉由凸部補強導線，而可抑制由於微細化所伴生之導線的 高電阻。再者，此凸部，由於可施加圍繞於元件般的磁場 ，故在對元件之有效率地施加磁場可發揮作用。 此記憶陣列，較佳者爲，以複數的導線作爲第1導線 群，進一步含有用以使複數的磁阻元件的電阻値改變之第 2導線群，配置著第1導線群之面與配置著第2導線群之 面係夾持著配置有複數的元件之面，用以構成第2導線群 的導線之至少一部份爲具有朝向複數的磁阻元件所構成之 面呈凸出之凸部。 圖式之簡單說明 圖1，爲磁性記憶元件排列成的記憶陣列之一例的俯 視圖。 圖2，爲圖1之記憶陣列的截面圖。 圖3，爲表示本發明之第1的磁性記憶元件之一例的 立體圖。 圖4，爲圖3之元件的導線之截面圖。 圖5，爲表示磁性記憶元件排列成的記憶陣列之另外 的一例之俯視圖。 __________12 _ 本紙張尺度適用中國國家標準（CMS)A4規格(210 x 297公Θ一 一 (請先閱讀背面之注意事項再填寫本頁) 1]: -線 546647 A7 Ί 五、發明說明（/ϋ) 圖6，爲圖5之記憶陣列的截面圖。 圖7，爲表示本發明之第1的磁性記憶元件的另外的 一例之立體圖。 圖8Α〜G，分別爲表示強磁性體的配置之例的截面圖 〇 圖9Α〜Η，分別爲表示磁阻元件的構成例的截面圖。 圖10，爲本發明之第2的磁性記憶元件所排列成的記 憶陣列之一例的俯視圖。 圖11，爲圖10的記億陣列之截面圖。 圖12，爲本發明之第3的磁性記憶元件所排列成的記 1意陣列之一例的俯視圖。 圖13，爲圖12之記憶陣列的截面圖。 圖14，爲表示對本發明之第3的磁性記憶元件更進一 步配置強磁性體之例的立體圖。 圖15Α〜Β，爲分別表示對本發明之第3的磁性記憶元 件的第3導線(引出導線)之磁性體的配置例之導線截面圖 〇 圖16，爲用以說明本發明之第3的磁性記憶元件中之 第3導線的引出方向與第2導線所成之角度0 (0° ^ Θ € 90° )之俯視圖。 圖17，爲用以說明本發明之驅動方法的記憶陣列之俯 視圖。 圖18,爲用以說明本發明之驅動方法之一例中施加之 脈衝的圖。 _13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） π請先聞讀背面之注意事頊再填寫本頁) € 訂- -線 A7 546647 五、發明説明（（I) 圖19，爲表示配置有接地導線群之本發明的記憶陣列 之一例的俯視圖。 圖20，爲圖19的記憶陣列之截面圖。 圖21，爲表示配置有接地導線群之本發明的記憶陣列 之另外的一例的俯視圖。 圖22，爲圖21的記憶陣列之截面圖。 圖2 3，爲表不配置有具凸部之導線群的本發明之δ己丨思 陣列的一例之俯視圖。 圖24Α〜Β，爲圖23的記憶陣列之截面圖，分別爲： 圖24Α表示I-Ι截面，圖24Β表示Π-Π截面。 圖25，爲表示配置有具凸部之導線群的本發明之§己'丨思 陣列的另外之一例的俯視圖。 圖26Α〜Β，爲圖25之記憶陣列的截面圖，分別爲： 圖26Α表示I-Ι截面，圖26Β表不Π-ΙΙ截面。 圖27Α〜C，爲用以說明本發明之製造方法之一例的截 面圖。 圖28Α〜C，爲用以說明本發明之製造方法之另外的一 例之截面圖。 發里之重施形態 以下，就本發明之實施形態加以說明。 本發明之磁性記憶元件，可藉由於基板上形成多層膜 得到。作爲基板，可用表面以絕緣體被覆之物體，例如經 熱氧化處理之矽基板、石英基板、藍寶石基板等。爲了使 基板表面平滑，必要時，亦可施行化學機械硏磨(CMP)。 _ —___ _14_____ 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 一5J. •線 A7 546647 ____B7____ 五、發明說明（fl) 用預先形成MOS電晶體等之切換元件之基板亦可。 多層膜，可用濺鍍法、MBE(Molecular Beam Epitaxy)法 、CVD(Chemical Vapor Deposition)法、脈衝雷射沉積法、離 子束濺鍍法等通常的薄膜形成法來形成。作爲微細加工法 ，可用公知之微細加工法，例如使用接觸式罩幕或步進器 (stepper)之光微影術、或EB(Electron Beam)微影術、 FIB(Focused Ion Beam)加工法。 作爲餓刻法’可用離子銳（Ion Milling)法、或 RIE(Reactive Ion Etching)法。於離子銑及RIE法中，可用公 知的蝕刻法。欲進行表面的平滑化、膜的部分除去，可用 CPM或精密硏磨法。 多層膜中，必要時，亦可於真空中、惰性氣體中或氫 氣中，在無磁場中或施加磁場之下進行熱處理。 各構件，可用公知的材料，並無特別限制。用於導線 之材料，以電阻係數爲3// Ωαη以下爲佳。具體而言，用 於導線之較佳者爲選自Al、Ag、Au、Cu及Si中之至少丄 種的導體、以此等導體之至少1種作爲主成份之合金、及 BA中之任一者。此處，所謂之主成份，係指佔5〇重量％ 以上之成分。電阻係數較小之材料，於有效率地施加磁場 時可發揮作用。 就本發明之各實施形態進行說明之前，以本發明之第 1內涵之製造方法的一例作爲可適用於各形態之製造的製 造方法，參照圖27A〜C加以說明。 於作爲層間絕緣膜之絕緣體81，形成寬（短方向之長 _ 15 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱) ' "~'— --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 546647 五、發明說明（丨$) 度)W1、深D1的槽(圖27A)，於含有此槽的內部之區域， 形成在槽的側面(短方向之側面)之厚度爲Tf的強磁性體82 與非磁性導電體83(圖27B)。再將不要的部分的膜經由硏 磨等削除（圖27C)。如此作法，於大致U字狀的強磁性體 軛(y〇ke)9配置有厚度爲Τη的導線2之構造可得以實現。 於槽的內部進行成膜之場合，在槽的底面之膜厚，有達到 側面之膜厚Tf的1〜2倍之情形。依據上述之製造方法，可 加入此膜厚部分相異的情形，而可實現上述較佳之形態。 其次，圖28A〜C係表不第2的製造方法之一例。於形 成作爲層間絕緣膜之絕緣體91上，形成寬(短方向之長度) 爲W2之非磁性導電體93(圖28A)，以將此導電體覆蓋之方 式，形成在導電體的側面(短方向之側面)之厚度爲Tf之強 磁性體92(圖28B)。更進一步將不要的部分的膜以硏磨、 光微影術等削除(圖28C)。 此處，強磁性體的寬度(含導線之全體的寬度)W22以 成爲(W2+2Tf)以上爲佳。理由在於藉此可抑制經由光微影 術製程所產生之Tf的參差。另一方面，W22以1.2 (W2+2Tf)以下爲佳。理由在於，若有過多的強磁性體存在 於磁隙的附近’會導致在此附近的磁通混亂。 如此作法，於大致倒U字形的強磁性體軛9之內部配 置有導線1之構^s可侍以貫現。於此’ i吴厚的部分相異亦 被考量到。 在圖27A〜C及圖28A〜C所示之方法中，有關各種構件 的長度、寬度等之規制，只要採用光阻罩幕的形成、蝕刻 ___ 16__ 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 546647 A7 -------------- 五、發明說明（|>) 、銳削等之加工即可。 以下’在未特別聲明下，各膜之以nm表示之數値係 表示該膜之膜厚。 (實施形態1) 於本實施形態，係就含有第1的磁性記憶元件之記憶 陣列之一例加以說明。 首先’作爲習知例1，係說明在磁場的施加上未使用 強磁性體之磁性記憶元件的製作例。在形成有熱氧化膜 5〇〇nm2 ^單結晶晶圓上，以rF磁控管濺鍍形成Cll作爲 底電極，其上再以Pt成膜2nm。以脈衝雷射沈積法，以Si 成膜10nm，於此Si上以離子植入法摻雜A1，再以Si成膜 5nm，再度經由離子植入法摻雜p。以此作法形成作爲切換 元件之二極體。 接者’經由RF 控管濺鍍，依序成膜出Ta 5nm、
NiFe 3nm、PtMn 30nm、CoFe 3nm、Ru 0.7 nm、CoFe 3nm、
Al〇x 1.2nm、NiFe 4nm 0
Al〇x，係金屬A1於成膜後經由氧化而成爲A1〇x(x$ 1·5)。此寺之膜’係以ΑΙΟχ作爲穿險層、以c〇Fe作爲固定 fe性層、以NiFe作爲自由磁性層之旋球(spin bulb)型之磁 阻元件。 在如此作法所形成之多層膜上，藉由光微影術圖案化 形成線條/間距之後，經由RIE與Ar離子銑將線條間的間 距蝕刻至熱氧化膜爲止。然後，在線上以等間隔製作大致 爲直方體狀的台地(mesa)圖案的光阻，其方法係採用光微 —___17 ^氏張尺度適用中國國家標準(CNS)A4規格（21G X 297公爱） " (請先閱讀背面之注意事項再填寫本頁) 旬- -線 A7 546647 五、發明說明（（f) (請先閱讀背面之注意事項再填寫本頁) 影術，而微細尺寸的部分則用EB微影術。再經由Ar離子 銑與RIE，將多層膜蝕刻至底電極之Pt處。接著，於不除 去光阻下，以離子束沈積法形成Ah〇3膜後，藉由剝離液將 光阻與其上之Ah〇3除去（所謂之剝除(Uft-off))。如此作法 在元件上形成接觸孔。 . 在此上面，以RF磁控管濺鍍使Cu成膜作爲上部電極 ，再度藉由光微影術，在接觸孔上於與底電極大致正交方 向圖案化形成線條/間距。再者，將存在於線間的間距處之 上部電極以Ar離子銑施行蝕刻。爲了保護元件，於接觸用 之焊墊(pad)部以外將Ah〇3成膜爲l〇nm。 更進一步，爲了對反強磁性層(PtMn)賦予1方向性異 向性，於對底電極的延伸方向平行地施加5kOe(398 kA/m) 的磁場之同時，在真空下240°C進行3小時熱處理。 .•線 接著’作爲習知例2，以在導線的全長配置有磁性體 之磁性記憶元件來說明。 在形成有熱氧化膜800nm之Si單結晶晶圓上，藉由光 微影術圖案化形成線條/間距之後，於此熱氧化膜(Si氧化 膜)上，藉RIE形成沿著線條延伸之凹部。於凹部內，經由 磁控管濺鍍，進行NiFe與Cu之成膜後，藉由CMP將過多 的Cu及NiFe除去(所謂之金屬鑲嵌法(damascene))。 在其上面，以與習知例1同樣的製作法，製作到上部 電極後，於形成用以保護元件的Ah〇3膜之前，形成NiFe 膜。更進一步，藉由光微影術，在上部電極圖案化形成線 條/間距，經由Ar離子銑，將被覆著上部電極以外之過多 _______18___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 546647 A7 ______B7____ 五、發明說明（/ί) 的NiFe除去。其後，再形成元件保護用的Ah〇3膜。 接著，就配置有沿著配線方向之長度受限之磁性體的 磁性記憶元件加以說明。 於習知例的底電極之製作程序中，於NiFe的成膜後， 於與凹部之延伸方向正交之方向形成光阻圖案，經由Ar離 子銑除去NiFe後，進行Cu之成膜，藉由施行CMP來定出 由NiFe所構成之強磁性體軛的長度。於上部電極的製作程 序中，於NiFe成膜後以光微影術定出延凸部長方向之圖案 化尺寸凸部，來決定上部電極的強磁性體軛的長度。其餘 則以與習知例2同樣的作法製作成磁性記憶元件。 如此作法製作成之各記憶陣列，具有圖1及圖2所示 之構造。磁阻元件5，係於第1導線(上部電極）1與第2導 線(下部電極)2的交點配置成矩陣狀。各元件5，係隔著切 換元件(二極體)7連接至下部電極2。磁性記憶元件10，係 包含相互朝正交之方向延伸之第1導線及第2導線、與依 序介於此等導線之間之磁阻元件5及切換元件7。 於圖3及圖4,係表示配置有長度經限制之磁性體的 磁性記憶元件。此元件中，在第1導線及第2導線的周圍 ，配置有強磁性體軛9。此軛之沿著配線長度方向的長度 ，係限制於Lw內。強磁性體軛9，具有磁隙Lg、厚度Lt 、磁路長度Ly。磁路長度Ly，如圖示般，詳言之係沿著強 磁性體的膜厚的中央之磁通通過之距離，換言之，係平均 磁路長度。 就此磁性記憶元件，藉由改變其電極(Cu)、強磁性體 ____19 __ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " ' ' " --------------------訂---------線 IAW. (請先閱讀背面之注意事項再填寫本頁) 546647 a7 -----^_____ B7 五、發明說明（〖7) (NiFe)、及凹部的寬度與厚度，可使對應於各Ly、Ml、Lg 之Ly/Lt及Lw/Ly改變。對如此作法製作之各元件，測定 其磁阻元件的自由磁性層之磁化的反轉所須要的電流値。 此電流値，只要是Ml、Lg、Lt、Lw、Ly之關係爲相同， 則不論配線或軛的截面形狀如何均爲相同。又，若與習知 例1比較，所有的元件，其反轉所須要的電流皆減少。結 果經彙整示於表1。
___20 一 本紙張尺度適用中國國家標準（cnS)A4規格（210 X 297 (請先閱讀背面之注意事項再填寫本頁) 議 —線 546647 A7 B7
Ly=l Lg=0.35 Ml=l Ly/Lt Lw 2 3 5 6 100 4 F F Z Z Z 5 F F F Z Z 10 F F F Z Z
Ly 二 1 Lg=0.35 Ml=0.7 Ly/Lt Lw 2 3 5 6 100 4 E E E F ※ 5 D D D E E 10 D D D E E
Ly=l Lg=0.35 Ml=0.35 Ly/Lt Lw 2 3 5 6 100 4 D D D E E 5 C C C D D 10 C C C D D
Ly 二 0.6 Lg=0.2 Ml 二0.6 Ly/Lt Lw 2 3 5 6 100 4 F Z Z Z Z 5 F F Z Z Z 10 F F z Z Z (請先閱讀背面之注意事項再填寫本頁) 1]·. .線_
Ly=0.6 Lg=0.2 Ml=0.4 Ly/Lt Lw 2 3 5 6 100 4 D D E F ※ 5 C C D E E 10 C C D E E 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 546647 A7 B7 五、發明說明（f)
Ly=0.6 Lg=0.2 Ml=0.2 Ly/Lt Lw 2 3 5 6 100 4 D D D E E 5 C C C D D 10 C C C D D
Ly=0.5 Lg=0.18Ml=0.5 Ly/Lt Lw 2 3 5 6 100 4 Z Z Z Z Z 5 F Z Z Z Z 10 F Z z Z Z
Ly 二 0.5 Lg 二 0.18Μ1=0·35 Ly/Lt Lw 2 3 5 6 100 4 D D E F ※ 5 C C D E E 10 C C D E E
Ly=0.5 Lg=0.18Ml=0.18 Ly/Lt Lw 2 3 5 6 100 4 C C D E E 5 A B B C C 10 A A B C C (請先閱讀背面之注意事項再填寫本頁) ¾ i]. ί線
Ly=0.3 Lg=0.1 Ml=0.3 Ly/Lt Lw 2 3 5 6 100 4 Z Z z Z z 5 Z Z z Z z 10 Z z z Z z 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 546647 A7 B7 五
100 ※ Ε Ε
100 Ε C C (請先閱讀背面之注意事項再填寫本頁} Ί^τ· 中附有※號之樣品）相比較，增大奢作馬 之彳永(袠1 、減少10%以下的比例者(E)、減少2Q%f)、同程度考(F) 40%以下者(B)、減少50%者(A)。 以下者(D)、減少 又，作爲導線，於使用Cu以外 Z材料，例如，A〗
Ag、Au、Si、B4C、Cu98Si2、Cu98A12、Ασ λ 例如 Al、 .•線· A§9〇AUi0等之場△，雜 由強磁性體軛之同樣的改善亦得到確|3?σ + i _ 艰叱、。若使用此等材料 ，與使用Pt或Ta者相較，由於配_阻會減少，故可減 少消耗電力。消_力的降低’可_有_地施加磁場 之作用。 於製作強磁性體軛之際，在下部電極，於凹部之與凹 部之延伸方向正交之方向預先形成電阻圖案之中，於成膜 後再將不要的強磁性體剝除(Uft-off)亦可。上部電極，亦可 於形成爲凸部之非磁性導電體上進行同樣的剝除。 作爲切換元件，即使使用穿隧二極體、宵特基 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 546647 ___________B7____ 五、發明說明（Μ ) (Schottky)二極體、非線性電阻（varistor)等之非線性元件， 於定性上亦可得到同樣的結果。 作爲磁阻元件，於本實施形態中，如圖9E所示般， 係用反強磁性體35/固定磁性層33(強磁性體41/非磁性體 42/強磁性體43)/高電阻層32(穿隧層)/自由磁性層31(強磁 性體)之積層構造，惟，並非限定於此，亦可用如圖9A〜圖 9D及圖9F所示之各種構造。由強磁性體41/非磁性體42/ 強磁性體43所構成之積層鐵氧體(fem)亦可用以作爲自由 磁性層31(圖9B、圖9G)。 強磁性體軛，並非僅限於圖4的形狀，亦可爲圖8A〜 圖8G所示之形狀。軛9與導線1並非必須相接觸(圖8A) 。於磁隙爲傾斜朝向形成元件的面之場合（圖8E)，元件的 長度Ml，係沿著磁隙的長度Lg測定。強磁性體，並非必 須以大致U字形（圖8A〜圖8E)來配置，以構成爲U字形的 一部份之方式配置亦可（圖8F〜圖8G)。強磁性體，以在經 由導線所產生之磁通所通過的位置處形成磁隙之方式配置 即可，自該磁隙所發出之磁通會通過磁阻元件，使自由磁 性層之磁化產生反轉。 (實施形態2) 本實施形態中，係就第2的磁性記憶元件加以說明。 此處，作爲習知例者，係直接採用實施形態1之習知 例1。 接著，以使用強磁性絕緣體之磁性記憶元件之製作例 來說明。 ____ 24___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) ·% -線 546647 A7 B7 五、發明說明（>1 > 在形成有熱氧化膜5〇〇nm之Sl單結晶晶圓上，以Rf 磁控管濺鏟形成Cu膜作爲底電極，其上再以pt成膜2nm 。以脈衝雷射沈積法，以Si成膜l〇nm，於此Si上以離子 植入法摻雜A1，再以^成膜5nm，再度經由離子植入法掺 雜P °如此作法，形成出作爲切換元件之二極體。 接著’經由RF磁控管濺鑛，依序成膜出Ta 5nm、 NiFe 3nm、PtMn 30nm、CoFe 3nm、Ru 0.7 nm、CoFe 3nm、 Al〇x 1.2nm、NiFe 4nm。Al〇x，係金屬A1於成膜後經由氧 化而成爲Al〇x。 此等之膜，係以Al〇x作爲穿隧層、以CoFe作爲固定 磁性層、以NiFe作爲自由磁性層所構成之旋球(spin bulb) 型之磁阻元件。 在如此作法所形成之多層膜上，藉由光微影術圖案化 形成線條/間距之後，經由RIE與Ar離子銑將線條間的間 距蝕刻至熱氧化膜爲止。然後，在線上以等間隔製作大致 爲直方體狀的台地(mesa)圖案的光阻，其方法係採用光微 影術，而微細尺寸的部分則用EB微影術。再經由Ar離子 銑與RIE，將多層膜蝕刻至下部電極之Pt處。再者，於不 除去光阻下，藉由離子束沈積法形成Ah〇3膜至達到磁阻元 件的下端之後，將YIG(yttrium iron garnet : i乙鐵石榴石)藉 由雷射光束沈積’施行成膜至稍超越磁阻元件的上端之程 度。藉由剝離液將光阻與其上的人丨2〇3及除去(所謂之 剝除）。如此作法’於元件上形成接觸孔。 在此上面，以RF磁控管濺鍍形成Cu膜作爲上部電極 25 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱） ---------------------訂---------線· (請先閱讀背面之注意事項再填寫本頁) A7 546647 五、發明說明（1 ) ，再度藉由光微影術，在接觸孔上於與底電極大致正交方 向圖案化形成線條/間距。再者，將存在於線間的間距處之 上部電極以Ar離子銳施行蝕刻。爲了保護元件，係對導電 用之焊墊(pad)部以外形成众12〇3膜lOnm。. 更進一步，爲了賦予反強磁性層(PtMn) 1方向性異向 性，於對與下部電極的延伸方向平行地施加5kOe的磁場之 同時，在真空下240°C進行3小時熱處理。 此記憶元件，如圖10及圖11所示般，係於第1導線( 上部電極）1及第2導線(下部電極)2之間的層間絕緣膜中含 有強磁性絕緣體(YIG)ll。如上述般，於層間絕緣膜可含有 非磁性絕緣膜(AhCh)，惟，以強磁性絕緣體11覆蓋磁阻元 件5的側面之方式配置爲較佳。 以與實施形態1同樣的基準，就各種尺寸的元件，對 層間絕緣膜只含有Ah〇3之元件、使用YIG於磁阻元件周 邊的層間絕緣膜之元件進行比較之下，得知：不論尺寸爲 何，於使用YIG之元件中，自由磁性層之磁化反轉所需電 流減少了。 又，將YIG的一部份做置換之材料的见鐵氧體 (femte)及其置換材料，於定性上亦可得到同樣的效果。欲 使電流減少，以使用電阻率高的強磁性體，尤其是YIG或 Νι鐵氧體般的強磁性體爲佳。固然與元件設計亦有關聯， 惟，電阻率愈高則漏洩電流不易發生。強磁性絕緣體的電 阻率以lkQcm以上，尤以lOkQcm以上爲佳。 (實施形態3) —_ _ —_26____ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 546647 _____B7__ 五、發明說明（j) 於本實施形態中，係就含有第1磁性記憶元件之記憶 陣列的另外的例子進行說明。 首先，作爲習知例3，係以於磁場施加時不使用強磁 性體之磁性記憶元件的製作例來說明。在預先埋入MOS電 晶體之Si晶圓上，形成A1膜作爲底電極之後，將源極及 閘極的引出電極、與汲極之導電電極除外之部分，經由光 微影術與RIE除去。在其上經由CVD形成Si〇2膜作爲絕緣 膜，於Si〇2之上以濺鍍法使形成Cu膜。以光微影術圖案 化形成線條/間距，再以離子銑施行蝕刻。於除去光阻後， 再度以CVD使SiCh成膜，經由CMP施行平坦化處理。於 MOS的汲極上，以光微影術與RIE形成接觸孔，再使Ta 成膜作爲底材後，以下流式(down flow)濺鏟使A1於接觸孔 內成膜。經由蝕刻將過多的A1除去後，形成CuAl膜作爲 底材，接著形成Cu膜。 接著，經由RF磁控管濺鍍，依序成膜出Ta 5nm、 NiFe 3nm、PtMn 30nm、CoFe 3nm、Ru 0.7 nm、CoFe 3nm、 Αία 1.2nm、NiFe 4nm。Al〇x，係金屬A1於成膜後經由氧 化而成爲Al〇x。此等之膜，係以Al〇x作爲穿隧層、以 CoFe作爲固定磁性層、以NiFe作爲自由磁性層之旋球型 之磁阻元件。 藉由光微影術與離子銑，在形成於自接觸孔上到Si〇2 下之導線上方形成大致直方體狀的圖案。於此圖案之上， 在Si〇2之下的導線上，以光微影術大致製作出大致直方體 的台地圖案，微細的尺寸則用EB微影術來製作。再經由 -____27_ 本紙張尺度^中國國家標準（CNS)A4規格（21〇 X 297公釐Y ' (請先閱讀背面之注意事項再填寫本頁) 訂· 線- A7 546647 _____B7____—_ 五、發明說明（vf)
Ar離子銑施行蝕刻至底電極之Cu附近’然後，以CVD使 Si〇2成膜，藉由光微影術或EB微影術於Si〇2上形成光阻 圖案。更進一步，用RK，對大致直方體的台地圖案形成 接觸孔。以與上述同樣的方法，用Ta底材與A1在接觸孔 內埋入接觸電極。進行CMP之平坦化與接觸孔的高度規定 〇 在此上面，以RF磁控管濺鎪形成Cu膜作爲上部電極 ，藉由光微影術與離子銑，在接觸孔上於與磁阻元件下的 導線大致正交方向圖案化形成線條/間距。再者，將存在於 線間的間距處之上部電極以Ar離子銑施行蝕刻。爲了保護 元件，於導電用之焊墊(pad)部以外將Ah〇3成膜爲l〇nm。 更進一步，爲了賦予反強磁性層(PtMn) 1方向性異向 性，於對與下部電極的延伸方向平行地施加5kOe的磁場之 同時，在真空下240°C進行3小時熱處理。 接著，作爲習知例4，以在導線的全長配置有磁性體 之磁性記憶元件來說明。 以與習知例3同樣的製程，於半導體晶圓上形成電極 後，以CVD使Si〇2較習知例3爲厚地成膜。以與習知例2 的強磁性體軛與下部電極的製作法同樣的製程，在SK)2B 成凹部，並形成由CowFe^。所構成之強磁性體軛與強磁性體 軛內之Cu導線。 同樣地，以與習知例2同樣的方法，形成作爲上部電 極之由C〇9〇Fei。所構成之強磁性體轭與強磁性體轭內之Cu 導線。其餘則以與習知例3同樣的製程製作成元件。 ί紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）一 ~~ (請先閱讀背面之注意事項再填寫本頁) ,% 線 A7 546647 - _B7 _ 五、發明說明（y{) 接著，就配置有於配線方向長度經限制之磁性體的磁 性記憶元件之例加以說明。 在習知例的下部電極之製作程序中，於C〇9()Fei。成膜後 ，於與凹部之延伸方向正交之方向形成光阻圖案，經由Ar 離子銑將Cc^Fe!。除去之後，形成Cu膜，藉由施行CMP ’ 來定出由C〇9〇Fei。所構成之強磁性體軛的長度。於上部電極 的製作製程中，藉由以C〇9〇Fe1Q成膜後之光微影術來定出凸 部之長方向的圖案尺寸凸部，以規定上部電極的強磁性體 軛的長度。其餘則以與習知例4同樣的作法製作成磁性記 憶元件。 如此作法製作成之記憶陣列，具有圖5及圖6所示之 構造。磁阻元件5，係於第1導線1與第2導線2之交點 處配置成矩陣狀。各元件5，係透過第3導線3連接至切 換元件(MOS電晶體)8。切換元件上，連接有讀取用之第4 導線4。如此般地，磁性記憶元件10係與第1導線1及第 4導線4、串聯配置於此等導線間之磁阻元件5及切換元件 7、用以連接兩元件之第3導線3、磁阻元件5呈絕緣狀態 ，並包含在與第1導線1正交之方向所延伸之第2導線2 。對磁阻元件5之磁場的施加，可用第1導線1及第2導 線2。第1導線1、第2導線2及第4導線4，係互相以正 交之方向延伸著。 如圖7所示般，於第1導線1及第2導線2的周圍， 配置有強磁性體軛9。此軛之沿著長方向之長度係限制於 Lw。強磁性體軛9，如圖4所示般，具有磁隙Lg、厚度 29 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) % --線 A7 546647 ---------- B7____ 五、發明說明（< )
Lt、磁路長Ly。 就此磁性記憶元件，藉由改變其電極(Cu)、強磁性體 (C〇9〇Fei。）、及凹部的寬度與厚度，可使對應於各Ly、Ml、 Lg之Ly/Lt及Lw/Ly改變。對如此作法製作之各元件，測 定其磁阻元件的自由磁性層之磁化的反轉所需要的電流値 。此電流値，只要是Μ卜Lg、Lt、Lw、Ly之關係爲相同 ，則不論其配線或軛的截面形狀如何，均是相同的。又， 若與習知例3比較，所有的元件，其反轉所須要的電流皆 減少。結果經彙整示於表2。 (請先閱讀背面之注意事項再填寫本頁) ,%
Ly=2 — Lg=0.7 Ml 二 2 Lw Ly/Lt 2 3 5 6 *----- 100 4 F F F Z 7 5 F F F Z z 10 F F F F .__z
Ly=2 Lg=〇.7MH.4 Lw Ly/Lt 2 3 5 6 ion 4 F F F F 5 F F F F F 10 F F F F -__^ •_F 訂· 線·
Ly=2 _ Lg=0.7 Ml=0.7 —--- Lw Ly/Lt 2 3 5 6 100 4 E E E E E 5 E E E E p 10 E E E E Cj sE _____30 本纸張尺^適用中國國家標準（CNS)A4規格（210 X 297公爱) " ------ 546647 A7 B7 五、發明說明（）(f)
Ly=l Lg=0.35 Ml=l Ly/Lt Lw 2 3 5 6 100 4 F F Z Z Z 5 F F F Z Z 10 F p F Z Z
Ly=l Lg=0.35 Ml=0.7 Ly/Lt Lw 2 3 5 6 100 4 E E E F ※ 5 D D D E E 10 D D D E E (請先閱讀背面之注意事項再填寫本頁)
Ly 二 1 Lg=0.35 Μ1=0·35 Ly/Lt Lw 2 3 5 6 100 4 D D D E E 5 C C C D D 10 C C C D D
Ly=0.6 Lg=0.2 Ml=0.4 Ly/Lt Lw 2 3 5 6 100 4 D D E F 來 5 C C D E E 10 C C D E E 31 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Ly=0.6 Lg=0.2 Ml=0.6 Ly/Lt Lw 2 3 5 6 100 4 F Z Z Z Z 5 F F Z Z z 10 F F z Z z -線 546647 A7 B7 五、發明說明（>|)
Ly=0.6 Lg=0.2 Ml=0.2 Ly/Lt Lw 2 3 5 6 100 4 D D D E E 5 C C C D D 10 C C C D D
Ly=0.5 Lg 二 0.18M1=0.5 Ly/Lt Lw 2 3 5 6 100 4 Z Z z v Z Z 5 F Z z Z z 10 F z z Z z
Ly=0.5 Lg 二 0.18M1=0.35 Ly/Lt Lw 2 3 5 6 100 4 D D E F 5 C C D E E 10 C C D E E
Ly=0.5 Lg=0.18Ml=0.18 Ly/Lt Lw 2 3 5 6 100 4 C C D E E 5 A B B C C 10 A A B C C (請先閱讀背面之注意事項再填寫本頁) € 訂-· 線
Ly=0.3 Lg=0.1 Ml=0.3 Ly/Lt Lw 2 3 5 6 100 4 Z Z Z Z Z 5 Z Z Z Z Z 10 Z Z z Z z 32 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 546647 Δ7 Α7 ____ Β7 五、發明說明（go )
I
Ly=0.3 Lg=0.1 Ml=0.2 Ly/Lt Lw 2 3 5 6 100 4 D D E F ※ 5 C C D E E 10 B C D E E
Ly=0.3 Lg 二 0.1 Ml=0.1 Ly/Lt Lw 2 3 5 6 100 4 C C D E E 5 A A B C C 10 A A B C c (請先閱讀背面之注意事項再填寫本頁) 又，（表2)中之結果的評價A〜F及Z，與(表1)中之評 價相同。 (實施形態4) 於本實施形態，係就含有第3的磁性記憶元件之記憶 陣列之一例加以說明。 -線 此處，係直接採用實施形態3之習知例3作爲習知例 〇 第3導線的拉出方向經改變之磁性記憶元件，係以與 實施形態3之元件之同樣的作法來製作，惟，係於層間絕 緣膜之下形成導體，於MOS電晶體的汲極上形成接觸孔’ 自此接觸孔到於層間絕緣膜之下形成的導線之上所形成之 導線（於其上形成磁阻元件）的形狀並非作成自接觸孔上算 起之最短距離，而是使其迂迴形成爲大致L字形。 如此作法製作成之記憶陣列，具有圖12及圖13所示 之構造。磁阻元件5，係於第1導線1與第2導線2之交 _33 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 546647 __ B7___-____ 五、發明說明qp 點處配置成矩陣狀。各元件5，係透過第3導線3連接至 切換元件(MOS電晶體)8。切換元件上，連接有讀取用之第 4導線4。如此般地，磁性記憶元件10係與第1導線1及 第4導線4、串聯配置於此等導線間之磁阻元件5及切換 元件7、用以連接兩元件之第3導線3、磁阻元件5呈絕緣 狀態，並包含於與第1導線1正交之方向延伸之第2導線 2。對磁阻元件5之磁場的施加，可用第1導線1及第2 導線2。第1導線1、第2導線2及第4導線4，係互相以 正交之方向延伸著。 又，如圖14所示般，製作成於第1導線1及第2導線 2的周圍配置有強磁性體軛9之記憶陣列。此場合，係以 使上述關係式a)、b)的雙方、及c)可成立之方式來設定Ml 、Lg、Lt、Lw、Ly 〇 又，如圖15A所示般，亦製作成於第3導線3的周圍 配置有強磁性體軛13之元件排列所成之記憶陣列。又，如 圖15B所示般，亦製作成於第3導線的側面連接一對的體 磁性體13之元件排列所成的記憶陣列。此元件之製作，可 適用與強磁性體軛的形成之同樣的方法，惟，於使強磁性 體成膜之際，係自凹狀的底面，以使側面的膜厚成爲較厚 之方式以離子束沈積施行斜向成膜後，經由ICP蝕刻，將 底面的強磁性體蝕刻掉。側面的強磁性體之膜厚爲8nm以 下。 又，與實施形態2同樣的作法，製作成於第1導線丄 與第2導線2之間的層間絕緣膜中配置有使用強磁性絕緣 ___34_ 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ------ ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 0 546647 A7 _______ 五、發明說明-） 體(NiFe 10nm)之元件的記憶陣列。此場合，第3導線3， 係埋入於強磁性絕緣體中。 就上述各記憶陣列，亦製作成：使自元件5引出之第 3導線的引出方向與第2導線的延伸方向所形成的角度(圖 16中之Θ)做改變所成之記憶陣列。 就此等記憶陣列，對使磁阻元件的強磁性體反轉所必 須之脈衝功率進行測定。脈衝，係設定爲脈衝長爲5ns的 半週期的獨立正弦波脈衝。結果示如表3 ° (請先閱讀背面之注意事項再填寫本頁) -------訂---------線 _· (表3)
樣品 強磁性體 軛 第3導線的 強磁性體 Θ C ) 比較 基準 結果 al 無 Μ j \\\ 90 - - a2 無 並 j\\\ 50 al C a3 無 並 45 al B a4 無 钿 j \ \\ 0 al A bl 附有 λιμ\ Τι 11 J\\\ 90 - - b2 附有 並 J V \\ 50 bl C b3 附有 並 J V 45 bl B b4 附有 並 J \ \\ 0 bl A cl 無 軛 90 - - c2 鈿 軛 50 cl C c3 無 軛 45 cl B c4 龜 j ^ w 軛 0 cl A dl 附有 軛 •90 - - d2 附有 軛 50 dl C d3 附有 軛 45 dl B d4 附有 軛 0 dl A el 無 側面 90 .- - e2 迦 側面 50 el C e3 並 \\ 側面 45 el B e4 迦 j\w 側面 _0 el A _____35 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 ------------.丨丨 (請先閱讀背面之注意事項再填寫本頁) 546647 發明說明
五 於(表3)中，與比較基準的樣品相比’須要同等的功# 之場合係定爲C、須要之功率減少之場合係定爲β '須^ 之功率減少30%以上之場合係定爲Α。若與樣品al比較’ 則樣品bl、cl、dl、el、fl、gl及hi之功率皆較爲減少。 •線 如（表3)所示般，可確認：任一者藉由將0設定爲45 °以下，均可降低寫入之脈衝功率。 (實施形態5) 本實施形態，係用以說明元件之驅動方法的例子。 使用於第3實施形態中作爲習知例3之製作成的磁性 記憶元件，對第1導線施加長度爲r 1的電流脈衝，對第2 導線施加長度爲r 2的電流脈衝，調查磁阻元件的自由磁 性層之磁化反轉行爲。脈衝的強度，係設定爲r 1、I* 2都 設定舄10ns時之磁化反轉之最低脈衝強度。如圖17所示 般地施加電流脈衝，對磁性記憶元件10的自由磁性層之磁 化反轉之有無加以確認。脈衝，如圖18所示般，係以使脈 衝的終端成爲大致一致之方式而施加。結果示如表4。 本紙張尺度國國家標準（CNS)A4規格 36 (210 X 297 公釐） 546647 A7 五、發明說明 (表4)
(請先閱讀背面之注意事項再填寫本頁) 、 A表不磁化反轉得到確認者，B表示未確 認出磁化反轉者。 訂： 於Μτ施加1時間(於τ 1與τ 2相異之場合，指相對地 較長的日寸間)限制於30ns以下，尤其是i〇ns以下之條件下 使其動作之b合’若對透過切換元件施加磁場之導線(第2 —線· 導線）’施加相對地較長的脈衝，則可用較低的功率對元件 進行覆寫。 藉由上述般地調整脈衝施加時間而有效率地施加磁場 ，對於實施形態1〜4中所製作之任一的磁性記憶元件皆有 效。若使用於此等各形態中所製作之元件，則可極有效率 地施加磁場。 惟’如表4所不般’將施加時間設定爲r 1 < r 2之電 流脈衝的施加，即使對於向來所公知的磁性記憶元件(含有 磁阻元件、與用來產生磁通以變化此元件的電阻値之一對 導線，並於此一對的導線之任一者與上述元件之間’含有 37 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） A7 546647 ____B7 ____ 五、發明說明（Vf) 切換元件或往此元件引出之導線者)亦有效果。 (實施形態6) 除了追加假(dummy)配線(接地配線)之外，其餘以與實 施形態1〜4同樣的作法製作成記憶陣列。假配線，係如圖 19〜圖22所示般地配置於第1導線1之間及第2導線2之 間。假配線61、62，係於形成第1或第2導線之製程中同 時製作成。因此，第1導線1與假配線61，第2導線2與 假配線62係形成於同一面內，並於面內朝同一方向延伸。 且’於由此2個面所夾持之面內配置有複數的磁阻元件5 〇 各假配線61、62，於元件驅動時，係與施加脈衝電流 之驅動器(圖示省略)的地線(ground)連接。 與沒有假配線61、62之元件比較之下，藉由假配線之 遮蔽效果，錯誤動作的機率得以減少。亦即，磁性串音得 以降低。 磁性串音之減少，係意味著使磁化反轉之功率變大。 然而，實施形態1〜4的元件之構成，若使用實施形態5之 驅動方法，可於減低磁性串音之同時，亦可有效率地施加 磁場。 磁性串音之減少的效果，如圖23〜圖26所示般，可由 在第1導線及/或第2導線設置向著元件5排列的面形成凸 出之背襯71、72而得到。背襯71、72，與假配線同樣地， 不論於使切換元件7與第2導線2連接之形態（圖23)中， 或於使切換元件8與第2導線2成爲絕緣之形態(圖25)中 --- -38_ 本紙張尺度國國家標準（CNS)A4規格（210 X 297公t ) 一 一 (請先閱讀背面之注意事項再填寫本頁) L^·. 線 546647 A7 _B7_ 五、發明說明 皆爲有效。此背襯71、72，如圖示般，以形成於複數的元 件5之間爲佳。 元件符號說明 1 第1導線 2 第2導線 3 .第3導線 4 第4導線 5 磁阻元件 7 切換元件(二極體） 8 切換元件(MOS電晶體) 9 強磁性體(強磁性體軛） 10 磁性記憶元件 11 強磁性絕緣體 13 強磁性體(強磁性體軛） 51,52 電流脈衝 61,62 假配線(接地導線） 71,72 凸部(背襯） (請先閱讀背面之注意事項再填寫本頁) •線· 39 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 546647 _%l_ 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 1. 一種磁性記憶元件，其係含有磁阻元件、用以產生 磁通使前述磁阻元件的電阻値變化之導線、以及前述磁通 所通過之至少1個強磁性體；前述強磁性體會形成磁隙， 於前述磁隙中使前述磁通通過前述磁阻元件，且下述之關 係式a)〜c)會成立： a) M1^2Lg b) Lw/LyS5 及 Ly/Lt-5 之至少一者 c) Ly ^ 1.0 /z m 式中，Ml爲沿著與前述磁隙平行的方向所測定之前 述磁阻元件的長度，Lg爲前述磁隙的長度，Lt爲前述強磁 性體的厚度，Lw爲前述導線的延伸方向之前述強磁性體的 長度，Ly爲前述磁通通過前述強磁性體內之距離。 2. 如申請專利範圍第1項之磁性記憶元件，其中，關 係式a)爲MISLg。 3. 如申請專利範圍第1項之磁性記憶元件，其中，關 係式 b)之 Lw/Ly$5 係爲 Lw/Ly$3。 4. 如申請專利範圍第1項之磁性記憶元件，其中，關 係式 c)爲 Ly S 0.6 /z m。 5. 如申請專利範圍第1項之磁性記憶元件，其中，前 述強磁性體係構成磁性軛，前述導線係配置於前述磁性軛 內。 6. 如申請專利範圍第.1項之磁性記憶元件，其中，前 述強磁性體係以與前述導線相接之方式配置。 7. 如申請專利範圍第1項之磁性記憶元件，其中，以 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐) 546647 D8 六、申請專利範圍 前述導線作爲第1導線，且進一步含有用以產生前述磁通 之第2導線與切換元件，前述第1導線與前述第2導線係 以夾持著前述磁阻元件之方式配置，前述第1導線與前述 磁阻元件爲電性連接著，於前述第2導線與前述磁阻元件 之間，有前述切換元件或由前述切換元件所引出之導線。 8. —種磁性記憶元件，其係含有磁阻元件、用以產生 磁通使前述磁阻元件的電阻値變化之第1導線及第2導線 ;前述第1導線與前述第2導線係以夾持著前述磁阻元件 之方式配置，配置於前述第1導線與前述第2導線之間的 絕緣體係含有強磁性絕緣體。 9. 如申請專利範圍第8項之磁性記憶元件，其中，前 述強磁性絕緣體係與前述元件相接。 10. 如申請專利範圍第8項之磁性記憶元件，其係進 一步含有切換元件，前述第1導線與前述元件爲電性連接 著，於前述第2導線與前述元件之間，有前述切換元件或 由前述切換元件引出之導線。 11. 一種磁性記憶元件，其係含有磁阻元件、用以產 生磁通使前述磁阻元件的電阻値變化之第1導線及第2導 線、以及使前述磁阻元件與前述切換元件作電性連接之第 3導線；前述第1導線與前述第3導線爲了供給通過前述 1磁阻元件之電流，係以夾持著前述磁阻元件之方式配置成 與前述磁阻元件做電性連接，前述第3導線與前述磁阻元 件之連接部係介於前述磁阻元件與前述第2導線之間’前 述第2導線與前述磁阻元件係呈電性絕緣，且由前述連接 2 適用中國國家標準<CNS)A4規格<210 X 297公釐) A8B8C8D8 546647 六、申請專利範圍 部引出前述第3導線之方向與前述第2導線的延伸方向所 形成的角度爲45°以下。 12. 如申請專利範圍第11項之磁阻元件，係進一步含 有至少1個強磁性體，前述強磁性體會形成磁隙，前述磁 通係於前述磁隙中通過前述磁阻元件。 13. 如申請專利範圍第12項之磁性記憶元件，其中， 下述關係式a)〜c)會成立： a) M1^2Lg b) Lw/Ly刍5及Ly/Lt2 5之至少一者 c) Ly ^ 1.0 // m 式中，Ml爲沿著與前述磁隙平行的方向測定之前述 磁阻元件的長度，Lg爲前述磁隙的長度，Lt爲前述強磁性 體的厚度，Lw爲前述導線的延伸方向之前述強磁性體的長 度，Ly爲前述磁通通過前述強磁性體內之距離。 14. 如申請專利範圍第12項之磁性記憶元件，其中， 前述強磁性體係構成磁性軛，前述第1導線、前述第2導 線或前述第3導線係配置於前述磁性軛內。 15. 如申請專利範圍第12項之磁性記憶元件，其中， 前述強磁性體，係以與選自前述第1導線、前述第2導線 μ及前述第3導線中之至少1個相接之方式配置。 1 16.如申請專利範圍第15項之磁性記憶元件，其中， 前述強磁性體，係以與第3導線的側面相接之方式配置。 17.如申請專利範圍第11項之磁性記憶元件，其配置 於前述第1導線與前述第2導線之間的絕緣體係含有強磁 3
    本紙張尺度適用中國國家標準<CNS)A4規格<210 X 297公釐) A8B8C8D8 546647 六、申請專利範圍 性絕緣體。 (請先閲讀背面之注意事項再塡寫本頁) 18. —種磁性記憶元件之驅動方法，其係用以驅動申 請專利範圍第7、10或11項之磁性記億元件；係藉由自前 述第1導線所產生之磁通、與自前述第2導線所產生之磁 通，使前述磁阻元件的電阻値變化； 將對於前述第2導線之電流脈衝的施加時間設定爲較 對於前述第1導線之電流脈衝的施加時間長。 19. 一種磁性記憶元件之製造方法，其係用以製造申 請專利範圍第5項之磁性記憶元件；係包含下述製程： 於絕緣體上形成以前述導線的延伸方向作爲長方向之 深度爲D1的凹部之製程； 沿著前述凹部的表面，以在前述凹部的側面之厚度成 爲Tf之方式形成強磁性體之製程； 在前述凹部內之前述強磁性體的表面，以使厚度成爲 Τη之方式形成前述導線之製程；. 其中，D卜Tf及Τη係設定爲可滿足下述 Tf^0.33Dl ^ Tn^Dl-1.5Tf 之關係式。 20. 如申請專利範圍第19項之磁性記憶元件之製造方 法，係進一步含有將在前述導線的延伸方向之前述強磁性 體的長度限制於L1之製程， 惟，L1係以相對於前述凹部的短方向之寬度W1滿足 下述 L1^5(W1+2D1) 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐） 546647 A8 B8 C8 D8 六、申請專利範圍 之關係式的方式來設定。 21. 如申請專利範圍第5項之磁性記憶元件之製造方 法，其係包含下述製程： 在絕緣體上形成厚度爲Τη之前述導線之製程； 沿著前述導線的表面，以在前述導線的側面厚度成爲 Tf之方式形成強磁性體之製程； 惟，Tf及Τη係設定爲可滿足下述 Tf^Tn 之關係式。 22. 如申請專利範圍第21項之磁性記憶元件之製造方 法，其係進一步含有在形成前述強磁性體之後，將前述導 線與前述強磁性體之合計的寬度限於W22之製程； 惟，W22係以相對於前述導線的寬度W2滿足下述 (W2+2Tf) ^ W22 ^ 1.2(W2+2Tf) 之關係式的方式來設定。 23. 如申請專利範圍第21項之磁性記憶元件之製造方 法，其係進一步含有將在前述導線的延伸方向之前述強磁 性體的長度限制於L1之製程， 惟，L1係以相對於前述導線之寬度W2滿足下述 L1^5(W2+2(Tn+Tf)) ' 之關係式的方式來設定。 24. —種記憶陣列，其係排列有複數的磁阻元件；前 述複數的磁阻元件爲含有申請專利範圍第1、第8或第π 項之磁阻元件。 5___— —— ^紙張尺度通用中國國家標準<CNS)A4規格(210 X 297公^ 546647 A8 B8 C8 D8 六、申請專利範圍 25. —種記憶陣列，其係含有配置成矩陣狀之複數的 磁阻元件、與用以使前述複數的磁阻元件的電阻値變化的 複數的導線；前述複數的導線爲依既定的方向延伸著，於 前述複數的導線之間，進一步含有以依前述既定的方向延 伸之方式所配置之接地導線群。 26. 如申請專利範圍第25項之記憶陣列，其係以前述 複數的導線作爲朝第1方向延伸之第1導線群，且進一步 含有用以使前述複數的磁阻元件的電阻値改變之第2導線 群，配置著前述第1導線群之面與配置著前述第2導線群 之面係夾持著配置有前述複數的磁阻元件之面，前述第2 導線群係朝第2方向延伸著，並在構成前述第2導線群之 導線間，進一步含有以朝前述第2方向延伸之方式配置之 接地導線群。 27. —種記憶陣列，其係含有配置成矩陣狀之複數的 磁阻元件、與用以使前述複數的磁阻元件的電阻値變化的 複數的導線；用以構成前述複數之導線的導線之至少一部 份爲具有朝向前述複數的磁阻元件所構成之面呈凸出之凸 部。 28. 如申請專利範圍第27項之記憶陣列，其係以前述 μ複數的導線作爲第1導線群，進一步含有用以使前述複數 1的磁阻元件的電阻値改變之第2導線群，配置著前述第1 導線群之面與配置著前述第2導線群之面係夾持著配置有 前述複數的磁阻元件之面，用以構成前述第2導線群的導 線之至少一部份爲具有朝向前述複數的磁阻元件所構成之 _ _ 6_ 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐） 546647 A8 B8 C8 D8 、申請專利範圍 面呈凸出之凸部 (請先閲讀背面之注意事項再一^寫本頁) 、\έ 線 本紙張尺度適用辛國國家標準(CNS)A4規格<210 χ 297公釐)
TW091100898A 2001-01-19 2002-01-18 Magnetic storage element, the manufacturing method and driving method thereof, and memory array TW546647B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001011245 2001-01-19

Publications (1)

Publication Number Publication Date
TW546647B true TW546647B (en) 2003-08-11

Family

ID=18878404

Family Applications (2)

Application Number Title Priority Date Filing Date
TW091100900A TW546648B (en) 2001-01-19 2002-01-18 Spin switch and magnetic storage element using the same
TW091100898A TW546647B (en) 2001-01-19 2002-01-18 Magnetic storage element, the manufacturing method and driving method thereof, and memory array

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW091100900A TW546648B (en) 2001-01-19 2002-01-18 Spin switch and magnetic storage element using the same

Country Status (5)

Country Link
US (2) US6954372B2 (zh)
JP (2) JP3848622B2 (zh)
CN (2) CN100466322C (zh)
TW (2) TW546648B (zh)
WO (2) WO2002058167A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086772A (ja) * 2001-09-07 2003-03-20 Canon Inc 磁気メモリ装置およびその製造方法
US6559511B1 (en) * 2001-11-13 2003-05-06 Motorola, Inc. Narrow gap cladding field enhancement for low power programming of a MRAM device
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
JP3959335B2 (ja) * 2002-07-30 2007-08-15 株式会社東芝 磁気記憶装置及びその製造方法
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
US6914805B2 (en) * 2002-08-21 2005-07-05 Micron Technology, Inc. Method for building a magnetic keeper or flux concentrator used for writing magnetic bits on a MRAM device
KR100496860B1 (ko) * 2002-09-19 2005-06-22 삼성전자주식회사 자기 저항 기억 소자 및 그 제조 방법
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP4576791B2 (ja) * 2002-12-27 2010-11-10 Ｔｄｋ株式会社 メモリ装置
JP4419408B2 (ja) * 2003-03-14 2010-02-24 Ｔｄｋ株式会社 磁気抵抗効果素子および磁気メモリデバイス
US7170173B2 (en) * 2003-04-17 2007-01-30 Infineon Technologies Aktiengesellschaft Magnetically lined conductors
US7164181B2 (en) * 2003-07-30 2007-01-16 Hewlett-Packard Development Company, L.P. Spin injection devices
JP2005085805A (ja) * 2003-09-04 2005-03-31 Fujitsu Ltd 半導体装置
US7078239B2 (en) * 2003-09-05 2006-07-18 Micron Technology, Inc. Integrated circuit structure formed by damascene process
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
US8331140B2 (en) * 2004-01-15 2012-12-11 Japan Science And Technology Agency Current injection magnetic domain wall moving element
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
US7200032B2 (en) * 2004-08-20 2007-04-03 Infineon Technologies Ag MRAM with vertical storage element and field sensor
US7372117B2 (en) * 2004-09-16 2008-05-13 Industrial Technology Research Institute Magneto-resistance transistor and method thereof
US7196367B2 (en) * 2004-09-30 2007-03-27 Intel Corporation Spin polarization amplifying transistor
EP1715356A1 (en) * 2005-04-21 2006-10-25 Interuniversitair Microelektronica Centrum ( Imec) Spin detection device and methods for use thereof
US7832773B2 (en) * 2006-09-18 2010-11-16 Krohn Kenneth P Adjustable connector and method for its use
US8686525B2 (en) * 2009-03-25 2014-04-01 Toroku University Magnetic sensor and magnetic memory
JP5273810B2 (ja) * 2009-06-22 2013-08-28 独立行政法人科学技術振興機構 トンネル磁気抵抗素子およびスピントランジスタ
JP2011054903A (ja) 2009-09-04 2011-03-17 Renesas Electronics Corp 半導体装置およびその製造方法
US8686513B1 (en) * 2012-10-26 2014-04-01 Ixys Corporation IGBT assembly having circuitry for injecting/extracting current into/from an auxiliary P well
US9911838B2 (en) 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
EP3065181B1 (en) * 2013-10-31 2019-06-26 Japan Science and Technology Agency Spin control mechanism and spin device
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
CN105575771B (zh) * 2015-12-15 2019-03-29 浙江大学 一种掺杂磁性半导体梯度材料的制备方法
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0400263B1 (en) * 1989-05-31 1994-05-11 International Business Machines Corporation New class of magnetic materials for solid state devices
US5449561A (en) * 1992-07-17 1995-09-12 University Of Houston Semimetal-semiconductor heterostructures and multilayers
US5374472A (en) * 1992-11-03 1994-12-20 The Regents, University Of California Ferromagnetic thin films
JP3994444B2 (ja) * 1995-09-26 2007-10-17 カシオ計算機株式会社 電子部材
US5659499A (en) 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
US6590750B2 (en) * 1996-03-18 2003-07-08 International Business Machines Corporation Limiting magnetoresistive electrical interaction to a preferred portion of a magnetic region in magnetic devices
GB9608716D0 (en) * 1996-04-26 1996-07-03 Isis Innovation Spin transistor
US6153318A (en) * 1996-04-30 2000-11-28 Rothberg; Gerald M. Layered material having properties that are variable by an applied electric field
US5894447A (en) 1996-09-26 1999-04-13 Kabushiki Kaisha Toshiba Semiconductor memory device including a particular memory cell block structure
JP2879433B2 (ja) * 1997-01-16 1999-04-05 工業技術院長 半導体磁気光学材料
US5902690A (en) 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
JPH10284765A (ja) * 1997-04-04 1998-10-23 Nippon Steel Corp 電圧駆動型スピンスイッチ
US5838608A (en) * 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
JPH1187796A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 磁性半導体装置および磁性記録・再生装置
JP3234814B2 (ja) 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
DE19836567C2 (de) * 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
JP2000090658A (ja) * 1998-09-09 2000-03-31 Sanyo Electric Co Ltd 磁気メモリ素子
JP3697369B2 (ja) * 1998-09-14 2005-09-21 株式会社東芝 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
DE19943027C5 (de) * 1998-10-28 2016-11-17 Heidelberger Druckmaschinen Ag Positioniervorrichtung in einer Druckmaschine
JP2000195250A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 磁気メモリ装置
US6381171B1 (en) * 1999-05-19 2002-04-30 Kabushiki Kaisha Toshiba Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
JP4076197B2 (ja) 1999-05-19 2008-04-16 株式会社東芝 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置
US6365236B1 (en) 1999-12-20 2002-04-02 United Technologies Corporation Method for producing ceramic coatings containing layered porosity
JP4309075B2 (ja) 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置

Also Published As

Publication number Publication date
US6954372B2 (en) 2005-10-11
WO2002058166A1 (fr) 2002-07-25
JPWO2002058166A1 (ja) 2004-05-27
CN1488175A (zh) 2004-04-07
US6878979B2 (en) 2005-04-12
JP3848622B2 (ja) 2006-11-22
WO2002058167A1 (fr) 2002-07-25
JPWO2002058167A1 (ja) 2004-05-27
US20040057295A1 (en) 2004-03-25
CN100466322C (zh) 2009-03-04
TW546648B (en) 2003-08-11
JP3868375B2 (ja) 2007-01-17
CN1488176A (zh) 2004-04-07
CN100365843C (zh) 2008-01-30
US20030142539A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
TW546647B (en) Magnetic storage element, the manufacturing method and driving method thereof, and memory array
TW550639B (en) Semiconductor memory device and its manufacturing method
JP4668173B2 (ja) Ｍｒａｍアーキテクチャ、ならびに該アーキテクチャを利用してｍｒａｍメモリを製造する方法およびシステム
JP5607023B2 (ja) 多数の垂直磁区を含む磁気トンネル接合セル
CN104425706B (zh) 反转的mtj堆叠件
TWI226133B (en) Layout for thermally selected cross point MRAM cell
JP4746731B2 (ja) 磁気ランダム・アクセス・メモリの製作方法
US7105363B2 (en) Cladded conductor for use in a magnetoelectronics device and method for fabricating the same
US6933155B2 (en) Methods for providing a sub .15 micron magnetic memory structure
US7247506B2 (en) Method for producing magnetic memory device
EP1239489A1 (en) Method for fabricating cladding layer in top conductor
JP2007158336A (ja) Ｍｔｊｍｒａｍ素子およびその製造方法、並びにｍｔｊｍｒａｍアレイ
KR20110103463A (ko) Ｓｔｔ-ｍｒａｍ 셀 구조들
US11950514B2 (en) Confined cell structures and methods of forming confined cell structures
JP4138254B2 (ja) 記憶セル構造、およびこれを製造する方法
KR102553611B1 (ko) 자기 터널 접합부의 이온 빔 에칭을 위한 후처리 프로세스 및 이에 의해 형성된 구조물
TWI252559B (en) Method for connecting magnetoelectronic element with conductive line
CN110246962A (zh) 磁存储装置及其制造方法
JP2002538614A5 (zh)
CN1483222A (zh) 磁阻存储元件
KR20030009107A (ko) 반도체 기억 장치 및 그 제조 방법
CN117413627A (zh) 具有低电阻率自旋霍尔效应（she）写入线的自旋轨道扭矩（sot）磁阻随机存取存储器（mram）
JP2005123611A (ja) 熱アシスト型磁気メモリ構造
WO2004100169A2 (en) Mram architecture with a bit line located underneath the magnetic tunneling junction device
US20040240121A1 (en) Magnetic recording head and method for manufacturing

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees