TW540141B - Method for producing metallic bit lines for memory cell arrays, method for producing memory cell arrays and memory cell array - Google Patents
Method for producing metallic bit lines for memory cell arrays, method for producing memory cell arrays and memory cell array Download PDFInfo
- Publication number
- TW540141B TW540141B TW091103791A TW91103791A TW540141B TW 540141 B TW540141 B TW 540141B TW 091103791 A TW091103791 A TW 091103791A TW 91103791 A TW91103791 A TW 91103791A TW 540141 B TW540141 B TW 540141B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- memory cell
- gate
- metal
- bit line
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000003491 array Methods 0.000 title description 6
- 238000002513 implantation Methods 0.000 claims abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000001465 metallisation Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 91
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 230000008569 process Effects 0.000 claims description 28
- 229910021332 silicide Inorganic materials 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 21
- 239000007943 implant Substances 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 3
- 238000013467 fragmentation Methods 0.000 claims description 3
- 238000006062 fragmentation reaction Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 239000012634 fragment Substances 0.000 claims 2
- 238000005034 decoration Methods 0.000 claims 1
- 239000004575 stone Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 128
- 150000004767 nitrides Chemical class 0.000 description 30
- 238000005516 engineering process Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 238000005496 tempering Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 210000004513 dentition Anatomy 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002344 gold compounds Chemical class 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 230000036346 tooth eruption Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
540141
發明背i 發明範疇 本發明係關於用以製造用於記憶體單元陣列之金屬位元 線（万法、用以製造包含此種金屬位元線之記憶體單元陣 列（万法、及由這些方法製造的記憶體單元陣列。明確地 說:本發明係關於適合被使用在所謂”獨應用及所謂”嵌 入”應用的平坦可電氣抹除可程式唯讀記憶體（eepr〇⑷之 方法與裝置。本發明特別適合於建構根據矽-氧化物-氮化 物-氧化物’（silicon_oxide_nitride_oxidesiiic〇n=s〇刪）原 理建構之記憶體單元。此種記憶體單元可有利地使用在譬 如虛擬接地-NOR架構中。 在記憶體單元領域中最重要的研發目標之一是實現更小 的記憶體單元_亦即為每個儲存的位元使用更小的晶片面積 。说今為止，藉由埋入-亦即擴散_位元線實現緊湊的單元被 視為是有利的。但是被實施成擴散區域的位元線在其結構 尺寸縮小的同時也使其電阻值變大，因為擴散深度也需要 成比例地縮減以抵銷在鄰接位元線之間刺穿的風險。肇因 於此關聯的問題是高電阻值的位元線僅容許相當小的記憶 體單元區段而使晶片利用率低下且必須容忍較高製程費用 之較小記憶體單元的優點變小了。 以前技術描述 有埋入位元線及虛擬接地-NOR架構之記憶體單元的_種 範例描述於2000年 11 月 IEEE Electron Device Letters Voi -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 540141 A7
21’ No· 11，543-545 頁由 Boaz Eitan 等人所撰”NROM : A N〇vei vocalized Trapping, 2-Bii Nonvolatile Memory Cell,f — 文中。 發明概要 本發明之目的是提供在較大單元區段内也可實現非常緊 湊之記憶體單元的方法與裝置。 根據本發明之第一種相態，此目的是藉著用以產生用於 记丨思單元陣列之位元線的方法達成的，該種方法包括下 列步驟： 提供一層狀結構，該層狀結構包括在其表面内植入有電 曰Elm井的基底、一連串提供在該基底表面上的儲存媒體層 、及提供在該一連串儲存媒體層上的閘極區域層； 在孩閘極區域層内產生位元線凹陷，該等位元線凹陷向 下延伸到儲存媒體層； 在該等位元線凹陷的側向表面上產生絕緣分隔器層； 完全或部分移除位元線凹陷區域内的該等一連串儲存媒 體層； 在該等位元線凹陷區域内執行源極/汲極植入； 若該等一連串儲存媒體層未在之前完全移除，則在位元 線凹陷區域内完全移除該等一連_儲存媒體層；及 在文到源極/汲極植入的區域上產生金屬化物，以便產生 金屬位7G線，該等金屬化物由絕緣分隔器層與閘極區域層 隔絕。 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 540141
根據本發明之第二個知能. 二作I如能·此目的是藉著一
凹陷，該等位元線凹陷向 下延伸到儲存媒體層； 在以等位元、、泉凹陷的側向表面上產生絕緣分隔器層； 冗全或部分移除位元線凹陷區域内的該等一連串儲存媒 體層； 在該等位元線凹陷區域内執行源極/汲極植入； 右S等一連串儲存媒體層未在之前完全移除，則在位元 線凹陷區域内完全移除該等一連串儲存媒體層； 在文到源極/汲極植入的區域上產生金屬化物，以便產生 金屬位兀線，該等金屬化物由絕緣分隔器層與閘極區域層 隔絕； 以絕緣材料填滿產生金屬位元線之後留下的位元線凹陷 產生字組線，該等字組線的方向與該等位元線大致成直 角且各連接至複數個閘極區域，該等閘極區域是在字組線 被產生的時候藉由將閘極區域層的剩餘部分做適當畫圖樣 而產生的。 根據本發明之較佳具體實例，金屬位元線是藉著在暴露 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 540141 A7 — -—______B7 _ 五、發明説明（4~) 一 的基底上在之W冒受到也可稱為位元線植入的源極/汲極植 入的區域上執行鈦金屬矽化物製程或鈷金屬矽化物製程產 生的。在用以於源極/汲極植入物上產生金屬化物的金屬矽 化物製私期間，未來的閘極結構較佳地配置了宜由氮化物 2成的硬遮罩。受到源極/汲極植入的區域被當作儲存電晶 體< 源極/汲極區域，這些區域的金屬矽化物被當作金屬位 疋線。在根據本發明之方法的情況下，在初始時被實施成 /口著位兀線延伸之長條的閘極區域或閘極結構在字組線產 生期間以相對於這些字組線自㈣齊的方式較佳地由乾蚀 刻製程蚀刻。 利用根據本發明之方法，週邊電晶體可額外地在記憶體 單元陣列以外的區域内與記憶體單元陣列並行製造。根據 本發月之方法可被使用以所謂的單一工作功能閘極實現週 邊電晶體，也可以所謂的雙工作功能閘極實現週邊電晶體 在單工作功旎閘極中所有的多晶閘極區域均為相同的 摻雜型式·，而在雙工作功能閘極中多晶閘極區域的摻雜蜇 式則配合通道的型式-亦即源極/汲極區域的摻雜型式。 根據本發明的第三個相態，上述目的係藉一種記憶體單 疋陣列達成的，該種記憶體單元陣列包括： 以二維陣列排列且由形成在基底上之場效電晶體實現的 複數個記憶體單元； 、相對於記憶體單兀陣列以第一方向排列且以電氣導通方 式連接至記憶體單元之閘極區域的字組線；及 540141
在大致和该第一方向成直角的第二方向上延伸於記憶體 單元之間的位元線， 該等位元線由直接在記憶體單元之源極/汲極區域上產生 <金屬結構界定，且有絕緣裝置配置在位元線之金屬結構 與記憶體單元的閘極區域之間。 本發明確實提供用以製造具有相對於閘極結構自我對齊 的金屬位元線之記憶體單元陣列之方法及包括此種位元線 又記憶體單兀陣列。此外，根據本發明也可製造相對於金 屬字組線自我對齊之閘極結構。本發明還讓記憶體單元陣 裝 列的製造與週邊電路結構的並行製造在相關的製造程序中 可有利地合併。 由於金屬-亦即金屬化_位元線的製造且同時由於金屬-亦 :金屬化-字組線的製造，本發明容許在最小週邊範圍及高 玎 單-效率的^况下开’成大單元區段。由於使用金屬位元線 ，所以位7L線可以非常窄而可實現扑2的單元面積，F表示 使用製版印刷技術時可能的線寬，現今製版印刷技術所能 線 達J的、泉寬是14G奈米。在根據本發明的製造方法與架構設 計中，纟元線平面與字組線平面可被使用做為金屬接線平 面。此外，根據本發明之方法可與單王作功能技術以及雙 工作功能技術合併。 圖式 、夺 > 考堵圖式詳細說明本發明之較佳具體實例，諸 圖式中：
540141 五、發明説明（6 圖1顯&記憶體單元陣列細節之頂視圖； 圖2 g員示根據本發明之、 斷面圖； 'h 刀始階段中一連_層的示意 圖3顯示具有位元線凹 闰· £ ^ <基底的一部份之示意頂視 圖， 圖4 A到4 C顯示用以與/丨％ 贿抑 牛例就明根據本發明之用以製造記憶 體早元陣列的方法夕筮_ 種/、肖豆實例的示意斷面圖； 圖5頭TF根據第一種jl㈣余/ .., A m貝例製造週邊電晶體的一個中間 階段之示意斷面圖； 圖:、6Β:，|不用以舉例說明根據第—種具體實例的字組 7圖樣和位元、、泉畫圖樣之前進製造階段的示意斷面圖； 圖7顯示根據第一雜且触余 種/、組〶例有關週邊電晶體的前進製造 階段之示意斷面圖； 、，圖二與8Β顯示用於根據本發明的記憶體單元陣列製造方 法之第—種具體實例相當於圖6Α與的示意斷面圖； 圖9顯示第二種具體實例相當於圖7的示意斷面圖； ，圖10Α與10Β顯示用以舉例說明在第二種具體實例情況下 製造金屬字組線的示意斷面圖；且 圖11顯示用以舉例說明根據第二種具體實例製造的週邊 電晶體之示意斷面圖。 隹具體實例描述 在參考圖2到11詳細說明用以製造用於記憶體單元陣列之 位元線和用以製造記憶體單元陣列的較佳具體實例以前， 本紙張尺度適种_緖準(咖） 540141 A7 B7 五、發明説明（7 首先參考圖1描述虛擬接地-N〇R架構之完成的位元線和字組 線的整體排列。圖i示意顯示與位元線4成直角方向延伸的 兩條字組線2之一部份，該字組線2連同位元線4 一起界定一 格子結構。在圖1中，虛線代表根據本發明之金屬位元線4 ’而實線8則代表金屬位元線形成於其上的源極/汲極植入區 域。 在此種虛擬接地架構下，相關的記憶體單元6被安排在字 組線2下面位於位元線4之間。閘極區域配置在此區域内的 竽組線下方，而被安排在位元線下方之擴散區域·亦即源極/ 沒極植入區域·界定相關單元的源極/汲極區域。 裝 根據本發明，金屬位元線以及字組線較佳地使用金屬矽 化物製程（silicidation)形成。以金屬矽化物製程為名稱的方 法疋在第一步驟中用譬如鈷、鈦、其合金、或鎳或鎢等適 當金屬施加到矽上，隨之實施溫度處理。由於此溫度處理 ，被施加的金屬與矽之間會產生化學作用，藉此在矽上產 線 生一金屬矽化物層。此在矽上產生金屬矽化物層稱為金屬 矽化物製程。 在將參考圖2到7描述之用以製造記憶體單元陣列和用以 並行製造週邊電晶體的本發明之第一種具體實例中，額外 使用一種所謂多晶矽化金屬製程（p〇lycide)方法以製造記憶 體單元陣列之字組線並用以製造週邊電晶體之閘極結構。 以多晶矽化金屬製程為名稱的方法是首先施加_亦即沉澱_ 一全區域多晶矽層，隨之在沉澱之多晶矽層上方沉澱一全 -10-
540141 五、發明説明（8 s域鎢矽合金層。接著較佳地由氮化物構成的硬遮罩垂直 施:給切層。錢使用光學技術方法對該硬遮罩畫圖樣 結=蚀刻料層與位於此層下方之多晶相產生所需的 除了上述的多晶，夕化金屬製程方法以外，還有一種已知 :万法是首先將一層氮化鎢施加到多晶石夕層上，然後施加 'β纟此^;兄下’氮化鎢層被當作擴散阻障以使無碎 鎢-亦即無合金-形成’而形成對應的低電阻值純金屬結 構。 J!在下文中參考圖8到11描述之根據本發明用以製造記憶 :早凡陣列《方法的第二種具體實例中，使用一種稱為自 • 1卞梦化物方以製造字組線與週邊電晶體之閘極結構 链以自我對準⑦化物方法為名稱的方法是—包切區域和 “…匕物區域或氮化物區域等非矽區域的結構有首先沉 =於其上整個區域的譬㈣、鈇或譬如鉛/鈥氮化物合金等 =些金屬《合金的適當金屬。當接著執行溫度處理時，化 :反應在全區域金屬與矽接觸的地方發生而在該處產生金 :·碎化物物層。在金屬接觸到氧化物或氮化物上的區域内 則不會發生化學反庥。炊 濕化學處理程序移：而：下所學反應的金屬可藉 層覆膜的結構。 下所切區域都被金㈣化物物 、在下=中W述根據本發明用以製造記憶體單元陣列之 、、第種A $例，該具體實例包括根據本發明用以
540141 A7 B7 五、發明説明 製造€憶體單元陣列之位元線的方法。 根據本發明之方法係植基於預先處理過的基底結構，下 文將首先描述該基底結構。為此目的，首先在基底内界定 打算在稍後包括譬如某數目個記憶體單元與某些週邊電路 結構的被隔絕區域。這些區域較佳地使用所謂淺溝槽隔絕 (shallow trench isolati〇n=STI)技術製造。根據此種技術，首 先長成一襯墊氧化物且接著沉澱一襯墊氮化物。其後執行 一光學技術以界定溝槽並接著蝕刻該等溝槽。然後以氧化 物填滿該等被蝕刻之溝槽，隨之執行譬如化學機械拋光法 (chemical-mechanical p〇lishing=CMP)等適當的平坦化措施 。最後，殘餘的氮化物藉由蝕刻法移除。 當被隔絕區域已依上述方式產生時，在記憶體單元陣列 週邊區域内未來CMOS區域的p井與n井和記憶體單元的井由 被遮罩测及磷植入和後續的鍛燒退火程序產生。此後，散 佈的氧化物被移除。一氧化物-氮化物-氧化物（〇xide_ nitride-oxide=〇NO)三層體長成在結果的結構上當作儲存媒 體。此步騾之後是在未來CM0S區域内以遮罩方式移除此層 。一閘極氧化物長成在此區域内或許多閘極氧化物在重複 步驟中長成在此區域内。 使用上述預先處理方式產生的結構被當作根據本發明之 方法的基礎。根據本發明，此結構首先在其上沉澱一多晶 石夕層當作閘極區域層，然後在閘極區域層上沉澱一氮化物 層。圖2中顯示記憶體單元區域内此種結果的層狀序列一部 -12- 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇 χ 297公釐） 装 η 線 540141 A7 B7 五、發明説明（1Q ) 份之示意斷面圖。如上文所述，電晶體井12形成在矽基底 10内。上述包括下層氧化物層14、氮化物層16及上層氧化 物層18的ΟΝΟ三層體20形成在電晶體井12上。在記憶體單 元區域之外，閘極氧化物取代此ΟΝΟ三層體。ΟΝΟ三層體 20上形成厚度譬如為100奈米之多晶體層22。此多晶體層22 上形成厚度譬如為50奈米的氮化物層24當作硬遮罩層。 在次一步驟中，執行光學技術以在氮化物層24内產生伸 長的凹陷2 6，如圖3中所示，這些凹陷沿著將在稍後產生之 位元線延伸。藉著這些凹陷26，長條28被額外地沿著未來 的位元線界定，這些長條28有助於未來閘極結構的界定。 當氮化物層24已經被I虫刻以產生凹陷26時，光學技術中使 用的抗蝕劑被剝除，隨之使用氮化物層24當作遮罩蝕刻多 晶體層23。在此製程中ΟΝΟ三層體20被使用當作蝕刻停止 層。圖4 Α顯示結果的結構，該結構中位元線凹陷3 0形成在 氮化物層24内與多晶體層22内。藉著在多晶體層22内產生 位元線凹陷30，沿著未來位元線延伸之長條狀閘極區域34 在此多晶體層22内產生。 本發明較佳具體實例被設計以使在位元線凹陷30產生之 後，對應於電晶體井12之摻雜型態的摻雜型態植入透過 ΟΝΟ層序列20在凹陷區域内進行以產生摻雜區域32。此植 入是可額外選擇的製程。在η通道儲存電晶體的情況下，此 植入較佳地是濃度譬如為每立方厘米1 X 1014的硼植入。植 入物32的作用一方面是產生具有位元線植入物和稍後產生 -13- 本紙張尺度適用中國國家標準(CNS) Α4規格(210Χ 297公釐） 540141
的源極/汲極植入物之硬卜n接合面。另一方面，摻雜區域u < w成也造成閘極邊緣下方的散佈不足，結果造成通道下 方的滲透而可達成改善的衝擊電阻。此種植入物32在譬如 上又所提到B0az Eitan出版品中所描述的那種2位元記憶體 單兀要由此種記憶體單元實現的情況下特別有利。 使用已知的方法，圖4B中的絕緣分隔器層36在一後續步 驟中產生在長條狀多晶體區域34的側向表面上以及配置在 其上之氮化物層24的一部份上。為此目的，首先宜藉著保 开/ /冗殿法由四乙基正碎酸鹽（tetraethyl〇rth〇sili⑽e = TE〇s) 產生一氧化物層。藉由此種沉澱法可獲得一全區域氧化物 層，該氧化層在理想狀況下於結構之水平和垂直表面上的 厚度樣。然後藉由後續的非等向性蝕刻法將此氧化物從 水平表面上移除以使側向氧化物分隔器層36留下，如圖4B 中所示。 在厚度可譬如為40奈米之氧化物分隔器層產生之後，宜 使用反應離子蝕刻法打開〇N〇三層體結構在產生分隔器層 足後仍然暴露的部分。源極/汲極植入物透過〇N〇三層體結 構20内的開口形成；在n通道儲存電晶體的情況下，這些源 極/汲極植入物宜由摻雜濃度為每立方厘米3 X 1015的珅植入 而开/成源極/;及極植入物3 8沿著未來的位元線延伸且因此 也可稱為位元線植入物。 在此要注意的是不一定要在執行植入以產生區域38之前 移除整個ΟΝΟ二層體結構2〇，植入可譬如透過可當作散佈 -14- 本紙張尺度適用中國國豕標準(CNS) Α4規格(210X297公袭) 540141
氧化物的下層氧化物層14實施，若植入是透過下層氧化物 膺14實施，則此氧化物層14須在後續製程中移除以便在實 她源極/汲極植入及將要形成金屬位元線的區域内暴露基底 12的上邵表面。 然後’為自我對齊矽化製程沉澱宜為鈦或鈷或其合金之 、-屬此’儿灰步風後面接奢金屬攻化物製程所需的回火處 理及移除未被矽化的金屬。顯示於圖4B中且代表金屬位元 線40的源極/汲極植入物38上的金屬化物4〇依此方式產生。 然後，留下的間隙宜藉由氧化物沉澱法（TE〇s)以絕緣材料 42填充。接著對上述結果表面譬如藉著反應離子蝕刻製程 或較佳地藉著化學機械拋光（CMp)技術實施平坦化製程；在 此b況下，戎非常硬的氮化物層可被使用當作化學磨光停 止層。圖4B中示意顯示其結果結構之斷面圖。 為了產生以與已產生之位元線40成直角的方向延伸的字 組線，首先藉由宜使用熱磷酸做濕化學製程移除仍位在長 條狀閘極區域34上且在圖4B中以參考編號44標示的氮化物 。如圖4C中所示，包含第二多晶體層46、金屬層48與宜為 氮化物之硬遮罩50的層狀結構在上述結果的結構上產生。 第二多晶體層46由沉澱法產生，而金屬層48則藉著沉澱鎢 矽（WSi)產生。或者此處也可用前述方式產生包含多晶矽、 氮化鎢及鎢的一連串層狀結構。然後在第二多晶體層46上 藉著沉殿法產生氮化物層5 0當作硬遮罩。 圖5顯示藉著上述方法步驟在週邊區域内獲得的層狀結構 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 540141 A7 B7 五、發明説明（13 ) ;ΟΝΟ三層結構20在週邊區域内如上文中所述般由閘極氧 化物層5 2取代。 以圖4C及5中所示的層狀結構為基礎，接著實施光學技術 以在硬遮罩50内畫出單元陣列内的字組線圖樣並畫出在週 邊區域内的閘極區域。然後，包含第一多晶體層22、第二 多晶體層46及金屬層48的字組線結構以對氧化物具有高選 擇性的方式蝕刻。接著譬如使用適當的光學技術在字組線 之間執行可依需要增加的抗衝擊植入製程。 在圖6Α中顯示圖4C内以箭頭Α界定之上述結果結構的斷 面圖而在圖6B中則顯示以箭頭B界定的斷面圖。在圖6A中 ，上述抗衝擊植入物由參考編號54標示。與上述畫出字組 線圖樣之步驟的同時，週邊電晶體的閘極結構圖樣在週邊 區域内畫出；圖7以示意方式顯示此種電晶體閘極的斷面圖 ，該閘極包括第一多晶體層22、第二多晶體層46、金屬層 48及殘餘的硬遮罩層50。 在上述記憶單元區域内畫出字組線圖樣並在週邊區域内 畫出閘極結構圖樣之後’以已知方式實施用以進'一步隔絕 字組線並用以建立週邊電晶體之額外步驟。這些額外步驟 包括譬如週邊電晶體之閘極重氧化、在週邊電晶體側向表 面上提供氮化物及/或氧化物分隔器層-本步驟較佳地也導致 填滿被畫圖樣的字組線結構之間的間隙、輕度摻雜汲極 (lightly doped drain=LDD)植入及重度摻雜汲極（heavily doped drain=HDD)植入以及氮化物/BPSG沉殿法和譬如使用 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 540141
化學機械磨光技術的平坦化。最後，執行在以前技術中所知 的步驟用以產生並填滿接觸孔並用以實現金屬化與鈍化。 在上述具體實例中，多晶體層22與46以在原地摻雜的多 層方式沉澱；在較佳具體實例的n通道電晶體情況下，沉澱 η摻雜多晶矽層。在此第一種具體實例中，使用上述多晶 化技術將字組線金屬化。此具體實例適合使用在單工作功 能閘極技術中，再譬如用以實現動態隨機存取記憶體等產 品時採用單工作功能閘極技術甚為有利。 現在描述適合使用於高效能互補金氧半導體應用中所用 雙工作功能閘極技術的一種替代性具體實例。 有關金屬-亦即金屬化-位元線的製造方面，此第二種具體 貫例與上述第一種具體實例無異，但在第二種具體實例中 用以製造位元線的製程係自我對準矽化物製程而非根據第 一種具體實例描述的多晶矽化金屬製程。為此目的，如圖 4 Β中所示型式的結構-在該結構中氮化物區域4 4已被額外的 步驟移除-被當作基礎然後施加一第二多晶體層；此第二多 晶體層有直接加諸其上的氧化物硬遮罩。此處請注意在第 一種具體實例中，第一多晶體層與第二多晶體層都在初始 時以未摻雜層形式施加。第一多晶體層之摻雜可在氮化物 層44被移除之後或透過氮化物層（假設氮化物層夠薄的話）與 源極/汲極區域之掺雜一起實施。 在上述施加第一多晶體層與氧化物硬遮罩之後，即產生 記憶體單元區域内的字組線結構和週邊區域内的閘極結構 -17 -
540141
。記憶體單元區域的結果結構在圖8八與8B中以示意斷面圖 万式顯示，該圖對應相當於圖6八與6B中所示的斷面圖；這 些圖中對應的特徵元件使用相同的參考編號。此外，圖8 A 與8B中顯示氧化物硬遮罩的剩餘區域％。 在圖9中顯示結果的周邊電晶體結構之示意斷面圖；在此 〜構中用於週邊電晶體的源極和汲極區域之輕度摻雜汲極 植入物5 8已被實現。 從圖8與9所示的情況開始，閘極重氧化-亦即過度氧化-宜 在第一步驟中實現，其中有厚度譬如為6奈米的薄氧化物層 60產生在記憶體單元區域内之字組線結構及周邊電晶體區 域内之閘極堆疊的側向表面上，這在圖丨〇A，！ 〇B與丨丨中可 看到。 除了圖示的具體實例之外，重氧化可較佳地在輕度摻雜 沒極植入之前實現以使依此方式在源極/汲極區域上方產生 的氧化物可被使用當作輕度摻雜汲極植入的散佈氧化物。 在重氧化製程期間於水平表面上產生的氧化物藉由非等向 性兹刻製程移除。其後，根據較佳具體實例在氧化物層6〇 上產生氮化物分隔器層62，隨之將額外的氧化物分隔器層 64施加到側向表面上（請參考圖n)，這導致記憶體單元區域 内字組線間隙66之完全填滿。此處請注意分隔器層的實施 與這些層之材料的選擇係根據將要產生之週邊電晶體應有 的介電強度決定的。 而且外側氧化物分隔器層64較佳地（由TEOS)以保形氧化 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 χ 297公釐） 540141
物沉殺法產纟，隨I藉非等向性蚀刻牙多㉟水平表面上沉殿 的氧化物。硬遮照56的剩餘部分也同時藉此蝕刻製程被移 除以使第二多晶體層46的剩餘部分得以暴露。 在此情況下，用以產生重度摻雜區域68的植入現在被實 現，同時間裡也造成第二多晶體層46之摻雜。 接著執行一自我對準矽化物製程以便用一金屬化物層 在1己憶體單元區域内提供字組線並在週邊區域内提供問極 堆疊。為了獲得此金屬化物，首先將鈦、鈷或其合金等金 屬施加到整個區域上方，隨後實施一回火處理步驟以產生 金屬矽化物層70。在此金屬矽化製程期間，金屬矽化物層 72被額外地產生在週邊電晶體的源極/汲極區域上。然後， 被施加的金屬層不與矽在回火處理步驟期間進行任何化學 反應的部分被較佳地使用濕蝕刻製程移除。此處請注意在 至屬碎化的回火處理步驟自間，在重度換雜沒極區域的 植入期間導入第二多晶體層46的摻雜將額外地擴散進入第 一多晶體層22。 除了上述第二種具體實例之外，閘極區域-亦即閘極多晶 碎-可在！己憶體單元陣列内被以p+摻雜；這在有關記憶體單 元之動作特性方面會有好處。 所以本發明讓記憶體單元陣列之金屬位元線與金屬字組 線的製造得以在相關製造過程中有利地合併，這使大單元 區段可用每個獨立單元最小單元面積建構。明確地說，本 發明也讓記憶體單元結構與周邊電晶體結構得以非常高程 -19-
540141 A7 B7 五、發明説明（17 ) 度合併地並行製造且此會導致單純與符合經濟效益的製程 序列。 圖式元件符號說明 2 字組線 40 金屬化物 4 位元線 42 絕緣材料 6 記憶體單元 44 氮化物 8 源極/汲極植入區域 46 第二多晶體層 10 基底 48 金屬層 12 電晶體井 50 硬遮罩 14 下層氧化物層 52 閘極氧化物層 16 氮化物層 54 抗衝擊植入物 18 上層氧化物層 56 剩餘區域 20 ΟΝΟ三層體 58 輕度摻雜汲極植入物 22 多晶體層 60 氧化物層 24 氮化物層 62 氮化物分隔器層 26 凹陷 64 氧化物分隔器層 28 長條 66 填充物 30 凹陷 68 重度摻雜區域 32 摻雜區域 70 金屬化層 34 多晶體區域 72 金屬矽化物層 36 絕緣分隔器層 38 源極/汲極植入區域 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
Claims (1)
- 540141 六、申請專利範圍 8 8 8 8 A B c D 5. 6. 如申請專利範圍第1項之方法，其中該基底由碎構成， 鱗:料儲存媒體層是氧化物·氮化物_氧化物層序列 ，且该閘極區域層由多晶石夕構成。 如申請專利範圍第i項之方法’其中有一硬遮罩層在步 驟b)之前施加到閘極區域層。 -種用以製造記憶體單元陣列之方法，該方法包括 步驟： a) k供一層狀結構，該層狀結構包括在其表面内植入 有電晶體井的基底、_連串提供在該基底表面上的儲存 媒體層、及提供在該一連串儲存媒體層上的閘極區域層 y b) 在該閘極區域層内產生位元線凹陷，該等位元線凹 陷向下延伸到儲存媒體層； c) 在該等位元線凹陷的側向表面上產生絕緣分隔器層 d) 完全或部分移除位元線凹陷區域内的該等一連串儲 存媒體層； e) 在該等位元線凹陷區域内執行源極/汲極植入； f) 若該等一連串儲存媒體層未在幻步驟中完全移除， 則在位元線凹陷區域内完全移除該等一連幸儲存媒體層 g)在受到源極/汲極植入的區域上產生金屬化物，以便 產生金屬位元線，該等金屬化物由絕緣分隔器層與閘極 區域層隔絕； -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂 線 540141 8 8 8 8 A B c Ό 申請專利範圍 h)以絕緣材料填滿產生金屬位元線之後留下的位元線 凹陷；及 、i)產生字組線，該等字組線的方向與該等位元線大致 成直角且各連接至複數個閘極區域，該等閘極區域是在 字組線被產生的時候藉由將閘極區域層的剩餘部分做適 當晝圖樣而產生的。 7.如申請專利範圍第6項之方法，纟中該φ金屬位元㈣ 由金屬矽化物製程產生。 8·如申請專利範圍第6項之方法，其中在步驟C)之前在位 元線凹卩曰區域内執行基底内的植入，該植入的摻雜型式 相當於電晶體井之摻雜型式。 9.如申請專利範圍第6項之方法，其中該基底由矽構成， 該等一連串儲存媒體層是氧化物_氮化物_氧化物層序列 ’且該閘極區域層由多晶碎構成。 10·如申請專利範圍第6項之方法，其中有一硬遮罩層在步 驟b)之前施加到閘極區域層。 11 ·如申請專利範圍第6項之方法，其中該步驟i)包括下列 步騾： i 1)全區域施加多晶體層； 12) 在該多晶體層上產生金屬碎化物層；及 13) 對該金屬矽化物層、該多晶體層、及該閘極區域層 晝圖樣以便產生閘極區域和字組線。 12 ·如申請專利範圍第11項之方法，尚包括在產生字組線步 驟之後在字組線之間產生基底内抗衝擊植入的步驟。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 54014113 ·如申請專利範圍第丨丨項之方法，包括在步驟丨）之後側向 施加絕緣層到字組線與閘極區域的側向表面上之額外步 驟。 14.如申請專利範圍第丨丨項之方法，包括在步驟丨）之後以絕 ’’彖材料芫全填滿字組線與閘極區域之間的間隙之額外步 驟。 15·如申請專利範圍第丨丨項之方法，其中在製造記憶體單元 陣歹j的同時在遠元憶體單元陣列的外部區域製造週邊電 晶體。 16·如申請專利範圍第10項之方法，其中步驟i)包括下列次 步驟： 11) 全區域施加多晶體層； 12) 根據4*組線之圖樣對多晶體層和閘極區域層的剩餘 部分畫圖樣，藉此產生閘極區域； 13) 以、纟巴緣材料填滿多晶體層内和閘極區域層内在步驟 i2)中產生的凹陷；及 14) 執行一金屬矽化物製程以選擇性地在被依照字組線 圖樣畫出圖樣的多晶體層上產生金屬矽化物層，以便產 生金屬字組線。 17.如申請專利範圍第16項之方法，其中在記憶體單元陣列 外部的周邊電晶體之閘極區域在步驟i2)中被額外地製 造’該等閘極區域在步驟i3)中被提供絕緣層於其側向 表面上’一金屬矽化物層在步驟i4)中被額外地產生在 閘極區域上與周邊電晶體的源極/汲極區域上。 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 χ 297公釐) 裝 玎 線 六、申請專利範圍 18. 19. 20. 21. 22. 如申請專利範圍第17項之方法，包括在步驟i2)之後植 入基底内週邊電晶體之源極/汲極區域的步驟，多晶體 層的剩餘部分在該植入步驟中同時被摻雜。 一種記憶體單元陣列，包括： 複數個記憶體單元，該等電晶體單元安排在二維陣列 内且由形成在基底内之場效電晶體實現； 孚組線，該等字組線以相訝於記憶體陣列的第一方向 排列且以電氣導通方式連接至記憶體單元的閘極區域； 及 位元線，該等位元線以大致和該第一方向成直角的第 一方向延伸於€憶體單元之間，該記憶體單元陣列的特 點為 該等位元線由直接在記憶體單元的源極/汲極區域上 產生的金屬結構界定，且絕緣裝置被提供在位元線的金 屬結構與記憶體單元的閘極區域之間。 如申凊專利範圍第19項之1己憶體單元陣列，其中該絕緣 裝置疋提供在閘極區域之側向表面上的絕緣層。 如申請專利範圍第19項之記憶體單元陣列，其中該等位 元線之金屬結構是金屬矽化物結構。 如申請專利範圍第19項之記憶體單元陣列，其中該基底 由碎構成，該等閘極區域由多晶碎構成，且該等絕緣裝 置是側向施加到閘極區域的氧化物分隔器層。 -5- 本紙張尺度相中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10110150A DE10110150A1 (de) | 2001-03-02 | 2001-03-02 | Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW540141B true TW540141B (en) | 2003-07-01 |
Family
ID=7676114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091103791A TW540141B (en) | 2001-03-02 | 2002-03-01 | Method for producing metallic bit lines for memory cell arrays, method for producing memory cell arrays and memory cell array |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6686242B2 (zh) |
| EP (1) | EP1364409A2 (zh) |
| JP (1) | JP2004530296A (zh) |
| KR (1) | KR100608407B1 (zh) |
| CN (1) | CN100336227C (zh) |
| AU (1) | AU2002338242A1 (zh) |
| DE (1) | DE10110150A1 (zh) |
| TW (1) | TW540141B (zh) |
| WO (1) | WO2002080275A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI422016B (zh) * | 2005-10-21 | 2014-01-01 | Spansion Llc | 位元線植入 |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US6566194B1 (en) * | 2001-10-01 | 2003-05-20 | Advanced Micro Devices, Inc. | Salicided gate for virtual ground arrays |
| US7098107B2 (en) * | 2001-11-19 | 2006-08-29 | Saifun Semiconductor Ltd. | Protective layer in memory device and method therefor |
| US6700818B2 (en) * | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
| US6706595B2 (en) * | 2002-03-14 | 2004-03-16 | Advanced Micro Devices, Inc. | Hard mask process for memory device without bitline shorts |
| US20030181053A1 (en) * | 2002-03-20 | 2003-09-25 | U-Way Tseng | Method of manufacturing a nonvolatile memory cell with triple spacers and the structure thereof |
| TWI291748B (en) * | 2002-03-20 | 2007-12-21 | Macronix Int Co Ltd | Method and structure for improving reliability of non-volatile memory cell |
| US6777725B2 (en) * | 2002-06-14 | 2004-08-17 | Ingentix Gmbh & Co. Kg | NROM memory circuit with recessed bitline |
| US8080453B1 (en) | 2002-06-28 | 2011-12-20 | Cypress Semiconductor Corporation | Gate stack having nitride layer |
| US7256083B1 (en) * | 2002-06-28 | 2007-08-14 | Cypress Semiconductor Corporation | Nitride layer on a gate stack |
| US6917544B2 (en) * | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| KR100452037B1 (ko) * | 2002-07-18 | 2004-10-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 및 그 소자 |
| DE10239491A1 (de) * | 2002-08-28 | 2004-03-18 | Infineon Technologies Ag | Verfahren zur Herstellung vergrabener Bitleitungen in einem Halbleiterspeicher |
| US6773988B1 (en) * | 2002-09-13 | 2004-08-10 | Advanced Micro Devices, Inc. | Memory wordline spacer |
| US6815274B1 (en) * | 2002-09-13 | 2004-11-09 | Taiwan Semiconductor Manufacturing Co. | Resist protect oxide structure of sub-micron salicide process |
| US7049188B2 (en) * | 2002-11-26 | 2006-05-23 | Advanced Micro Devices, Inc. | Lateral doped channel |
| DE10258194B4 (de) * | 2002-12-12 | 2005-11-03 | Infineon Technologies Ag | Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren |
| DE10258420B4 (de) * | 2002-12-13 | 2007-03-01 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit Charge-trapping-Speicherzellen und vergrabenen Bitleitungen |
| DE10259783A1 (de) * | 2002-12-19 | 2004-07-15 | Infineon Technologies Ag | Verfahren zur Verbesserung der Prozessschrittfolge bei der Herstellung von Halbleiterspeichern |
| US7178004B2 (en) * | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
| DE10324052B4 (de) * | 2003-05-27 | 2007-06-28 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterspeichers mit Charge-Trapping-Speicherzellen |
| JP4818578B2 (ja) * | 2003-08-06 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US7123532B2 (en) * | 2003-09-16 | 2006-10-17 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
| US7371637B2 (en) * | 2003-09-26 | 2008-05-13 | Cypress Semiconductor Corporation | Oxide-nitride stack gate dielectric |
| US7041545B2 (en) * | 2004-03-08 | 2006-05-09 | Infineon Technologies Ag | Method for producing semiconductor memory devices and integrated memory device |
| US6989320B2 (en) * | 2004-05-11 | 2006-01-24 | Advanced Micro Devices, Inc. | Bitline implant utilizing dual poly |
| US7095655B2 (en) * | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
| US20060084219A1 (en) * | 2004-10-14 | 2006-04-20 | Saifun Semiconductors, Ltd. | Advanced NROM structure and method of fabrication |
| US7638850B2 (en) * | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| US20060146624A1 (en) * | 2004-12-02 | 2006-07-06 | Saifun Semiconductors, Ltd. | Current folding sense amplifier |
| US8125018B2 (en) * | 2005-01-12 | 2012-02-28 | Spansion Llc | Memory device having trapezoidal bitlines and method of fabricating same |
| CN1838328A (zh) * | 2005-01-19 | 2006-09-27 | 赛芬半导体有限公司 | 擦除存储器阵列上存储单元的方法 |
| US7186607B2 (en) * | 2005-02-18 | 2007-03-06 | Infineon Technologies Ag | Charge-trapping memory device and method for production |
| JP4275086B2 (ja) * | 2005-02-22 | 2009-06-10 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US7405441B2 (en) * | 2005-03-11 | 2008-07-29 | Infineon Technology Ag | Semiconductor memory |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| US20060223267A1 (en) * | 2005-03-31 | 2006-10-05 | Stefan Machill | Method of production of charge-trapping memory devices |
| US7341909B2 (en) * | 2005-04-06 | 2008-03-11 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
| US7341956B1 (en) | 2005-04-07 | 2008-03-11 | Spansion Llc | Disposable hard mask for forming bit lines |
| US7285499B1 (en) | 2005-05-12 | 2007-10-23 | Advanced Micro Devices, Inc. | Polymer spacers for creating sub-lithographic spaces |
| US7208373B2 (en) * | 2005-05-27 | 2007-04-24 | Infineon Technologies Ag | Method of forming a memory cell array and a memory cell array |
| US20060281255A1 (en) * | 2005-06-14 | 2006-12-14 | Chun-Jen Chiu | Method for forming a sealed storage non-volative multiple-bit memory cell |
| US7804126B2 (en) * | 2005-07-18 | 2010-09-28 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| DE102005038939B4 (de) * | 2005-08-17 | 2015-01-08 | Qimonda Ag | Halbleiterspeicherbauelement mit oberseitig selbstjustiert angeordneten Wortleitungen und Verfahren zur Herstellung von Halbleiterspeicherbauelementen |
| US20080025084A1 (en) * | 2005-09-08 | 2008-01-31 | Rustom Irani | High aspect ration bitline oxides |
| US20070096199A1 (en) * | 2005-09-08 | 2007-05-03 | Eli Lusky | Method of manufacturing symmetric arrays |
| US7642158B2 (en) | 2005-09-30 | 2010-01-05 | Infineon Technologies Ag | Semiconductor memory device and method of production |
| US20070082446A1 (en) * | 2005-10-07 | 2007-04-12 | Dominik Olligs | Methods for fabricating non-volatile memory cell array |
| US20070120180A1 (en) * | 2005-11-25 | 2007-05-31 | Boaz Eitan | Transition areas for dense memory arrays |
| US7538384B2 (en) * | 2005-12-05 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory array structure |
| US7368350B2 (en) * | 2005-12-20 | 2008-05-06 | Infineon Technologies Ag | Memory cell arrays and methods for producing memory cell arrays |
| US7352627B2 (en) * | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US7808818B2 (en) * | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US20070173017A1 (en) * | 2006-01-20 | 2007-07-26 | Saifun Semiconductors, Ltd. | Advanced non-volatile memory array and method of fabrication thereof |
| US8253452B2 (en) * | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7760554B2 (en) * | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7692961B2 (en) * | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US7811935B2 (en) * | 2006-03-07 | 2010-10-12 | Micron Technology, Inc. | Isolation regions and their formation |
| US7531867B2 (en) * | 2006-03-27 | 2009-05-12 | Infineon Technologies Ag | Method for forming an integrated memory device and memory device |
| US7408222B2 (en) * | 2006-03-27 | 2008-08-05 | Infineon Technologies Ag | Charge trapping device and method of producing the charge trapping device |
| US7701779B2 (en) * | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| US7678654B2 (en) * | 2006-06-30 | 2010-03-16 | Qimonda Ag | Buried bitline with reduced resistance |
| US7790516B2 (en) * | 2006-07-10 | 2010-09-07 | Qimonda Ag | Method of manufacturing at least one semiconductor component and memory cells |
| US7608504B2 (en) * | 2006-08-30 | 2009-10-27 | Macronix International Co., Ltd. | Memory and manufacturing method thereof |
| US7605579B2 (en) * | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
| US20080081424A1 (en) * | 2006-09-29 | 2008-04-03 | Josef Willer | Method of production of a semiconductor memory device and semiconductor memory device |
| US20080111182A1 (en) * | 2006-11-02 | 2008-05-15 | Rustom Irani | Forming buried contact etch stop layer (CESL) in semiconductor devices self-aligned to diffusion |
| US8252640B1 (en) | 2006-11-02 | 2012-08-28 | Kapre Ravindra M | Polycrystalline silicon activation RTA |
| US20080150011A1 (en) * | 2006-12-21 | 2008-06-26 | Spansion Llc | Integrated circuit system with memory system |
| US9018693B2 (en) | 2007-07-20 | 2015-04-28 | Cypress Semiconductor Corporation | Deuterated film encapsulation of nonvolatile charge trap memory device |
| US8536640B2 (en) * | 2007-07-20 | 2013-09-17 | Cypress Semiconductor Corporation | Deuterated film encapsulation of nonvolatile charge trap memory device |
| US7691751B2 (en) * | 2007-10-26 | 2010-04-06 | Spansion Llc | Selective silicide formation using resist etchback |
| CN101587863B (zh) * | 2008-05-23 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 用于基于sonos的快闪存储的多晶硅栅极蚀刻方法和器件 |
| JP5390822B2 (ja) * | 2008-10-02 | 2014-01-15 | スパンション エルエルシー | 半導体装置及び半導体装置の製造方法 |
| KR101194872B1 (ko) * | 2010-04-19 | 2012-10-25 | 에스케이하이닉스 주식회사 | 반도체 기억 장치 |
| US8441063B2 (en) * | 2010-12-30 | 2013-05-14 | Spansion Llc | Memory with extended charge trapping layer |
| US8546226B2 (en) * | 2011-07-25 | 2013-10-01 | United Microelectronics Corp. | SONOS non-volatile memory cell and fabricating method thereof |
| US9006827B2 (en) * | 2011-11-09 | 2015-04-14 | International Business Machines Corporation | Radiation hardened memory cell and design structures |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755613B2 (ja) * | 1988-09-26 | 1998-05-20 | 株式会社東芝 | 半導体装置 |
| EP0368097A3 (en) | 1988-11-10 | 1992-04-29 | Texas Instruments Incorporated | A cross-point contact-free floating-gate memory array with silicided buried bitlines |
| US5238855A (en) * | 1988-11-10 | 1993-08-24 | Texas Instruments Incorporated | Cross-point contact-free array with a high-density floating-gate structure |
| JP2893894B2 (ja) * | 1990-08-15 | 1999-05-24 | 日本電気株式会社 | 不揮発性メモリ及びその製造方法 |
| US5270240A (en) * | 1991-07-10 | 1993-12-14 | Micron Semiconductor, Inc. | Four poly EPROM process and structure comprising a conductive source line structure and self-aligned polycrystalline silicon digit lines |
| US5246874A (en) * | 1992-06-02 | 1993-09-21 | National Semiconductor Corporation | Method of making fast access AMG EPROM |
| KR100277267B1 (ko) * | 1992-11-25 | 2001-02-01 | 사와무라 시코 | 반도체 불휘발성 메모리 및 그 제조방법 |
| US5292681A (en) * | 1993-09-16 | 1994-03-08 | Micron Semiconductor, Inc. | Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors |
| US5439835A (en) * | 1993-11-12 | 1995-08-08 | Micron Semiconductor, Inc. | Process for DRAM incorporating a high-energy, oblique P-type implant for both field isolation and punchthrough |
| US5467308A (en) | 1994-04-05 | 1995-11-14 | Motorola Inc. | Cross-point eeprom memory array |
| US5838041A (en) * | 1995-10-02 | 1998-11-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device having memory cell transistor provided with offset region acting as a charge carrier injecting region |
| KR100199382B1 (ko) * | 1996-06-27 | 1999-06-15 | 김영환 | 플래쉬 메모리 소자의 제조방법 |
| US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| DE19631147C2 (de) * | 1996-08-01 | 2001-08-09 | Siemens Ag | Nichtflüchtige Speicherzelle |
| US5679591A (en) | 1996-12-16 | 1997-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd | Method of making raised-bitline contactless trenched flash memory cell |
| TW463331B (en) * | 1997-09-26 | 2001-11-11 | Programmable Microelectronics | Self-aligned drain contact PMOS flash memory and process for making same |
| EP0986100B1 (en) | 1998-09-11 | 2010-05-19 | STMicroelectronics Srl | Electronic device comprising EEPROM memory cells, HV transistors, and LV transistors with silicided junctions, as well as manufacturing method thereof |
| EP1017097A1 (en) * | 1998-12-29 | 2000-07-05 | STMicroelectronics S.r.l. | Manufacturing method of salicide contacts for non-volatile memory |
| JP2001044391A (ja) * | 1999-07-29 | 2001-02-16 | Fujitsu Ltd | 半導体記憶装置とその製造方法 |
| US6117730A (en) | 1999-10-25 | 2000-09-12 | Advanced Micro Devices, Inc. | Integrated method by using high temperature oxide for top oxide and periphery gate oxide |
-
2001
- 2001-03-02 DE DE10110150A patent/DE10110150A1/de not_active Withdrawn
- 2001-07-26 US US09/917,867 patent/US6686242B2/en not_active Expired - Lifetime
-
2002
- 2002-02-13 EP EP02757712A patent/EP1364409A2/de not_active Withdrawn
- 2002-02-13 KR KR1020037011519A patent/KR100608407B1/ko not_active IP Right Cessation
- 2002-02-13 CN CNB028058798A patent/CN100336227C/zh not_active Expired - Fee Related
- 2002-02-13 AU AU2002338242A patent/AU2002338242A1/en not_active Abandoned
- 2002-02-13 WO PCT/EP2002/001508 patent/WO2002080275A2/de not_active Application Discontinuation
- 2002-02-13 JP JP2002578576A patent/JP2004530296A/ja active Pending
- 2002-03-01 TW TW091103791A patent/TW540141B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI422016B (zh) * | 2005-10-21 | 2014-01-01 | Spansion Llc | 位元線植入 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100336227C (zh) | 2007-09-05 |
| KR100608407B1 (ko) | 2006-08-03 |
| DE10110150A1 (de) | 2002-09-19 |
| WO2002080275A2 (de) | 2002-10-10 |
| EP1364409A2 (de) | 2003-11-26 |
| AU2002338242A1 (en) | 2002-10-15 |
| US6686242B2 (en) | 2004-02-03 |
| WO2002080275A3 (de) | 2003-01-30 |
| CN1502134A (zh) | 2004-06-02 |
| US20020132430A1 (en) | 2002-09-19 |
| KR20030088444A (ko) | 2003-11-19 |
| JP2004530296A (ja) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW540141B (en) | Method for producing metallic bit lines for memory cell arrays, method for producing memory cell arrays and memory cell array | |
| TWI223895B (en) | Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried source ling and floating gate, and a memory array made thereby | |
| TW567612B (en) | Memory cell, memory cell arrangement and fabrication method | |
| TWI310593B (en) | Method and structure for a 1t-ram bit cell and macro | |
| TW494573B (en) | Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure and fabrication method thereof | |
| TW557548B (en) | Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region | |
| JP2004530296A5 (zh) | ||
| TW569437B (en) | Nonvolatile memory structures and fabrication methods | |
| TWI235462B (en) | Nonvolatile memory and manufacturing method thereof | |
| TWI297932B (en) | Method for fabricating semiconductor device | |
| TW200527611A (en) | Nonvolatile semiconductor memory and making method thereof | |
| JP2004289161A (ja) | 埋込型浮動ゲートと山形チャネル領域を備えた浮動ゲート式メモリセルの半導体メモリアレイ | |
| JP2003243619A (ja) | 半導体装置の製造方法 | |
| JP3531641B2 (ja) | 半導体装置の製造方法 | |
| TW201123356A (en) | Wiring structures and methods of forming wiring structures | |
| JP2009026802A (ja) | 半導体装置の製造方法および半導体装置 | |
| TW200303076A (en) | Memory cell fabrication method and memory cell configuration | |
| CN107564911A (zh) | 半导体器件及其制造方法 | |
| TWI298946B (en) | Semiconductor device and manufacturing method thereof | |
| TW201338023A (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| JPH07115143A (ja) | 不揮発性メモリの製造方法 | |
| TWI276217B (en) | Non-volatile semiconductor memory and process of fabricating the same | |
| JP2003243616A (ja) | 半導体装置の製造方法 | |
| JP2011066052A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2005536039A (ja) | Ｎｒｏｍメモリセルアレイの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |